KR20090053584A - Printed circuit board embedded with passive elements and manufacturing method thereof - Google Patents
Printed circuit board embedded with passive elements and manufacturing method thereof Download PDFInfo
- Publication number
- KR20090053584A KR20090053584A KR1020070120478A KR20070120478A KR20090053584A KR 20090053584 A KR20090053584 A KR 20090053584A KR 1020070120478 A KR1020070120478 A KR 1020070120478A KR 20070120478 A KR20070120478 A KR 20070120478A KR 20090053584 A KR20090053584 A KR 20090053584A
- Authority
- KR
- South Korea
- Prior art keywords
- printed circuit
- capacitor
- layer
- circuit board
- inductor
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
- H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
Abstract
본 발명은 복수 개의 절연층과 복수 개의 도체층을 서로 적층하여 형성된 다층 인쇄 회로 기판에 있어서, 상기 복수의 절연층 중 선정된 절연층 위에 스트립 형상으로 패턴 형성되어 도통홀을 통해 입출력 단자와 연결된 저항, 상기 복수 개의 도체층 중에서 선정된 도체층에 스파이럴 형상으로 코일 패턴이 형성되고 상기 코일의 입출력 단자는 도통홀을 통해 연결되도록 형성된 인덕터, 및 상기 복수 개의 도체층 중 선정된 두 도체층에 각각 상부 전극과 하부 전극을 패턴 형성하여 그 사이에 층간 절연체가 형성되도록 하고, 상기 상부 전극과 하부 전극은 도통홀을 통해 입출력 단자와 연결되도록 형성된 캐패시터를 조합하여 구현한 수동 소자 회로를 내장한 다층 인쇄 회로 기판을 제공한다. The present invention provides a multilayer printed circuit board formed by stacking a plurality of insulating layers and a plurality of conductor layers together, wherein a resistor is formed in a strip shape on a selected insulating layer among the plurality of insulating layers and connected to an input / output terminal through a through hole. A coil pattern is formed in a spiral shape in the conductor layer selected from the plurality of conductor layers, and an inductor formed to connect the input / output terminals of the coil through a through hole, and an upper portion of each of the two conductor layers selected from the plurality of conductor layers, respectively. A multi-layer printed circuit having a passive element circuit formed by combining a capacitor formed by patterning an electrode and a lower electrode to form an interlayer insulator therebetween, and the upper electrode and the lower electrode connected to an input / output terminal through a through hole. Provide a substrate.
내장형 인덕터, 내장형 캐패시터, 내장형 공진기, 유전체 기판, 시스템 온 패키지, SOP, 다층 인쇄 회로 기판. Embedded Inductors, Embedded Capacitors, Embedded Resonators, Dielectric Boards, System-on-Packages, SOPs, Multilayer Printed Circuit Boards.
Description
본 발명은 인쇄 회로 기판(Printed Circuit Board; PCB) 설계 및 제조 기술에 관한 것으로서, 유기 시스템 온 패키지 (System on Package; SOP) 구현을 위하여 저항, 인덕터(inductor) 또는 캐패시터(capacitor)를 포함한 수동 소자, 더욱 나아가서는 이들로 구성된 공진기(Resonator)와 같은 수동 소자 회로를 기판에 내장(embed)하기 위한 제조, 구조, 배치 및 응용 기술에 관한 것이다. 본 발명은 인쇄 회로 기판에 인덕터와 캐패시터를 내장하는데 있어서, 신뢰성을 확보하고 대량 생산이 가능할 뿐 아니라 저가 및 소형화가 가능한 휴대용 기기의 모듈에 적용할 수 있도록 하는 기술에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to printed circuit board (PCB) design and manufacturing technology, and includes passive elements including resistors, inductors, or capacitors for implementing an organic system on package (SOP). Furthermore, it further relates to fabrication, structure, placement and application techniques for embedding passive element circuits such as resonators comprised therein into a substrate. The present invention relates to a technology for embedding an inductor and a capacitor in a printed circuit board, which can be applied to a module of a portable device that can secure reliability, mass production, and can be inexpensive and miniaturized.
정보 통신 시스템이 소형화되고 다기능화되어감에 따라, 시스템 기판에 실장되는 집적 회로 반도체(Integrated Circuit) 칩의 수가 증가하게 되고, 이와 함께 회로 구현을 위하여 수동 소자가 증가하고 있다. 따라서, 인쇄 회로 기판의 집적도를 증가시켜 기판을 소형화하기 위해서는 수동 소자들의 소형화, 박형화 및 집적화와 함께 기판 속에 내장(embed) 하는 연구가 집중적으로 이루어지고 있다. As information communication systems become smaller and more versatile, the number of integrated circuit chips mounted on system boards increases, and passive devices increase for circuit implementation. Therefore, in order to reduce the size of the printed circuit board by increasing the degree of integration, research has been intensively embedded in the substrate along with the miniaturization, thinning, and integration of passive elements.
통상적으로, 전자 회로 시스템에 사용되는 수동 소자는 저항(resistor), 캐패시터(capacitor), 인덕터(inductor)가 될 수 있다. 그 중에서도, 인덕터와 캐패시터는 기판에서 상당 공간을 차지하게 되므로 전자 시스템 제품의 크기를 결정하는 주요 인자가 될 수 있다. Typically, passive elements used in electronic circuit systems may be resistors, capacitors, inductors. Among them, inductors and capacitors occupy a considerable amount of space on the substrate, which can be a major factor in determining the size of electronic system products.
종래의 인쇄 회로 기판 제조 업계에서 사용하는 인덕터의 제작 방법은 인쇄 회로 기판 위에 금속층을 나선(Spiral)으로 구현하는 방식이 주로 이용되고 있다. 그러나, 최근 들어 시스템이 소형화되고, 복잡 다기능화되어 가는 정보통신 시스템에 넓은 면적을 점유하는 나선형 인덕터를 사용하기에는 문제점이 있다. As a method of manufacturing an inductor used in the conventional printed circuit board manufacturing industry, a method of implementing a metal layer on a printed circuit board in a spiral is mainly used. However, in recent years, there has been a problem in using a spiral inductor that occupies a large area in an information communication system that has been miniaturized and complicated in function.
또한, 종래의 저온소성 세라믹(low temperature cofired ceramic) 인덕터의 경우, 세라믹 인덕터를 기판 내에 삽입하는 방식을 적용하므로, 기판 사용 면적을 줄일 수 있는 장점이 있으나, 소성 과정 중에 세라믹 자재의 수축 현상으로 인해 제조 공법의 안정성에 문제가 있고 수율이 낮아 대량 생산에는 기술적 한계가 있다. In addition, in the case of a conventional low temperature cofired ceramic inductor, a method of inserting the ceramic inductor into the substrate is applied, which has the advantage of reducing the substrate use area, but due to shrinkage of the ceramic material during the firing process There is a problem in the stability of the manufacturing process and the low yield has technical limitations in mass production.
한편, 당업계에서는 인쇄 회로 기판에 캐패시터를 실장하기 위하여, 칩 형태의 캐패시터를 기판 표면 위에 직접 실장(SMT) 하거나, 세라믹 캐패시터의 경우 여러 층에 전극을 형성해야 하므로, 가격 측면이나 차지하는 기판 면적 측면에서 기술적 문제점이 있다. 더욱이, 종래 기술의 경우, 전원 회로에 필요한 고용량의 캐패시터의 구현이 용이하지 않다.Meanwhile, in the art, in order to mount a capacitor on a printed circuit board, a chip-type capacitor must be directly mounted on the surface of the substrate (SMT), or in the case of ceramic capacitors, electrodes must be formed in several layers. There is a technical problem. Moreover, in the case of the prior art, the implementation of the high capacity capacitor required for the power supply circuit is not easy.
따라서 본 발명의 제1 목적은 인덕터와 캐패시터를 포함한 수동 소자를 인쇄 회로 기판에 내장하는 기술을 제공하는 데 있다.Accordingly, a first object of the present invention is to provide a technique for embedding a passive element including an inductor and a capacitor in a printed circuit board.
또한, 상기 제1 목적에 부가하여, 본 발명의 제2 목적은 인덕터와 캐패시터를 포함한 수동 소자를 인쇄 회로 기판의 내층에 삽입시켜 기판 표면 위에 인덕터와 캐패시터가 차지하는 면적을 줄이고, 상대적으로 PCB 기판에 많은 양의 반도체 칩을 실장 할 수 있도록 하는 기술을 제공하는 데 있다. Further, in addition to the first object, a second object of the present invention is to insert a passive element including an inductor and a capacitor into an inner layer of a printed circuit board to reduce the area occupied by the inductor and capacitor on the substrate surface, and relatively to the PCB substrate. It is to provide a technology for mounting a large amount of semiconductor chips.
또한, 상기 제1 및 제2 목적에 부가하여, 본 발명의 제3 목적은 내장된 인덕터와 캐패시터를 결합하여 내장형 공진회로(embedded resonator) 또는 필터(filter) 등을 형성함으로써, 능동 소자와 수동 소자 사이의 접속 길이를 축소시켜, 기생 성분을 감소시키고 이에 따라 전기적 성능을 향상시킬 수 있는 기술을 제공하는 데 있다. Further, in addition to the first and second objects, the third object of the present invention is to combine an embedded inductor and a capacitor to form an embedded resonator or a filter, thereby forming an active element and a passive element. It is to provide a technique that can reduce the length of the connection between, reducing the parasitic component and thus improve the electrical performance.
또한, 상기 제1, 제2, 제3 목적에 부가하여, 본 발명의 제4 목적은 시스템 온 패키지(SOP)가 가능하도록 하는 인쇄 회로 기판 제조 기술을 제공하는 데 있다. Further, in addition to the first, second, and third objects, a fourth object of the present invention is to provide a printed circuit board manufacturing technology that enables a system on package (SOP).
상기 목적을 달성하기 위해, 본 발명에 따른 수동 소자 내장형 인쇄 회로 기판은, 인덕터 층은 절연층 상부와의 사이에 나선(spiral) 형상의 패턴으로 구성되고, 캐패시터 층은 기판 내에 삽입시킨 형태로서 고유전율을 갖는 절연층 위에 상부 전극, 절연층 아래에 하부 전극을 갖는 메탈-절연체-메탈(Metal-insulator-metal; MIM) 형상의 패턴으로 구성되는 것을 특징으로 한다. 또한, 공진 회로는 인덕터와 캐패시터를 직렬(series) 또는 병렬(parallel)로 연결하여 구성한다.In order to achieve the above object, in the passive element-embedded printed circuit board according to the present invention, the inductor layer is formed in a spiral pattern between the upper portion of the insulating layer, and the capacitor layer is inherently inserted into the substrate. It is characterized by consisting of a metal-insulator-metal (MIM) -shaped pattern having an upper electrode on the insulating layer having a conductivity and a lower electrode below the insulating layer. In addition, the resonant circuit is configured by connecting an inductor and a capacitor in series or in parallel.
본 발명은 복수 개의 절연층과 복수 개의 도체층을 서로 적층하여 형성된 다층 인쇄 회로 기판에 있어서, 상기 복수의 절연층 중 선정된 절연층 위에 스트립 형상으로 패턴 형성되어 도통홀을 통해 입출력 단자와 연결된 저항; 상기 복수 개의 도체층 중에서 선정된 도체층에 스파이럴 형상으로 코일 패턴이 형성되고 상기 코일의 입출력 단자는 도통홀을 통해 연결되도록 형성된 인덕터; 및 상기 복수 개의 도체층 중 선정된 두 도체층에 각각 상부 전극과 하부 전극을 패턴 형성하여 그 사이에 층간 절연체가 형성되도록 하고, 상기 상부 전극과 하부 전극은 도통홀을 통해 입출력 단자와 연결되도록 형성된 캐패시터 중 어느 하나 또는 이들의 조합을 포함하는 수동 소자 내장형 다층 인쇄 회로 기판을 제공한다.The present invention provides a multilayer printed circuit board formed by stacking a plurality of insulating layers and a plurality of conductor layers together, wherein a resistor is formed in a strip shape on a selected insulating layer among the plurality of insulating layers and connected to an input / output terminal through a through hole. ; An inductor in which a coil pattern is formed in a spiral shape on a selected conductor layer among the plurality of conductor layers, and an input / output terminal of the coil is connected through a through hole; And forming an upper electrode and a lower electrode on each of the two selected conductor layers among the plurality of conductor layers to form an interlayer insulator therebetween, and the upper electrode and the lower electrode are formed to be connected to the input / output terminal through a through hole. A passive element embedded multilayer printed circuit board comprising any one or a combination of capacitors is provided.
본 발명에 따른 수동 소자 내장형 인쇄 회로 제조 기술은, 인쇄 회로 기판에 인덕터, 캐패시터를 포함한 수동 소자를 내장함으로써, 패키징 기판 표면 위에 실장되는 저항, 인덕터, 캐패시터와 같은 수동 부품이 차지하는 면적을 현격히 줄일 수 있으며, 생산 라인에 적용하는 경우 고신뢰성 및 양산성을 담보하는 효과가 있다. The passive element embedded printed circuit manufacturing technology according to the present invention can significantly reduce the area occupied by passive components such as resistors, inductors, and capacitors mounted on the packaging substrate surface by embedding passive elements including inductors and capacitors in the printed circuit board. And, when applied to the production line has the effect of ensuring high reliability and mass production.
또한, 본 발명은 인쇄회로 기판 위에 많은 양의 반도체 칩을 실장 하여 다기능의 시스템을 소형화 및 저가화할 수 있다. 또한. 인쇄 회로 기판에 연결 기생 성분을 줄여서 특성 향상과 어셈블리 및 패키징 가격을 현격히 줄일 수 있는 장점이 있다.In addition, the present invention can mount a large amount of semiconductor chips on a printed circuit board to reduce the size and cost of the multifunctional system. Also. Reduced parasitics to printed circuit boards can improve characteristics and significantly reduce assembly and packaging costs.
이하에서는 본 발명에 따른 수동 소자 내장형 인쇄 회로 기판의 양호한 실시예를 첨부 도면을 참조하여 상세히 설명하도록 한다. Hereinafter, a preferred embodiment of a passive element embedded printed circuit board according to the present invention will be described in detail with reference to the accompanying drawings.
본 발명은 복수의 절연층과 도체층을 포함하여 이루어진 인쇄 회로 기판에 있어서, 단순히 신호선의 연결만을 목적으로 하지 않으며, 인덕터, 캐패시터, 저항등의 수동 소자들이 복합적으로 인쇄 회로 기판 내에 형성하여 기능을 수행하는 기능성 인쇄 회로 기판의 특징을 나타 내는 것을 특징으로 한다. According to the present invention, a printed circuit board including a plurality of insulating layers and a conductor layer does not merely connect signal lines, but passive elements such as an inductor, a capacitor, and a resistor are formed in the printed circuit board to function. Characterized in the functional printed circuit board to perform.
도1은 본 발명의 양호한 실시예에 따른 수동 소자 내장형 인쇄 회로 기판의 절단 단면을 나타낸 도면이다.1 is a cross-sectional view of a passive element-embedded printed circuit board according to a preferred embodiment of the present invention.
도1을 참조하면, 다층 인쇄 회로 기판 내에 고유전 필름(10)을 이용하여 내장형 캐패시터(embedded capacitor; 20)를 형성하고 있음을 볼 수 있으며, 일층 또는 복수 층에 도통 홀을 이용하여 내장형 인덕터(40)를 형성하고, 저항 물질을 이용하여 저항(30)을 형성하게 된다. Referring to FIG. 1, it can be seen that an embedded
또한, 본 발명의 양호한 실시예로서 높은 용량과 품질 계수를 가지는 필름 타입의 단품 소자 또는 초소형 정밀 소자(MEMS; Micro Electromechanical System) 기술을 이용하여 인덕터 및 캐패시터를 내장할 수 있다. 각각의 소자들은 신호선들을 통하여 연결되고 필요에 따라서 대역 통과 필터(Band Pass Filter) 및 공진기 (Resonator)의 기능을 수행하게 된다. In addition, as an exemplary embodiment of the present invention, an inductor and a capacitor may be embedded using a film type single device or a micro electromechanical system (MEMS) technology having high capacity and quality factor. Each element is connected through signal lines and performs a function of a band pass filter and a resonator as necessary.
도2a, 도2b 및 도2c는 본 발명에 따른 기판 구조의 양호한 실시예를 각각 나타내고 있는 도면이다. 본 명세서에서는 대표적으로 세 가지 형태의 기판의 구조를 예시하고 있으나 반드시 여기에 한정할 필요는 없다. 2A, 2B and 2C are diagrams each showing a preferred embodiment of the substrate structure according to the present invention. In the present specification, representative structures of three types of substrates are exemplarily illustrated, but are not necessarily limited thereto.
도2a는 동박 층이 8층(L1 ~ L8)인 구조로서, L2 층과 L3 층 사이에, L6 층과 L7 층 사이에 고주파 캐패시터 용 고유전률 필름(10)이 형성된 구조를 도시하고 있다. FIG. 2A shows a structure in which the copper foil layer has eight layers (L1 to L8), wherein a high-k
도2b는 동박 층이 8층(L1 ~ L8)인 구조로서, L2 층과 L3 층 사이에는 고주파 캐패시터용 고유전률 필름(10)이 형성되고, L6 층과 L7 층 사이에는 저주파용 고용량 캐패시터용 고유전률 필름(15)이 형성된 구조이다. 도2c는 동박 층이 6층(L1 ~ L6)인 구조로서, L2 층과 L3 층 사이에 고주파 캐패시터 용 고유전률 필름(10)이 형성된 구조를 도시하고 있다. FIG. 2B is a structure in which the copper foil layer has eight layers (L1 to L8), wherein a high-k
도3은 본 발명의 양호한 실시예에 따라 복수의 절연층과 도체층을 포함하는 인쇄 회로 기판에 캐패시터를 내장한 기판의 단면을 나타낸 도면이다. 도3을 참조하면, L2 층과 L3 층 사이에 고주파 캐패시터용 고유전률 필름(10)을 형성하고, L2 층에 상부 전극(101)을 형성하고, L3 층에 하부 전극(102)을 형성한다. 3 is a cross-sectional view of a substrate in which a capacitor is embedded in a printed circuit board including a plurality of insulating layers and a conductor layer according to a preferred embodiment of the present invention. Referring to FIG. 3, a high dielectric
이와 같이 형성된 상부 전극(101)과 하부 전극(102)은 L1 층과 L2 층을 연결하는 도통홀(301)과, L1 층과 L3 층을 연결하는 도통홀(302)을 통하여 입력 단자와 출력 단자들과 연결되게 된다. 마찬가지의 방법으로 L6 층과 L7 층에 형성된 고주파 또는 저주파 캐패시터용 고유전률 필름을 이용하여, L6 층에 상부 전극을 형성하고 L7 층에 하부 전극을 형성하여 L1 층과 L3 층을 연결하는 도통홀과 L3 층과 L6 층을 연결하는 도통홀, L1 층과 L8 층을 연결하는 도통홀을 이용하여 입력 단자와 출력 단자들과 연결되게 된다.The
본 발명의 양호한 실시예로서, 캐패시터를 저주파용 고용량 캐패시터로 구현 하기 위하여는 상기 층간 절연체를 고유전율을 갖는 유전체 필름을 이용하여 제작하되 상기 캐패시터를 접지면(ground plane) 도체층에 근접 배치하고, 고주파용 캐패시터로 구현하기 위해서는 저손실 유전체를 이용하여 제작하되 접지면 도체층으로 부터 멀리 떨어지게 배치하는 것을 특징으로 한다. 본 발명의 양호한 실시예에 따른 캐패시터는 MIM(metal-insulator-metal) 또는 콤 핑거(comb finger) 형태 중 어느 하나로 할 수 있다.In a preferred embodiment of the present invention, in order to implement the capacitor as a low frequency high capacity capacitor, the interlayer insulator is manufactured by using a dielectric film having a high dielectric constant, and the capacitor is disposed close to a ground plane conductor layer, In order to implement a high frequency capacitor, it is manufactured using a low loss dielectric, but it is characterized in that it is disposed far from the ground plane conductor layer. The capacitor according to the preferred embodiment of the present invention may be in the form of a metal-insulator-metal (MIM) or a comb finger.
도4a, 도4b, 도4c 및 도4d는 본 발명의 양호한 실시예에 따라 내장형 인덕터를 형성한 기판 단면을 나타낸 도면이다. 도4a를 참조하면, L1 층에 인덕터를 내장하기 위하여 L1 층에 나선형 코일(201)을 형성하고 입력 단자와 출력 단자를 연결하기 위하여 L3층에 신호선(401)을 형성하고 L1 층과 L3 층을 연결하는 도통홀(302)을 이용하여 입력 단자와 출력 단자들과 연결되게 된다. 본 발명에 따른 인덕터는 서로 다른 도체층에 각각 스파이럴 코일 형태의 인덕터를 형성하고 도통홀을 이용하여 연결하는 수직 적층형의 인덕터를 포함한다.4A, 4B, 4C, and 4D are cross-sectional views of a substrate on which an embedded inductor is formed according to a preferred embodiment of the present invention. Referring to FIG. 4A, a
도4b를 참조하면, L3 층에 인덕터를 내장하기 위하여 L3층 에 나선형 코일(202)를 형성하고 L1 층과 L3 층을 연결하는 도통홀(302)를 이용하여 입력 단자와 출력 단자들과 연결되게 된다. Referring to FIG. 4B, in order to embed an inductor in the L3 layer, a
도4c를 참조하면, L5층 에 인덕터를 내장하기 위하여 L5 층에 나선형 코일(203)을 형성하고 L1 층과 L3 층을 연결하는 도통홀(302)과 L3층과 L6층을 연결하는 도통홀(304)를 이용하여 신호선들과 연결하고, 다른 한쪽은 L1 층과 L8 층을 연결하는 도통홀(303)을 이용하여 입력 단자와 출력 단자들과 연결되게 된다. Referring to FIG. 4C, in order to embed an inductor in the L5 layer, a
도4d를 참조하면, L1 층과 L3 층에 걸쳐 다단으로 보다 용량이 큰 인덕터를 내장하기 위하여 L1 층에 나선형 코일(201)을 형성하고, L3층에 또 다른 나선형 코일(202)를 형성하고 두 개의 나선형 코일을 직렬 연결하기 위하여 L1 층과 L3 층을 연결하는 도통홀(302)를 이용하여 입력 단자와 출력 단자들과 연결되게 된다.Referring to FIG. 4D, a
본 발명의 양호한 실시예에 따라 상술된 내장형 수동 소자들을 조합하여 공진기 회로를 인쇄 회로 기판 내에 내장 형성할 수 있다. According to a preferred embodiment of the present invention, the above-described embedded passive elements may be combined to form a resonator circuit in a printed circuit board.
도5a는 본 발명의 양호한 실시예에 따라 공진 회로를 형성한 기판의 단면을 나타낸 도면이다. 도5a를 참조하면, 내장형 인덕터와 캐패시터를 직렬로 연결하여 직렬 공진기 회로를 구현하고 있다. 먼저, L1 층에 나선형 코일(201)을 형성시키고 L2 층에 캐패시터의 상부 전극(101)을 2개 형성하고 L3 층에 캐패시터의 하부 전극(102)을 공통으로 형성하여 연결 신호선으로 이용하게 된다. 또한, 입력단과 출력단들과의 연결을 위해 L1 층과 L2 층을 연결하는 도통홀(301)을 이용하여 연결하게 된다. Fig. 5A shows a cross section of a substrate on which a resonant circuit is formed in accordance with a preferred embodiment of the present invention. Referring to FIG. 5A, a series resonator circuit is implemented by connecting an embedded inductor and a capacitor in series. First, the
도5b는 본 발명의 또 다른 양호한 실시예에 따라 공진 회로를 형성한 기판의 단면을 나타낸 도면이다. 도5b를 참조하면, 입력 단자 밑에 도통홀(301)을 이용하여 L2 층에 형성된 캐패시터의 상부전극(101)과 연결하고, L3 층에 형성된 캐패시터의 하부 전극(102)은 L3 층에 형성된 나선형 코일(202)와 연결되고, 최종적으로 출력단과의 연결을 위하여 L1층과 L3층을 연결하는 도통홀(302)을 형성하여 연결하게 된다. 5B is a cross-sectional view of a substrate on which a resonant circuit is formed in accordance with another preferred embodiment of the present invention. Referring to FIG. 5B, the
도5c는 본 발명의 또 다른 양호한 실시예에 따라 공진 회로를 형성한 기판의 단면을 나타낸 도면이다. 도5c를 참조하면, 입력 단자 밑에 도통홀(301)을 이용하여 L2 층에 형성된 캐패시터의 상부 전극(101)과 연결하고, L3 층에 형성된 캐패시터 하부 전극(102)은 L3 층과 L6 층을 연결하는 도통홀(304)을 이용하여 L5 층에 형성된 나선형 코일(203)과 연결하게 되고, 출력 단자와의 연결을 위하여 L1 층과 L8 층을 연결하는 도통홀(303)을 형성하여 연결되게 된다. 5C is a cross-sectional view of a substrate on which a resonant circuit is formed in accordance with another preferred embodiment of the present invention. Referring to FIG. 5C, the
도6은 본 발명의 양호한 실시예에 따라 내장형 캐패시터와 인덕터로 구현한 공진회로의 등가 회로를 나타낸 도면이다. 앞서 설명한 바와 같이 인덕터 L과 캐패시터 C로 직렬 구성된 회로를 구현한다.6 illustrates an equivalent circuit of a resonant circuit implemented with an embedded capacitor and an inductor according to a preferred embodiment of the present invention. As described above, a circuit consisting of an inductor L and a capacitor C is implemented.
도7a는 본 발명의 양호한 실시예에 따라, L1 층에 형성된 인덕터와 L2 층과 L3 층에 걸쳐 형성한 캐패시터를 연결하여 LC 직렬 연결 공진기를 구성한 구조를 나타낸 도면이다. 도7b는 L1 층과 L3 층에 다단으로 형성된 인덕터와 L2 층과 L3 층에 걸쳐 형성한 캐패시터를 연결하여 LC 직렬연결 공진기를 구성한 구조를 나타낸 도면이다. 도7c는 L5 층에 형성된 인덕터와 L2 층과 L3 층에 걸쳐 형성된 캐패시터를 연결하여 LC 직렬 연결 공진기를 구성한 3차원 구조를 나타낸다. 7A is a diagram illustrating a structure in which an LC series connected resonator is configured by connecting an inductor formed in the L1 layer and a capacitor formed over the L2 and L3 layers according to the preferred embodiment of the present invention. FIG. 7B is a diagram illustrating a structure in which an LC series connected resonator is configured by connecting an inductor formed in multiple stages in the L1 and L3 layers and a capacitor formed over the L2 and L3 layers. FIG. 7C shows a three-dimensional structure in which an LC series-connected resonator is formed by connecting an inductor formed in the L5 layer and a capacitor formed over the L2 and L3 layers.
도8은 본 발명에 따라 기판에 내장한 LC 병렬 연결 공진기의 등가 회로를 나타낸 도면이다. 도9a는 L1 층에 형성된 인덕터와 L2 층과 L3 층에 걸쳐 형성된 캐패시터 두 개를 이용하여 LC 병렬 연결 공진기를 구성한 구조를 나타낸 도면이다. 도9b는 L1 층과 L3 층에 다단으로 형성된 인덕터와 L2 층과 L3 층에 걸쳐 형성된 캐패시터를 연결하여 LC 병렬 연결 공진기를 구성한 구조를 나타낸 도면이다.8 shows an equivalent circuit of an LC parallel connected resonator embedded in a substrate according to the present invention. FIG. 9A illustrates a structure in which an LC parallel connected resonator is formed by using an inductor formed in the L1 layer and two capacitors formed in the L2 and L3 layers. FIG. 9B is a diagram illustrating a structure in which an LC parallel connection resonator is configured by connecting an inductor formed in multiple stages in the L1 and L3 layers and a capacitor formed in the L2 and L3 layers.
도10a와 도10b는 본 발명의 양호한 실시예에 따라 수동소자를 기판에 내장한 다이플렉서(diplexer)의 등가 회로 및 구조를 나타낸 도면이다. 위에서 설명한 방법으로 형성한 수동 소자 및 공진기 형태를 이용하여 기능을 발휘하는 다이플렉서를 구성하는 예시를 나타내고 있다. 도10b는 본 발명에 제시하는 기술을 이용하여 인쇄 회로 기판에 특수 목적의 기능을 발휘하는 소자를 형성한 예시도이다. 복수의 내장형 인덕터와 복수의 내장형 캐패시터를 인쇄 회로 기판의 내부에 형성하여 두 개의 주파수 대역을 여과하는 다이플렉서를 형성하게 된다.10A and 10B illustrate equivalent circuits and structures of a diplexer incorporating a passive element in a substrate according to a preferred embodiment of the present invention. An example of configuring a diplexer that performs a function using a passive element and a resonator type formed by the above-described method is shown. Fig. 10B is an exemplary view in which a device having a special purpose function is formed on a printed circuit board using the technique of the present invention. A plurality of embedded inductors and a plurality of embedded capacitors are formed inside the printed circuit board to form a diplexer that filters two frequency bands.
도11a는 무선 통신 기기의 송수신단의 구성을 나타낸 블록도이다. 종래 기술은 송수신단의 부품의 구성은 인쇄 회로 기판의 상부에 신호선을 형성하고, 수동 소자와 능동소자들을 표면에 실장하여 기능을 나타내는 모듈을 제작하고 있다. 그러나, 도11b를 참조하면, 본 발명의 경우 수동 소자들을 본 발명이 제안하는 기술에 따라 인쇄 회로 기판에 모두 내장하게 되고 상부에는 능동 소자들만을 실장하여 실제로 회로의 크기를 비약적으로 줄일 수 있는 특징이 있다. 본 발명의 양호한 실시예로서, 캐패시터와 인덕터를 이용하여 구현된 공진기, 필터, 커플러, 벌룬을 포함하는 수동 소자 내장형을 구현할 수 있다.11A is a block diagram showing the configuration of a transmitting and receiving end of a wireless communication device. In the prior art, the configuration of the components of the transmitting and receiving end forms a signal line on an upper portion of a printed circuit board, and mounts passive and active elements on a surface to produce a module that exhibits a function. However, referring to FIG. 11B, in the case of the present invention, the passive elements are all embedded in the printed circuit board according to the technique proposed by the present invention, and only active elements are mounted on the upper portion, thereby effectively reducing the size of the circuit. There is this. As a preferred embodiment of the present invention, a passive element embedded type including a resonator, a filter, a coupler, and a balloon implemented using a capacitor and an inductor may be implemented.
전술한 내용은 후술할 발명의 특허 청구 범위를 더욱 잘 이해할 수 있도록 본 발명의 특징과 기술적 장점을 다소 폭넓게 개설하였다. 본 발명의 특허 청구 범위를 구성하는 부가적인 특징과 장점들이 이하에서 상술 될 것이다. 개시된 본 발명의 개념과 특정 실시예는 본 발명과 유사 목적을 수행하기 위한 다른 구조의 설계나 수정의 기본으로서 즉시 사용될 수 있음이 당해 기술 분야의 숙련된 사람들에 의해 인식되어야 한다.The foregoing has outlined rather broadly the features and technical advantages of the present invention to better understand the claims of the invention which will be described later. Additional features and advantages that make up the claims of the present invention will be described below. It should be appreciated by those skilled in the art that the conception and specific embodiments of the invention disclosed may be readily used as a basis for designing or modifying other structures for carrying out similar purposes to the invention.
또한, 본 발명에서 개시된 발명 개념과 실시예가 본 발명의 동일 목적을 수행하기 위하여 다른 구조로 수정하거나 설계하기 위한 기초로서 당해 기술 분야의 숙련된 사람들에 의해 사용될 수 있을 것이다. 또한, 당해 기술 분야의 숙련된 사람에 의한 그와 같은 수정 또는 변경된 등가 구조는 특허 청구 범위에서 기술한 발명의 사상이나 범위를 벗어나지 않는 한도 내에서 다양한 변화, 치환 및 변경이 가능하다. In addition, the inventive concepts and embodiments disclosed herein may be used by those skilled in the art as a basis for modifying or designing other structures for carrying out the same purposes of the present invention. In addition, such modifications or altered equivalent structures by those skilled in the art may be variously changed, substituted, and changed without departing from the spirit or scope of the invention described in the claims.
본 발명에 따른 수동 소자 기판 내장 기술은 인덕터 또는/및 캐패시터를 기판에 내장함으로써, 기판의 집적도를 증가시키고 기생 성분을 감소시킴과 동시에 고주파 잡음 특성을 개선하므로, 시스템 온 칩 구현에 적용될 수 있다. 또한, 본 발명에 따른 수동 소자 내장 기술은 직렬 또는 병렬 공진 회로를 적용하여 구현 가능하므로, 높은 신뢰성의 정보 통신 부품 및 모듈의 저가화, 소형화, 다기능화가 가능하도록 하는 차세대 패키징이 가능하도록 한다. The passive element substrate embedding technology according to the present invention can be applied to system on chip implementation by integrating an inductor or a capacitor into the substrate, thereby increasing the integration density of the substrate, reducing parasitic components and improving high frequency noise characteristics. In addition, the passive element embedded technology according to the present invention can be implemented by applying a series or parallel resonant circuit, thereby enabling the next-generation packaging to enable the low cost, miniaturization, and multifunction of highly reliable information communication components and modules.
도1은 본 발명의 양호한 실시예에 따른 수동 소자 내장형 인쇄 회로 기판의 절단 단면을 나타낸 도면.1 is a cross-sectional view of a passive element embedded printed circuit board according to a preferred embodiment of the present invention.
도2a, 도2b 및 도2c는 본 발명에 따른 기판 구조의 양호한 실시예를 각각 나타내고 있는 도면.2A, 2B and 2C each show a preferred embodiment of the substrate structure according to the present invention.
도3은 본 발명의 양호한 실시예에 따라 복수의 절연층과 도체층을 포함하는 인쇄 회로 기판에 캐패시터를 내장한 기판의 단면을 나타낸 도면.3 is a cross-sectional view of a substrate incorporating a capacitor in a printed circuit board including a plurality of insulating and conductor layers in accordance with a preferred embodiment of the present invention.
도4a, 도4b, 도4c 및 도4d는 본 발명의 양호한 실시예에 따라 내장형 인덕터를 형성한 기판 단면을 나타낸 도면.4A, 4B, 4C and 4D are cross-sectional views of a substrate on which an embedded inductor is formed in accordance with a preferred embodiment of the present invention.
도5a는 본 발명의 양호한 실시예에 따라 공진 회로를 형성한 기판의 단면을 나타낸 도면.5A is a cross-sectional view of a substrate on which a resonant circuit is formed in accordance with a preferred embodiment of the present invention.
도5b는 본 발명의 또 다른 양호한 실시예에 따라 공진 회로를 형성한 기판의 단면을 나타낸 도면.5B is a cross-sectional view of a substrate on which a resonant circuit is formed in accordance with another preferred embodiment of the present invention.
도5c는 본 발명의 또 다른 양호한 실시예에 따라 공진 회로를 형성한 기판의 단면을 나타낸 도면.5C is a cross-sectional view of a substrate on which a resonant circuit is formed in accordance with another preferred embodiment of the present invention.
도6은 본 발명의 양호한 실시예에 따라 내장형 캐패시터와 인덕터로 구현한 공진회로의 등가 회로를 나타낸 도면.6 is an equivalent circuit diagram of a resonant circuit implemented with a built-in capacitor and an inductor according to a preferred embodiment of the present invention.
도7a는 본 발명의 양호한 실시예에 따라, L1 층에 형성된 인덕터와 L2 층과 L3 층에 걸쳐 형성한 캐패시터를 연결하여 LC 직렬 연결 공진기를 구성한 구조를 나타낸 도면. FIG. 7A illustrates a structure in which an LC series-connected resonator is formed by connecting an inductor formed in the L1 layer and a capacitor formed over the L2 and L3 layers according to the preferred embodiment of the present invention. FIG.
도7b는 L1 층과 L3 층에 다단으로 형성된 인덕터와 L2 층과 L3 층에 걸쳐 형성한 캐패시터를 연결하여 LC 직렬연결 공진기를 구성한 구조를 나타낸 도면. 7B is a view showing a structure in which an LC series-connected resonator is constructed by connecting inductors formed in multiple stages in the L1 and L3 layers, and capacitors formed in the L2 and L3 layers.
도7c는 L5 층에 형성된 인덕터와 L2 층과 L3 층에 걸쳐 형성된 캐패시터를 연결하여 LC 직렬 연결 공진기를 구성한 3차원 구조를 나타낸 도면.FIG. 7C illustrates a three-dimensional structure in which an LC series-connected resonator is formed by connecting an inductor formed in the L5 layer and a capacitor formed over the L2 and L3 layers. FIG.
도8은 본 발명에 따라 기판에 내장한 LC 병렬 연결 공진기의 등가 회로를 나타낸 도면. 8 illustrates an equivalent circuit of an LC parallel connected resonator embedded in a substrate according to the present invention.
도9a는 L1 층에 형성된 인덕터와 L2 층과 L3 층에 걸쳐 형성된 캐패시터 두 개를 이용하여 LC 병렬 연결 공진기를 구성한 구조를 나타낸 도면. FIG. 9A shows a structure in which an LC parallel-connected resonator is constructed using an inductor formed in the L1 layer and two capacitors formed in the L2 and L3 layers. FIG.
도9b는 L1 층과 L3 층에 다단으로 형성된 인덕터와 L2 층과 L3 층에 걸쳐 형성된 캐패시터를 연결하여 LC 병렬 연결 공진기를 구성한 구조를 나타낸 도면.9B is a view showing a structure in which an LC inductor connected resonator is formed by connecting inductors formed in multiple stages in the L1 and L3 layers and capacitors formed in the L2 and L3 layers.
도10a와 도10b는 본 발명의 양호한 실시예에 따라 수동소자를 기판에 내장한 다이플렉서의 등가 회로 및 구조를 나타낸 도면.10A and 10B show an equivalent circuit and structure of a diplexer incorporating a passive element in a substrate according to a preferred embodiment of the present invention.
도11a는 무선 통신 기기의 송수신단의 구성을 나타낸 블록도면. Fig. 11A is a block diagram showing the configuration of a transmitting and receiving end of a wireless communication device.
도11b는 수동 소자들을 인쇄 회로 기판에 모두 내장하게 되고 상부에는 능동 소자들만을 실장하여 실제로 회로의 크기를 비약적으로 줄일 수 있는 특징을 나타낸 도면.Fig. 11B is a view showing that the passive elements are all embedded in the printed circuit board, and only active elements are mounted on the upper portion, thereby actually reducing the size of the circuit.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
10: 고유전률 필름 10: high dielectric constant film
20: 내장형 캐패시터 20: built-in capacitor
40: 내장형 인덕터 40: built-in inductor
101: 상부 전극 101: upper electrode
102: 하부 전극 102: lower electrode
201, 202: 나선형 코일 201, 202: spiral coil
301, 302, 303, 304: 도통홀 301, 302, 303, 304: through hole
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070120478A KR20090053584A (en) | 2007-11-23 | 2007-11-23 | Printed circuit board embedded with passive elements and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070120478A KR20090053584A (en) | 2007-11-23 | 2007-11-23 | Printed circuit board embedded with passive elements and manufacturing method thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20090053584A true KR20090053584A (en) | 2009-05-27 |
Family
ID=40861071
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070120478A KR20090053584A (en) | 2007-11-23 | 2007-11-23 | Printed circuit board embedded with passive elements and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20090053584A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101354634B1 (en) * | 2012-01-18 | 2014-01-23 | 한국과학기술원 | Interposer having passive equalizer, manufacturing method thereof, stacked chip package including the interposer, and manufacturing method thereof |
CN105304620A (en) * | 2015-10-30 | 2016-02-03 | 上海华虹宏力半导体制造有限公司 | Capacitor connection circuit and digital-to-analog converter |
-
2007
- 2007-11-23 KR KR1020070120478A patent/KR20090053584A/en not_active Application Discontinuation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101354634B1 (en) * | 2012-01-18 | 2014-01-23 | 한국과학기술원 | Interposer having passive equalizer, manufacturing method thereof, stacked chip package including the interposer, and manufacturing method thereof |
CN105304620A (en) * | 2015-10-30 | 2016-02-03 | 上海华虹宏力半导体制造有限公司 | Capacitor connection circuit and digital-to-analog converter |
CN105304620B (en) * | 2015-10-30 | 2018-06-26 | 上海华虹宏力半导体制造有限公司 | Capacitance connection circuit and digital analog converter |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7443268B2 (en) | Bandpass filter within a multilayered low temperature co-fired ceramic substrate | |
US7978031B2 (en) | High frequency module provided with power amplifier | |
US8237520B2 (en) | Capacitor devices with a filter structure | |
US10135416B2 (en) | Composite electronic component and board having the same | |
CN103026546B (en) | Band-pass filter module and module substrate | |
KR100955948B1 (en) | Front end module and manufacturing method for it | |
CN111564426A (en) | Radio frequency front-end module, radio frequency communication device and electronic equipment | |
US10645798B2 (en) | Composite component-embedded circuit board and composite component | |
US9147513B2 (en) | Series inductor array implemented as a single winding and filter including the same | |
KR102029499B1 (en) | Composite electronic component and board for mounting the same | |
US20050134405A1 (en) | Electronic device and semiconductor device | |
KR20090053584A (en) | Printed circuit board embedded with passive elements and manufacturing method thereof | |
KR100882608B1 (en) | Fabrication method of cavity capacitor and printed circuit board with embedded cavity capacitor | |
KR20160141561A (en) | Hybrid inductor and electronic component module having the same | |
CN101615712A (en) | Resonator and band pass filter | |
EP1806841A2 (en) | Resonant circuit, filter circuit, and multilayered substrate | |
WO2018008422A1 (en) | Inductor with esd protection function | |
JP2010087830A (en) | Multi-layered band pass filter and high frequency module | |
KR100669963B1 (en) | Multilayer PCB and the manufacturing method thereof | |
JP4458033B2 (en) | Multilayer electronic circuit structure and manufacturing method thereof | |
US7684170B2 (en) | Multi-layer capacitor and integrated circuit module | |
KR101102306B1 (en) | INTERNAL MATCHING STRUCTURE OF GaN AMPLIFIER USING A LTCC | |
JP2001167974A (en) | Circuit board and circuit module using the same and electronic device using the module | |
KR100660971B1 (en) | Ultra-wideband band pass filter using low temperature co-fired ceramic | |
JP2004296927A (en) | Wiring board for housing electronic component |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E90F | Notification of reason for final refusal | ||
E601 | Decision to refuse application |