KR20090052660A - Phase change memory device and method for manufacturing the same - Google Patents
Phase change memory device and method for manufacturing the same Download PDFInfo
- Publication number
- KR20090052660A KR20090052660A KR1020070119276A KR20070119276A KR20090052660A KR 20090052660 A KR20090052660 A KR 20090052660A KR 1020070119276 A KR1020070119276 A KR 1020070119276A KR 20070119276 A KR20070119276 A KR 20070119276A KR 20090052660 A KR20090052660 A KR 20090052660A
- Authority
- KR
- South Korea
- Prior art keywords
- phase change
- lower electrode
- change memory
- electrode contact
- forming
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
Abstract
본 발명은 구조가 단순하고, 유착(adhesion) 불량을 개선하기 위한 상부 전극과의 접촉 면적을 증가시키고, 상변화가 발생하는 영역을 증가시켜 상변화에 따른 저항 변화 감도(sensitivity)를 증가시킬 수 있는 기술을 개시한다.The present invention is simple in structure, it is possible to increase the contact area with the upper electrode to improve the adhesion failure, increase the area where the phase change occurs to increase the sensitivity change sensitivity according to the phase change Discuss the technology.
PRAM, 상변화 저항, Sb2Te2Se, 유착 불량, 증착, CMP PRAM, Phase Change Resistor, Sb2Te2Se, Bad Adhesion, Deposition, CMP
Description
본 발명은 상변화 메모리 장치 및 그 형성 방법에 관한 것으로, 더욱 상세하게는 구조가 단순하고, 유착(adhesion) 불량을 개선하기 위한 상부 전극과의 접촉 면적을 증가시키고, 상변화가 발생하는 영역을 증가시켜 상변화에 따른 저항 변화 감도(sensitivity)를 증가시킬 수 있는 상변화 메모리 장치 및 그 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a phase change memory device and a method of forming the same. More particularly, the present invention relates to a phase change memory device, and to a method of forming the phase change memory device. The present invention relates to a phase change memory device capable of increasing resistance change sensitivity due to a phase change and a method of forming the same.
일반적으로 메모리 장치는 저장된 데이터가 전원 공급이 차단된 상태에서도 남아있는 비휘발성 메모리 장치(non volatile memory device)와 전원 공급이 차단되면 데이터를 상실하는 휘발성 메모리 장치(volatile memory device)로 나누어진다.Generally, a memory device is divided into a non-volatile memory device in which stored data remains in a state in which a power supply is cut off, and a volatile memory device in which data is lost when a power supply is cut off.
현재 휴대용 기기의 보급이 확산하면서 비휘발성 메모리 장치의 수용이 급증하는 추세이다. 여기서, 비휘발성 메모리 장치에는 플래시 메모리(flash memory), ROM, 강유전체 메모리(ferro electric memory), MRAM, nanoRAM, 고분자 메모리, 상변화 메모리(phase change memory) 등이 개발되고 있다.With the spread of portable devices, the acceptance of nonvolatile memory devices is increasing rapidly. Here, a flash memory, a ROM, a ferroelectric memory, an MRAM, a nanoRAM, a polymer memory, a phase change memory, and the like have been developed in a nonvolatile memory device.
특히, OUM(Ovonic Unified Memory)으로 불리기도 하는 상변화 메모리(Phase Chang Random Access Memory; PRAM)는 동작 속도가 DRAM과 유사하고 동작 전압 및 소비전력이 작고 비휘발성의 특성으로 인해 차세대 메모리 장치로 주목받고 있다.In particular, Phase Chang Random Access Memory (PRAM), also called OUM (Ovonic Unified Memory), is considered as the next-generation memory device because of its similar operating speed to DRAM, low operating voltage and power consumption, and non-volatile characteristics. I am getting it.
상변화 메모리 장치는 가열 및 냉각에 의해 두 가지 상태 중 하나의 상태로 유지할 수 있는 켈코겐나이드 합금(chalcogenide alloy)과 같은 상변화 물질로 구현된다. 여기서, 상변화 물질은 일반적으로 게르마늄(germanium; Ge), 안티모니(antimony; Sb) 및 텔루리움(tellurium; Te)을 포함하는 GST 합금으로 구현한다.Phase change memory devices are implemented with phase change materials such as chalcogenide alloys that can be maintained in one of two states by heating and cooling. Here, the phase change material is generally implemented as a GST alloy including germanium (Ge), antimony (Sb), and tellurium (Te).
상변화 물질은 결정질(crystalline)과 비정질(amorphous) 상태 사이에서 가역성(reversible) 상변화 특성을 갖는 물질이며, 이러한 상변화 물질에 전기적 펄스(electric pulse)를 인가하면 상변화 물질이 가열되는데, 고전류 펄스를 단시간 동안 인가하여 상변화 물질의 녹는점(melting point) 이상으로 가열하고 이후에 급랭(quenching)시키는 과정을 통하여 상변화 물질이 비정질(amorphous) 상태가 되고, 저전류 펄스를 장시간 인가하여 상변화 물질이 어닐링(annealing) 과정을 통하여 결정질(crystalline) 상태가 된다.A phase change material is a material having reversible phase change characteristics between crystalline and amorphous states, and when an electric pulse is applied to the phase change material, the phase change material is heated. By applying a pulse for a short time to heat above the melting point (melting point) of the phase change material, and subsequently quenching (quenching) the phase change material is in an amorphous state, and a low current pulse is applied for a long time The change material is crystalline through an annealing process.
또한, 상변화 물질은 비정질일 때에는 비저항(resistivity)이 높고, 결정질일 대는 비저항이 낮은 특성이 있다. 따라서, 상변화 메모리 장치는 이러한 상변화 상태의 비저항 변화를 이용하여 데이터를 저장한다.In addition, the phase change material has a high resistivity when amorphous, and a low resistivity when crystalline. Therefore, the phase change memory device stores data using the specific resistance change of the phase change state.
한편, 일반적인 상변화 메모리 장치는 한 개의 FET(Field Effect Transistor) 및 한 개의 상변화 물질로 구현된 상변화 저항이 단위 메모리 셀을 구현한다. 이러한 단위 메모리 셀의 구성은 하나의 예시에 불과하며 이에 한정되지 않는다. 즉, 한 개의 다이오드와 한 개의 상변화 저항 또는 한 개의 바이폴라 트랜지스터(bipolar transistor)와 한 개의 상변화 저항이 단위 메모리 셀을 구현할 수 있다.On the other hand, in a typical phase change memory device, a single phase change resistor implemented with one field effect transistor (FET) and one phase change material implements a unit memory cell. The configuration of the unit memory cell is just one example and is not limited thereto. That is, one diode, one phase change resistor, or one bipolar transistor and one phase change resistor may implement a unit memory cell.
여기서, 상변화 물질은 박막 증착 장비(sputter 또는 evaporator)를 이용하여 형성하는데, 데이터를 저장하기 위해 상변화가 빠르게 발생하고 히터 물질(heater material)과의 콘택 특성 및 상변화에 대한 비파괴 특성을 유지하는 상변화 물질을 찾는 것이 어려운 문제점이 있다.Here, the phase change material is formed by using a thin film deposition equipment (sputter or evaporator), the phase change occurs quickly to store the data, and maintains the contact characteristics with the heater material (non-destructive characteristics for the phase change) It is difficult to find a phase change material.
또한, 상변화 물질이 하부 전극(bottom electrode) 및 상부 전극(top electrode)과의 접속 시 유착(adhesion) 불량으로 인한 박막 들뜸(film lifting) 및 박막 스트레스(film stress)가 발생하는 문제점이 있다.In addition, when the phase change material is connected to the bottom electrode and the top electrode, there is a problem in that film lifting and film stress occur due to poor adhesion.
본 발명은 구조가 단순하고, 유착(adhesion) 불량을 개선하기 위한 상부 전극과의 접촉 면적을 증가시키고, 상변화가 발생하는 영역을 증가시켜 상변화에 따른 저항 변화 감도(sensitivity)를 증가시킬 수 있는 상변화 메모리 장치 및 그 형성 방법을 제공하는 것을 목적으로 한다.The present invention is simple in structure, it is possible to increase the contact area with the upper electrode to improve the adhesion failure, increase the area where the phase change occurs to increase the sensitivity change sensitivity according to the phase change An object of the present invention is to provide a phase change memory device and a method of forming the same.
본 발명에 따른 상변화 메모리 장치는 Phase change memory device according to the present invention
워드 라인에 의해 선택되는 액세스 트랜지스터(access transistor)에 접속되는 하부 전극;A lower electrode connected to an access transistor selected by a word line;
상변화 물질로 형성되어 데이터가 저장되는 상변화 메모리 층; A phase change memory layer formed of a phase change material and storing data;
상기 하부 전극 상부에 형성되고, 상기 상변화 물질로 형성되어 상기 상변화 메모리 층을 상기 하부 전극에 전기적으로 접속하는 하부 전극 콘택 플러그를 포함하는 절연막; 및An insulating layer formed on the lower electrode and including a lower electrode contact plug formed of the phase change material to electrically connect the phase change memory layer to the lower electrode; And
상기 상변화 메모리 층 상부에 형성되어 비트 라인에 연결된 상부 전극을 포함하는 것을 특징으로 한다.And an upper electrode formed on the phase change memory layer and connected to the bit line.
또한, 상기 상변화 물질은 SbTeSe계 물질인 것을 특징으로 한다.In addition, the phase change material is characterized in that the SbTeSe-based material.
한편, 본 발명의 다른 실시예에 따른 상변화 메모리 장치는 On the other hand, the phase change memory device according to another embodiment of the present invention
워드 라인에 의해 선택되는 액세스 트랜지스터(access transistor)에 접속되는 하부 전극;A lower electrode connected to an access transistor selected by a word line;
상변화 물질로 형성되어 데이터가 저장되는 상변화 메모리 층; A phase change memory layer formed of a phase change material and storing data;
상기 하부 전극 상부에 형성되고, 상기 상변화 메모리 층을 상기 하부 전극에 전기적으로 연결하는 하부 전극 콘택 플러그를 포함하는 절연막; 및An insulating layer formed on the lower electrode and including a lower electrode contact plug electrically connecting the phase change memory layer to the lower electrode; And
상기 상변화 메모리 층 상부에 형성되어 비트 라인에 접속되는 상부 전극을 포함하고, An upper electrode formed on the phase change memory layer and connected to a bit line;
상기 상변화 메모리 층은 상기 상변화 물질로 형성되어 상기 하부 전극 콘택 플러그에 접촉되는 하부 면적보다 상부 면적이 더 큰 와인잔 모양의 상부 전극 콘택 플러그를 포함하는 것을 특징으로 한다.The phase change memory layer may be formed of the phase change material and include a wineglass-shaped upper electrode contact plug having a larger upper area than a lower area contacting the lower electrode contact plug.
또한, 상기 상변화 물질은 SbTeSe계 물질인 것을 특징으로 한다.In addition, the phase change material is characterized in that the SbTeSe-based material.
한편, 본 발명에 따른 상변화 메모리 장치 형성 방법은 Meanwhile, the method of forming a phase change memory device according to the present invention
하부 구조물이 구현된 반도체 기판 상부에 하부 전극을 형성하는 단계;Forming a lower electrode on the semiconductor substrate on which the lower structure is implemented;
상기 하부 전극을 포함하는 상기 반도체 기판 상부에 절연막을 형성하는 단계;Forming an insulating film on the semiconductor substrate including the lower electrode;
상기 절연막을 선택 식각하여 상기 하부 전극을 노출시키는 하부 전극 콘택 홀을 형성하는 단계;Selectively etching the insulating layer to form a lower electrode contact hole exposing the lower electrode;
상기 하부 전극 콘택 홀의 저부만 상변화 물질을 증착하여 매립하는 제 1 증착 단계;A first deposition step of depositing and filling a phase change material only in a bottom portion of the lower electrode contact hole;
상기 절연막이 노출될 때까지 상기 상변화 물질에 대해 제 1 평탄화 공정을 수행하는 단계;Performing a first planarization process on the phase change material until the insulating film is exposed;
상기 절연막에 대해 에치백 공정을 수행하는 단계;Performing an etch back process on the insulating film;
상기 에치백 공정을 통해 단차가 형성된 상기 하부 전극 콘택 홀에 형성된 상기 상변화 물질에 대해 제 2 평탄화 공정을 수행하여 하부 전극 콘택 플러그를 형성하는 단계;Forming a lower electrode contact plug by performing a second planarization process on the phase change material formed in the lower electrode contact hole having a step formed through the etch back process;
상기 하부 전극 콘택 플러그를 포함하는 상기 절연막 상부에 상기 상변화 물질을 증착하여 상변화 메모리 층을 형성하는 제 2 증착 단계; 및 A second deposition step of forming a phase change memory layer by depositing the phase change material on the insulating layer including the lower electrode contact plug; And
상기 상변화 메모리 층 상부에 상부 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.And forming an upper electrode on the phase change memory layer.
또한, 상기 하부 전극 콘택 홀 측벽에 스페이서를 형성하는 단계를 더 포함하고,The method may further include forming spacers on sidewalls of the lower electrode contact holes.
상기 스페이서는 상기 하부 전극 콘택 홀 측벽 전체 면에 형성된 제 1 스페이서; 및 The spacer may include a first spacer formed on an entire surface of a sidewall of the lower electrode contact hole; And
상기 제 1 스페이서의 하부 면에만 형성된 제 2 스페이서를 포함하고,A second spacer formed only on a lower surface of the first spacer,
상기 제 1 스페이서는 실리콘 질산화막(SiON)로 형성하고,The first spacer is formed of a silicon nitride oxide (SiON),
상기 제 2 스페이서는 실리콘 질화막(SiN)로 형성하고,The second spacer is formed of a silicon nitride film (SiN),
상기 절연막 상부에 희생 산화막을 형성하는 단계를 더 포함하고,Forming a sacrificial oxide film on the insulating film;
상기 절연막은 실리콘 질산화막(SiON)으로 형성하고,The insulating film is formed of silicon nitride oxide (SiON),
상기 희생 산화막은 실리콘 산화막(SiO2)으로 형성하고,The sacrificial oxide film is formed of a silicon oxide film (SiO 2),
상기 제 1 평탄화 공정은 상기 희생 산화막이 노출될 때까지 수행하고,The first planarization process is performed until the sacrificial oxide film is exposed,
상기 에치백 공정을 수행하는 단계에서 상기 희생 산화막이 제거되고,The sacrificial oxide film is removed in the step of performing the etch back process,
상기 하부 전극 콘택 홀을 포함하는 상기 절연막 상부에 베리어 메탈을 형성 하는 단계를 더 포함하고,Forming a barrier metal on the insulating layer including the lower electrode contact hole;
상기 베리어 메탈은 티타늄 질화막(TiN)으로 형성하는 것을 특징으로 한다.The barrier metal is formed of a titanium nitride film (TiN).
본 발명은 구조가 단순하고, 유착(adhesion) 불량을 개선하기 위한 상부 전극과의 접촉 면적을 증가시키고, 상변화가 발생하는 영역을 증가시켜 상변화에 따른 저항 변화 감도(sensitivity)를 증가시킬 수 있는 효과가 있다.The present invention is simple in structure, it is possible to increase the contact area with the upper electrode to improve the adhesion failure, increase the area where the phase change occurs to increase the sensitivity change sensitivity according to the phase change It has an effect.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수 있다. 오히려, 여기서 소개되는 실시예는 본 발명의 기술적 사상이 철저하고 완전하게 개시되고 당업자에게 본 발명의 사상이 충분히 전달되기 위해 제공되는 것이다. 또한, 명세서 전체에 걸쳐서 동일한 참조 번호들은 동일한 구성요소를 나타낸다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the invention is not limited to the embodiments described herein but may be embodied in other forms. Rather, the embodiments introduced herein are provided so that the spirit of the present invention is thoroughly and completely disclosed, and the spirit of the present invention to those skilled in the art will be fully delivered. Also, like reference numerals denote like elements throughout the specification.
도 1은 본 발명에 따른 상변화 메모리 장치의 상변화 저항을 나타낸 단면도이다.1 is a cross-sectional view illustrating a phase change resistance of a phase change memory device according to the present invention.
상변화 저항은 워드 라인에 의해 선택되는 액세스 트랜지스터(access transistor)에 접속되는 하부 전극(12), 비트 라인에 연결된 상부 전극(14), 상변화 물질로 구현되어 데이터가 저장되는 상변화 메모리층(16) 및 하부 전극(12)과 상변화 메모리층(16)을 전기적으로 연결하는 하부 전극 콘택 플러그(18)를 포함한다. 여기서, 상변화 메모리층(16)은 3상계 화합물인 상변화 물질(Sb2Te2Se)로 구현 한다. 또한, 상변화 메모리층(16)과 하부 전극(12)을 전기적으로 접속하는 하부 전극 콘택 플러그(18)를 상변화 물질로 형성하여 상변화가 발생하는 영역을 증가시켜 상변화에 따른 저항 변화 감도를 증가시킬 수 있다.The phase change resistor may include a
[표 1]은 상변화 물질(Sb2Te2Se) 박막의 결합 에너지를 나타내고, [표 2]는 기계적 특성을 나타낸다.[Table 1] shows the binding energy of the phase change material (Sb2Te2Se) thin film, and [Table 2] shows the mechanical properties.
상기한 바와 같이, 본 발명에 따른 상변화 메모리 장치는 상변화 저항을 포함하는데, 상변화 저항은 데이터가 저장되는 3성분계 상변화 물질(Sb2Te2Se)로 구현된 상변화 메모리 층을 포함한다. 여기서, 3성분계 상변화 물질(Sb2Te2Se)은 130℃에서 10년 이상의 기간 동안 안정적인 동작이 가능하며, 기록(write) 및 지움(erase) 횟수에 거의 제한이 없고, 데이터 프로그래밍을 위한 전압이 충분히 낮으며, 넓은 온도 범위에서 전류에 따른 저항 특성이 안정적으로 나타난다.As described above, the phase change memory device according to the present invention includes a phase change resistance, and the phase change resistance includes a phase change memory layer formed of a three-component phase change material (Sb2Te2Se) in which data is stored. Here, the three-component phase change material (Sb2Te2Se) is capable of stable operation at a temperature of 130 ° C. for more than 10 years, has almost no limit on the number of writes and erases, and has a sufficiently low voltage for data programming. As a result, the resistance characteristic with current is stable over a wide temperature range.
도 2는 본 발명에 따른 상변화 저항의 상변화 물질(Sb2Te2Se) 박막의 결정학적 TEM(Transmission Electron Microscope) 사진도이다. 여기서, (a)는 상변화 물질 박막을 증착한 후 결정 상태(crystalline state)를 나타낸 사진도이고, (b)는 623℃로 가열한 후 100℃로 급속하게 냉각(cooling)한 후 비정질 상태를 나타낸 사진도이다.2 is a crystallographic transmission electron microscope (TEM) photograph of a phase change material (Sb2Te2Se) thin film of phase change resistance according to the present invention. Here, (a) is a photograph showing a crystalline state after depositing a phase change material thin film, (b) is an amorphous state after rapidly cooling to 100 ℃ after heating to 623 ℃ The photograph is shown.
도 3a 내지 도 3f는 본 발명에 따른 상변화 메모리 장치의 상변화 저항을 형성하는 방법을 나타낸 단면도들이다. 여기서는 2단계 증착 및 2 단계 평탄화 공정을 예들 들어 설명하지만, 증착 및 평탄화 공정의 횟수는 이에 한정되지 않는다.3A to 3F are cross-sectional views illustrating a method of forming a phase change resistor in a phase change memory device according to the present invention. Although a two-step deposition and a two-step planarization process are described as an example here, the number of deposition and planarization processes is not limited thereto.
도 3a를 참조하면, 하부 구조물이 구현된 반도체 기판 상부에 하부 전극(12)을 형성하고, 하부 전극(12) 상부에 절연막(20)을 형성하되 실리콘 질산화막(SiON)(21) 및 희생 산화막인 실리콘 산화막(SiO2)(22)을 순차적으로 증착하여 형성하고, 절연막(20)을 선택 식각하여 하부 전극(12)을 노출시키는 하부 전극 콘택 홀을 형성한다. Referring to FIG. 3A, a
하부 전극 콘택 홀 측벽에 스페이서(24)를 형성하되 실리콘 질산화막(SiON)(25) 및 실리콘 질화막(SiN)(26)의 적층 구조로 형성한다. 여기서, 스페이서(24)의 실리콘 질산화막(26)은 하부 전극 콘택 홀 측벽 전체에 형성하고, 실리콘 질화막(25)은 하부 전극 콘택 홀 측벽의 하부에만 형성한다. 따라서, 하부 전극 콘택 홀은 하부보다 상부의 크기가 큰 와인잔 모양으로 형성된다.The
한편, 스페이서(24)를 포함하는 절연막(20) 상부에 베리어 메탈(28)을 형성하되 티타늄 질화막(TiN)(29)으로 형성한다. Meanwhile, the
베리어 메탈(28) 상부에 하부 전극 콘택 홀을 매립하는 상변화 물질(30)을 스퍼터링(sputter), 이베포레이팅(evaporating) 등의 방식 및 인고트(ingot)를 이용하여 30K~748K로 서서히 증가시키면서 퍼니스(furnace) 증착한다. 이때, 상변화 물질(30)은 하부 전극 콘택 홀의 하부는 모두 매립하지만, 상부에는 측벽에만 상변화 물질(30)을 증착하여, 유착(adhesion) 불량을 방지할 수 있다.The
도 3b를 참조하면, 상변화 물질(30)에 대해 실리콘 산화막(22)이 노출될 때까지 CMP(Chemical Mechanical Polishing) 등으로 1차 평탄화 공정을 수행한다.Referring to FIG. 3B, the first planarization process may be performed by chemical mechanical polishing (CMP) or the like until the
도 3c를 참조하면, 노출된 실리콘 산화막(22)에 대해 에치백을 수행하여 실리콘 산화막(22)을 제거한다.Referring to FIG. 3C, the
도 3d를 참조하면, 실리콘 산화막(22)이 제거되면서 발생하는 상변화 물질(30) 및 스페이서(20)에 의한 단차를 없애기 위한 CMP 등으로 2차 평탄화 공정을 수행하여, 상변화 물질(30)을 이용한 하부 전극 콘택 플러그(18)를 형성한다.Referring to FIG. 3D, a
도 3e를 참조하면, 하부 전극 콘택 플러그(18)를 포함하는 실리콘 질산화막(20) 상부에 상변화 메모리층(16)을 형성한다. Referring to FIG. 3E, the phase
도 3f를 참조하면, 상변화 메모리층(16) 상부에 상부 전극(14)을 형성하여 상변화 저항을 완성한다.Referring to FIG. 3F, an
도 4는 본 발명에 따른 상변화 저항의 전류에 대한 저항값을 나타낸 그래프이다.Figure 4 is a graph showing the resistance value with respect to the current of the phase change resistance according to the present invention.
도 5는 본 발명의 다른 실시예에 따른 상변화 메모리 장치의 상변화 저항을 나타낸 단면도이다.5 is a cross-sectional view illustrating a phase change resistance of a phase change memory device according to another exemplary embodiment of the present invention.
상변화 저항은 워드 라인에 의해 선택되는 액세스 트랜지스터(access transistor)에 접속되는 하부 전극(32), 비트 라인(bit line)에 연결된 상부 전극(34), 상변화 물질로 구현되어 데이터가 저장되는 상변화 메모리층(36) 및 하부 전극(32)과 상변화 메모리층(36)을 전기적으로 연결하는 하부 전극 콘택 플러그(38)를 포함한다. 여기서, 상변화 메모리층(36)은 3상계 화합물인 상변화 물질(Sb2Te2Se)로 구현하고, 하부 전극 콘택 플러그(38)와의 접촉 면보다 상부 면적이 큰 와인잔모양의 상부 전극 콘택 플러그(40)를 포함한다. The phase change resistor includes a
따라서, 본 발명에 따른 상변화 저항은 그 구조가 단순하고, 유착(adhesion) 불량을 개선하기 위한 상부 전극(34)과의 접촉 면적을 증가시키고, 상변화가 발생하는 영역을 증가시켜 상변화에 따른 저항 변화 감도(sensitivity)를 증가시킬 수 있다.Therefore, the phase change resistance according to the present invention is simple in structure, increases the contact area with the
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다. In addition, a preferred embodiment of the present invention is for the purpose of illustration, those skilled in the art will be able to various modifications, changes, substitutions and additions through the spirit and scope of the appended claims, such modifications and changes are the following claims It should be seen as belonging to a range.
도 1은 본 발명에 따른 상변화 메모리 장치(PRAM)의 상변화 저항을 나타낸 단면도이다.1 is a cross-sectional view illustrating a phase change resistance of a phase change memory device (PRAM) according to the present invention.
도 2는 본 발명에 따른 상변화 저항의 상변화 물질(Sb2Te2Se) 박막의 결정학적 TEM 사진도이다.2 is a crystallographic TEM photograph of a phase change material (Sb2Te2Se) thin film of phase change resistance according to the present invention.
도 3a 내지 도 3f는 본 발명에 따른 상변화 메모리 장치(PRAM)의 상변화 저항을 형성하는 방법을 나타낸 단면도들이다.3A to 3F are cross-sectional views illustrating a method of forming a phase change resistor in a phase change memory device (PRAM) according to the present invention.
도 4는 본 발명에 따른 상변화 저항의 전류에 대한 저항값을 나타낸 그래프이다.Figure 4 is a graph showing the resistance value with respect to the current of the phase change resistance according to the present invention.
도 5는 본 발명의 다른 실시예에 따른 PRAM의 상변화 저항을 나타낸 단면도이다.5 is a cross-sectional view illustrating a phase change resistance of a PRAM according to another embodiment of the present invention.
<도면의 주요 부분에 대한 부호 설명><Description of the symbols for the main parts of the drawings>
12, 32: 하부 전극 14, 34: 상부 전극12, 32:
16, 36: 상변화 메모리 층 18, 38: 하부 전극 콘택 플러그16, 36: phase change memory layers 18, 38: lower electrode contact plugs
20: 절연막 21: 실리콘 질산화막(SiON)20: insulating film 21: silicon nitride oxide film (SiON)
22: 실리콘 산화막(SiO2) 24: 스페이서22: silicon oxide film (SiO2) 24: spacer
25: 실리콘 질화막(SiN) 26: 실리콘 질산화막25: silicon nitride film (SiN) 26: silicon nitride film
28: 베리어 메탈(TiN) 30: 상변화 물질(Sb2Te2Se)28: barrier metal (TiN) 30: phase change material (Sb2Te2Se)
40: 상부 전극 콘택 플러그40: upper electrode contact plug
Claims (16)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070119276A KR101010169B1 (en) | 2007-11-21 | 2007-11-21 | Phase change memory device and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070119276A KR101010169B1 (en) | 2007-11-21 | 2007-11-21 | Phase change memory device and method for manufacturing the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090052660A true KR20090052660A (en) | 2009-05-26 |
KR101010169B1 KR101010169B1 (en) | 2011-01-20 |
Family
ID=40860360
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070119276A KR101010169B1 (en) | 2007-11-21 | 2007-11-21 | Phase change memory device and method for manufacturing the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101010169B1 (en) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100657944B1 (en) * | 2005-01-12 | 2006-12-14 | 삼성전자주식회사 | Method of operating Phase change Random Access MemoryPRAM |
KR100701693B1 (en) * | 2005-05-26 | 2007-03-29 | 주식회사 하이닉스반도체 | Phase change RAM device and method of manufacturing the same |
KR100682948B1 (en) * | 2005-07-08 | 2007-02-15 | 삼성전자주식회사 | Phase change memory device and methof of fabricating the same |
KR100682969B1 (en) * | 2005-08-04 | 2007-02-15 | 삼성전자주식회사 | Phase changing material, Phase change Random Access Memory comprising the same and methods of manufacturing and operating the same |
-
2007
- 2007-11-21 KR KR1020070119276A patent/KR101010169B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR101010169B1 (en) | 2011-01-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5668141B2 (en) | Phase change memory structure and method | |
US8896045B2 (en) | Integrated circuit including sidewall spacer | |
TWI325166B (en) | Programmable resistive ram and manufacturing method | |
JP6062155B2 (en) | Ge-rich GST-212 phase change material | |
US7470922B2 (en) | Increasing adherence of dielectrics to phase change materials | |
US7973301B2 (en) | Low power phase change memory cell with large read signal | |
US7456420B2 (en) | Electrode for phase change memory device and method | |
KR100718156B1 (en) | Phase change random access memory and method of manufacturing the same | |
KR100763916B1 (en) | Method of manufacturing gesbte thin film and method of manufacturing phase change random access memory using the same | |
US8003970B2 (en) | Phase-change random access memory and method of manufacturing the same | |
TW201019470A (en) | Memory cell having improved mechanical stability | |
US8916414B2 (en) | Method for making memory cell by melting phase change material in confined space | |
JP5710637B2 (en) | Phase change memory cell and method of operating the same | |
US11211427B2 (en) | Switching element, variable resistance memory device, and method of manufacturing the switching element | |
CN102810633A (en) | Phase-change random access memory device and method of manufacturing the same | |
US10777745B2 (en) | Switching element, variable resistance memory device, and method of manufacturing the switching element | |
CN103137863A (en) | Phase-change random access memory device and method of manufacturing the same | |
KR20160113517A (en) | Graphene inserted phase change memory device and fabricating the same | |
US20130193402A1 (en) | Phase-change random access memory device and method of manufacturing the same | |
US20060115909A1 (en) | Method for manufacturing a resistively switching memory cell, manufactured memory cell, and memory device based thereon | |
US8536675B2 (en) | Thermally insulated phase change material memory cells | |
CN102637821B (en) | Phase change memory unit and forming method thereof | |
KR20080009397A (en) | Method of manufacturing phase-change memory device | |
KR101010169B1 (en) | Phase change memory device and method for manufacturing the same | |
US20230189672A1 (en) | Pcm cell with nanoheater surrounded with airgaps |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |