KR20090052229A - Fabrication method of crystalline si thin film and transistor adopting the same - Google Patents
Fabrication method of crystalline si thin film and transistor adopting the same Download PDFInfo
- Publication number
- KR20090052229A KR20090052229A KR1020070118828A KR20070118828A KR20090052229A KR 20090052229 A KR20090052229 A KR 20090052229A KR 1020070118828 A KR1020070118828 A KR 1020070118828A KR 20070118828 A KR20070118828 A KR 20070118828A KR 20090052229 A KR20090052229 A KR 20090052229A
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- buffer layer
- substrate
- silicon
- crystalline
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 30
- 229910021419 crystalline silicon Inorganic materials 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 238000000034 method Methods 0.000 title claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 19
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 19
- 239000010703 silicon Substances 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 239000013078 crystal Substances 0.000 claims abstract description 5
- 238000000059 patterning Methods 0.000 claims description 4
- 239000012535 impurity Substances 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims description 3
- 239000010408 film Substances 0.000 description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 238000001237 Raman spectrum Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000011534 incubation Methods 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 150000004706 metal oxides Chemical class 0.000 description 4
- 238000002425 crystallisation Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- JYMITAMFTJDTAE-UHFFFAOYSA-N aluminum zinc oxygen(2-) Chemical compound [O-2].[Al+3].[Zn+2] JYMITAMFTJDTAE-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
Abstract
결정질 실리콘 박막 및 이를 적용하는 박막 트랜지스터의 제조방법이 개시된다. 개시된 결정질 실리콘 박막의 제조방법은 기판 상에 격자 구조를 가지는 버퍼층을 형성하는 단계; 버퍼층 상에 실리콘 결정을 성장시키는 단계;를 포함한다.Disclosed are a crystalline silicon thin film and a method of manufacturing a thin film transistor using the same. The disclosed method of manufacturing a crystalline silicon thin film includes forming a buffer layer having a lattice structure on a substrate; Growing silicon crystals on the buffer layer.
Description
본 발명은 결정질 실리콘 박막 및 이를 적용하는 박막 트랜지스터의 제조방법에 대한 것으로, 상세하게는 결정질 실리콘 박막 형성 시 인큐베이션층(incubation layer) 형성 억제가 가능한 결정질 실리콘 박막 및 이를 적용하는 박막 트랜지스터의 제조방법에 관한 것이다. The present invention relates to a crystalline silicon thin film and a method of manufacturing a thin film transistor using the same, and more particularly, to a crystalline silicon thin film capable of suppressing incubation layer formation when forming a crystalline silicon thin film and a method of manufacturing a thin film transistor applying the same. It is about.
최근 유기발광디스플레이나 액정디스플레이의 등에 사용되는 LTPS TFT (Low temperature poly-Si)에 대한 연구가 활발히 진행되어 외부의 드라이버 IC를 완전히 없앤 SOG(System on Glass)에 대한 연구가 증가하고 있다. 외부의 드라이버 IC를 디스플레이 패널 자체에 같이 형성하여 패널과 외부 드라이버 IC 사이의 연결선이 필요 없게 되어 디스플레이의 불량이 감소하고 신뢰성이 크게 향상될 수 있다. 궁극적으로 데이터 및 게이트 드라이버 IC 뿐만 아니라 콘트롤러(controller)를 포함한 모든 디스플레이 시스템이 패널에 집적되는 SOG가 최종목표일 것이다. 이러한 목표를 달성하기 위하여 LTPS의 이동도가 400 cm2/Vsec 보다 크며, 균일성도 우수 하여야 한다. 그러나 현재의 알려져 있는 ELA(Excimer Laser Annealing), SLS(Sequential Lateral Solidification), MILC(Metal-Induced Lateral Crystallization)등의 방법은 아직 소망하는 품질의 LTPS의 제조에 이르지 못하고 있다. Recently, research on LTPS TFT (Low temperature poly-Si) used in organic light emitting display or liquid crystal display has been actively conducted, and research on SOG (System on Glass) which completely eliminated the external driver IC is increasing. By forming an external driver IC together on the display panel itself, a connection line between the panel and the external driver IC is unnecessary, so that the display defect can be reduced and the reliability can be greatly improved. Ultimately, the end goal will be SOG, in which all display systems including controllers as well as data and gate driver ICs are integrated into the panel. To achieve this goal, the mobility of LTPS is greater than 400 cm 2 / Vsec and the uniformity must be excellent. However, currently known methods such as Excimer Laser Annealing (ELA), Sequential Lateral Solidification (SLS), and Metal-Induced Lateral Crystallization (MILC) have not yet produced LTPS of desired quality.
다결정성 실리콘을 제조하는 방법에는 다결정성 실리콘을 직접 증착하는 방법과 비정질 실리콘을 증착한 후 이를 결정화하는 방법이 있다. 결정화 방법은 기판에 비정질 실리콘을 형성한 후 이를 ELA(Excimer Laser Annealing) 즉 엑시머 레이저에 의해 열처리함으로써 비정질실리콘을 결정화하여 다결정실리콘으로 변환한다.Methods of preparing polycrystalline silicon include a method of directly depositing polycrystalline silicon and a method of depositing amorphous silicon and then crystallizing it. In the crystallization method, amorphous silicon is formed on a substrate and then heat-treated by Excimer Laser Annealing (ELA), that is, an excimer laser, to crystallize amorphous silicon and convert it to polycrystalline silicon.
전자의 방법은 후자의 방법 대비 공정 면에서 간단하나, 기판 상에서 결정핵 생성(nucleation)이 효과적으로 일어나지 못하여 수십에서 수백 Å두께의 비정질 인큐베이션층(incubation layer)이 형성되게 된다. 이러한 현상은 저온 결정화 시 더 잘 나타나고, 채널 특성을 저하시키는 원인이 될 수 있다. The former method is simpler in terms of process than the latter method, but nucleation does not occur effectively on the substrate, resulting in the formation of an amorphous incubation layer of tens to hundreds of microns in thickness. This phenomenon is better at low temperature crystallization, and may cause a decrease in channel characteristics.
본 발명은 격자 구조를 가지는 버퍼층을 이용하여 인큐베이션층 형성 없이 저온에서 결정화가 가능한 결정질 실리콘 박막 및 이를 적용하는 박막 트랜지스터의 제조방법을 제공하는데 그 목적이 있다. It is an object of the present invention to provide a crystalline silicon thin film capable of crystallizing at low temperature without forming an incubation layer using a buffer layer having a lattice structure and a method of manufacturing a thin film transistor using the same.
본 발명의 모범적 실시예(Exemplary embodiment)에 따르면, According to the exemplary embodiment of the present invention,
기판 상에 격자 구조를 가지는 버퍼층을 형성하는 단계; 버퍼층 상에 실리콘 결정을 성장시키는 단계;를 포함하는 결정질 실리콘 박막의 제조방법이 제공된다.Forming a buffer layer having a lattice structure on the substrate; A method of manufacturing a crystalline silicon thin film is provided, including growing silicon crystals on a buffer layer.
상기 버퍼층은 AlN일 수 있고, 두께는 500 Å 내지 5000 Å 일 수 있다.The buffer layer may be AlN, and the thickness may be 500 kPa to 5000 kPa.
본 발명의 다른 모범적 실시예에 따르면,According to another exemplary embodiment of the invention,
기판 상에 게이트를 형성하는 단계;Forming a gate on the substrate;
상기 기판과 게이트 상에 게이트 절연층을 형성하는 단계;Forming a gate insulating layer on the substrate and the gate;
상기 게이트 절연층 상에 격자 구조를 가지는 버퍼층을 형성하는 단계;Forming a buffer layer having a lattice structure on the gate insulating layer;
상기 버퍼층 상에 실리콘 결정을 성장시켜 활성층을 형성하는 단계;Growing silicon crystals on the buffer layer to form an active layer;
상기 활성층에 불순물 이온을 도핑한 후, 패터닝하여 채널 영역을 형성하는 단계;Doping the active layer with impurity ions and then patterning to form a channel region;
상기 채널 영역의 양측 각각에 위치하는 소오스와 드레인을 형성하는 단계;를 포함하는 박막트랜지스터의 제조방법이 제공된다.A method of manufacturing a thin film transistor is provided, the method comprising: forming a source and a drain positioned at both sides of the channel region.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 결정질 실리콘 박막 및 이를 적용하는 박막 트랜지스터의 제조방법을 상세하게 설명한다. 도면에서 동일한 참조부호는 동일한 구성요소를 지칭하며, 각 구성요소의 크기는 설명의 명료성을 위하여 과장되어 있을 수 있다. Hereinafter, a crystalline silicon thin film and a method of manufacturing a thin film transistor using the same according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings. Like reference numerals in the drawings refer to like elements, and the size of each element may be exaggerated for clarity.
도 1a 및 1b는 본 발명의 실시예에 따른 결정질 실리콘 박막 제조 방법의 공정을 보인다. 도 1a를 참조하면, 기판(110) 상에 격자 구조의 버퍼층(130)을 형성한다. 상기 기판(110)으로는 일반적인 반도체 소자의 기판으로 사용되는 물질로 형성할 수 있으며, 실리콘, 유리 또는 유기물 재료를 사용할 수 있다. 1A and 1B show a process of a crystalline silicon thin film manufacturing method according to an embodiment of the present invention. Referring to FIG. 1A, a
상기 버퍼층(130)은 격자 구조를 가지는 절연 물질이면 특별히 재료가 제한되지 않는다. 상기 버퍼층(130)은 AlN일 수 있고, 두께는 500 Å내지 5,000 Å 일 수 있다.The
이어서, 도 1b에 도시된 바와 같이, 상기 버퍼층(130) 상에 결정질을 갖는 실리콘 막(150)을 퇴적(또는 증착, deposition) 한다. 상기 격자 구조의 버퍼층(130)이 실리콘 막을 증착하게 되면 버퍼층(130)으로부터 실리콘의 성장이 이루어져 결정성 실리콘 막(150)을 얻을 수 있게 된다. 상기 실리콘 막 (150)은 미세 실리콘(Micro silicon) 또는 다결정 실리콘(poly crystalline silicon)일 수 있다. 미세 또는 다결정 실리콘 막(150)은 PECVD(Plasma Enhanced Chemical Vapor Deposition), LPCVD(Low Pressure Chemical Vapor Deposition), 스퍼터링 등의 통상의 물리적 증착방식 형성할 수 있다.Subsequently, as illustrated in FIG. 1B, a
도 2는 본 발명의 실시예에 의하여 제조되는 박막 트랜지스터를 예시한다. 2 illustrates a thin film transistor manufactured by an embodiment of the present invention.
도 2를 참조하면, 기판(210)의 일측 영역 상에 게이트(220a)가 형성되어 있으며, 기판(210) 및 게이트(220a) 상에는 게이트 절연층(220b)이 형성되어 있다. 여기서, 기판(210) 상에는 산화물 또는 질화물로 형성된 차단층(blocking layer, 210a)을 더 포함할 수 있다. 게이트 절연층(220b) 상에는 격자 구조를 가지는 버퍼층(230)이 형성되고, 게이트(220a)에 대응되는 버퍼층(230) 상에는 활성 영역에 해당하는 채널(250)이 형성되어 있다. 그리고, 채널(250)의 양측부에는 소스(270a) 및 드레인(270b)이 형성되어 있다.Referring to FIG. 2, a
이하, 도 3a 내지 도 3e를 참조하여 본 발명의 실시예에 의한 박막 트랜지스터의 제조 방법에 대해 설명하고자 한다. Hereinafter, a method of manufacturing a thin film transistor according to an exemplary embodiment of the present invention will be described with reference to FIGS. 3A to 3E.
도 3a를 참조하면, 기판(210)을 마련한다. 기판(210) 상에 금속 또는 전도성 금속 산화물 등의 전도성 물질을 도포하고, 패터닝함으로써 게이트(220a)를 형성한다. 여기에서, 상기 기판(210) 위에 게이트(220a)를 형성하기 전에 차단층(210a)을 선택적으로 형성할 수 있다.Referring to FIG. 3A, a
도 3b를 참조하면, 게이트(220a) 상부에 CVD 등의 공정으로 절연 물질을 도포하여 게이트 절연층(220b)을 형성한다. Referring to FIG. 3B, an insulating material is coated on the
도 3c를 참조하면, 게이트 절연층(220b) 상부에 전술한 실시예와 동일한 방법으로 격자 구조를 가지는 버퍼층(230)을 형성한다. Referring to FIG. 3C, a
이어서 도 3d와 같이 버퍼층(230) 상에 결정질을 갖는 실리콘을 증착하여 결정질 실리콘 막을 성장시키고 상기 결정질 실리콘 막에 불순물 이온을 주입한 뒤 건식 또는 습식 식각법 등에 의해 패터닝함으로써 채널(250)을 형성한다. Subsequently, as illustrated in FIG. 3D, the crystalline silicon film is grown by depositing crystalline silicon on the
도 3e를 참조하면, 전도성 물질을 채널(250) 및 버퍼층(230) 상에 도포한 후 이를 소정 패턴으로 패터닝함으로써 채널(250)의 양측부에 연결되는 소스(270a) 및 드레인(270b)를 얻는다. 상기 소스(270a)와 드레인(270b)은 전도성 금속 산화물, 또는 금속 물질로 이루어질 수 있다. 전도성 금속 산화물로는 통상적으로 알려진 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ZAO(Zinc Aluminum Oxide) 등이 예시되며, 금속 물질로는 Ti, Pt, Cr, W, Al, Ni, Cu, Mo, Ta 또는 이들 의 합금이 사용될 수 있다. Referring to FIG. 3E, a conductive material is applied on the
도 4a는 본 발명의 실시예에 의하여 격자상 버퍼층 위에 실리콘을 증착하여 얻어진 결정질 실리콘 박막의 라만 스펙트럼(Raman Spectrum)이고, 도 4b는 본 발명에 대한 비교예로 격자 구조의 버퍼층을 사용하지 않고 증착시킨 실리콘 박막의 라만 스펙트럼이다. 결정질 실리콘은 510 cm-1 피이크를 보이는데, 4a를 참조하면, 본 발명에 따라 얻어진 실리콘 막은 510 cm-1에서만 피이크를 보이고 따라서 미세결정성 실리콘 또는 다결정 실리콘이 얻어졌음을 알 수 있다. 도 4b는 4개의 샘플에 대한 라만 스펙트럼을 보이는 것으로, 약 1 ㎛ 의 버퍼층에 2000Å두께의 실리콘 막을 증착한 2 샘플(1, 2)과, 약 500Å 실리콘 막을 증착한 2 샘플(3,4)에 대한 것으로 이들 모두 다결정 실리콘 피이크를 보이고 있고, 두꺼운 버퍼층에서 피이크의 크기가 더 큰 것으로 나타났다. FIG. 4A is a Raman Spectrum of a crystalline silicon thin film obtained by depositing silicon on a lattice buffer layer according to an embodiment of the present invention, and FIG. 4B is a comparative example of the present invention and is deposited without using a lattice buffer layer. Raman spectrum of the thin silicon film. The crystalline silicon shows 510 cm −1 peak. Referring to 4a, it can be seen that the silicon film obtained according to the present invention shows a peak only at 510 cm −1 and thus microcrystalline silicon or polycrystalline silicon has been obtained. 4B shows Raman spectra of four samples, in which two samples (1, 2) on which a 2000 nm thick silicon film was deposited on a buffer layer of about 1 μm, and two samples (3, 4) on which a approximately 500 mW silicon film was deposited. All of them showed polycrystalline silicon peaks, and the peak size was larger in the thick buffer layer.
반면 도 4b의 경우, 격자상 버퍼층이 없이 형성된 실리콘 막은 480 cm-1 의 비정질 실리콘(a-Si)의 피크와 510 cm-1 의 결정질 실리콘(p-Si) 피크를 동시에 보인다. 이로부터 격자 구조의 버퍼층 상에 실리콘을 증착시킬 경우, 비정질 인큐베이션층(incubation layer)이 형성되지 않은 결정질 실리콘 박막의 성장이 가능한 것을 확인할 수 있다.On the other hand, in FIG. 4B, the silicon film formed without the lattice buffer layer simultaneously shows peaks of 480 cm −1 of amorphous silicon (a-Si) and peaks of 510 cm −1 of crystalline silicon (p-Si). From this, when the silicon is deposited on the lattice buffer layer, it can be seen that the crystalline silicon thin film in which the amorphous incubation layer is not formed can be grown.
상기와 같은 실시예를 통해서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상에 의해 박막 트랜지스터를 이용하여 디스플레이 또는 메모리 소자 등의 다양한 전자 소자를 제조할 수 있을 것이다. 본 발명의 실시예에 의한 박막 트랜지스터는 바텀 게이트형 또는 탑 게이트형으로 제작될 수 있다. 결과적으로 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.Through the above embodiments, those skilled in the art will be able to manufacture various electronic devices such as displays or memory devices using thin film transistors according to the spirit of the present invention. The thin film transistor according to the embodiment of the present invention may be manufactured in a bottom gate type or a top gate type. As a result, the scope of the present invention should not be defined by the described embodiments, but should be determined by the technical spirit described in the claims.
도 1은 본 발명의 실시예에 따른 결정질 실리콘 박막 제조방법의 공정도이다.1 is a process chart of the crystalline silicon thin film manufacturing method according to an embodiment of the present invention.
도 2는 본 발명의 실시예에 따른 박막 트랜지스터 개략적인 단면도이다.2 is a schematic cross-sectional view of a thin film transistor according to an exemplary embodiment of the present invention.
도 3은 본 발명의 실시예에 따른 박막 트랜지스터 제조방법의 공정도이다.3 is a flowchart of a method of manufacturing a thin film transistor according to an exemplary embodiment of the present invention.
도 4a와 도 4b는 본 발명의 실시예 및 비교예에 따라 성장시킨 실리콘 박막의 라만 스펙트럼이다.4A and 4B are Raman spectra of silicon thin films grown according to Examples and Comparative Examples of the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
110,210: 기판 220a: 게이트110, 210:
220b: 게이트 절연층 230: 격자 구조를 가지는 버퍼층220b: gate insulating layer 230: buffer layer having a lattice structure
150,250: 채널층 270a: 소스150,250
270b 드레인270b drain
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070118828A KR20090052229A (en) | 2007-11-20 | 2007-11-20 | Fabrication method of crystalline si thin film and transistor adopting the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070118828A KR20090052229A (en) | 2007-11-20 | 2007-11-20 | Fabrication method of crystalline si thin film and transistor adopting the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20090052229A true KR20090052229A (en) | 2009-05-25 |
Family
ID=40860089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070118828A KR20090052229A (en) | 2007-11-20 | 2007-11-20 | Fabrication method of crystalline si thin film and transistor adopting the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20090052229A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109036137A (en) * | 2018-08-13 | 2018-12-18 | 云谷（固安）科技有限公司 | A kind of display screen and display device |
-
2007
- 2007-11-20 KR KR1020070118828A patent/KR20090052229A/en not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109036137A (en) * | 2018-08-13 | 2018-12-18 | 云谷（固安）科技有限公司 | A kind of display screen and display device |
| CN109036137B (en) * | 2018-08-13 | 2021-06-11 | 广州国显科技有限公司 | Display screen and display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100785020B1 (en) | Bottom gate thin film transistor and method of manufacturing thereof | |
| US7390705B2 (en) | Method for crystallizing amorphous semiconductor thin film by epitaxial growth using non-metal seed and method for fabricating poly-crystalline thin film transistor using the same | |
| US7696030B2 (en) | Method of fabricating semiconductor device and semiconductor fabricated by the same method | |
| JP5161493B2 (en) | Thin film transistor manufacturing method | |
| US20190326440A1 (en) | Active device substrate and manufacturing method thereof | |
| JP5309387B2 (en) | Semiconductor layer and semiconductor device and display device using the semiconductor layer | |
| KR101146995B1 (en) | Method for formation of crystalline silicon layer and method for formation of thin film transistor using the same | |
| US10693011B2 (en) | Thin film transistor array substrate, method of manufacturing the same, and display device including thin film transistor substrate | |
| TWI527087B (en) | Polysilicon layer, method of preparing the polysilicon layer, thin film transistor using the polysilicon layer, and organic light emitting display device including the thin film transistor | |
| JP5466933B2 (en) | Thin film transistor and manufacturing method thereof | |
| US7851802B2 (en) | Poly-crystalline thin film, thin film transistor formed from a poly-crystalline thin film and methods of manufacturing the same | |
| KR100785019B1 (en) | A bottom gate thin film transistor and method of manufacturing thereof | |
| US7435667B2 (en) | Method of controlling polysilicon crystallization | |
| KR20090052229A (en) | Fabrication method of crystalline si thin film and transistor adopting the same | |
| KR100504538B1 (en) | Method For Crystallizing Amorphous Layer And Method For Fabricating Liquid Crystal Display Device By Using Said Method | |
| JPH10209452A (en) | Thin film transistor and its manufacture | |
| KR100751315B1 (en) | Thin film transistor, method of the TFT, and flat panel display device with the TFT | |
| WO2015192552A1 (en) | Manufacturing method for low-temperature polysilicon thin film, tft, array substrate and display device | |
| KR100652060B1 (en) | poly-Si layer, method for crystallizing to the same and method for fabricating TFT array substrate by using the said | |
| KR100709282B1 (en) | The manafacturing method of the silicon thin film transistor | |
| US20120217502A1 (en) | Display device and manufacturing method of the same | |
| KR100615202B1 (en) | Thin film transistor, method of the TFT, and flat panel display device with the TFT | |
| KR101306137B1 (en) | Oganic Light Emitting Diode Display Device and Liquid Crystal Display Device | |
| CN114927532A (en) | Array substrate, manufacturing method thereof and display panel | |
| JP2009194348A (en) | Method of manufacturing semiconductor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |