KR20090045986A - 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서데이터 송수신 장치 및 방법 - Google Patents

Abstract

본 발명은 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 데이터 송수신 장치 및 방법에 관한 것으로서 본 발명이 제공하는 저밀도 패리티 검사(Low Density Parity Check : LDPC) 행렬을 사용하는 통신 시스템의 데이터 송신 방법은, 정보 데이터 비트들이 입력되면, 상기 정보 데이터 비트들을 부호화하여 LDPC 부호어를 생성하는 LDPC 부호화 과정과, 상기 LDPC 부호어를 인터리빙하는 과정과, 상기 인터리빙된 LDPC 부호어를 신호 성좌 비트 매핑(Mapping)하여 매핑 신호를 출력하는 신호 성좌 비트 매핑 과정과, 상기 매핑 신호를 고차 변조하여 변조 신호를 출력하는 변조 과정과, 상기 변조 신호를 RF 처리하여 송신 안테나를 통해 전송하는 RF 처리 과정을 포함한다.

저밀도 패리티 검사(LDPC) 부호, 고차 변조, 신호 성좌 비트 매핑, 인터리빙

Description

저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 데이터 송수신 장치 및 방법{METHOD AND APPRATUS FOR TRANSMITTING AND RECEIVING DATA IN A COMMUNICATION SYSTEM USING LOW DENSITY PARITY CHECK CODE}

본 발명은 통신 시스템에서 데이터 송수신 장치 및 방법에 관한 것으로서, 특히 LDPC 부호를 사용하는 통신 시스템에서 데이터 송수신 장치 및 방법에 관한 것이다.

일반적으로 통신 시스템에서 데이터 송수신의 개략적인 과정은 다음과 같다. 즉, 송신측의 정보원(Source)에서 생성된 데이터는 원천 부호화(Source Coding)와 채널 부호화(Channel Coding), 인터리빙(Interleaving), 변조(Modulation)를 거쳐 채널(Channel)을 통해 무선 송신한다. 또한 수신측에서는 상기 무선 송신된 신호를 수신하여 복조(Demodulation), 디인터리빙(Deinterleaving), 채널 복호화(Channel Decoding), 원천 복호화(Source Decoding)를 수행하게 된다.

그런데 통신 시스템에서는 채널의 여러 가지 잡음(noise)과 페이딩(fading) 현상 및 심볼간 간섭(inter-symbol interference : ISI)에 의해 신호의 왜곡이 생기게 된다. 특히 차세대 이동 통신, 디지털 방송 및 휴대 인터넷과 같이 높은 데이 터 처리량과 신뢰도를 요구하는 고속 디지털 통신 시스템에서는 잡음과 페이딩 및 ISI에 의한 신호 왜곡을 극복하기 위한 기술이 필수적이다. 상기 채널 부호화와 인터리빙이 그 대표적인 기술에 해당한다.

인터리빙이란 전송하고자 하는 비트들의 손상되는 부분이 한곳에 집중되지 않고 여러 곳으로 분산되도록 함으로써, 페이딩 채널을 통과하면서 자주 발생하는 군집 오류(Burst Error)를 방지하여 데이터 전송 손실을 최소화하고 후술하는 채널 부호화의 효과를 상승시키기 위하여 사용된다.

또한 채널 부호화는 잡음과 페이딩 및 ISI 등에 의한 신호의 왜곡을 수신측이 확인하고 이를 효율적으로 복원할 수 있도록 하여 통신의 신뢰도를 높이기 위한 하나의 방법으로 널리 사용되고 있다. 채널 부호화에 사용되는 부호(Code)들은 오류를 정정시킨다는 의미에서 오류정정부호(error-correcting code: ECC)로 불리며, 다양한 종류의 오류정정부호에 대한 연구가 활발히 이루어지고 있다.

일반적으로 알려져 있는 오류 정정 부호에는 블록 코드(Block code), 길쌈 코드(Convolutional code), 터보 코드(Turbo code), 저밀도 패리티 검사 코드(Low Density Parity Check code: LDPC code)등이 있다. 후술되는 본 발명은 LDPC 부호를 사용하는 통신 시스템에 관한 것이므로 이하에서 LDPC 부호에 대한 간략한 설명을 하기로 한다.

LDPC 부호는 신호의 완전한 전송을 보장할 수는 없지만 정보유실 확률을 가능한 한 최소화할 수 있는 부호로 알려져 있다. 즉, LDPC 부호는 섀논(Shannon)의 채널 부호화 이론에서 알려진 최대 데이터 전송률(Shannon limit)에 근접한 수준으 로 신호를 전송할 수 있는 최초의 채널 부호화 부호로서 1960년대에 최초로 제안되었다. 그러나 당시의 기술 수준으로는 LDPC 부호를 구현하기 어려워 실질적으로 사용되지 못하였었다. 그러나 그 후의 정보이론과 기술의 발달에 힘입어 1996년 이후 LDPC 부호가 `재발견'되면서 반복적 복호(iterative decoding)를 사용하면서도 복잡도가 크게 증가하지 않는 이 부호의 특성 및 생성 방법에 대한 연구가 활기를 띠고 있다. 이러한 LDPC 부호는 터보부호와 더불어 차세대 이동통신시스템에 활용될 수 있는 매우 우수한 오류정정부호로 평가되고 있다.

상기 LDPC 부호는 통상적으로 그래프 표현법을 이용하여 나타내며, 그래프 이론 및 대수학, 확률론에 기반한 방법들을 통해 많은 특성을 분석할 수 있다. 일반적으로 채널 부호의 그래프 모델은 부호의 묘사(descriptions)에 유용할 뿐만 아니라, 부호화 된 비트에 대한 정보를 그래프 내의 정점(vertex)에 대응시키고 각 비트들의 관계를 그래프 내에서 선분(edges)으로 대응시키면, 각 정점들이 각 선분들을 통해서 정해진 메시지(messages)를 주고받는 통신 네트워크로 간주할 수 있기 때문에 자연스런 복호 알고리즘을 이끌어 낼 수 있다. 예를 들면 그래프의 일종으로 볼 수 있는 트렐리스(trellis)에서 유도된 복호 알고리즘에는 잘 알려진 비터비(Viterbi) 알고리즘과 BCJR (Bahl, Cocke, Jelinek and Raviv) 알고리즘이 있다.

상기 LDPC 부호는 일반적으로 패리티 검사행렬(parity-check matrix)로 정의되며 Tanner 그래프로 통칭되는 이분(bipartite) 그래프를 이용하여 표현할 수 있다. 여기서 이분 그래프는 그래프를 구성하는 정점들이 서로 다른 2 종류로 나누어져 있음을 의미하며, 상기 LDPC 부호의 경우에는 변수 노드(variable node)와 검사 노드(check node)라 불리는 정점들로 이루어진 이분 그래프로 표현된다. 여기서 변수 노드는 부호화된 비트와 일대일 대응된다.

이하에서 도 1과 2를 참조하여 상기 LDPC 부호의 그래프 표현 방법에 대해 설명한다. 도 1은 LDPC 부호의 패리티 검사 행렬 H1의 예시도이다. 도 1에서는 4개의 행(row)과 8개의 열(column)로 구성된 LDPC 부호의 패리티 검사 행렬을 가정한 것이다. 도 1의 행렬은 8개의 열을 가짐으로써 길이가 8인 부호어(codeword)를 생성하는 LDPC 부호를 나타낸다. 즉, 각각의 열은 부호화된 8 비트와 대응된다.

도 2는 LDPC 부호의 패리티 검사 행렬 H1의 그래프 표현도이다. 즉, 도 1의 H1에 대응하는 Tanner 그래프를 도시한 도면이다. 도 2를 참조하면, 상기 LDPC 부호의 상기 Tanner 그래프는 8개의 변수 노드들 x₁(202), x₂(204), x₃(206), x₄(208), x₅(210), x₆(212), x₇(214), x₈(216)과 4개의 검사 노드(check node)(218, 220, 222, 224)들로 구성되어 있다. 여기서 상기 LDPC 부호의 패리티 검사 행렬 H1의 i번째 열과 j번째 행은 각각 변수 노드 x_i와 j 번째 검사 노드에 대응된다. 또한 상기 LDPC 부호의 패리티 검사 행렬 H1의 i번째 열과 j번째 행이 교차하는 지점의 1의 값, 즉 0이 아닌 값의 의미는, 상기 도 2와 같이 상기 Tanner 그래프 상에서 상기 변수 노드 x_i와 j번째 검사 노드 사이에 선분(edge)이 존재함을 의미한다.

상기 LDPC 부호의 Tanner 그래프에서 변수 노드 및 검사 노드의 차수(degree)는 각 노드들에 연결되어 있는 선분의 개수를 의미하며, 이는 상기 LDPC 부호의 패리티 검사행렬에서 해당 노드에 대응되는 열 또는 행에서 0이 아닌 원 소(entry)들의 개수와 동일하다. 예를 들어 상기 도 2에서 변수 노드들 x₁(202), x₂(204), x₃(206), x₄(208), x₅(210), x₆(212), x₇(214), x₈(216)의 차수는 각각 순서대로 4, 3, 3, 3, 2, 2, 2, 2가 되며, 검사 노드들(218, 220, 222, 224)의 차수는 각각 순서대로 6, 5, 5, 5가 된다. 또한 상기 도 2의 변수 노드들에 대응되는 상기 도 1의 패리티 검사 행렬 H1의 각각의 열에서 0이 아닌 원소들의 개수는 상기한 차수들 4, 3, 3, 3, 2, 2, 2, 2와 순서대로 일치하며, 상기 도 2의 검사 노드들에 대응되는 상기 도 1의 패리티 검사 행렬 H1의 각각의 행에서 0이 아닌 원소들의 개수는 상기한 차수들 6, 5, 5, 5와 순서대로 일치한다.

상술한 것처럼 부호화된 각 비트는 패리티 검사 행렬의 열(column)에 일대일 대응 되며, Tanner 그래프상의 변수 노드와도 일대일로 대응된다. 또한 부호화된 비트와 일대일 대응 되는 변수 노드의 차수를 부호화 비트의 차수라고 한다.

또한 LDPC 부호는 높은 차수를 갖는 부호어 비트가 낮은 차수를 갖는 부호어 비트에 비하여 복호 성능이 우수한 특성이 있는 것으로 알려져 있다. 이는 높은 차수의 변수 노드가 낮은 차수의 변수 노드에 비하여 반복 복호를 통하여 많은 정보를 획득함에 따라 복호 성능이 우수해 질 수 있기 때문이다.

지금까지는 LDPC 부호에 대하여 살펴보았다. 이하에서는 통신 시스템에서 통상적으로 사용하는 고차 변조 방식인 QAM(Quardrature Amplitude Modulation) 방식을 적용할 경우의 신호 성좌(signal constellation)에 대해서 설명한다. QAM에서 변조된 심볼은 실수부와 허수부로 구성되며 각 실수부와 허수부의 크기와 부호를 다르게 하여 다양한 변조 심볼을 구성할 수 있다. QAM의 특성을 살펴보기 위하여 QPSK 변조 방식과 함께 설명하기로 한다.

도 3a는 일반적인 QPSK(Quadrature Phase Shift Keying) 변조 방식의 신호 성좌의 개략도이다. y₀는 실수부의 부호를 결정하며 y₁ 은 허수부의 부호를 결정한다. 즉, y₀가 0일 경우 실수부의 부호는 양(plus : +)이며, y₀가 1일 경우 실수부의 부호는 음(minus : -)이다. 또한, y₁이 0일 경우 허수부의 부호는 양(plus : +)이며, y₁이 1일 경우 허수부의 부호는 음(minus : -)이다. y₀, y₁ 각각이 실수부와 허수부의 부호를 표시하는 부호표시비트 이므로 y₀, y₁ 의 오류 발생 확률은 같기 때문에, QPSK 변조 방식의 경우 하나의 변조 신호에 해당하는 (y₀, y₁) 각 비트의 신뢰도는 동일하다. 여기서 y_0,q, y_1,q 로 표기했을 때, 아래 첨자 두 번째 인덱스 q는 변조신호구성비트의 q번째 출력임을 의미한다.

도 3b는 일반적인 16-QAM 변조 방식의 신호 성좌의 개략도이다. 하나의 변조 신호 비트에 해당하는 (y₀, y₁, y₂, y₃)의 의미는 다음과 같다. 비트 y₀와 y₂는 각각 실수부의 부호와 크기를 결정하며, 비트 y₁과 y₃ 각각은 허수부의 부호와 크기를 결정한다. 다시 말하면, y₀와 y₁은 신호의 실수부와 허수부의 부호를 결정하며, y₂와 y₃ 는 신호의 실수부와 허수부의 크기를 결정한다. 변조된 신호의 크기를 판별하는 것보다 부호를 판별하는 것이 더 용이하기 때문에 y₂와 y₃에 대하여 오류가 발생할 확률이 y₀와 y₁ 보다 높다. 따라서 비트들의 오류가 발생하지 않을 확률 또는 신뢰도(reliability)는 R(y₀) = R(y₁) > R(y₂) = R(y₃)의 순서가 된다. 여기서 R(y)는 비트 y에 대한 신뢰도를 나타낸다. QPSK와 달리 QAM의 변조신호구성 비트들 (y₀, y₁, y₂, y₃)는 각 비트의 신뢰도가 상이한 특성이 있다.

16-QAM 변조 방식은 신호를 구성하는 4비트 중 2개의 비트는 신호의 실수부와 허수부의 부호를 결정하며, 2개의 비트는 신호의 실수부와 허수부의 크기를 나타내면 되므로 (y₀, y₁, y₂, y₃)의 순서와 각 비트의 역할은 변할 수 있음은 당연하다.

도 3c는 일반적인 64-QAM 변조 방식의 신호 성좌의 개략도이다. 여기서, 하나의 변조 신호 비트에 해당하는 (y₀, y₁, y₂, y₃, y₄, y₅) 중 비트 y₀, y₂와 y₄는 실수부의 부호와 크기를 결정하며, y₁, y₃와 y₅는 허수부의 부호와 크기를 결정한다. 이때 y₀와 y₁는 각각 실수부와 허수부의 부호를 결정하며, y_2, y₃, y_4, y₅는 각각 실수부와 허수부의 크기를 결정한다. 변조된 심볼의 크기를 판별하는 것보다 부호를 판별하는 것이 더 용이하기 때문에 y₀와 y₁의 신뢰도는 y_2, y₃, y_4, y₅의 신뢰도에 비하여 높다. y_2, y₃는 변조된 심볼의 크기가 4보다 큰 값인지 작은 값인지에 따라 결정 되며, y_4, y₅는 변조된 심볼의 크기가 2를 기준으로 4와 0에 가까운지 결정되거나, 6을 기준으로 4 또는 8에 가까운지에 따라 결정된다. 따라서 y_2, y₃의 결정 범위의 크기는 4가 되고, y_4, y₅ 의 결정 범위는 2가 된다. 따라서 y_2, y₃의 신뢰도가 y_4, y₅에 비하여 높다. 이를 정리하면, 각 비트들의 오류가 발생하지 않을 확률 즉, 신뢰도는 R(y₀) = R(y₁) > R(y₂) = R(y₃) > R(y₄) = R(y₅)의 순서가 된다.

64-QAM 변조 방식은 신호를 구성하는 6비트 중 2개의 비트는 신호의 실수부와 허수부의 부호를 결정하며, 4개의 비트는 신호의 실수부와 허수부의 크기를 나타내기만 하면 된다. 따라서 (y₀, y₁, y₂, y₃, y₄, y₅)의 순서와 각 비트의 역할은 변할 수 있다. 또한 256-QAM 이상의 신호 성좌의 경우에도 앞서 설명된 것과 동일한 방식으로 변조 신호 구성 비트들의 역할과 신뢰도가 달라진다. 즉, 하나의 변조 신호 비트를 (y₀, y₁, y₂, y₃, y₄, y₅, y₆, y₇)이라하면, R(y₀) = R(y₁) > R(y₂) = R(y₃) > R(y₄) = R(y₅) > R(y₆) = R(y₇)이 성립한다.

그런데 종래에는 LDPC 부호를 사용하는 통신 시스템에서 인터리빙/디인터리빙을 수행하는 경우 LDPC 부호나 고차 변조의 변조부호 구성 비트의 신뢰도 특성과 무관하게 임의의 인터리빙/디인터리빙 방식을 사용하거나, LDPC 부호의 변수 노드 또는 검사 노드의 차수만을 고려한 인터리빙/디인터리빙 방식을 사용함으로써 채널을 통해 전송되는 신호의 왜곡을 최소화하지 못하는 문제점이 있었다. 뿐만 아니라 변조 심볼 내의 연속적인 두 비트 y_2i, y_2i+1의 신뢰도가 같다고 하여 두 비트를 실수 부(real part)와 허수부(imaginary part)와 같은 두 개의 별개의 비트가 아닌 하나의 비트 그룹으로 생각하는 제한을 둠으로써 LDPC 부호의 성능을 극대화하지 못하는 문제점이 있었다.

따라서 본 발명에서는 LDPC 부호어를 사용하는 통신시스템에서 신호 왜곡을 감소시키는 송수신 장치 및 방법을 제공한다.

또한 본 발명에서는 LDPC 부호어를 사용하는 통신시스템에서 LDPC 부호어의 성능을 향상시키는 인터리빙 장치 및 방법을 제공한다.

또한 본 발명에서는 LDPC 부호어를 사용하는 통신시스템에서 LDPC 부호어의 성능을 향상시키는 신호 성좌 비트 매핑 장치 및 방법을 제공한다.

상술한 과제를 해결하기 위한 본 발명은 저밀도 패리티 검사(Low Density Parity Check : LDPC) 행렬을 사용하는 통신 시스템의 데이터 송신 방법으로, 정보 데이터 비트들이 입력되면, 상기 정보 데이터 비트들을 부호화하여 LDPC 부호어를 생성하는 LDPC 부호화 과정과, 상기 LDPC 부호어를 인터리빙하는 과정과, 상기 인터리빙된 LDPC 부호어를 신호 성좌 비트 매핑(Mapping)하여 매핑 신호를 출력하는 신호 성좌 비트 매핑 과정과, 상기 매핑 신호를 고차 변조하여 변조 신호를 출력하는 변조 과정과, 상기 변조 신호를 RF 처리하여 송신 안테나를 통해 전송하는 RF 처리 과정을 포함한다.

본 발명에 따른 효과는 다음과 같다.

첫째로, 본 발명을 이용하면, LDPC 부호어를 사용하는 통신시스템에서 LDPC 부호어의 성능을 최대화시킬 수 있다. 또한 본 발명의 방식을 사용하면, LDPC 부호의 복호 성능을 향상시킨다. 특히, 본 발명은 LDPC 부호를 구성하는 비트들 중 오류 정정 능력이 낮은 비트들의 신뢰도를 향상시킨다. 또한 본 발명은 잡음과 페이딩 현상 및 심볼간 간섭(ISI) 등에 의해 링크의 성능이 떨어질 확률이 높은 무선 채널 환경에서 특히 링크의 성능을 강하게 하여 데이터 송수신의 신뢰성을 향상시킬 수 있다. 뿐만 아니라 본 발명은 신뢰성 있는 LDPC 부호의 송수신은 전체 통신 시스템에서 신호의 오류 확률을 감소시켜 고속의 통신을 가능하게 한다.

이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예에 대한 동작 원리를 상세히 설명한다. 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.

도 4는 본 발명의 일 실시 예에 따른 LDPC 부호를 사용하는 통신 시스템의 구성도이다. 이하 도 4를 참조하여 본 발명의 실시 예에 따른 LDPC 부호를 사용하 는 통신 시스템의 구성에 대하여 살펴보기로 한다.

본 발명의 송신기(400)는 부호기(encoder)(411)와, 인터리버(interleaver)(413)와, 신호 성좌 비트 매핑기(bit mapping into constellation or signal constellation bit mapping)(415)(이하 "비트 매핑기"로 약칭한다.), 변조기(modulator)(417)를 포함한다. 또한 본 발명의 수신기(450)는 복조기(de-modulator)(457)와, 신호 성좌 비트 디매핑기(signal constellation bit demapping)(455)(이하 "비트 디매핑기"로 약칭한다.), 디인터리버(deinterleaver)(453)와, 복호기(decoder)(451)를 포함한다.

우선 도 4에서 본 발명의 송신기 및 수신기의 동작을 간략히 살펴보고 본 발명에서 제안하는 인터리버와 비트 매핑기 구성 및 동작은 도 5 이하에서 상세히 설명하기로 한다.

먼저 송신기(400)에 정보 데이터 비트열(information data bit stream)인 i가 입력되면 i는 부호기(411)로 전달되고, 부호기(411)는 상기 정보 데이터 비트들을 소정의 방식으로 부호화하여 부호어(codeword) x를 생성하고 이를 인터리버(413)로 출력한다. 여기서 상기 부호기(411)는 LDPC 부호화기이고 따라서 부호기(411)에서 생성하는 부호어는 LDPC 부호어가 된다.

인터리버(413)는 부호화기(411)에서 출력된 LDPC 부호어를 소정 방식으로 인터리빙하여 신호 성좌 비트 매핑기(415)로 출력한다. 상기 인터리버(413)의 인터리빙 동작은 본 발명에서 제안하는 인터리빙 방식에 따라 수행된다. 상기 인터리빙 방식의 상세한 설명은 후술하기로 한다.

비트 매핑기(415)는 인터리버(413)에서 출력된 비트들 즉, 인터리빙된 LDPC 부호어인 b를 소정의 방식으로 신호 성좌 비트 매핑하여 변조기(417)로 출력한다. 상기 비트 매핑기(415)는 본 발명에서 제안하는 매핑 방식에 따라 매핑된다. 상기 매핑 방식은 상기 b의 차수 특성에 따라 변조 심볼을 구성하는 비트들에 매핑하는 것으로서 그 상세한 설명은 후술하기로 한다.

변조기(417)는 상기 비트 매핑기(415)에서 출력된 신호를 소정의 방식으로 변조하여 송신 안테나(Tx. Ant)를 통해 송신한다. 본 발명의 상기 인터리버(413)와 비트 매핑기(415)는 변조기(417)가 상기 b를 변조할 때 비트 오류율(bit error rate : BER) 또는 부호어 오류율(Frame error rate : FER)을 최소화할 수 있도록 인터리빙과 비트 매핑을 수행하여 성능을 높이게 된다.

이하에서 상기 인터리버(413)와 비트 매핑기(415)는 인터리버의 입력 신호인 부호어 비트와 비트 매핑기의 출력 신호인 변조신호구성비트과의 관계가 이하의 규칙을 만족하도록 설계한다. LDPC 부호어의 비트수는 N이며, 2^2m-QAM 변조 방식을 사용한다고 가정한다.

규칙 1) LDPC 부호어 비트들 중 차수가 낮은 순으로 N/2m 개의 비트들을 상기 변조신호 구성비트 중 가장 신뢰도가 높은 비트 또는 가장 신뢰도가 낮은 비트에 매핑 한다.

규칙 2) LDPC 부호어 비트들 중 차수가 상기 규칙 1)에 해당하는 비트를 제외한 낮은 순으로 N/2m 개의 비트들을, 상기 규칙 1)에서 가장 신뢰도가 높은 비트 에 매핑하였을 경우에는 상기 변조 신호 구성 비트 중 신뢰도가 가장 낮은 비트들에 매핑하고, 상기 규칙 1)에서 가장 신뢰도가 낮은 비트들에 매핑하였을 경우에는 상기 변조 신호 구성 비트 중 가장 신뢰도가 높은 비트들에 매핑한다.

규칙 3) LDPC 부호어 비트들 중 차수가 높은 순으로 N/2m 개의 비트들을 상기 변조 신호 구성 비트 중 가장 신뢰도가 낮은 비트들에 매핑 한다.

규칙 4) LDPC 부호어 비트들 중 차수가 상기 규칙 3) 다음으로 높은 순으로 N/2m 개의 비트들을 상기 변조 신호 구성 비트 중 나머지 비트들에 매핑 한다.

그러면 이하에서 각 규칙에 따라 매핑되는 방법들을 조금 더 상세히 살펴보기로 한다.

규칙 1)의 예를 들면, 차수가 높은 순으로 정렬되어 있는 부호어 c=[c₁ c₂ c₃ ... c_N]에서 [c_N-N/2m+1 c_N-N/2m+2 c_N-N/2m+3 ... c_N]에 해당하는 N/2m 비트들은 상기 변조 신호 구성 비트들 중 신뢰도가 가장 높은 비트들에 매핑한다. 즉, 변조 신호 구성 심볼에서 가장 신뢰도가 높은 y₀ 또는 y₁ 비트들에 매핑한다.

규칙 2)의 예를 들면, c=[c_N-N/m+1 c_N-N/m+2 c_N-N/m+3 ... c_N-N/2m]에 해당하는 N/2m 비트들은 상기 규칙 1)에 대한 예에서 가장 신뢰도가 높은 비트들에 매핑하였기 때문에 상기 변조 신호 구성 비트들 중 신뢰도가 가장 낮은 비트들에 매핑 한다. 즉, 변조 방식으로 256 QAM을 사용할 경우에는 c=[c_3N/4+1 c_3N/4+2 c_3N/4+3 ... c_7N/8]을 신뢰도가 가장 낮은 y₆ 또는 y₇ 비트들에 매핑하도록 한다. 단, 규칙 1)에서 y₆ 또는 y₇ 비 트에 매핑을 할 경우에는 규칙 2)에서는 y₀ 또는 y₁ 비트에 매핑한다.

규칙 3)의 예를 들면, [c₁ c₂ c₃ ... c_N/2m]에 해당하는 N/2m 비트들은 상기 변조 신호 구성 비트들 중 신뢰도가 가장 낮은 비트들에 매핑 한다. 즉, 변조 방식으로 256 QAM을 사용할 경우에는 [c₁ c₂ c₃ ... c_N/8]을 신뢰도가 가장 낮은 y₆ 또는 y₇ 비트들에 매핑하도록 한다. 이때, 상기 규칙 2)에서 y₆(y₇)에 매핑을 하였으면 규칙 3)에서는 y₇(y₆)에 매핑한다.

규칙 4)의 예를 들면, [c_N/2m+1 c_N/2m+2 c_N/2m+3 ... c_N/m]에 해당하는 N/2m 비트들은 상기 변조 신호 구성 비트들 중 나머지 비트들에 매핑 한다. 즉, 변조 방식으로 256 QAM을 사용할 경우에는 [c_N/8+1 c_N/8+2 c_N/8+3 ... c_N/4]을 상기 규칙 1), 2), 3)에서 매핑된 비트들을 제외한 비트들에 매핑하도록 한다.

상기와 같이 LDPC 부호어 비트들과 변조 신호 구성 비트들 사이의 관계를 구성하게 되면 LDPC 부호어의 복호 성능을 향상 시킬 수 있다. 상기 규칙의 가장 큰 특징은 기존의 방식과 달리 변조 신호를 구성하는 비트에서 신뢰도가 같아도 실수부(real part)와 허수부(imaginary part)를 구분함으로서 서로 다른 비트로 간주한다는 점이다.

기존에는 단순하게 차수에 따른 오류 정정 능력과 변조 신호 구성 비트에 따른 신뢰도만 구분하여 좋은 매핑 방법을 찾았으나 본 발명에서는 같은 신뢰도를 가지는 비트라도 실수부와 허수부로 더 세분화하여 최적화된 매핑 방법을 찾는다. 상 기의 규칙을 적용한 매핑 방식이 우수한 성능을 얻을 수 있는 이유를 자세히 설명하면 다음과 같다.

LDPC 부호어에서 높은 차수의 비트들은 낮은 차수의 비트들에 비하여 우수한 성능을 얻을 수 있으므로 낮은 신뢰도를 가지는 변조 신호 구성 비트에 매핑하더라도 복호 과정에서 충분히 본래 신호로 복원할 수 있다. 하지만, 부호어 비트들 중에서 높은 차수의 비트들이 차지하는 비율이 큰 경우에는 복호 과정에서 높은 차수를 가지는 비트들간의 영향이 커지게 된다. 이때 상기 높은 차수의 많은 비트들이 낮은 신뢰도에 매핑 됨으로서 낮은 신뢰도의 영향력이 커지는 역효과가 발생하게 된다. 따라서 높은 차수에 모두 낮은 신뢰도를 가지는 변조 신호 구성 비트를 매핑하는 것보다 일부만 낮은 신뢰도를 가지는 구성비트에 매핑하는 것이 성능 개선을 가능하게 한다.

LDPC 부호어에서 낮은 차수의 비트들은 복호 과정에서 오류를 정정하는 능력은 작지만 신뢰도가 높은 변조 신호 구성 비트에 매핑함으로써 성능을 개선할 수 있다. 하지만 낮은 차수의 비트들을 모두 높은 신뢰도의 변조 신호 구성 비트에 매핑하게 되면, 상대적으로 높은 차수의 비트들은 모두 낮은 신뢰도의 변조 신호 구성 비트에 매핑되기 때문에 낮은 신뢰도의 영향력이 커질 수 있다. 따라서 낮은 차수에 모두 높은 신뢰도를 가지는 변조 신호 구성 비트를 매핑하는 것보다 일부만 높은 신뢰도를 가지는 구성 비트에 매핑하는 것이 성능 개선을 가능하게 한다. 단, 낮은 차수의 비트들에 낮은 신뢰도를 갖는 변조 신호 구성 비트들만 매핑하게 되면, 낮은 차수의 비트들의 오류 정정 능력에 심각한 열화(degradation)를 초래하여 오류 마루(error floor)가 발생할 수 있음에 유의한다.

상기와 같이 매핑하였을 때 우수한 성능을 얻기 위해서는 높은 차수를 갖는 비트들이 상대적으로 많이 존재하는 경우에 적합하게 적용할 수 있다.

한편 수신기(450)는 송신기(400)에서 송신된 신호를 수신하여 송신기(400)의 역의 과정을 거쳐 신호를 출력한다. 즉, 수신 안테나(Rx. Ant)를 통해서 수신기(450)로 입력된 신호는 복조기(457)로 전달된다. 복조기(457)는 상기 송신기(400)의 변조기(417)의 변조 방식에 대응하는 복조 방식으로 수신된 신호를 복조하여 비트 디매핑기(455)로 출력한다. 비트 디매핑기(455)는 상기 복조기(457)에서 출력한 신호를 송신기(400)의 비트 매핑기(415)에서 수행한 매핑 방식에 대응하여 비트 디매핑한 후 디인터리버(453)로 출력한다. 디인터리버(453)는 비트 디매핑기(455)에서 출력된 신호를 송신기(400)의 인터리버(413)에서 적용한 인터리빙 방식에 대응하도록 디인터리빙한 후 복호기(451)로 출력한다. 복호기(451)는 상기 디인터리빙된 신호를 상기 송신기(400)의 부호기(411)에서 적용한 방식에 대응하는 복호 방식으로 복호하여 최종 정보 데이터 비트로 복원한다.

한편, 상기 도 4에서는 상기 변조기(417)에서 출력된 신호는 별도의 무선 주파수(Radio Frequency : 이하 "RF"라 함) 신호 송신 처리를 위한 RF송신부(도 4에 도시하지 않음)에서 RF 처리되어 송신안테나를 통해 송신되고, 마찬가지로 수신 안테나에서 수신된 신호는 RF 신호 수신 처리를 위한 RF 수신부(도 4에 도시하지 않음)에서 RF 처리되어 상기 복조기(457)로 입력된다.

본 발명의 송신기는 고차 변조 방식의 비균일(unequal) 신뢰도 특성을 이용 한 인터리버(413)와 비트 매핑기(415)를 특징으로 하며, 본 발명의 수신기는 고차 변조 방식의 비균일(unequal) 신뢰도 특성을 이용한 디인터리버(453)와 비트 디매핑기(455)를 특징으로 한다. 이하의 도 5에서 본 발명에서 제안하는 인터리버와 신호 성좌 비트 매핑기의 동작을 상세히 설명하도록 한다.

도 5는 본 발명 일 실시 예에 따른 인터리버와 신호 성좌 비트 매핑기의 구성도이다.

도 5에 도시한 바와 같이 도 4의 비트 매핑기(415)는 역다중화부(DEMUX)로 구성됨을 볼 수 있다. 도 5에서 첫 번째 도시한 (1)은 QPSK 변조 신호를 사용하는 방식이고, 두 번째로 도시한 (2)는 16-QAM 변조 신호를 사용하는 방식이며, 세 번째로 도시한 (3)은 64-QAM 변조 신호를 사용하는 방식이고, 네 번째로 도시한 (4)는 256-QAM 변조 신호를 사용하는 방식을 각각 도시한 것이다. 그러면 이하에서는 4가지 방식들에 대하여 함께 살펴보기로 한다.

부호화된 신호 x가 각 변조 방식에 따라 해당하는 인터리버(511, 531, 551, 571)에 입력되면 부호화된 신호를 인터리빙하여 인터리빙된 신호 b를 출력한다. 그리고 인터리빙된 신호 b는 각각 대응하는 역다중화부(521, 541, 561, 581)로 입력되어 다수의 스트림으로 분리된다. 즉, (1)은 QPSK의 경우이므로 2개의 스트림으로 분리되고, (2)는 16-QAM의 경우이므로 4개의 스트림으로 분리되고, (3)은 64-QAM의 경우이므로 6개의 스트림으로 분리되고, (4)는 256-QAM의 경우이므로 8개의 스트림으로 분리된다. 즉, 상기 도 5의 구성을 통해 각각 입력된 신호들은 해당하는 방식에 따라 인터리빙된 후 다수의 스트림으로 분리되어 출력된다.

상기 각각의 역다중화부들(521, 541, 561, 581)은 하나의 스트림을 입력받아 다수의 스트림으로 분리하여 변조 신호의 비트들을 구성하게 되는데 본 발명에서는 인터리빙된 부호어들이 변조 신호의 비트들 중 어느 비트를 구성하게 되는지가 중요하다. 이하에서 각각의 역다중화부들(521, 541, 561, 581)의 동작 중 두 번째인 (2) 16QAM 변조 신호를 사용하는 경우에 대하여 상세한 설명을 한다. 그 외의 다른 변조 신호를 사용하는 경우는 16QAM 변조 신호를 사용하는 방식과 동일한 방식으로 적용이 가능하므로 설명을 생략하기로 한다.

먼저 LDPC 부호어 비트들 x₀, x₁, ..., x_N-2, x_N-1이 인터리버(531)에 입력된다. 인터리빙 방식은 각각의 변조 신호의 비트 매핑 방식과, LDPC 부호의 비트별 차수 분포 및 신호 성좌의 비트별 신뢰도를 동시에 고려하여 결정된다. 그러면 이에 대하여 좀 더 상세히 살펴보기로 한다.

인터리버(531)의 출력 비트들 b₀, b₁ ...b_N-2, b_N-1은 역다중화부(541)로 입력되어 변조 신호를 구성하는 비트 수로 역다중화되어 출력된다. 즉, 16-QAM의 경우 변조 신호는 4개의 비트로 구성되므로 역다중화부(541)의 입력 비트들은 4개의 비트로 역다중화되어 출력된다. 이때 연속적으로 입력되는 4개의 비트들 b₀, b_1, .b₂, b₃과 신호를 구성하는 y₀, y₁, y₂, y₃와의 매핑 관계에 따라 상기 비트 매핑 방법이 결정된다. 이하에서 본 발명에 따른 인터리빙 방식과 비트 매핑 방법을 상세한 설명한다. 또한 본 발명이 제안하는 인터리버와 비트 매핑기는 앞에서 언급한 규칙에 의하여 설계된 것이다.

도 5에서는 역다중화부(541)의 출력 비트 y₀, y₁, y₂, y₃ 중 y₀, y₂이 실수부를 구성하며 y₁, y₃이 허수부를 구성함을 알 수 있다. 그러면 여기서 본 발명의 실시 예에 따른 인터리버의 설계 과정을 살펴보기로 한다. 본 발명에 따른 인터리버의 설계 과정은 다음의 단계를 따른다.

제 1 단계: 변조 심볼에서 사용하는 비트의 수 즉, 변조 신호 구성 비트의 수와 동일하도록 인터리버의 열(column)의 개수를 결정한다.

제 2 단계: 제 1 단계에서 결정된 열의 수로 부호어의 길이를 나눈 값을 인터리버 행(interleave row)의 개수로 결정한다.

제 3 단계: 크기가 결정된 인터리버에 LDPC 부호어 비트를 열의 순서로 입력(write)된다.

제 4 단계: 부호어 비트가 쓰여진 각각의 열에서 하나의 비트씩 출력(read)한다.

하기 <표 1>에서 부호어의 길이가 16200과 64800인 경우를 예로 들어 각 변조 방식에 따른 인터리버의 행(row)과 열(column)의 크기를 표시하였다.

그러면 이하에서 도 6을 참조하여 설명에서 상기 인터리버의 설계와 동작을 예를 들어 설명한다. 이하의 설명에서는 LDPC 행렬이 차수가 높은 행부터 순차적으로 정렬이 되어 있음을 가정한다. 이와 같이 가정하는 이유는 다음과 같다. 즉, 앞서 설명한 바와 같이 LDPC 행렬의 변수 노드에 대응되는 부호어 비트의 차수가 높을수록 복호 성능이 우수하다. 따라서 내림차순으로 정렬된 LDPC 행렬을 가정하여 생성된 부호어의 대응 비트도 내림차순으로 정렬되며, 상기 내림차순으로 정렬된 부호어 비트는 각 비트들간의 복호 성능의 순위를 의미하게 되기 때문이다.

도 6은 본 발명의 일 실시 예에 따른 인터리버의 동작을 나타내는 예시도이다. 도 6의 인터리버는 256-QAM 변조 방식을 사용하고 LDPC 부호어의 길이가 64800인 경우를 가정하였다. 상술한 인터리버의 설계와 동작의 4단계에 따라서 설명한다.

제 1 단계에서 256-QAM에서 사용하는 비트 수인 8개의 열이 구성되고, 제 2 단계에서 행의 비트 수는 64800/8 = 8100으로 결정된다. 제 3 단계에서 LDPC 부호어 비트들이 순차적으로 각 열에 입력된다. 또한 각 열의 입력이 완료되면, 도시한 바와 같이 다음 열에 입력이 이루어지며, 이때 각 열에 입력되는 비트 수는 상기에서 계산된 행의 개수인 8100이다. 그리고 제 4 단계에 따라 각 열에서 한 비트씩 순차적으로 출력하도록 한다. 이때 도 6의 (a)의 경우는 column 1의 첫 번째 비트부터 column 8의 첫 번째 비트까지 순차적으로 출력한 후 column 1의 두 번째 비트부터 column 8의 두 번째 비트까지 순차적으로 출력한다. 위의 과정을 행의 개수(8100)만큼 반복한다.

상기 과정을 거쳐 LDPC 부호어는 인터리빙된다. 이에 부가하여 인터리빙의 성능을 추가적으로 높이기 위하여 각각의 열 내부에서도 임의의 인터리빙이 수행되도록 구성될 수도 있다. 만약 인접한 부호어 비트들 사이에 연관성이 있을 경우 인터리빙을 수행하여 연집 오류(burst error)에 더 강해질 수 있다.

지금까지 인터리빙 방식에 대해 설명하였다. 이하에서는 본 발명이 제안하는 비트 매핑 방식에 대하여 설명한다. 이하에서 설명되는 비트 매핑 방식은 LDPC 부호어의 인터리빙 출력 중 한 행의 출력을 기준으로 차수가 가장 높은 비트를 변조 신호를 구성하는 변조 신호 구성 비트들 중 신뢰도가 가장 낮은 비트 중에 하나에 매핑하고, 차수가 가장 낮은 비트를 변조 신호 구성 비트들 중 신뢰도가 가장 높은 비트 중에 하나에 매핑하고, 차수가 같거나 그 다음으로 낮은 비트를 변조 신호 구성 비트들 중에서 신뢰도가 가장 낮은 비트 중에 하나로 매핑하여 전체적인 비트 오류율을 최소화하는 비트 매핑 방식을 제안한다.

도 6에서 설명된 인터리버의 출력 값들 중에 column 1은 변조 신호 구성 비트들 중 신뢰도가 가장 낮은 비트에 할당되며, column 7과 column 8에서 출력된 비트들은 변조 신호 구성 비트들 중에서 신뢰도가 가장 낮은 비트와 가장 높은 비트에 할당되는 방식이다. 도 6의 (a)와 같이 column 1의 비트부터 column 8의 비트로 순차적으로 출력하는 인터리버를 가정할 때, 256QAM 변조 방식에 따라 인터리버의 출력 비트가 변조 신호 구성 비트에 할당되는 방식의 실시 예를 하기 <표 2>로 예시하였다.

<256 QAM - 방법 1>	b8k+0 maps to y6,k b8k+1 maps to y5,k b8k+2 maps to y1,k b8k+3 maps to y3,k b8k+4 maps to y4,k b8k+5 maps to y2,k b8k+6 maps to y7,k b8k+7 maps to y0,k
<256 QAM- 방법 2>	b8k+0 maps to y6,k b8k+1 maps to y3,k b8k+2 maps to y5,k b8k+3 maps to y4,k b8k+4 maps to y2,k b8k+5 maps to y1,k b8k+6 maps to y7,k b8k+7 maps to y0,k

상기에서 부호어 비트의 개수가 N일 경우 인터리버의 출력 비트들을 b={b₀, b₁, b₂, b₃, b₄, b₅, b₆, . . . , b_N}으로 표시하였다. 또한 각 변조 신호 구성 비트 중 k번째로 출력되는 변조 신호 구성 비트들을 y_0,k와 같이 표기하였다. 256QAM의 경우에 (y_0,k, y_1,k, y_2,k, y_3,k, y_4,k, y_5,k, y_6,k, y_7,k)로 표기된다. 여기서 k=0, 1, ..., N/8-1이다.

상기 <표 2>를 살펴보면, b0, b6, b7에 해당하는 비트들이 규칙 1), 2), 3) 및 4)를 모두 만족함을 알 수 있다. 상기 <표 2>의 256 QAM의 경우 8개의 비트로 구성되며 신뢰도가 가장 높은 비트가 2개 신뢰도가 중간인 비트들이 4개 신뢰도가 낮은 비트들이 2개가 존재 한다. 그러므로 256 QAM의 경우 본 발명의 설계 규칙에 의하여 구성할 수 있는 인터리버가 다양하게 존재할 수 있다. 즉 상기 <256 QAM - 방법 1>과 <256 QAM - 방법 2>와 개념적으로 동일한 인터리버의 변형을 예시하면 하기 <표 3>과 같다.

<256 QAM - 방법 1, 변형>	b8k+0 maps to y7,k b8k+1 maps to y4,k b8k+2 maps to y0,k b8k+3 maps to y2,k b8k+4 maps to y5,k b8k+5 maps to y3,k b8k+6 maps to y6,k b8k+7 maps to y1,k
<256 QAM- 방법 2, 변형>	b8k+0 maps to y7,k b8k+1 maps to y2,k b8k+2 maps to y4,k b8k+3 maps to y5,k b8k+4 maps to y3,k b8k+5 maps to y0,k b8k+6 maps to y6,k b8k+7 maps to y1,k

이해를 돕기 위하여 지금까지 본 발명에서 제안한 인터리빙 및 비트 매핑 방식에 따라서 신호의 입출력을 이하의 도 7을 참조하여 설명하기로 한다.

도 7은 본 발명의 일 실시 예에 따른 인터리빙과 비트 매핑 방법을 설명하는 예시도이다. 변조 방식은 256-QAM이고 부호어의 길이를 24로 가정하면, 인터리버의 열의 크기는 8, 행의 크기는 3이 된다. 비트 매핑 방법은 상기 <256 QAM - 방법 1>을 적용한다고 가정하자.

LDPC 부호기에서 출력된 부호어를 X = [x₀, x₁, x₂, x₃, x₄, x₅, x₆, x₇, x₈, x₉, x₁₀, x₁₁, x₁₂, x₁₃, x₁₄, x₁₅, x₁₆, x₁₇, x₁₈, x₁₉, x₂₀, x₂₁, x₂₂, x₂₃]라 하고 각 비트들의 차수가 [8, 8, 8, 8, 8, 3, 3, 3, 3, 3, 3, 3, 2, 2, 2, 2, 2, 2, 2, 2, 2, 2, 2, 2]이라고 하자. 인터리버(551)에 상기 부호어 비트를 열의 순서로 쓰면, 인터리버(551)의 column 1에는 {x₀, x₁, x₂}, column 2에는 {x₃, x₄, x₅}, column 3에는 {x₆, x₇, x₈}, column 4에는 {x₉, x₁₀, x₁₁}, column 5에는 {x₁₂, x₁₃, x₁₄}, column 6에는 {x₁₅, x₁₆, x₁₇}, column 7에는 {x₁₈, x₁₉, x₂₀}, column 8에는 {x₂₁, x₂₂, x₂₃}이 각각 입력된다. 입력된 각 열들에서 행의 순서로 출력되는 비트들 즉, 인터리빙되어 출력되는 신호인 b = [b₀, b₁, b₂, b₃, b₄, b₅, b₆, b₇] = [x₀, x₃, x₆, x₉, x₁₂, x₁₅, x₁₈, x₂₁] 이 된다.

b가 역다중화부(551)로 입력되면 상기의 매핑 규칙에 따라 매핑되므로 y = {y_0,0, y_1,0, y_2,0, y_3,0, y_4,0, y_5,0, y_6,0, y_7,0} = {b₇, b₂, b₅, b₃, b₄, b₁, b₀, b₆} = {x₂₁, x₆, x₁₅, x₉, x₁₂, x₃, x₀, x₁₈}으로 대응된다. 즉, 신뢰도가 가장 높은 부호 결정 비트인 y_0,0 및 y_1,0 에 매핑되는 부호어는 x₂₁, x₆ 이다. 또한 가장 신뢰도가 낮은 크기 결정 비트인 y_6,0, y_7,0 에 매핑되는 부호어는 차수가 높아 복호 성능이 우수한 비트인 x₀ 와 차수가 낮아 복호 성능이 좋지 않은 x₁₈이 된다.

지금까지 설명된 인터리빙 및 비트 매핑 방식은 인터리버(551)의 출력이 column 1에서 column 8의 방향으로 출력되고 이에 대응하여 비트 매핑되는 방식이다. 이 같은 인터리빙 방식과 비트 매핑 방식을 '순방향 인터리빙' 및 '순방향 비트 매핑'이라고 정의하겠다. 본 발명에서는 순방향을 'column 1에서 column 8의 방향'으로 정의하였으나 경우에 따라서는 'column 8에서 column 1의 방향'을 순방향으로 정의할 수도 있을 것이다.

그런데 인터리버(551)가 상기 도 6의 (a)와 같이 순방향으로만 부호어 비트들을 출력해야하는 것은 아니다. 따라서 만약 인터리버(551)가 도 6의 (b)와 같은 순서, 즉 '역방향'으로 칭할 수 있는 도 6의 (a)와 반대 방향으로 부호어 비트들을 출력한다면 비트 매핑기(560)의 매핑 방식은 하기 <표 4>와 같은 방식으로 변경될 수 있다. 이 같은 방식을 '역방향 인터리빙' 및 '역방향 비트 매핑'이라고 정의한다.

<256 QAM - 방법 1, 변형 2>	b8k+0 maps to y0,k b8k+1 maps to y7,k b8k+2 maps to y2,k b8k+3 maps to y4,k b8k+4 maps to y3,k b8k+5 maps to y1,k b8k+6 maps to y5,k b8k+7 maps to y6,k
<256 QAM- 방법 2, 변형 2>	b8k+0 maps to y0,k b8k+1 maps to y7,k b8k+2 maps to y1,k b8k+3 maps to y2,k b8k+4 maps to y4,k b8k+5 maps to y5,k b8k+6 maps to y3,k b8k+7 maps to y6,k

또한 도 6의 (b)에 도시한 역방향 인터리빙에 따라 상기의 역방향 비트 매핑 방식에 의한 매핑의 예는 도 7의 (b)에 도시되었다.

도 7(b)의 출력을 살펴보면 아래와 같다.

y = {y_0,0, y_1,0, y_2,0, y_3,0, y_4,0, y_5,0, y_6,0, y_7,0} = {b₀, b₅, b₂, b₄, b₃, b₆, b₇, b₁} = {x₂₁, x₆, x₁₅, x₉, x₁₂, x₃, x₀, x₁₈}

본 발명에서는 인터리버, 역다중화기로 구성된 비트 매핑기를 사용하였다. 그러나 상기 매핑기와 인터리버를 하드웨어로 구성하지 않고 상술한 매핑 방식에 따른 인터리버를 메모리에 저장하는 등의 경우처럼 소프트웨어적으로 구현될 수 있다. 또한 경우에 따라서는 부호어 비트를 상술한 변조 신호 구성 비트에 직접 매핑하는 방식으로 구현될 수도 있다.

이하에서는 본 발명의 인터리빙 및 비트 매핑 방식에 의한 데이터 전송시의 성능 향상에 대하여 설명한다.

도 8은 본 발명의 실시 예에 따른 데이터 전송 방식에 따른 성능 향상을 설명한 도면이다. 도 8은 길이가 64800인 LDPC 부호어를 사용한 경우의 비트 오율(bit error rate : BER)을 나타낸 것이다. 또한 256-QAM 변조 신호가 사용되었고 AWGN 채널에서 실험된 결과이다. 점선은 랜덤(random) 방식으로 설계된 인터리버의 부호어 오류율을 나타내며, 실선은 본 발명에 따른 인터리버 및 비트 매핑 방식을 사용한 경우의 부호어 오류율을 표시한다. 본 발명의 경우 BER = 0.0002에서 0.3 dB 정도의 성능 이득을 얻을 수 있음을 알 수 있다.

지금까지 송신기(400)에서의 인터리빙 방식과 비트 매핑 방식에 대해 설명하였다. 이하에서 수신기(450)에서 사용되는 디인터리빙 및 비트 디매핑 방식에 대해서 설명한다. 수신기(450)는 송신기(400)에 대응하여 구성됨은 당업자에 자명하므로 간략히 설명한다. 즉, 수신기(450)의 복조기(457)는 수신된 신호를 고차 복조하여 변조 신호 구성 비트를 출력하고, 신호 성좌 비트 디매핑기(455)는 출력된 변조 신호 구성 비트를 비트 디매핑하여 디매핑 신호를 출력한다. 이때 사용되는 디매핑 방법은 송신기(400)의 비트 매핑 방식에 상응한다. 즉, 변조 신호 구성 비트 중 신뢰도가 높은 두 개의 비트를 차수가 낮은 LDPC 부호어에 디매핑시키고, 신뢰도가 낮은 두 개의 비트를 차수가 높은 LDPC 부호어에 디매핑시킨다. 또한 비트 디매핑기(455)는 송신기(400)의 비트 매핑기(415)에 대응하므로 다중화부(도면에 도시되지 않음)로 구성된다.

비트 디매핑되어 출력된 신호는 디인터리버(453)로 입력된다. 이때 디인터리버의 크기는 상기 상술한 송신기의 인터리버의 크기와 동일하다. 디인터리버에 상기 비트 디매핑된 신호를 행으로 차례로 입력하고, 이를 열의 순서로 순방향(row 1부터 출력함)으로 출력하면 디인터리빙된 LDPC 부호어 비트들이 출력된다. 출력된 LDPC 부호어들은 복호기(451)로 입력되어 복호되어 출력된다. 만약 송신기(400)의 인터리빙이 역방향 인터리빙이었다면, 수신기의 디인터리빙도 역방향으로 수행됨은 자명하다.

도 1은 LDPC 부호의 패리티 검사 행렬 H1의 예시도,

도 2는 LDPC 부호의 패리티 검사 행렬 H1의 그래프 표현도,

도 3a는 일반적인 QPSK 변조 방식의 신호 성좌의 개략도,

도 3b는 일반적인 16-QAM 변조 방식의 신호 성좌의 개략도,

도 3c는 일반적인 64-QAM 변조 방식의 신호 성좌의 개략도,

도 4는 본 발명의 실시예에 따른 LDPC 부호를 사용하는 통신 시스템의 구성도,

도 5는 본 발명 실시예에 따른 인터리버와 신호 성좌 비트 매핑기의 구성도,

도 6은 본 발명의 실시예에 따른 인터리버의 동작을 나타내는 예시도,

도 7은 본 발명의 실시예에 따른 인터리버와 비트 매핑 방법을 설명하는 예시도,

도 8은 본 발명의 실시예에 따른 데이터 전송 방식에 따른 성능 향상을 설명한 도면.

Claims (3)

1. 저밀도 패리티 검사(Low Density Parity Check:LDPC) 행렬을 사용하는 통신 시스템의 데이터 송신 방법에 있어서,

   정보 데이터 비트들이 입력되면, 상기 정보 데이터 비트들을 부호화하여 LDPC 부호어를 생성하는 LDPC 부호화 과정과,

   상기 LDPC 부호어를 인터리빙하는 과정과,

   상기 인터리빙된 LDPC 부호어를 신호 성좌 비트 매핑(Mapping)하여 매핑 신호를 출력하는 신호 성좌 비트 매핑 과정과,

   상기 매핑 신호를 고차 변조하여 변조 신호를 출력하는 변조 과정과,

   상기 변조 신호를 RF 처리하여 송신 안테나를 통해 전송하는 RF 처리 과정을 포함함을 특징으로 하는 데이터 송신 방법.
2. 제 1항 에 있어서, 상기 신호 성좌 비트 매핑하는 과정은,

   상기 인터리빙된 LDPC 부호어의 한 행의 비트들 중 가장 높은 차수의 비트들이 상기 변조 신호를 구성하는 비트 중에 신뢰도가 가장 낮은 한 개의 비트에 매핑하며, 상기 인터리빙된 LDPC 부호어의 한 행의 비트들 중 가장 낮은 차수의 비트들이 상기 변조 신호를 구성하는 비트 중에 신뢰도가 가장 높은 한 개의 비트에 매핑되거나 신뢰도가 가장 낮은 한 개의 비트에 매핑함을 특징으로 하는 데이터 송신 방법.
3. 제 2 항에 있어서, 상기 신호 성좌 비트 매핑하는 과정은,

   상기 가장 낮은 차수의 비트들이 상기 변조신호를 구성하는 비트 중에 신뢰도가 가장 높은 한 개의 비트에 매핑될 경우에 상기 가장 낮은 차수의 비트를 제외한 가장 낮은 차수와 같거나 그 다음으로 낮은 차수의 비트들이 상기 변조신호를 구성하는 비트 중에 신뢰도가 가장 낮은 한 개의 비트에 매핑하며, 상기 가장 낮은 차수의 비트들이 상기 변조 신호를 구성하는 비트 중에 신뢰도가 가장 낮은 한 개의 비트에 매핑될 경우에 상기 가장 낮은 차수의 비트를 제외한 가장 낮은 차수와 같거나 그 다음으로 낮은 차수의 비트들을 상기 변조 신호를 구성하는 비트 중에 신뢰도가 가장 높은 한 개의 비트에 매핑함을 특징으로 하는 데이터 송신 방법.

Images