KR20090044948A

KR20090044948A - 복수의 집적회로 장치를 포함하는 집적회로 모듈을테스트하기 위한 시스템 및 방법

Info

Publication number: KR20090044948A
Application number: KR1020070127887A
Authority: KR
Inventors: 보스코 춘 상 라이; 서니 라이-밍 창; 찰리 송; 케빈 추
Original assignee: 킹타이거 테크놀로지 (캐나다) 인크.
Priority date: 2007-11-01
Filing date: 2007-12-10
Publication date: 2009-05-07
Also published as: US7757144B2; TWI435096B; TW200921127A; KR101369963B1; US20090115443A1

Abstract

예를 들어, 다수의 메모리 장치를 포함하는 메모리 모듈과 같이, 다수의 집적회로 장치를 포함하는 집적회로 모듈을 테스트하기 위한 시스템 및 방법의 실시예가 개시되어 있다. 상기 방법의 실시예는 동일한 집적회로 장치에 의해 제공되는 적어도 하나의 데이터 신호와 관련된 데이터 스트로브 신호를 제공하는 집적회로 모듈의 집적회로 장치를 테스트하기 위해 사용된다. 집적회로 모듈에 대한 테스트 출력의 결정은, 일반적인 테스터에 의해 수행될 수 있는 것과 같이, 부여된 데이터 유효 윈도우의 논리곱에 의해 정의되는 공통적인 샘플링 윈도우를 부여할 필요 없이, 그리고, 이러한 공통적인 샘플링 윈도우가 사용 요건을 충족하는지를 검증할 필요 없이, 각각의 집적회로 장치에 대한 데이터 유효 윈도우를 부여한 후에 행해진다.

Description

복수의 집적회로 장치를 포함하는 집적회로 모듈을 테스트하기 위한 시스템 및 방법{SYSTEM AND METHOD FOR TESTING INTEGRATED CIRCUIT MODULES COMPRISING A PLURALITY OF INTEGRATED CIRCUIT DEVICES}

설명된 실시예는 메모리 모듈과 같은 집적회로 모듈을 테스트하기 위한 시스템 및 방법에 관한 것이다. 더욱 구체적으로, 설명된 실시예는 하나의 집적회로 모듈로 조립되는 메모리 장치와 같은 다수의 집적회로 장치의 테스트에 관한 것이다.

집적회로 장치는 판매되거나 그 의도한 용도로 사용되기 전에 엄격한 테스트를 일반적으로 받게 되어 있다. 특히, 각각의 집적회로 장치는 제조업자에 의해 결정 및 설정된 것과 같은 장치의 종류에 대한 특정한 사양이 충족되는지 아닌지에 대해 결정하기 위해 테스트된다.

집적회로 장치의 완전한 테스트는 기능 테스트뿐만 아니라 특정-응용(application-specific) 테스트를 포함한다. 기능 테스트는 집적회로 장치 내의 하드웨어에서 결함이 제거되고 이 하드웨어가 제조업자의 사양을 충족하는지 아닌지에 관한 것이다. 예를 들어, 집적회로 장치가 메모리 모듈 또는 메모리 장치와 같은 메모리 구성요소이거나 이를 포함할 경우, 기능 테스트는 메모리 모듈 또는 메모리 장치가 어떻게 구현되는지에 관계없이, 메모리의 셀에 기록된 디지털 값이 나중에 오류 없이 검색될 것인지 아닌지에 관한 것이다.

또한, 기능 테스트는 집적회로 장치의 특정한 임계 동작 특성이 허용가능한 값의 범위에 속하는지 아닌지에 관한 것이다. 이러한 임계 동작 특성은 전력 소비, 대기 전류, 누설 전류, 전압 레벨 및 액세스(access) 시간과 같은 특성을 포함한다. 허용가능한 범위는 장치의 제조업자 또는 해당하는 적절한 표준에 의해 동일하게 설정될 수도 있다.

일반적으로, 기능 테스트는 테스트 대상 집적회로 장치가 의도한 사용 또는 응용 도중에 오류가 발생할 것인지 아닌지를 탐색하는 것을 지향하고 있다. 기능 테스트는 집적회로 장치를 테스트하여, 집적회로 장치가 이 목적을 위해 구체적으로 지정된 테스트 절차 도중에 기능의 세트를 어떻게 실행하는지를 검증하는 것을 포함한다.

집적회로 장치의 완전한 테스트는 특정-응용 테스트도 포함한다. 특정-응용 테스트 도중에는, 집적회로 장치의 거동 오류(behavioral failure)를 검출하기 위하여, 집적회로 장치가 그 시스템 거동(behavior)의 테스트를 받을 수도 있다. 거동 오류는 집적회로 장치가 실제 응용 시스템 내에서 동작될 경우에 발생하는 오류의 유형이다. 예를 들어, 통상적인 PC 동작시에 발견되는 메모리 장치 또는 메모리 모듈로의 개별적인 명령 또는 액세스 시퀀스(access sequence)의 결과로 발생하는 오류일 수도 있다.

그러한 유형의 테스트 도중에는, 테스트 대상 집적회로 장치의 동작이 그 의 도한 응용 도중에 그 장치가 어떻게 거동할 것인지를 반드시 나타내지는 않으므로, 기능 테스트가 거동 오류를 반드시 검출하지는 않을 것이다. 따라서, 집적회로 장치의 완전하고 광범위한 테스트는 기능 테스트와 함께 특정-응용 테스트를 필요로 할 수도 있다.

집적회로 장치의 테스트는 테스트 벡터 패턴의 사용을 포함할 수도 있다. 구체적으로, 테스트 벡터 패턴은 적절한 테스트 벡터 생성기에 의해 생성되어, 그 다음, 테스터(tester)에 의해 통신 채널을 통해 테스트 대상 장치(device under test)에 송신될 수도 있다. 응답 신호는 테스터에 의해 기억되어 있는 송신된 테스트 벡터 패턴의 복사패턴과 비교되어, 테스트 대상 장치가 예상된 결과를 생성하였는지를 결정한다.

본 명세서에 설명된 실시예는 전반적으로 복수의 집적회로 장치(예를 들어, 메모리 장치)를 포함하는 집적회로 모듈(예를 들어, 메모리 모듈)을 테스트하기 위한 시스템 및 장치에 관한 것이다.

하나의 넓은 형태에서는, 복수의 집적회로 장치를 포함하는 집적회로 모듈을 테스트하는 방법으로서, 복수의 집적회로 장치를 포함하는 집적회로 모듈을 테스트하는 방법으로서, 복수의 테스트 벡터 패턴을 생성하는 단계; 제1 주파수 및 제1 위상을 갖는 제1 클럭 신호를 생성하는 단계; 각각이 제1 주파수와 복수의 제2 위상 중의 하나를 갖는 복수의 제2 클럭 신호를 생성하는 단계; 복수의 테스트 벡터 패턴의 각각에 대해, 그리고, 복수의 제2 클럭 신호의 각각에 대해: 통신 채널을 통해 각각의 테스트 벡터 패턴 및 제1 클럭 신호를 복수의 집적회로 장치의 적어도 하나에 송신하는 동작, 상기 송신하는 동작에 응답하여 통신 채널을 통해 복수의 집적회로 장치 중의 적어도 하나로부터 적어도 하나의 데이터 신호를 수신하는 동작, 복수의 제2 클럭 신호의 각각의 제2 클럭 신호를 이용하여 적어도 하나의 데이터 신호를 샘플링함으로써, 복수의 집적회로 장치의 적어도 하나로부터 수신된 적어도 하나의 데이터 신호를 디지털 형태로 캡처하는 동작, 디지털 형태로 캡처될 경우의 적어도 하나의 데이터 신호와, 각각의 테스트 벡터 패턴과 관련된 기준 패턴을 비교하는 동작, 및 각각의 테스트 벡터 패턴과, 복수의 제2 위상 중의 하나를 갖는 각각의 제2 클럭 신호와 관련되어 있는 하나 이상의 결과를 상기 비교하는 동작으로부터 결정하는 동작을 수행하는 단계; 복수의 테스트 벡터 패턴 및 복수의 제2 클럭 신호에 대해 결정된 상기 결과 중의 적어도 하나로부터 복수의 집적회로 장치의 각각에 대한 데이터 유효 윈도우를 부여하는 단계; 복수의 집적회로 장치의 각각에 대한 데이터 유효 윈도우가 사양 요건을 충족하는지를 검증하는 단계; 적어도 하나의 테스트 출력은 상기 검증하는 동작의 적어도 하나의 결과에 기초하고 있으며, 집적회로 모듈에 대한 적어도 하나의 테스트 출력을 결정하는 단계; 및 집적회로 모듈에 대한 적어도 하나의 테스트 출력을 기록 및 출력하는 것 중의 적어도 하나를 수행하는 단계를 포함하고; 동작시에, 복수의 집적회로 장치의 각각은 각각의 집적회로 장치로부터 송신되는 데이터 신호와, 각각의 집적회로 장치에 의해 수신된 데이터 신호 중의 적어도 하나를 동반하는 데이터 스트로브 신호를 사용하고; 적어도 하나의 테스트 출력을 결정하는 동작은, 공통적인 샘플링 윈도우를 계산하지 않고, 그리고, 공통적인 샘플링 윈도우가 사양 요건을 충족하는지를 검증하지 않고, 집적회로 모듈의 각각의 집적회로 장치에 대한 데이터 유효 윈도우를 부여하는 동작 후에 수행되는 방법이 제공된다.

이러한 형태 및 다른 형태의 특징과, 다수의 예시적인 실시예의 특징에 대해 본 명세서에서 설명한다.

이상과 같은 본 발명에 따르면, 복수의 집적회로 장치(예를 들어, 메모리 장치)를 포함하는 집적회로 모듈(예를 들어, 메모리 모듈)을 테스트하기 위한 시스템 및 장치를 제공할 수 있다.

본 명세서에서 설명한 시스템 및 방법의 실시예에 대한 더 나은 이해를 위하여, 그리고, 이들 실시예가 어떻게 실시되는지를 더욱 명확하게 보여주기 위하여, 첨부한 도면을 예로 들어 참조할 것이다.

이하, 도 1을 참조하면, 다수의 집적회로 장치(예를 들어, 메모리 장치)를 포함하는 집적회로 모듈(예를 들어, 메모리 모듈)을 테스트하기 위한 테스트 시스템(2)이 예시되어 있다. 테스터(10)는 통신 채널(6)을 통해 테스트 대상 장치(DUT : Device Under Test)(20)에 연결된다. DUT(20)는 적어도 2개의 집적회로 장치를 포함하는 집적회로 모듈이다. 도 1에 도시된 예에서, 테스트 대상 장치(20)는 제1 집적회로 장치(ICD : Integrated Circuit Device)(22) 및 제2 집적회로 장치(24)를 포함하는 집적회로 모듈이다.

테스트 환경의 외부에서 사용할 경우, DUT(20)는 예를 들어, 제어기(예를 들어, 메모리 제어기)를 포함할 수도 있는 칩셋(chipset)(도시하지 않음)을 갖는 마더보드(motherboard)를 포함하는 컴퓨터 시스템의 일부로서 동작할 수도 있다. 그러나, 테스트의 목적을 위해, DUT(20)는 컴퓨터 시스템의 다른 구성요소와 무관하게 테스트될 수도 있고, 테스터(10)에 의해 생성된 테스트 벡터 패턴을 이용하여 DUT(20)의 기능을 검사하기 위하여, 테스터(10)가 DUT(20)와 인터페이스하는 테스트 보드 상에 DUT(20)가 배치될 수도 있다. 대안적으로, 또는 기능 테스트와 함께, DUT(20)는 대표적인 시스템 동작 중에 실행될 것을 나타내는 "통상적인" 프로그램 이 실행되는 시스템 내에서 동작할 수도 있고, 테스터(10)는 DUT(20)의 입력 및 출력을 "탭핑(tapping)"하여 DUT(20)가 이러한 동작 조건 하에서 적절하게 동작하는지(즉, DUT(20)는 DUT(20)에 입력이 제공되면 예상된 출력을 생성한다)를 결정함으로써 DUT(20)와 인터페이스한다.

테스터(10)의 구성요소 중의 일부는 도 1에 일례로서 예시되어 있고 아래에서는 이를 설명한다. 상이한 실시예에서, 테스터(10)는 도 1에 도시된 것과 상이한 구성요소를 포함할 수도 있음을 당업자는 이해할 것이다. 또한, 테스터(10)는 용이한 설명을 위하여, 도 1을 참조하여 명시적으로 설명되지 않은 구성요소를 포함할 수도 있음을 이해할 것이다.

하나의 실시예에서, 테스터(10)는 마이크로프로세서(mP)(16), 프로그램 메모리(PM)(12), 테스트 벡터 패턴 생성기(TVPG)(18), 제어기(14), 및 DUT(20)의 각 집적회로 장치에 대한 적어도 하나의 비교기를 포함한다. 도 1에 도시된 예에서, 테스터(10)는 DUT(20)의 2개의 집적회로 장치의 각각에 대해 하나씩 제1 비교기(19) 및 제2 비교기(21)를 포함한다. 예를 들어, 비교기(19)는 ICD(22) 및 ICD(24) 중의 하나에 대응할 수 있는 반면, 비교기(21)는 ICD(22) 및 ICD(24) 중의 다른 하나에 대응할 수 있다.

DUT(20)가 메모리 모듈이고, ICD(22) 및 ICD(24)는 메모리 장치인 경우, 테스터(10)는 기준 메모리 모듈(RM)(15)을 포함할 수도 있다. ICD(22) 및 ICD(24)가 ASIC이면, 테스터(10)는 기준 로직 모듈(도시하지 않음)을 포함할 수도 있다. 테스터(10)의 다양한 구성요소 사이의 일부 전기 접속이 일례로서 도 1에 예시되어 있 다. 테스터(10)의 일부 기본 동작은 다음의 문단에서 설명한다.

DUT(20)의 테스트를 수행할 때, 마이크로프로세서(16)는 프로그램 메모리(12)로부터 하나의 명령 또는 명령들을 검색한다. 그 명령에 응답하여, 마이크로프로세서(16)는 TVPG(18)가 테스트 벡터 패턴의 디지털 표현을 생성하도록 지시하고, 그 다음, TVPG(18)는 그 디지털 표시를 제어기(14)에 송신한다. 제어기(14)는 통신 채널(6)을 통해 DUT(20)와 통신한다. TVPG(18)에 의해 생성된 테스트 벡터 패턴을 수신한 후, 제어기(14)는 테스트 벡터 패턴을 전기 파형으로 변환하고, 그 다음, 제어기(14)는 그 전기 파형을 통신 채널(6)을 통해 DUT(20)에 출력한다. 테스트되는 장치의 특성에 따라 다를 수도 있지만, TVPG(18)는 일시 기억 및 테스트의 나중 단계에서의 사용을 위하여, 기준 메모리 모듈(15) 또는 기준 로직 모듈(도시하지 않음) 중의 어느 하나에 테스트 벡터 패턴의 디지털 표현을 송신한다.

제어기(14)에 의해 출력된 테스트 벡터 패턴은 통신 채널(6)을 통해 DUT(20)에 전기적으로 송신되어, 다시 디지털 형태로 샘플링된다. 테스트 벡터 패턴이 DUT(20)에 송신된 후의 일부 지점에서, DUT(20)는 DUT(20)의 각 집적회로 장치, 즉, 이 예에서는 ICD(22) 및 ICD(24)에 대한 응답 신호를 통신 채널을 통해 전기적으로 송신한다. ICD(22) 및 ICD(24)의 각각에 대해 테스터(10)에 다시 송신된 응답 신호는 일반적으로 병렬로 송신된다. 다음으로, 테스터(10)의 제어기(14)는 통신 채널(6)을 통해 수신된 응답 신호를 디지털 형태로 변환한다. DUT(20)의 집적회로 장치가 메모리 장치인지 또는 ASIC인지에 무관하게, 제어기(14)는 개별적인 파형을 수신한 다음, 그 파형을 집적회로 장치의 각각으로부터의 응답으로서 샘플링할 것 으로 예상할 것이고, 그 특징은 각각의 개별적인 집적회로 장치의 특성과, 테스터(10)에 의해 이전에 송신된 테스트 벡터 패턴에 의존할 것이다.

테스터(10) 및 DUT(20)는 모두 테스트 벡터 패턴의 디지털 표현에 작용한다. 그러나, 상술한 것과 같이, 통신 채널(6)을 통해 송신되는 것은 테스트 벡터 파형을 나타내는 전기 파형이다. 테스트 벡터 패턴의 전기적 형태 및 디지털 형태 사이의 변환은 테스터(10) 및 DUT(20) 쌍방의 입력 및/또는 출력 포트(port)에서 일반적으로 발생한다. 이러한 예시된 실시예에서의 테스터(10)의 경우, 상기 변환을 수행하는 것은 제어기(14)이다. DUT(20)의 경우, 그 상부의 적절한 구성요소 또는 모듈(도시하지 않음)이 상기 변환을 수행하도록 구성될 수도 있다.

제어기(14)는 통신 채널(6)을 통해 DUT(20)의 ICD(22) 및 ICD(24)의 각각으로부터 응답 신호를 수신하여 그 응답 신호를 디지털 형태로 변환한 후, 변환된 응답 신호를 ICD(22) 및 ICD(24)로부터 비교기(19 및 21)에 각각 중계한다. 각각의 비교기(19, 21)에서는, 대응하는 ICD(22, 24)로부터의 응답 신호가 기준 신호(즉, 예상된 비트 패턴으로도 일반적으로 불리는 기준 비트 패턴)의 디지털 형태, 즉, 응답 신호를 송신한 개별적인 집적회로 장치(22, 24)로부터 제어기(14)가 수신할 것으로 예상하는 신호와 비교된다. 하나의 실시예에서, 테스트되는 DUT(20)의 집적회로 장치의 특성에 따라 다를 수 있지만, 이전에 기억된 기준 신호는 기준 메모리 모듈(15) 또는 기준 로직 모듈(도시하지 않음) 중의 어느 하나에 의해 비교기(19 및 21)에 송신된다. 비교기(19 및 21)는 응답 신호가 기준 신호와 동일하게 일치하는지를 디지털 방식에 의해 결정하고, 그 논리적 결정결과를 마이크로프로세서(16) 에 출력한다.

임의의 주어진 비교기(19, 21)에 대하여, 비교기가 2개의 비교된 신호(즉, 응답 신호 및 기준 신호) 사이의 동일한 일치 여부를 결정하면, 테스트 대상 대응하는 집적회로 장치(22, 24)는 적어도 그 개별적인 테스트 벡터 패턴에 관하여 유효 데이터를 생성한다. 그러나, 2개의 비교된 신호가 동일하지 않을 경우에는, 집적회로 장치(22, 24)가 어떤 종류의 오류를 경험할 수도 있다. 집적회로 모듈을 포함하는 DUT(20)의 모든 집적회로 장치가 사양(specification) 요건에 따라 수행하는 것으로 결정될 경우에는, DUT(20)가 "양호한(good)" 집적회로 모듈인 것으로 간주될 수 있다.

DUT(20)가 다수의 메모리 장치로 구성된 메모리 모듈이면, 기준 신호는 단순히 TVPG(18)에 의해 생성되는 것과 같은 테스트 벡터 패턴의 디지털 표현이다. 메모리 셀로의 기록(writing) 처리 및 메모리 셀로부터의 판독(reading) 처리는 일반적으로 디지털 로직을 포함하지 않는다. 그러므로, 테스트 처리의 일부인 데이터 변환이 기대되지 않는다. 이 사실은 기준 메모리 모듈(15)의 기능에 반영된다. 기준 메모리 모듈(15)로부터 비교기(19 및 21)에 송신된 디지털 테스트 벡터 패턴은 제어기(14)가 복귀하는 파형을 샘플링할 때까지 지연되며, 이 지연의 목적은 타이밍을 정렬하는 것이다. 기준 메모리 모듈(15)은, DUT(20)의 메모리 장치로부터 수신되고 제어기(14)에 의해 각각의 비교기에 송신된 신호와의 비교를 위해, 비교기(19 및 21)의 각각에 기준 신호에 송신한다.

한편, DUT(20)가 다수의 ASIC을 포함하는 집적회로 모듈이면, 테스트되는 각 각의 ASIC에 대하여, 대응하는 비교기에 송신된 기준 신호는 TVPG(18)에 의해 생성된 테스트 벡터 패턴이 입력으로 주어지는 테스트 대상 개별적인 ASIC의 논리적 출력이다. ASIC의 동작은 일반적으로 디지털 로직의 일부의 형태를 포함한다. 그러므로, 테스트 처리의 일부로서의 데이터 변환이 예상된다. 이 사실은 기준 로직 모듈의 기능에 반영된다. 기준 로직 모듈로부터 비교기(19 및 21)의 각각에 송신된 디지털 기준 신호는 테스트 대상 대응하는 ASIC 모듈의 예상된 기능에 따라 변환된 후의 벡터 테스트 패턴이며, 제어기(14)가 복귀하는 파형을 샘플링할 때까지 지연된다. 바꾸어 말하면, 기준 로직 모듈은 개별적인 입력을 예상된 출력으로 변환함으로써 각각의 ASIC의 기능을 시뮬레이션하고, 타이밍 정렬을 위하여, 대응하는 기준 신호를 각각의 비교기(19, 21)에 송신하는 것을 지연시킨다. 기준 로직 모듈은 DUT(20)의 ASIC으로부터 수신되고 제어기(14)에 의해 각각의 비교기에 송신되는 신호와의 비교를 위하여, 기준 신호를 비교기(19 및 21)의 각각에 송신한다.

다양한 실시예에서, 테스트 대상 장치는 메모리 장치 및/또는 ASIC 이외의 다수의 장치를 포함하는 임의의 집적회로 모듈일 수 있다.

상술한 것과 같이, 통신 채널(6)을 통해 전기적으로 송신된 테스트 벡터 패턴 및 응답 신호는 DUT(20) 또는 테스터(10)에서 다시 디지털 신호로 각각 변환되어야 한다. DUT(20)가 테스터(10)로부터 테스트 신호를 수신하면, DUT(20)는 수신된 신호를 샘플링함으로써 이 변환을 수행한다. 이와 유사하게, 테스트(10)가 DUT(20)로부터 응답 신호를 수신하면, 테스터(10)의 제어기(14)는 수신된 신호를 샘플링함으로써 상기 변환을 수행할 수도 있다.

테스트 대상 장치가 다수의 집적회로 장치를 포함하는 집적회로 모듈일 경우, 집적회로 장치의 각각은 테스터로부터 수신된 테스트 신호에 응답하여 테스터에 송신되는 신호를 생성할 수도 있다. 테스터가 각각의 집적회로 장치로부터의 응답이 예상된 것인지를 결정하기 위하여, 테스터는 집적회로 장치의 각각으로부터의 응답으로 수신된 데이터 신호를 샘플링할 필요가 있을 것이다.

다수의 데이터 신호를 샘플링하기 위해 기존의 테스터가 채용하던 하나의 기술은 테스터에서 생성된 하나의 샘플링 클럭 신호를 사용하는 것이다. 집적회로 장치(예를 들어, 메모리 장치)에 데이터가 송신되고, 샘플링 클럭 신호와 동기되어 있는 타이밍에 따라 메모리 장치로부터 캡처될 수도 있다. 집적회로 모듈 내의 다수의 집적회로 장치로부터 나오는 데이터 신호가 일례로서 캡처(capture)될 경우, 집적회로 장치의 각각에 의해 생성된 데이터 신호는 샘플링 클럭 신호와 동기되어(예를 들어, 클럭의 상승 에지(rising edge)의 각각에서), 동시에 샘플링될 수도 있다. 이 기술은 다수의 데이터 신호의 동기식 캡처링(synchronous capturing)이라고 할 수 있고, 다음의 예를 참조하여 나중에 상세하게 논의된다.

테스트 신호가 테스터(예를 들어, 도 1의 테스터(10))로부터 다수의 집적회로 장치를 포함하는 테스트 대상 장치(예를 들어, 도 1의 DUT(20))에 송신되어야 하는 예시적인 테스트 방법을 고려하자. 테스트 대상 장치를 테스트하기 위해 사용되는 미리 결정된 테스트 벡터 패턴의 세트(set)는 테스트 이전에 초기에 결정된다. 상술한 것과 같이, 테스트 도중에는, 미리 결정된 테스트 벡터 패턴의 세트로부터 테스트 벡터 패턴이 생성된다. 생성된 테스트 벡터 패턴에 대응하는 테스트 벡터 파형을 포함하는 데이터 신호는 테스트 벡터 파형과 동기되어 테스터에 의해 생성되는 동반된 제1 클럭 신호와 함께 테스트 대상 장치에 송신된다. 제1 클럭 신호는 테스트 대상 장치의 사양에 따라 테스트 벡터 파형과 동기되므로, 테스트 대상 장치는 제1 클럭 신호를 이용하여 테스트 벡터 파형으로부터 적절하게 판독할 수 있다. 예를 들어, 테스트 대상 장치가 다수의 메모리 장치를 포함하는 메모리 모듈이면, 테스터로부터 "기록(write)" 명령을 수신하는 각각의 메모리 장치는 메모리에 기록되기로 간주된 데이터가 "기록" 명령이 수신된 이후에 제1 클럭 신호의 일정 수의 사이클(cycle) 내에 테스트 벡터 파형에서 뒤따를 것이라고 예상할 것이다. 그 다음, 데이터가 각각의 메모리 장치에 기록된 후, 테스터에 의해 각각의 메모리 장치로부터 데이터가 판독될 수도 있다. 각각의 메모리 장치로부터 판독된 데이터는 테스터에 의해 수신되고, 일단 데이터가 전기 신호로부터 디지털 형태로 변환되면, 그 데이터는 이전에 기억된 기준(예를 들어, 예상된) 비트 패턴과 비교될 수 있다.

이러한 예시적인 테스트 방법에서는, 전기 신호를 디지털 형태로 변환하기 위하여, 이전에 송신된 테스트 벡터 패턴에 응답하여 집적회로 모듈의 집적회로 장치(예를 들어, 메모리 모듈의 메모리 장치)로부터 수신된 데이터는 제2 클럭 신호(즉, 위에서 언급한 "샘플링 클럭 신호")를 이용하여 테스터에서 샘플링되는 전기 신호의 형태에 있다. 제2 클럭 신호는 송신된 테스트 벡터 파형이 동기화되는 제1 클럭 신호와 동일한 주파수를 가질 수도 있다. 그러나, 개별적인 테스트 사이클에 대해 위상에 있어서 일반적으로 고정될 제1 클럭 신호와 달리, 제2 클럭 신호는 이 러한 테스트 방법에서 동일한 테스트 사이클에 대해 조정가능한 위상을 일반적으로 가질 것이다. 주어진 테스트 사이클에서, 제2 클럭 신호의 위상은 다수의 위상 스텝(예를 들어, 클럭 주파수가 500 MHz이거나 제2 클럭 신호의 주기(period)가 2 ns이면, 각각의 위상 스텝은 10 ps일 것이다)에 의해 조정(예를 들어, 증가하는 방식)될 수도 있다. 이후에 더욱 상세하게 설명하는 것과 같이, 이것은 테스트 사이클 내에 테스트되는 집적회로 장치의 각각에 대해 일련의 "데이터 유효 윈도우(data valid window)"가 결정되도록 한다.

다수의 집적회로 장치를 포함하는 집적회로 모듈을 테스트하기 위한 일반적인 테스터는 테스트되는 집적회로 장치로부터 데이터 신호(예를 들어, 응답 신호)를 캡처할 경우에 동기식 샘플링 기술을 구현할 수도 있으며, 테스트되는 DUT(20)의 상이한 집적회로 장치로부터 수신되는 모든 데이터 신호의 샘플링은 하나의(예를 들어, 제2 ) 클럭 신호에 대하여 시간에 있어서 동일한 지점에서 수행될 수도 있다.

이하, 하나의 클럭 신호를 이용하여 다수의 데이터 신호를 샘플링하기 위한 기술을 예시하는 타이밍도의 예가 제공되는 도 2를 참조한다. 이 예에서는, 다수의 데이터 신호(32, 34 및 36)가 샘플링된다.

이 예에서, 데이터 신호(32, 34 및 36)의 각각은 테스트 대상 장치의 상이한 구성요소로부터 테스터에 의해 수신된다. 예를 들어, 각 데이터 신호는 테스터에 의해 메모리 모듈에 이전에 송신된 테스트 벡터 신호에 응답하여, 테스트되는 메모리 모듈의 3개의 메모리 장치 중의 하나로부터 나올 수 있다. 테스터에 의해 수신 되는 데이터 신호(32, 34 및 36)는 일반적으로 완전하게 정렬되지 않으며, 이것은 다수의 요인에 의해 야기될 것이라는 점을 이해할 것이다. 예를 들어, 테스터와, 메모리 모듈 내의 개별적인 메모리 장치 사이의 상이한 거리는 메모리 모듈에 이전에 수신된 테스트 벡터 신호에 응답하여 테스터에 의해 다양한 메모리 장치로부터 궁극적으로 수신되는 데이터 신호 사이에는 미세한 위상차를 일으킬 수도 있다.

테스터에 의해 수신된 신호의 샘플링은 하나의 클럭 신호(38)와 동기되어 있고, 이 클럭 신호(38)는 테스트 사이클의 일련의 위상 스텝 중의 하나에서 동작하는 이전에 설명한 것과 같은 제2 클럭 신호일 수도 있다. 클럭 신호(38)는 실질적으로 동일한 순간에 상승 에지가 데이터 신호(32, 34 및 36)의 샘플링을 시작하는 구형파(square wave)로 표현될 수도 있다. 특정 테스트 방법에서는, 예를 들어, 데이터 신호의 샘플링이 클럭 신호(38)의 각각의 하강 에지, 또는 클럭 신호(38)의 상승 및 하강 에지의 쌍방에서 교대로 발생할 수도 있음을 이해할 것이다.

하나의 예시적인 테스트 방법에 따르면, 데이터 신호(32, 34 및 36)에 대해, 일련의 "데이터 유효 윈도우"가 부여(identify)될 수도 있다. 각각의 데이터 유효 윈도우는 주어진 데이터 신호로부터 유효한 샘플이 추출될 것으로 예상될 수 있는 시간 기간을 정의한 것이다. 데이터 유효 윈도우로부터 추출된 샘플은 유효 데이터를 포함하지 않을 수도 있다. 데이터 유효 윈도우는 예를 들어, 메모리 액세스, 데이터 전파, 클럭 스큐(skew), 및 온도 및 전압으로 인한 변동과 관련된 지연의 원인이 될 수도 있다. 집적회로 모듈의 각각의 집적회로 장치는 그와 관련된 상이한 데이터 유효 윈도우를 가질 수도 있다. 각각의 집적회로 장치에 대해 부여된 각각 의 데이터 유효 윈도우는 그 유형의 집적회로 장치에 대한 사양 요건을 충족시키는 것도 기대된다.

도 2의 예에서, 데이터 신호(32, 34 및 36)는 역위상(out of phase)일 수도 있으며, 따라서, 데이터 신호(32, 34 및 36)의 각각에 대해 부여될 수도 있는 일련의 데이터 유효 윈도우는 서로 완전히 정렬되지 않을 수도 있음을 이해할 것이다. 또 다른 예를 예시하기 위하여, 4개의 집적회로 장치를 포함하는 집적회로 모듈에 대해 부여된 일련의 데이터 유효 윈도우는 데이터 유효 윈도우(42, 44, 46 및 48)로서 도 3에 각각 도시되어 있다.

주어진 집적회로 장치에 대한 일련의 데이터 유효 윈도우를 부여하기 위하여, 하나의 예시적인 테스트 방법에 따르면, 테스트 벡터 패턴 신호 및 이에 대응하는 제1 클럭 신호(예를 들어, 고정된 개별적인 위상을 가짐)는 테스트 대상 집적회로 모듈의 집적회로 장치에 재송신되는 한편, 제2 샘플링 클럭의 위상은 위상 스텝에 의해 조정(예를 들어, 증가하는 방식)된다. 송신된 테스트 벡터 패턴 신호에 응답하여 집적회로 장치로부터 이후에 수신되는 데이터 신호의 샘플링이 뒤따라 행해진다. 개별적인 위상에 대해 취득된 데이터 신호의 샘플은 예상된 비트 패턴과 비교될 수 있다. 샘플은 기억될 수 있고, 및/또는 그 다음의 비교 결과도 기억될 수 있다. 도 3에서 일련의 화살표에 의해 예시된 것과 같이, 테스트 벡터 신호의 집적회로 장치로의 재송신, 제2 샘플링 클럭의 위상 변경, 집적회로 장치로부터 수신된 데이터 신호의 샘플링, 및 취득된 샘플의 기억 및 비교는 테스트 사이클을 포함하는 미리 정의된 수의 위상 스텝의 각각의 위상 스텝에 대해 반복될 수도 있다. 제2 샘플링 클럭이 위상에 있어서 변경될 때, 개별적인 데이터 신호로부터 취득된 샘플은 특정한 위상에서 유효한(즉, 데이터 신호로부터 안정된 값이 얻어지고 예상된 값과 일치한다) 반면, 다른 위상에서 데이터 신호로부터 취득된 샘플은 유효하지 않다는(즉, 주어진 위상 스텝에서 취득된 신호 값이 항상 예상된 값과 일치하는 것은 아니다) 것을 이해할 것이다. 테스트되는 집적회로 장치가 "양호(good)"한 경우, 위상 스텝이 충분히 작으면, 대응하는 집적회로 장치로부터 수신된 개별적인 데이터 신호의 유효한 샘플은 제2 샘플링 클럭의 한정된 수의 연속 위상 스텝 상에서 추출될 수도 있다고 기대할 것이다. 이 정보를 이용하면, 예를 들어, 테스트 엔지니어 또는 테스트 프로그램은 집적회로 장치로부터 나오는 개별적인 데이터 신호로부터 유효한 샘플이 추출될 것으로 예상될 수 있는 대응하는 시간 길이를 부여할 수 있을 것이다. 이 시간 길이는 그 개별적인 집적회로 장치에 대해 그 집적회로 장치에 대한 "데이터 유효 윈도우"로서 개념적으로 정의될 수도 있다.

도 2의 예를 참조하면, 제2 클럭 신호의 위상 변경이 행해지는 예시적인 테스트 방법의 응용은 데이터 신호(32, 34 및 36)의 샘플링이 뒤따라 행해지는 미리 정의된 시간의 증가량 또는 감소량만큼 제2 클럭 신호(38)를 시프트(shift)(예를 들어, 도 2에서 좌측으로 또는 우측으로 시프트됨)함으로써 도시될 수도 있다. 데이터 신호(32, 34 및 36)는 주어진 테스트 사이클에 대해 고정된 위상을 갖는 제1 클럭 신호와 일반적으로 동기될 것이므로, 제2 클럭 신호(38)가 시프트됨에도 불구하고, 데이터 신호(32, 34 및 36)는 일반적으로 시프트되지 않을 것이다. 따라서, 클럭 신호(38)가 주어진 테스트 사이클의 각각의 위상 스텝에서 시프트되고, 각 데 이터 신호(32, 34 및 36)의 샘플이 (예를 들어, 클럭 신호(38)의 상승 에지에서) 추출될 때, 특정한 위상 스텝의 클럭 신호(38)의 상승 에지는 유효한 샘플이 추출될 수도 있는 데이터 신호(32, 34 및 36) 중의 적어도 하나의 일부와 정렬되지 않을 것이라는 점을 이해할 것이다. 주어진 데이터 신호(32, 34 및 36)에 대하여, 각각의 데이터 신호가 하나의 신호 레벨로부터 다른 신호 레벨로의 천이(transition)를 거치지 않을 각각의 데이터 신호의 일부와 (이 예에서는) 상승 에지가 정렬될 경우에만 유효한 샘플이 예상될 수 있다는 것을 이해할 것이다. 각각의 데이터 신호가 안정될 것으로 예상되는 시간 기간은 상술한 예시적인 테스트 방법을 이용하여 부여될 수 있고, 각각의 데이터 신호가 수신되는 집적회로 장치에 대한 데이터 유효 윈도우를 표현한다.

상술한 것과 같이, 동기식 샘플링 기술은 다수의 집적회로 장치를 포함하는 특정한 집적회로 모듈의 테스트시에 적용될 수도 있다. 다수의 일반적인 테스트 방법은 이 기술을 사용한다. 이 기술에 대한 의존은 적어도 일부의 더 오래된 집적회로 모듈로부터 데이터를 캡처하는 동작은 대표적으로 "글로벌(global)" 클럭 신호를 이용하였고, 동일한 집적회로 모듈 내의 다수의 모든 집적회로 장치로부터 데이터를 캡처하는 것은 다양한 동작(예를 들어, 판독)을 타이밍을 맞추는 것에 동일한 글로벌 클럭을 이용하였다는 사실이 그 원인일 수도 있다. 예를 들어, 도 4a는 다수의 데이터 신호를 동기식으로 캡처하기 위한 예시적인 시스템의 다수의 구성요소를 개략적으로 예시한 것이다. 각 입력(52, 54)에 대한 레지스터(register)(50)는 입력(52, 54)에서 수신된 데이터 신호가 캡처되도록 하여, 입력의 샘플링이 56에서 수신된 글로벌 클럭 신호와 동기된다. 다수의 데이터 신호를 동기식으로 캡처하도록 구성된 다양한 시스템은 추가적인 레지스터 및 입력을 포함할 수도 있음을 이해할 것이지만, 이 예에서는 2개의 레지스터 및 입력만 도시되어 있다.

글로벌 클럭 신호가 집적회로 모듈로부터 데이터를 캡처하기 위한 동작의 타이밍을 맞추기 위해 사용될 수도 있다고 하면, 집적회로 모듈 내에서 동작하는 주어진 집적회로 장치는 집적회로 모듈의 다른 집적회로 장치와 병합하여 동작하는 것으로 일반적으로 간주할 수도 있다. 이것은 집적회로 모듈에 대한 특정한 동작 파라미터를 그 구성요소인 집적회로 장치의 동작 파라미터의 공통적인 부분에 전체적으로 한정되도록 정의하는 결과에 이르게 될 수도 있다. 예를 들어, 집적회로 모듈의 테스트는 그 구성요소인 집적회로 장치에 대해 부여된 데이터 유효 윈도우의 속성과 같은 다양한 파라미터가 사양 요건을 충족하는지를 검증하는 것을 포함할 수도 있다. 테스터의 구성에 따라서는, 다른 동작 파라미터가 사양 요건을 충족하는지를 검증하는 것도 테스터에 의해 수행될 수도 있다.

상술한 예시적인 테스트 방법을 다시 참조하면, 일반적인 테스트 방법을 사용하는 테스트 엔지니어는 각각의 집적회로 장치에 대해 부여된 데이터 유효 윈도우가 그 유형의 집적회로 장치에 대한 사양 요건을 충족시키는 것을 보장하는 것이 충분하다고 생각하지 않을 수도 있다. 테스트 대상 장치가 다수의 집적회로 장치를 포함하는 집적회로 모듈인 경우, 집적회로 모듈의 모든 집적회로 장치에 공통적인 유사한 윈도우가 정의될 수 있고, 그 윈도우는 집적회로 모듈에 대한 사양 요건을 충족하는 것으로 결정될 수 있음을 보장하는 것이 필요한 것으로 간주될 수도 있 다. 구체적으로, 다수의 오래된 집적회로 모듈에 의해 및/또는 이 모듈로부터 데이터를 캡처하는 것이 글로벌 클럭을 이용하여 동작(예를 들어, 그 구성요소인 집적회로 장치로부터 판독하거나 이 집적회로 장치에 기록하는 것)의 타이밍을 맞출 수도 있다면, 동작시에, 시간에 있어서 동일한 지점에서 집적회로 모듈의 모든 집적회로 장치의 데이터 신호를 샘플링하는 시도가 행해질 것이라는 것을 기대할 수도 있다. 그러므로, 개별적인 집적회로 모듈의 모든 집적회로 장치에 대해 부여된 데이터 유효 윈도우가 특정한 시간 기간 동안 중첩하는 것을 보장하는 것이 필요해 보일 수도 있다. 이것은 데이터 유효 윈도우가 중첩하는 기간 동안 각각의 집적회로 장치의 데이터 신호를 샘플링함으로써, 각각의 집적회로 장치로부터 유효한 데이터가 캡처될 수도 있다는 것을 보장할 수도 있다.

따라서, 다수의 집적회로 장치를 포함하는 집적회로 모듈을 테스트하기 위해 이용된 하나의 예시적인 테스트 방법에서는, 테스트 대상 집적회로 모듈에 대한 적어도 하나의 공통적인 샘플링 윈도우가 부여된다. 공통적인 샘플링 윈도우는 다수의 데이터 유효 윈도우의 논리곱(intersection)에 의해 정의될 수도 있고, 이 경우, 각각의 데이터 유효 윈도우는 테스트 대상 집적회로 모듈의 집적회로 장치에 대해 부여된다.

예를 들어, 도 3은 다수의 집적회로 장치를 포함하는 집적회로 모듈에서, 각각의 집적회로 장치에 대해 부여된 데이터 유효 윈도우에 기초하여 공통적인 샘플링 윈도우가 어떻게 부여될 수 있는지를 예시하는 개략적인 도면이다. 이 예에서, 공통적인 샘플링 윈도우(40)는 4개의 집적회로 장치를 포함하는 집적회로 모듈에 대해 부여된다.

4개의 집적회로 장치의 각각은 관련된 데이터 유효 윈도우(각각 42, 44, 46 및 48)가 부여될 수도 있는 데이터 신호를 생성한다. 공통적인 샘플링 윈도우(40)는 데이터 유효 윈도우(42, 44, 46 및 48)가 중첩하는 시간 기간을 정의한다. 공통적인 샘플링 윈도우(40)는 부여된 데이터 유효 윈도우(42, 44, 46 및 48)의 모두에 대한 논리곱으로 계산 또는 결정될 수 있다. 기초가 되는 신호의 특성에 따라서는, 공통적인 샘플링 윈도우(40) 및 데이터 유효 윈도우(42, 44, 46 및 48)의 예는 특정한 간격으로 반복될 수도 있음을 이해할 것이다.

이 예시적인 테스트 방법에서는, 개별적인 데이터 유효 윈도우(42, 44, 46 및 48)의 논리곱으로부터 공통적인 샘플링 윈도우(40)를 결정한 후, 공통적인 샘플링 윈도우(40)의 길이가 집적회로 모듈에 대한 사양 요건을 충족시키는지를 보장하기 위한 검증이 행해질 수도 있다. 달리 말하자면, 테스트 대상 집적회로 모듈의 집적회로 장치의 모든 데이터 유효 윈도우가 중첩하는 시간 기간이 집적회로 모듈에 대한 사양 요건을 충족하지 않으면(예를 들어, 데이터 유효 윈도우가 중첩하는 시간 기간이 너무 짧거나, 데이터 유효 윈도우가 중첩하는 시간 기간이 없으면), 집적회로 모듈은 테스트 절차에서 오류가 발생한 것으로 간주될 수도 있고, 결함이 있어서 폐기된 것으로 통보될 수도 있다.

예시적인 테스트 방법의 상술한 설명으로부터, 테스트 대상 집적회로 모듈의 다양한 집적회로 장치에 대해 부여된 개별적인 데이터 유효 윈도우의 각각에 대해, 주어진 데이터 유효 윈도우의 속성이 그 자신의 관련된 집적회로 장치가 테스트되 는 사양 요건을 충족하도록 하더라도(예를 들어, 각각의 개별적인 데이터 유효 윈도우는 충분히 넓은 것으로 간주될 것이다), 그럼에도 불구하고, 개별적인 데이터 유효 윈도우는 집적회로 모듈에 대한 사양 요건도 충족시키는 공통적인 샘플링 윈도우를 정의하는 그러한 방식으로 중첩하지 않을 수도 있음을 이해할 것이다. 따라서, 집적회로 모듈은 예시적인 테스트 방법 하의 사양 요건을 충족하지 않는 것으로 그 전체로서 거부될 수도 있다.

본 발명자는 집적회로 모듈을 구성하는 집적회로 장치의 각각으로부터 및/또는 그 각각에 의해 데이터의 캡처를 위한 동작의 타이밍을 맞추기 위해 글로벌 클럭에 의존하지 않는 방식으로 더욱 새로운 특정한 유형의 집적회로 모듈이 설계된다는 점을 발견하였다. 실제로, 더욱 새로운 특정한 유형의 집적회로 모듈은 각각의 집적회로 장치와 관련된 개별적인 클럭과 유사한 신호를 제공 및/또는 수신하고, 이 신호는 그러한 특정 집적회로 장치에 대해 데이터의 캡처를 위한 동작(예를 들어, 판독, 기록)의 타이밍을 맞추기 위해 이용될 수도 있다.

예를 들어, 일부의 메모리 장치는 당업자에 의해 스트로브(strobe) 신호라고 불릴 수도 있는 것을 이용하도록 설계된다. 데이터 스트로브 신호는 입력 및 출력 데이터 신호 모두와 동반될 수도 있다. 주어진 메모리 장치에 대하여, 이 데이터 스트로브 신호는 메모리 장치에 공급되거나 메모리 장치로부터 수신되는 클럭과 유사한 신호로서 간주될 수도 있다. 메모리 장치에서의 데이터 신호의 캡처 또는 또 다른 데이터 수신처(예를 들어, 마더보드 상의 칩셋의 구성요소)에 의해 데이터 신호의 캡처를 각각 용이하게 하는 방식으로, 데이터 스트로브 신호는 대응하는 입력 또는 출력 데이터 신호와 정렬될 수도 있다. 이러한 데이터 스트로브 신호를 사용하도록 설계된 메모리 장치의 일부 예는 DDR SDRAM(double-data rate synchronous dynamic random access memory), DDR2 SDRAM(double-data rate two synchronous dynamic random access memory), 및 DDR3 SDRAM(double-data rate three synchronous dynamic random access memory)을 포함하며, 이에 한정되지 않는다.

특정 집적회로 장치(예를 들어, 메모리 장치)에 의해 사용되는 데이터 스트로브 신호는 데이터 신호의 소스-동기식(source-synchronous) 캡처를 용이하게 할 수도 있다. 예를 들어, 집적회로 모듈이 다수의 집적회로 장치를 포함하고, 각각의 집적회로 장치는 (예를 들어, 마더보드 상의 칩셋의 구성요소에 의해) 캡처될 수 있는 데이터 신호와 함께 그 자신의 클럭과 유사한 발진하는 데이터 스트로브 신호를 제공하는 경우, 데이터 신호의 수신처는 각각의 집적회로 장치에 의해 제공되는 클럭과 유사한 발진하는 데이터 스트로브 신호를 이용하여 각각의 집적회로 장치로부터 나오는 데이터 신호를 개별적으로 샘플링할 수 있다.

도 4b는 데이터 신호를 소스-동기식으로 캡처하기 위한 예시적인 시스템의 다수의 구성요소를 개략적으로 예시한 것이다. 각 입력(52, 54)에 대한 레지스터(50)는 입력(52, 54)에서 수신된 데이터 신호가 캡처되도록 한다. 그러나, 도 4a의 시스템과 대조하면, 도 4b의 시스템에서 데이터 신호를 캡처하는 것은 하나의 클럭 신호와 동기되어 있지 않다. 실제로, 52에서 수신된 데이터 신호의 샘플링을 시작시키기 위해 이용될 수 있는 데이터 스트로브 신호는 58에서 수신된다. 54에서 수신된 데이터 신호의 샘플링을 시작시키기 위해 이용될 수 있는 개별적인 데이터 스트로브 신호는 60에서 수신된다. 데이터 스트로브 신호가 관련된 데이터 신호의 샘플링에서 이용된다는 점에서, 데이터 스트로브 신호는 그와 관련된 데이터 신호와 구체적으로 이용하기 위한 샘플링 클럭의 유형으로서 간주될 수도 있다.

예를 들어, 52에서 수신된 (멀티-비트 신호일 수도 있는) 데이터 신호와, 58에서 수신된 대응하는 데이터 스트로브 신호는 집적회로 모듈의 하나의 집적회로 장치로부터 나올 수도 있는 한편, 54에서 수신된 (멀티-비트 신호일 수도 있는) 데이터 신호와, 60에서 수신된 대응하는 데이터 스트로브 신호는 집적회로 모듈의 또 다른 집적회로 장치로부터 나올 수도 있다. 데이터 신호를 소스-동기식으로 캡처하도록 구성된 다양한 시스템은 추가적인 레지스터 및 입력을 포함할 수도 있음을 이해할 것이지만, 이 예에서는 2개의 레지스터 및 입력만이 도시되어 있다.

데이터 신호의 소스-동기식 캡처를 용이하게 할 수도 있는 데이터 스트로브 신호를 제공하는 메모리 장치의 예는 DDR SDRAM, DDR2 SDRAM 및 DDR3 SDRAM을 포함하며, 이에 한정되지 않는다. 이러한 메모리 장치에 관하여, 데이터 스트로브 신호(예를 들어, DQS)는 그 관련된 데이터 신호가 유효할 경우에 이를 나타내기 위하여 메모리 장치에 송신되거나 또는 메모리 장치로부터 캡처되는(즉, 데이터 스트로브 신호는 양방향성일 수도 있음) 관련된 데이터 신호(예를 들어, DQ)와 함께 송신될 수도 있는 클럭과 유사한 신호이다. 데이터 스트로브 신호의 클럭과 유사한 서비스는 데이터 스트로브 신호를 발진시키고, 그 관련된 데이터 신호에 의해 데이터 스트로브 신호의 타이밍을 맞춤으로써 달성될 수도 있다. 데이터 스트로브 신호가 그 관련된 데이터 신호에 의해 정렬되는 방식은 데이터가 메모리 장치에 송신되거 나 메모리 장치로부터 캡처되는지에 따라 변동될 수도 있다.

예시를 위하여, 도 5a 및 도 5b는 데이터 스트로브 신호 및 데이터 신호가 데이터 스트로브 신호를 제공하는 메모리 장치의 하나의 예에 송신되고 이 하나의 예로부터 각각 송신될 경우에 데이터 스트로브 신호가 데이터 신호와 어떻게 정렬될 수 있는지를 예시하는 타이밍도의 예이다. 도 5a에는, 데이터 스트로브 신호(70)가 메모리 장치에 송신되는 데이터 신호(72)와 정렬되는 것이 예시되어 있다. 데이터 스트로브 신호(70)는 상승 및 하강 에지가 데이터가 유효하게 샘플링될 수 있는 데이터 신호(72)의 2개의 연속적인 데이터 윈도우의 각각의 중앙과 실질적으로 각각 정렬되어 있는 구형파에 의해 표현된다. 따라서, 메모리 장치에 송신되는 데이터 스트로브 신호는 데이터 윈도우와 중앙이 정렬되어 있다. 도 5b에는, 데이터 스트로브 신호(74)가 메모리 장치로부터 송신되는 데이터 신호(76)와 정렬되는 것이 예시되어 있다. 데이터 스트로브 신호(74)는 상승 및 하강 에지가 데이터가 유효하게 샘플링될 수 있는 데이터 신호(76)의 2개의 연속적인 데이터 윈도우의 각각의 시작부와 실질적으로 각각 정렬되어 있는 구형파에 의해 표현된다. 따라서, 메모리 장치로부터 송신되는 데이터 스트로브 신호는 데이터 윈도우와 에지가 정렬되어 있다.

예를 들어, 일부의 메모리 장치에 대하여, 데이터 스트로브 신호는 메모리 장치로부터 및/또는 메모리 장치에 데이터의 다수의 비트(예를 들어, 데이터의 8비트)를 포함하는 데이터 신호에 대해 메모리 장치에 의해 생성 및/또는 수신된다. 상술한 것과 같이, 그 데이터에 대한 데이터 스트로브 신호의 위상은 수행되는 동 작(예를 들어, 기록 또는 판독)에 의존할 수도 있다.

또 다른 예시를 위하여, 도 6a 및 도 6b는 데이터 신호의 소스-동기식 캡처가 사용되는 메모리 장치의 하나의 예에 데이터 신호를 송신하고 이 메모리 장치의 하나의 예로부터 데이터 신호를 각각 캡처하기 위한 예시적인 시스템의 다수의 구성요소를 개략적으로 예시한 것이다. 도 6a에는, 예시적인 메모리 장치에 송신되는 데이터 신호(86)를 캡처하기 위한 시스템(80)의 구성요소가 예시되어 있다. 시스템(80)은 제1 레지스터(82), 제2 레지스터(84), 메모리 장치에 송신되는 데이터 신호(86) 및 데이터 스트로브 신호(88)를 포함한다. 데이터 신호(86) 및 데이터 스트로브 신호(88)는 제1 레지스터(82)에 입력되고, 데이터 신호(86)와, 데이터 스트로브 신호(88)의 반전된 형태는 제2 레지스터(84)에 입력된다. 데이터 신호의 소스-동기식 캡처를 사용하는 예시적인 시스템에서는, 데이터가 메모리 장치에 기록될 때, 데이터 스트로브 신호(88)는 데이터 신호(86)의 데이터 윈도우와 중앙이 정렬될 것이다. 따라서, 제1 레지스터(82)는 데이터가 데이터 스트로브 신호(88)의 상승 에지와 정렬되어 유효하게 샘플링될 수 있는 데이터 윈도우의 중앙부를 갖는 메모리 데이터의 부분을 캡처한다. 메모리 데이터의 그 부분은 85에서 제공된다. 제2 레지스터(84)는 데이터가 데이터 스트로브 신호(88)의 하강 에지와 정렬되어 유효하게 샘플링될 수 있는 데이터 윈도우의 중앙부를 갖는 메모리 데이터의 부분을 캡처한다. 메모리 데이터의 그 부분은 87에서 제공된다. 이에 반해, 도 6b에는, 예시적인 메모리 장치로부터 송신되는 데이터 신호(96)를 샘플링하기 위한 시스템(90)의 구성요소가 예시되어 있다. 시스템(90)은 제1 레지스터(92), 제2 레지스터(94), 메모리 장치에 의해 송신되는 데이터 신호(96), 데이터 스트로브 신호(98) 및 지연 모듈(99)을 포함한다. 데이터 신호의 소스-동기식 캡처를 사용하는 예시적인 시스템에서는, 데이터가 메모리 장치로부터 판독될 때, 메모리 장치에 의해 제공되는 데이터 스트로브 신호(98)는 데이터 신호(96)의 데이터 윈도우와 에지가 정렬될 것이다. 따라서, 데이터 스트로브 신호(98)가 제1 및 제2 레지스터(92 및 94)에 송신되기 전에 지연 모듈(99)에 의해 지연되는 것을 제외하고는, 시스템(90)은 시스템(80)(도 6a)의 방식과 유사한 방식으로 동작한다. 지연된 데이터 스트로브 신호는 비반전 형태로 제1 레지스터(92)에 송신되고, 반전된 형태로 제2 레지스터(94)에 송신된다. 데이터 스트로브 신호(98)는 데이터 신호(96)의 데이터 윈도우와 에지가 정렬되어 있으므로(예를 들어, 도 5b 참조), 데이터가 유효하게 샘플링될 수 있는 데이터 윈도우의 중앙에서 데이터 신호(96)의 샘플링이 실질적으로 발생하는 것을 보장하기 위해 상기 지연이 이용될 수도 있다. 하나의 예시적인 구현예에서는, 지연 모듈(99)이 데이터 스트로브 신호(98)의 90도 위상 시프트에 영향을 미쳐서 이를 달성할 수도 있다. 상기 지연은 데이터가 데이터 스트로브 신호(98)의 상승 에지와 정렬되어 유효하게 샘플링될 수 있는 데이터 윈도우의 중앙부를 가지는 메모리 데이터의 부분을 제1 레지스터(92)가 캡처하도록 한다. 메모리 데이터의 그 부분은 95에서 제공된다. 제2 레지스터(94)는 데이터가 데이터 스트로브 신호(98)의 하강 에지와 정렬되어 유효하게 샘플링될 수 있는 데이터 윈도우의 중앙부를 가지는 메모리 데이터의 부분을 캡처한다. 메모리 데이터의 그 부분은 97에서 제공된다.

일반적인 테스트 방법은 다수의 집적회로 장치를 포함하는 집적회로 모듈을 테스트하기 위해 존재한다. 본 발명자들은 이러한 공지된 테스트 방법을 구현하는 테스트 엔지니어가 상술한 것과 같이, 집적회로 모듈의 집적회로 장치가 집적회로 모듈 내에서 병합하여 동작하는 것을 가정한다는 것을 발견하였다. 따라서, 집적회로 모듈을 테스트할 때, 그 구성을 이루는 집적회로 장치의 특정한 동작 파라미터의 공통적인 부분을 부여하고, 그 공통적인 부분이 사양 요건을 충족하는지를 검증하는 것이 필수적인 것으로 생각될 수도 있다. 예를 들어, 일부의 공지된 테스트 방법의 응용은, 테스트 대상 집적회로 모듈의 집적회로 장치에 대해 부여된 개별적인 데이터 유효 윈도우로부터 공통적인 샘플링 윈도우가 부여되고, 공통적인 샘플링 윈도우의 속성은 사양 요건을 충족할 것을 요구한다. 이것은 테스트되는 집적회로 모듈의 집적회로 장치의 유형에 무관하게 행해질 수도 있다.

그러나, 본 발명자들은 집적회로 모듈의 집적회로 장치를 테스트하기 위한 이러한 공지된 테스트 방법의 사용은 모든 유형의 집적회로 장치에 대해서는 바람직하지는 않을 수도 있음을 인식하였다. 예를 들어, 동일한 집적회로 모듈의 다른 집적회로 장치와 병합하여 동작하도록 간주되지 않을 수도 있는 집적회로 장치를 포함하는 집적회로 모듈은, 특히, 다른 집적회로 장치와 무관하게 고려될 경우의 임의의 주어진 집적회로 장치에 대한 데이터 유효 윈도우가 사양 요건을 충족하는 것으로 결정되고, 그렇지 않을 경우에는, 집적회로 모듈 및 그 집적회로 장치가 테스터에 의해 수행될 수 있는 모든 다른 테스트를 통과할 경우, 집적회로 장치에 대해 부여된 데이터 유효 윈도우가 중첩하지 않는다는 하나의 이유 때문에 거부될 필 요가 없다.

또한, 집적회로 모듈이 다수의 집적회로 장치를 포함하고, 집적회로 장치의 각각은 데이터 신호의 소스-동기식 캡처를 용이하게 하는 클럭과 유사한 발진하는 신호를 (예를 들어, 집적회로 장치에서, 그리고 집적회로 장치로부터 수신된 데이터 신호의 수신처에서) 제공하면, 클로벌 클럭이 사용될 때와 달리, 데이터의 캡처와 관련하여, 하나의 집적회로 장치에서 수행되는 동작의 타이밍은 동일한 집적회로 모듈의 다른 집적회로 장치에서 수행되는 동작의 타이밍과 동기되어 있지 않다는 점에서, 집적회로 장치는 독립적으로 동작하는 것으로 간주될 수도 있음을 본 발명자들은 인식하였다.

적어도 하나의 실시예에 따르면, 복수의 집적회로 장치를 포함하는 집적회로 모듈을 테스트하는 방법이 제공되고, 상기 복수의 집적회로 장치의 각각은 데이터의 소스-동기식 캡처를 용이하게 하는 클럭과 유사한 신호를 제공 및/또는 수신한다. 예를 들어, 각각의 다수의 집적회로 장치는 DDR SDRAM, DDR2 SDRAM, 또는 DDR3 SDRAM과 같은 메모리 장치일 수도 있으며, 이에 한정되지 않는다. 데이터의 소스-동기식 캡처를 용이하게 하는 이러한 장치에 의해 제공되는 클럭과 유사한 발진하는 신호는 본 명세서의 발명의 상세한 설명 및 특허청구범위에서 전반적으로 데이터 스트로브 신호라고 부를 수도 있다. 동작시에, 개별적인 집적회로 장치에 의해 제공되는 데이터 스트로브 신호는 동반된 데이터 신호를 수신하는 장치(예를 들어, 집적회로 장치에 의해 송신되는 데이터 신호를 수신하는 칩셋의 구성요소와 같은 데이터 수신처)에 의해 이용되어, 장치에 의해 제공되는 동반된 데이터 신호가 유 효하게 판독될 수 있는 경우인지를 결정한다. 이와 유사하게, 개별적인 집적회로 장치에 의해 수신되는 데이터 스트로브 신호는 동반된 데이터 신호를 송신하는 장치(예를 들어, 집적회로 장치에 의해 수신되는 데이터 신호를 송신하는 칩셋의 구성요소와 같은 데이터 송신기)에 의해 제공되어, 집적회로 장치에 제공되는 동반된 데이터 신호가 유효하게 캡처되고 집적회로 장치에 기록될 수 있는 경우인지를 결정한다. 앞에서 설명한 것과 같이, 데이터 신호는 수행되는 동작(예를 들어, 개별적인 집적회로 장치로부터 판독하거나 개별적인 집적회로 장치에 기록하는 동작)에 따라, 이에 대응하는 데이터 스트로브 신호와 상이하게 정렬될 수도 있다.

복수의 집적회로 장치가 하나의 집적회로 모듈에 조립되고, 복수의 집적회로 장치의 각각은 데이터 스트로브 신호를 제공하도록 구성될 경우, 데이터 스트로브 신호의 일부의 타이밍은 서로 상이할 것이라는 점을 일반적으로 예상할 수도 있다. 집적회로 모듈의 각각의 집적회로 장치는 그 자신의 데이터 신호와 이에 대응하는 데이터 스트로브 신호를 제공하므로, 임의의 주어진 집적회로 장치에 의해 (예를 들어, 마더보드 상의 칩셋에 의해) 송신되는 데이터 신호의 캡처는 그 동일한 집적회로 장치에 의해 제공되는 데이터 스트로브 신호를 특히 참조하여 타이밍이 맞춰질 수도 있다. 예를 들어, 이것은 집적회로 모듈의 하나의 집적회로 장치의 데이터 신호의 캡처가 동일한 집적회로 모듈의 또 다른 집적회로 장치의 데이터 신호의 캡처와 무관하게 수행되도록 할 수도 있다는 점을 본 발명자들은 인식하였다. 집적회로 모듈의 다수의 집적회로 장치에 대한 데이터 신호의 캡처는 글로벌 클럭에 동기될 필요가 없으므로, 동작시에, 데이터 신호의 캡처는 다수의 모든 집적회로 장치 의 데이터 유효 윈도우가 중첩될 수도 있는 시간 기간 내에 수행될 필요가 없을 것이다.

또한, 집적회로 모듈의 집적회로 장치가 데이터 신호의 동기식 캡처만을 용이하게 하는 메커니즘이 아니라, 데이터 신호의 소스-동기식 캡처를 용이하게 하는 데이터 스트로브 신호를 제공 및/또는 수신하면, 집적회로 장치에 대해 부여된 데이터 유효 윈도우를 논리곱하는 것으로부터 공통적인 샘플링 윈도우를 정의하는 것이 필요하지 않을 것이라는 점을 본 발명자들은 인식하였다. 또한, 공지된 테스트 방법에서 요구될 수 있는 것과 같이, 공통적인 샘플링 윈도우가 사양 요건을 충족시키는 것을 보장하는 것도 필요하지 않을 것이다. 그 결과, 이러한 개별적인 유형의 집적회로 장치를 포함하는 집적회로 모듈은, 그 구성을 이루는 집적회로 장치에 대해 부여된 모든 데이터 유효 윈도우가 중첩하는 시간 기간이 없다는 이유로, 또는 모든 데이터 유효 윈도우가 중첩되는 시간 기간이 특정한 사양 요건을 충족하지 않는다는 이유만으로, 거부될 필요가 없다. 소스-동기식 데이터 신호 캡처를 용이하게 하는 집적회로 장치를 포함하는 집적회로 모듈의 테스트는, 공통적인 샘플링 윈도우를 부여하거나, 공통적인 샘플링 윈도우가 사양 요건을 충족하는지를 검증할 필요 없이, 집적회로 모듈의 각각의 집적회로 장치의 동작이 사양 요건을 충족한다는 것을 보여줄 수 있다. 이것은 "양호한" 집적회로 모듈의 수율이 증가하는 결과가 될 수 있다.

이하, 도 7을 참조하면, 예시적인 실시예에 따라 테스트되는 예시적인 집적회로 모듈의 각각의 집적회로 장치에 대해 부여된 데이터 유효 윈도우를 예시하는 개략적인 도면이 전반적으로 100으로 도시되어 있다.

다수의 집적회로 장치를 포함하는 집적회로 모듈을 테스트하는 방법의 하나의 실시예에서는, 테스터(예를 들어, 도 1의 테스터(10))로부터 다수의 집적회로 장치를 포함하는 테스트 대상 장치(예를 들어, 도 1의 DUT(20))에 테스트 신호가 송신된다. 집적회로 모듈의 각각의 집적회로 장치는, 통상적인 동작시에 데이터 신호의 소스-동기식 캡처를 용이하게 하는 테스터에 의해 제공되는 데이터 스트로브 신호를 수신한다. 테스트 대상 장치를 테스트하기 위해 이용되는 미리 결정된 테스트 벡터 패턴의 세트는 테스트하기 전에 초기에 결정된다. 테스트 벡터 패턴은 미리 결정된 테스트 벡터 패턴의 세트로부터 생성된다. 테스트 사이클의 소정의 반복 도중에, 데이터 신호 및 대응하는 데이터 스트로브 신호를 포함하는, 생성된 테스트 벡터 패턴에 대응하는 테스트 벡터 파형은 테스트 벡터 파형과 동기되어 테스터에 의해 생성되는 동반된 제1 클럭 신호와 함께 테스트 대상 장치에 송신된다. 제1 클럭 신호는 테스트 대상 장치의 사양에 따라 테스트 벡터 파형과 동기되므로, 테스트 대상 장치는 제1 클럭 신호를 이용하여 테스트 벡터 파형으로부터 적절하게 판독할 수 있다. 테스트 대상 장치는 데이터를 캡처하기 위한 데이터 스트로브 신호를 이용할 수도 있다. 예를 들어, 테스트 대상 장치가 다수의 메모리 장치를 포함하는 메모리 모듈이면, 테스터로부터 "기록" 명령을 수신하는 각각의 메모리 장치는 "기록" 명령이 수신된 후, 제1 클럭 신호의 특정한 수의 사이클 내의 테스트 벡터 파형에서 메모리에 기록될 데이터가 뒤따를 것이라고 예상할 것이다. 그 다음으로, 각각의 메모리 장치에 데이터가 기록된 후, 데이터는 각각의 메모리 장치로 부터 판독될 수도 있다. 각각의 메모리 장치로부터 판독된 데이터는 테스터에 의해 수신되고, 그 데이터가 일단 전기 신호로부터 디지털 형태로 변환되면, 그 데이터는 이전에 기억된 기준(예를 들어, 예상된) 비트 패턴과 비교될 수 있다.

이 실시예에서, 이전에 송신된 테스트 벡터 패턴에 응답하여 집적회로 모듈의 집적회로 장치(예를 들어, 메모리 모듈의 메모리 장치)로부터 수신된 데이터는 전기 신호를 디지털 형태로 변환하기 위하여, 제2 클럭 신호를 "샘플링 클럭 신호"로서 이용하여 테스터에서 샘플링되는 전기 신호의 형태에 있다. 제2 클럭 신호는 송신된 테스트 벡터 파형이 동기화되는 제1 클럭 신호와 동일한 주파수를 가질 수도 있다. 그러나, 개별적인 테스트 사이클에 대해 일반적으로 그 위상이 고정될 제1 클럭 신호와 달리, 제2 클럭 신호는 동일한 테스트 사이클에 대해 조정가능한 위상을 일반적으로 가질 것이다. 소정의 테스트 사이클에서, 제2 클럭 신호의 위상은 다수의 위상 스텝(예를 들어, 제2 클럭 신호의 기간이 2 ns이면, 각각의 위상 스텝은 10 ps 일 수도 있다)만큼 조정될(예를 들어, 증가하는 방식으로) 수도 있다.

테스트 대상 집적회로 장치에 대한 일련의 데이터 유효 윈도우는 테스트 사이클의 반복에 관하여 위에서 설명한 테스트 절차를 반복함으로써 부여될 수도 있다. 테스트 벡터 패턴 신호 및 이에 대응하는 제1 클럭 신호는 집적회로 모듈의 집적회로 장치에 재송신되는 반면, 제2 샘플링 클럭의 위상은 위상 스텝에 의해 (예를 들어, 증가하는 방식으로) 조정된다. 테스트 벡터 패턴 신호에 응답하여 집적회로 장치로부터 수신되는 데이터 신호의 샘플링이 이를 뒤따른다. 개별적인 위상 스텝에 대해 취득된 데이터 신호의 샘플은 기억될 수도 있고 예상된 비트 패턴과 비 교될 수 있다. 도 7의 화살표(110)에 의해 예시된 것과 같이, 테스트 벡터 패턴 신호를 집적회로 장치에 재송신하는 것, 제2 샘플링 클럭의 위상을 변경하는 것, 집적회로 장치로부터 수신된 데이터 신호를 샘플링하는 것, 및 취득된 데이터 신호의 샘플을 기억 및 비교하는 것은 테스트 사이클을 포함하는 미리 정의된 수의 위상 스텝의 각 위상 스텝에 대해 반복될 수도 있다. 제2 샘플링 클럭은 위상이 변경되므로, 개별적인 데이터 신호로부터 취득된 샘플은 특정한 위상 스텝에서 유효한(즉, 데이터 신호로부터 안정된 값이 얻어지고, 이 값은 예상된 값과 일치한다) 반면, 다른 위상 스텝에서 데이터 신호로부터 취득된 샘플은 유효하지 않을 것(즉, 소정의 위상 스텝에서 취득된 신호 값은 예상된 값과 항상 일치하는 것은 아니다)이라는 점을 이해할 것이다. 테스트되는 집적회로 장치가 "양호"할 경우, 대응하는 집적회로 장치로부터 수신된 개별적인 데이터 신호의 유효한 샘플은 제2 샘플링 클럭의 한정된 수의 연속적인 위상 스텝 상에서 추출될 수도 있다고 예상될 것이다. 이 정보를 이용하면, 예를 들어, 테스트 엔지니어 또는 테스트 프로그램은 유효한 샘플이 집적회로 장치로부터 나오는 개별적인 데이터 신호로부터 추출될 것으로 예상될 수 있는 대응하는 시간 길이를 부여할 수 있을 것이다. 상술한 것과 같이, 이 시간 길이는 "데이터 유효 윈도우"로서 개념적으로 정의될 수도 있다.

도 7의 예에서, 데이터 유효 윈도우(112, 114, 116 및 118)는 테스트되는 집적회로 모듈의 하나의 예의 4개의 집적회로 장치의 각각에 대해 부여될 수도 있다. 각각의 집적회로 장치에 대한 각각의 데이터 유효 윈도우는 테스트 절차를 통과하기 위하여 그 유형의 집적회로 장치에 대한 사양 요건을 충족할 것으로 예상될 수 도 있다. 개별적인 집적회로 장치로부터 나오는 임의의 하나의 개별적인 데이터 신호에 관하여, 여기서 설명한 테스트 방법의 실시예에서 다수의 동작을 실행한 후에 부여되는 관련된 데이터 유효 윈도우(예를 들어, 112, 114, 116, 118 중의 하나)는 사양 요건을 충족하는 것으로(예를 들어, 데이터 유효 윈도우가 충분히 넓다) 결정될 수도 있다는 점을 발견할 수도 있다. 테스트 방법을 수행할 때, 데이터 유효 윈도우는 집적회로 모듈의 다양한 집적회로 장치로부터 송신되는 데이터 스트로브 신호에 기초하여 부여되는 것이 아니라, 상술한 것과 같이, 제2 클럭 신호의 상이한 위상 스텝의 각각에서 다양한 집적회로 장치로부터 송신되는 데이터 신호로부터 유효한 샘플이 취득될 수 있는지를 결정하는 것으로부터 데이터 유효 윈도우가 부여된다.

적어도 하나의 실시예에서, 정의될 위상 스텝의 수는 제2 클럭 신호(즉, 테스터에 의해 이용되는 "샘플링 클럭")의 하나의 기간과 동일할 것이다. 그러나, 다양한 실시예에서는, 위상 스텝이 제2 클럭 신호의 하나의 기간을 초과하는 시간 기간을 포함하도록 위상 스텝의 수가 정의될 수도 있다. 이것은 그렇지 않을 경우에 제2 클럭 신호의 소정의 기간 중의 시작부 및 종료부에서 잘려질 수도 있는 전체적인 데이터 유효 윈도우가 부여되는 것을 보장하기 위해 행해질 수도 있다. 예를 들어, 제2 클럭 신호의 기간의 적어도 2배인 시간 기간을 위상 스텝이 포함하도록 위상 스텝의 수가 정의될 수도 있다.

테스트 대상 집적회로 모듈의 집적회로 장치의 각각에 의해 생성되는 데이터 스트로브 신호가 실제로 테스터에 의해 이용되어 각각의 집적회로 장치로부터 수신 된 데이터 신호를 샘플링하지만, 집적회로 장치의 유형에 따라, 각각의 집적회로 장치에 대해 부여될 수도 있는 칩셋에 의한 데이터의 캡처(도 6b에 도시된 것과 같이, 적절한 지연이 적용된 후에 가능) 도중에, 데이터 스트로브 신호(DQS)의 에지(예를 들어, 상승 에지)가 대응하는 데이터 유효 윈도우의 중앙과 실질적으로 정렬될 것이라는 것을 기대할 수도 있다. 예를 들어, 특정 메모리 장치는 데이터 스트로브 신호에 출력되는 데이터 신호를 제공하도록 설계되고, 동작시에, 적절한 지연을 적용한 후, 데이터 스트로브 신호의 에지는 데이터 신호의 윈도우의 중앙과 정렬되어 데이터 수신처에 의해 수신된다. 따라서, 도 7의 120에서 도시된 것과 같이, 집적회로 장치에 의해 제공되는 데이터 스트로브 신호의 에지는 그 집적회로 장치에 대한 테스터에 의해 부여된 대응하는 데이터 유효 윈도우와 실질적으로 일치할 것으로 예상될 수 있다. 다양한 실시예에서, 테스터는 수신된 데이터 스트로브 신호(DQS)를 사용하는 추가적인 테스트를 수행하도록 구성될 수도 있다. 예를 들어, 테스터는 제1 클럭 신호에 대한 데이터 스트로브 신호의 정렬이 특정한 미리 정의된 사양 요건을 충족하는지를 검사하도록 구성될 수도 있다.

도 7의 예에서, 테스트 대상 집적회로 모듈의 각각의 집적회로 장치와 연관된 데이터 유효 윈도우(112, 114, 116 및 118)가 중첩되지 않는다는 것을 관찰할 수도 있다. 공통적인 샘플링 윈도우(예를 들어, 도 3의 40)가 이 예에서 정의될 수 없으므로, 공지된 테스터는 테스트 대상인 이러한 집적회로 모듈을 거부할 수도 있다. 그러나, 개별적인 데이터 유효 윈도우가 사양 요건을 충족하고, 집적회로 모듈의 집적회로 장치가 테스터에 의해 사용된 다른 테스트를 모두 통과할 경우도 있을 수 있다. 본 발명자들은 다수의 집적회로 장치를 포함하는 집적회로 모듈에 관하여, 집적회로 장치의 각각이 데이터 신호의 소스-동기식 캡처를 용이하게 하는 데이터 스트로브 신호를 제공 및/또는 수신하도록 설계된 경우, 집적회로 모듈의 개별적인 집적회로 장치는 서로에 무관하게 동작하도록 간주될 수도 있음을 인식하였다. 공통적인 샘플링 윈도우를 부여하거나, 이러한 샘플링 윈도우가 사양 요건을 충족하는지를 검증하는 것이 필요한 것은 아니다. 사양 요건을 충족하는 공통적인 샘플링 윈도우가 부여될 수 없다는 것에만 기초하여, 이러한 특정 유형의 집적회로 모듈을 거부하는 것은 제거될 수도 있다.

하나의 실시예에서, 데이터 신호 및 대응하는 데이터 스트로브 신호를 포함하는, 생성된 테스트 벡터 패턴에 대응하는 테스트 벡터 파형은 집적회로 모듈의 모든 집적회로 장치에 병렬로 송신된다. 따라서, 집적회로 장치로부터의 응답 신호는 실질적으로 병렬로 수신될 것이다. 이와 같은 방식으로 다수의 집적회로 장치를 병렬로 테스트하는 것은 집적회로 모듈의 집적회로 장치와 관련된 다양한 데이터 유효 윈도우가 더욱 효율적으로 부여될 수 있도록 할 수도 있다. 그러나, 집적회로 모듈의 각각의 집적회로 장치는 다양한 실시예에서 순차적으로 테스트되거나, 또는 일부의 다른 조합으로(예를 들어, 집적회로 장치의 세트는 순차적으로 테스트되지만, 동일한 세트의 집적회로 장치는 병렬로 테스트됨) 테스트될 수도 있다.

이하, 적어도 하나의 실시예에 따른 복수의 집적회로 장치를 포함하는 집적회로 모듈을 테스트하는 방법이 예시하는 순서도가 전반적으로 200으로 도시되어 있는 도 8을 참조한다. 본 명세서에서 설명된 실시예의 특징의 일부는 현재의 설명 부분(예를 들어, 도 7을 참조)에서 이미 설명되었을 수도 있다.

데이터 신호에 추가하여, 복수의 집적회로 장치의 각각은 데이터의 소스-동기식 캡처를 용이하게 하는 대응하는 신호를 사용한다. 상기 대응하는 신호는 본 명세서에서 데이터 스트로브 신호라고 불린다. 적어도 하나의 실시예에 따르면, 집적회로 모듈은 데이터 스트로브 신호를 사용하는 복수의 메모리 장치(예를 들어, DDR SDRAM, DDR2 SDRAM, DDR3 SDRAM 또는 그 일부의 조합)를 포함하는 메모리 모듈이다. 다양한 실시예에서, 집적회로 모듈은 데이터 스트로브 신호를 사용하는 복수의 ASIC을 포함한다.

본 명세서에서 설명한 예시적인 실시예에서, 방법(200)의 동작은 테스터 모듈에 의해 수행된다. 그러나, 다양한 실시예에서, 이러한 동작의 일부는 테스터 모듈에 연결된 상이한 모듈에 위임될 수도 있다.

202에서, 집적회로 모듈의 집적회로 장치를 테스트하기 위한 테스트 벡터 패턴의 한정된 세트가 정의된다.

하나의 실시예에서, 집적회로 모듈 및 테스터 사이의 통신 채널(예를 들어, 도 1의 통신 채널(6))이 그와 관련된 제한된 통과대역을 가질 경우, 테스트 벡터 패턴은 통과대역 제약을 설명하도록 정의될 수도 있다. 예를 들어, 계속중인 미국특허출원 제1 1/779,629호에 설명된 것과 같이, 테스트 벡터 패턴을 생성하는 방법에 따라 테스트 벡터 패턴이 정의 및 생성될 수도 있다. 미국특허출원 제1 1/779,629호의 내용은 참조를 위해 본 명세서에 포함된다.

204에서, 테스트 벡터 패턴은 202에서 정의된 테스트 벡터 패턴의 세트로부 터 생성된다. 적어도 하나의 실시예에서, 테스트 벡터 패턴은 테스터 모듈(예를 들어, 도 1의 테스터(10))에 의해 생성된다. 예를 들어, 본 설명부분에서 앞서 설명한 것과 같이, 테스트 벡터 패턴이 도 1의 테스터(10)에 의해 생성될 경우, 마이크로프로세서(16)에 의해 프로그램 메모리(12)로부터 명령을 불러온다. 그 명령에 응답하여, 마이크로프로세서(16)는 TVPG(18)가 테스트 벡터 패턴의 디지털 표현을 생성하도록 지시하고, TVPG(18)는 이를 제어기(14)에 송신한다. 제어기(14)는 DUT(20), 즉, 테스트되는 집적회로 모듈로의 송신을 위해 테스트 벡터 패턴을 전기 신호("테스트 벡터 파형")로 변환한다.

206에서는, 204에서 생성된 테스트 벡터 패턴에 대응하는 테스트 벡터 파형을 포함하는 데이터 신호가 통신 채널을 통해 (예를 들어, 테스터(10)에 의해) 집적회로 모듈에 송신된다. 제1 주파수 및 제1 위상을 갖는 제1 클럭 신호도 206에서 테스트 벡터 파형과 함께 집적회로 모듈에 송신된다. 테스트 벡터 파형도 대응하는 데이터 스트로브 신호를 갖는 적절한 데이터 신호를 포함한다. 테스트 벡터 파형을 수신하는 집적회로 장치가 제1 클럭 신호를 이용하여 테스트 벡터 파형이 샘플링되어야 할 때의 타이밍을 맞추도록, 제1 클럭 신호는 테스트 벡터 파형과 정렬된다. 바꾸어 말하면, 테스트 대상 집적회로 모듈의 임의의 소정의 집적회로 장치에 의해 수신되는 테스트 벡터 파형에서 구체화되는 데이터의 캡처는 동반된 제1 클럭 신호와 동기되며, 여기서, 데이터의 캡처는 동반된 데이터 스트로브 신호의 도움에 의해 수행될 수도 있다. 제1 클럭 신호의 제1 위상 및 제1 주파수는 마이크로프로세서(예를 들어, 도 1의 마이크로프로세서(16))에 의해 설정될 수도 있다. 제1 클럭 신호는 테스트 벡터 패턴 생성기(예를 들어, 도 1의 TVPG(18))에 의해 생성될 수도 있고, 테스터의 제어기(예를 들어, 도 1의 제어기(14))에 의해 집적회로 모듈에 출력될 수도 있다.

동작시에, 집적회로 모듈에 송신되는 테스트 벡터 패턴은 집적회로 모듈의 적어도 하나의 집적회로 장치를 테스트하기 위해 이용된다. 예를 들어, 집적회로 모듈이 메모리 장치를 포함할 경우, 테스트 벡터 패턴은 (메모리 장치에서 다시 디지털 형태로 변환된 후) 메모리 장치에 기록될 수 있다. 다음으로, 테스터의 제어기(예를 들어, 도 1의 제어기(14))는 "판독(read)" 동작에 의해 기억된 디지털 데이터를 통신 채널을 통해 검색할 것이다. 예상된 비트 패턴과의 비교(예를 들어, 도 1의 비교기(19) 또는 비교기(21)와 같이, 그 메모리 장치와 관련된 비교기에 의해)를 행한 후, 마이크로프로세서(예를 들어, 도 1의 마이크로프로세서(16))는 테스트되는 메모리 장치가 그 테스트 벡터 패턴에 관한 사양을 맞게 올바르게 수행하고 있는지를 디지털 방식으로 결정할 수 있다. 집적회로 모듈의 모든 집적회로 장치에 (예를 들어, 병렬로) 동일한 테스트 벡터 패턴이 송신되거나, 집적회로 모듈의 상이한 집적회로 장치에 상이한 테스트 벡터 패턴이 송신될 수도 있음을 이해할 것이다. 집적회로 모듈도 상이한 유형의 집적회로 장치를 포함할 수도 있다.

208에서, 테스트 대상 집적회로 모듈에 의해 송신되는 비트 패턴 파형을 포함하는 응답 데이터 신호는 통신 채널을 통해 (예를 들어, "판독" 동작에 응답하여) 수신된다. 비트 패턴 파형은 테스터에서 전기 신호로서 수신되고, 206에서 송신된 테스트 벡터 패턴에 응답하여, 테스트 대상 집적회로 모듈의 각각의 집적회로 장치에 의해 생성된 디지털 신호에 대응한다.

본 명세서에서 설명된 실시예에 따르면, 테스터는 샘플링 클럭 신호로서 사용하기 위한 제2 주파수를 갖는 그 자신의 제2 클럭 신호를 생성하도록 구성된다. 적어도 하나의 실시예에서, 제2 클럭 신호는 송신된 테스트 벡터 파형이 동기되는 제1 클럭 신호의 제1 주파수와 동일한 제2 주파수를 가질 것이다.

제2 클럭 신호는 테스터에 의해 이용되어 208에서 테스터에 의해 수신된 데이터 신호를 샘플링한다. 소정의 테스트 사이클에서, 204 내지 216까지 모두에서 설명된 동작(일부 동작은 나중에 설명됨)을 포함하는 반복이 다수의 횟수 반복될 것이다. 각각의 반복시에, 제2 클럭 신호의 위상은 다수의 미리 정의된 위상 스텝 중의 하나에 의해 조정될(예를 들어, 증가 또는 감소하는 방식으로) 것이다. 예를 들어, 제2 클럭 신호의 기간이 2 ns이면, 각각의 위상 스텝은 10 ps일 수도 있다. 하나의 실시예에서, 테스트 사이클의 제1 반복에 대하여, 제2 클럭 신호의 초기 위상은, 제2 클럭 신호가 동일한 주파수를 갖는 제1 클럭 신호와 초기에 에지에서 정렬되도록 정의될 수도 있다. 다양한 실시예에서, 제2 클럭 신호의 초기 위상은, 제2 클럭 신호가 제1 클럭 신호와 초기에 에지에서 정렬되지 않도록(예를 들어, 제2 클럭 신호의 에지가 제1 클럭 신호의 제1 윈도우의 중앙과, 즉, 90도 역위상으로 초기에 정렬될 수도 있다) 정의될 수도 있다.

따라서, 적어도 하나의 실시예에서, 개별적인 테스트 사이클에 대해 위상이 일반적으로 고정될 제1 클럭 신호와 달리, 제2 클럭 신호는 방법(200)에서 동일한 테스트 사이클 상에서 조정가능한 위상을 일반적으로 가질 것이다.

210에서는, 208에서 수신된 응답 데이터 신호가 테스터에 의해 캡처되고, 응답 신호는 복수의 미리 정의된 위상 스텝 중의 하나를 갖는 제2 클럭 신호를 이용하여 디지털 형태로 변환된다. 상술한 것과 같이, 제2 클럭 신호는 테스터에 의해 이용되어, 테스트 대상 집적회로 모듈의 집적회로 장치로부터 수신된 응답 데이터 신호의 샘플링의 타이밍을 맞춘다.

212에서는, 210에서의 응답 데이터 신호의 샘플링으로부터 발생하는 샘플링된 비트 패턴이 기준 (즉, 예상된) 비트 패턴과 비교된다. 예를 들어, 테스트되는 집적회로 모듈이 메모리 모듈이면, 기준 비트 패턴은 204에서 생성된 테스트 벡터 패턴 파형의 비트 패턴에 대한 디지털 표현일 수도 있다. 하나의 예시적인 실시예에서, 테스터 모듈의 제어기(예를 들어, 도 1의 14)는 샘플링된 입력 파형을 비트 패턴으로서 복수의 비교기(예를 들어, 도 1의 19, 21)에 송신하고, 이 비교기는 입력 비트 패턴을, 기준 메모리 모듈(예를 들어, 도 1의 15)에 의해 송신된 이전에 기억된 기준 비트 패턴과 비교한다.

적어도 하나의 실시예에서는, 테스트 대상 집적회로 모듈의 각각의 집적회로 장치에 대한 별도의 세트의 비교동작이 수행된다. 예를 들어, 개별적인 집적회로 장치로부터 나오는 응답 데이터 신호는 다수의 데이터 비트를 포함할 수도 있지만, 모든 데이터 비트가 대응하는 기준 비트와 일치하는지에 대한 결정은 집적회로 장치에 대해 행해질 것이다. 이러한 실시예에서, 개별적인 집적회로 장치에 대하여, 그 집적회로 장치로부터 나오는 응답 데이터 신호의 데이터 비트 중의 적어도 하나가 예상된 비트 값과 일치하지 않으면, 디지털 불일치가 발생될 것이다.

따라서, 테스트 대상 집적회로 모듈의 각각의 집적회로 장치에 대하여, 도 8에 도시된 것과 같은 가능한 출력(215 및 216)을 갖는 판정(214)이 행해진다. 각각의 집적회로 장치에 대하여, 212에서 그 집적회로 장치에 대해 수행되는 비교동작의 적어도 하나가 디지털 불일치를 발생한다면, 판정(214)은 215에서 도시된 것과 같이, 집적회로 장치로부터 수신된 응답 데이터 신호의 샘플이 유효하지 않다는 결정으로 된다. 적어도 하나의 실시예에서, 그 개별적인 테스트 벡터 패턴에 대해 모든 위상 조정이 수행될 때까지, 이 정보(제2 클럭 신호의 개별적인 위상 스텝에서 개별적인 집적회로 장치에 대해 샘플이 유효하지 않은 것으로 결정되었다는 것)는 테스터에 의해 나중에 사용하기 위해 (예를 들어, 도 1의 마이크로프로세서(16)에 의해 메모리 기억공간에) 기억된다. 한편, 212에서 그 집적회로 장치에 대해 수행된 비교동작이 디지털 불일치를 발생하지 않으면, 판정(214)은 216에서 도시된 것과 같이, 그 집적회로 장치로부터 수신된 응답 데이터 신호의 샘플이 유효한 것이라는 결정으로 된다. 적어도 하나의 실시예에서, 이 정보(제2 클럭 신호의 개별적인 위상 스텝에서 개별적인 집적회로 장치에 대해 샘플이 유효한 것으로 결정되었다는 것)는 상술한 것과 같이 나중에 사용하기 위해 테스터에 의해 기억된다. 구체적으로, 이 정보는 아래에서 설명하는 것과 같이, 224에서 개별적인 집적회로 장치에 대한 데이터 유효 윈도우를 부여하기 위해 이용될 수도 있다.

218에서는, 테스트 사이클의 또 다른 반복시에 제2 클럭 신호가 조정되는 현재의 테스트 사이클 내에 임의의 잔여 위상 스텝이 존재하는지에 대해 결정된다. 더 많은 위상 스텝이 존재하면, 220에서, 위상 스텝에 의해 제2 클럭 신호의 위상 이 조정(예를 들어, 증가 또는 감소)되고, 방법(200)의 흐름은 206으로 복귀하여, 204에서 이전에 생성된 테스트 벡터 패턴이 집적회로 모듈에 재송신된다. 그렇지 않으면, 방법(200)의 흐름은 222로 진행한다. 소정의 테스트 사이클에 대해 테스트가 수행되는 "일련의"의 위상 스텝에 대해 여기서 참조하지만, 위상 스텝이 예시적인 실시예에서 순서가 정해져 있더라도, "일련의"라는 용어는 위상 스텝이 순서가 정해져 있음을 의미하는 것은 아니라는 것을 이해할 것이다.

222에서는, 테스트 대상 집적회로 모듈의 집적회로 장치를 테스트하기 위해 송신되어야 할 더 많은 테스트 벡터 패턴이 존재하는지 결정된다. 존재한다면, 202에서 정의된 테스트 벡터 패턴의 세트로부터 또 다른 테스트 벡터 패턴을 생성하기 위하여, 204에서 시작하는 방법(200)의 동작을 반복하기 위해 방법(200)의 흐름이 복귀하는 판정(222)이 될 수도 있다. 제2 클럭 신호는 이 동작을 반복하기 전에 초기 위상으로 리셋(reset)될 수도 있다. 테스트 대상 집적회로 모듈에 송신되어야 할 더 많은 테스트 벡터 패턴이 존재하지 않는다면, 방법(200)의 흐름은 224로 계속된다.

224에서는, 테스트 대상 집적회로 모듈의 각각의 집적회로 장치에 대해 데이터 유효 윈도우가 부여된다. 제2 샘플링 클럭의 위상이 (220에서) 변경되므로, (210에서) 개별적인 데이터 신호로부터 그 다음에 취득된 샘플은 특정한 위상 스텝에서 유효한(즉, 데이터 신호로부터 안정된 값이 얻어지고, 이것은 예상된 값과 일치함) 반면, 다른 위상 스텝에서 데이터 신호로부터 취득된 샘플은 유효하지 않을 것(즉, 소정의 위상 스텝에서 취득된 신호 값은 예상된 값과 항상 일치하지는 않 음)이라고 예상될 것이다. (214에서) 추출된 개별적인 샘플이 유효한 것으로 결정되면, 이 정보는 (216에서) 테스터에 의해 기록될 수도 있다. 테스트되는 집적회로 장치가 "양호"하면, 그 집적회로 장치에 송신된 개별적인 테스트 벡터 패턴의 송신에 응답하여 대응하는 집적회로 장치로부터 수신된 개별적인 데이터 신호의 유효한 샘플은 제2 샘플링 클럭의 한정된 수의 연속적인 위상 스텝 상에서 추출될 수도 있고, 이 경우, 위상 스텝은 충분히 작다(예를 들어, 각각의 위상 스텝은 클럭 기간의 일부이다). (예를 들어, 215 및/또는 216에서) 테스터에 의해 기록된 정보를 이용하면, 예를 들어, 테스트 엔지니어 또는 테스트 프로그램은 그 개별적인 집적회로 장치에 대해 데이터 유효 윈도우로서 여기서 정의한 시간 길이, 즉, 집적회로 장치로부터 나오는 개별적인 데이터 신호로부터 유효한 샘플이 추출될 것으로 예상될 수 있는 대응하는 시간 길이를 부여할 수 있을 것이다. 다양한 위상 스텝에서 추출된 샘플은 데이터 유효 윈도우를 계산할 때에 소정의 집적회로 장치에 송신되는 정의된 세트의 패턴의 다른 테스트 벡터 패턴의 전부에 응답하여 수신되는 신호에 대해서도 유효한 것으로 예상된다. 하나의 예에서, 4개의 집적회로 장치를 포함하는 집적회로 모듈에 대해 부여된 데이터 유효 윈도우가 전술한 것과 같이 도 7에 도시되어 있다.

226에서는, 테스트 대상 집적회로 모듈의 각각의 집적회로 장치에 대해, 224에서 부여된 대응하는 데이터 유효 윈도우가 집적회로 모듈의 일부인 집적회로 장치의 사양 요건을 충족하는지에 대한 결정이 행해진다.

228에서는, 테스트 출력이 결정된다. 테스트 출력은 예를 들어 230에서 테스 터에 의해 기록되거나 출력되거나, 또는 두 동작이 모두 행해질 수도 있다. 228에서 결정된 테스트 출력은 224에서 부여된 하나 이상의 데이터 유효 윈도우가 226에서 결정된 것과 같이 사양 요건의 충족에 실패한 것인지 아닌지를 나타낼 수 있다. 적어도 하나의 실시예에서, 적어도 하나의 데이터 유효 윈도우는 사양 요건의 충족에 실패한 것으로 결정될 경우, 집적회로 모듈은 전체적으로 오류인 것으로 간주될 수 있으며, 이에 따라, 테스트 출력은 이 오류 상태를 반영할 수도 있다. 228에서 결정된 테스트 출력은 테스트 사이클에서 수행될 수 있는 다른 테스트에 관한 정보를 제공할 수도 있음을 당업자는 이해할 것이다. 수행될 수 있는 다른 테스트의 상세한 내용은 설명의 용이함을 위하여 여기서 명시적으로 설명되지 않는다.

테스트 대상 집적회로 모듈이 다수의 집적회로 장치를 포함하고 있고, 각각의 집적회로 장치는 통상적인 동작시에 데이터의 소스-동기식 캡처를 용이하게 하는 데이터 스트로브 신호를 제공 및/또는 수신하도록 구성되어 있으므로, 집적회로 모듈의 집적회로 장치는 서로 무관하게 동작하도록 간주될 수도 있다. 공통적인 샘플링 윈도우를 부여하거나, 그 공통적인 샘플링 윈도우가 사양 요건을 충족하는지를 검증할 필요가 없다. 따라서, 228에서의 테스트 출력의 결정은, 부여된 데이터 유효 윈도우의 논리곱에 의해 정의되는 공통적인 샘플링 윈도우를 부여하지 않고, 또한, 이러한 공통적인 샘플링 윈도우가 사양 요건을 충족하는지를 검증하지 않고, 데이터 유효 윈도우가 224에서 부여된 후에 수행된다.

이에 반해, 일반적인 테스트 방법은 공통적인 샘플링 윈도우가 부여되는지와, 그 공통적인 샘플링 윈도우가 사양 요건을 충족하는 것으로 검증되는지를 요구 할 수도 있다. 본 발명자들은, 실제적인 테스트 절차의 도중에 여기서 설명된 실시예에서 테스터에 의해 데이터 스트로브 신호가 사용되지 않더라도, 특정한 집적회로 장치에 의해 데이터 스트로브 신호의 제공 및/또는 이용은 일반적인 테스트 방법에 의해 부과된 특정한 요건의 완화를 허용할 수도 있다는 점을 인식하였다. 예를 들어, 본 발명자들은, 공통적인 샘플링 윈도우 자체는 사양 요건을 충족하지 않으므로, 데이터 스트로브 신호를 제공 및/또는 수신하는 집적회로 장치를 포함하는 집적회로 모듈을 테스트하기 위한 이러한 일반적인 테스트 방법의 이용은 단순히 거부된 집적회로 모듈의 수를 불필요하게 증가시키는 결과가 될 수도 있음을 인식하였다. 본 명세서에서 설명한 실시예의 적어도 일부는 이러한 일반적인 테스트 방법을 사용하는 공지된 테스터의 단점의 일부를 해결한다.

다양한 실시예에서, 방법(200)의 동작의 적어도 일부는 더욱 광범위한 테스트를 제공하기 위해 추가적인 테스트 사이클에서 반복될 수도 있다는 것을 당업자가 이해할 것이다.

예를 들어, 204 내지 222에서 설명한 동작은 제2 클럭 신호의 위상 스텝의 수, 또는 제2 클럭 신호의 위상 스텝의 크기, 또는 이 둘을 모두 조정한 후에 반복될 수도 있다. 이것은 집적회로 모듈이 동일한 클럭 주파수에 대한 위상 스텝의 다양한 상이한 세트 하에서 테스트되도록 한다. 데이터 유효 윈도우는 상이한 클럭 주파수에서 테스트가 완료된 후에 224에서 부여되거나, 또는, 별도의 데이터 유효 윈도가 각각의 클럭 주파수에 대해 부여될 수도 있다.

또 다른 예로서, 상기한 변형의 특징은 조합에 의해 구현될 수도 있으며, 이 경우, 집적회로 모듈은 다수의 클럭 주파수에 따라 위상 스텝의 다양한 상이한 세트 하에서 테스트된다.

또 다른 예로서, 204 내지 222에서 설명된 동작은 그 다음의 테스트 사이클에서, 제1 클럭 신호의 제1 주파수를 상이한 주파수로 조정하거나, 제1 클럭 신호의 제1 위상을 상이한 위상으로 조정하거나, 제1 클럭 신호의 제1 주파수 및 제1 위상을 상이한 주파수 및 위상으로 각각 조정한 후에 반복될 수도 있다. 또한, 제1 클럭 신호의 주파수 조정, 위상 조정, 또는 이 둘의 조정에 관한 이러한 변형 중의 임의의 것의 특징은 제2 클럭 신호의 주파수 조정, 위상 조정, 또는 이 둘의 조정에 관한 상술한 변형의 하나 이상의 특징과 조합하여 구현될 수도 있다.

일반적으로, 204 내지 222에서 설명된 다른 동작이 반복되어야 하더라도, 202에서의 테스트 벡터의 초기 설정은 오직 한번 정의된다. 그러나, 다양한 실시예에서는, 테스트 벡터의 설정이 202에서 설명된 동작을 반복함으로써 다시 정의될 수도 있다.

다양한 실시예에서는, 테스트 벡터 패턴이 모두 아직 송신되지 않았더라도, 및/또는 제2 클럭이 제2 클럭 신호의 모든 스텝 하에서 집적회로 모듈의 집적회로 장치를 테스트하도록 아직 조정되지 않았더라도(예를 들어, 테스트를 종료하라는 수동 명령이 테스터에 수신되거나, 집적회로 모듈이 결함이 있는 것으로 이미 결정되었으면), 테스트가 조기에 종료될 수도 있다.

본 명세서에서 설명된 실시예는 다수의 집적회로 장치를 포함하는 하나의 집적회로 모듈의 테스트할 경우의 동작을 예시한 것이지만, 다양한 실시예에서, 이러 한 동작은 다수의 집적회로 모듈을 병렬로 테스트하도록 수행될 수도 있으며, 각각의 집적회로 모듈은 다수의 집적회로 장치를 포함한다.

여기서 사용된 것과 같이, 문구 "및/또는"은 포괄적인 "또는"을 표현하기 위한 것이다. 즉, "X 및/또는 Y"는 X, 또는 Y 또는 2개 모두를 의미하기 위한 것이다. 또한, "X, Y, 및/또는 Z"은 X, 또는 Y, 또는 Z, 또는 그 임의의 조합을 의미하기 위한 것이다.

본 명세서에서 설명된 실시예는 다수의 예에 의해 도시 및 설명되었다. 설명된 실시예에 대한 변경 및 변형은 첨부한 특허청구범위에서 정의되는 바와 같이, 설명된 실시예의 요지 및 범위를 벗어나지 않고도 행해질 수도 있다는 것은 당업자에게 자명할 것이다.

도 1은 적어도 하나의 실시예에 따른 테스트 대상 집적회로 모듈 및 테스터 모듈을 포함하는 테스트 시스템의 블록도이다.

도 2는 하나의 클럭 신호를 이용하여 다수의 데이터 신호를 샘플링하기 위한 기술을 예시하는 타이밍도의 예이다.

도 3은 다수의 집적회로 장치를 포함하는 집적회로 모듈의 각각의 집적회로 장치에 대해 부여된 데이터 유효 윈도우에 기초하여 공통 샘플링 윈도우가 어떻게 정의될 수 있는지를 예시하는 개략도이다.

도 4a는 다수의 데이터 신호를 동기식으로 캡처하기 위한 예시 시스템의 다수의 구성요소를 개략적으로 예시한 것이다.

도 4b는 다수의 데이터 신호를 소스-동기식으로 캡처하기 위한 예시 시스템의 다수의 구성요소를 개략적으로 예시한 것이다.

도 5a 및 도 5b는 데이터 스트로브 신호 및 데이터 신호가 각각 메모리 장치에 송신되고 메모리 장치로부터 송신될 경우에 데이터 스트로브 신호가 데이터 신호와 어떻게 정렬될 수 있는지를 예시하는 타이밍도의 예이다.

도 6a 및 도 6b는 데이터 신호의 소스-동기식 캡처링이 채용되어 있는 메모리 장치에 데이터 신호를 송신하고 그 메모리 장치로부터 데이터 신호를 캡처하기 위한 또 다른 예시 시스템의 다수의 구성요소를 개략적으로 예시한 것이다.

도 7은 예시적인 실시예에 따라 테스트된 집적회로 모듈의 각각의 집적회로 장치에 대해 부여된 데이터 유효 윈도우를 예시하는 개략적인 도면이다.

도 8은 적어도 하나의 예시적인 실시예에 따른 복수의 집적회로 장치를 포함하는 집적회로 모듈을 테스트하는 방법을 예시하는 순서도이다.

Claims

복수의 집적회로 장치를 포함하는 집적회로 모듈을 테스트하는 방법으로서,

복수의 테스트 벡터 패턴을 생성하는 단계;

제1 주파수 및 제1 위상을 갖는 제1 클럭 신호를 생성하는 단계;

각각이 제1 주파수와 복수의 제2 위상 중의 하나를 갖는 복수의 제2 클럭 신호를 생성하는 단계;

복수의 테스트 벡터 패턴의 각각에 대해, 그리고, 복수의 제2 클럭 신호의 각각에 대해:

통신 채널을 통해 각각의 테스트 벡터 패턴 및 제1 클럭 신호를 복수의 집적회로 장치의 적어도 하나에 송신하는 동작,

상기 송신하는 동작에 응답하여 통신 채널을 통해 복수의 집적회로 장치 중의 적어도 하나로부터 적어도 하나의 데이터 신호를 수신하는 동작,

복수의 제2 클럭 신호의 각각의 제2 클럭 신호를 이용하여 적어도 하나의 데이터 신호를 샘플링함으로써, 복수의 집적회로 장치의 적어도 하나로부터 수신된 적어도 하나의 데이터 신호를 디지털 형태로 캡처하는 동작, 및

디지털 형태로 캡처될 경우의 적어도 하나의 데이터 신호와, 각각의 테스트 벡터 패턴과 관련된 기준 패턴을 비교하는 동작,

각각의 테스트 벡터 패턴과, 복수의 제2 위상 중의 하나를 갖는 각각의 제2 클럭 신호와 관련되어 있는 하나 이상의 결과를 상기 비교하는 동작으로부 터 결정하는 동작을 수행하는 단계;

복수의 테스트 벡터 패턴 및 복수의 제2 클럭 신호에 대해 결정된 상기 결과 중의 적어도 하나로부터 복수의 집적회로 장치의 각각에 대한 데이터 유효 윈도우를 부여하는 단계;

복수의 집적회로 장치의 각각에 대한 데이터 유효 윈도우가 사양 요건을 충족하는지를 검증하는 단계;

적어도 하나의 테스트 출력은 상기 검증하는 동작의 적어도 하나의 결과에 기초하고 있으며, 집적회로 모듈에 대한 적어도 하나의 테스트 출력을 결정하는 단계; 및

집적회로 모듈에 대한 적어도 하나의 테스트 출력을 기록 및 출력하는 것 중의 적어도 하나를 수행하는 단계를 포함하고,

동작시에, 복수의 집적회로 장치의 각각은 각각의 집적회로 장치로부터 송신되는 데이터 신호와, 각각의 집적회로 장치에 의해 수신된 데이터 신호 중의 적어도 하나를 동반하는 데이터 스트로브 신호를 사용하고,

적어도 하나의 테스트 출력을 결정하는 동작은, 공통적인 샘플링 윈도우를 계산하지 않고, 그리고, 공통적인 샘플링 윈도우가 사양 요건을 충족하는지를 검증하지 않고, 집적회로 모듈의 각각의 집적회로 장치에 대한 데이터 유효 윈도우를 부여하는 동작 후에 수행되는 것인 집적회로 모듈의 테스트 방법.
제1항에 있어서, 상기 송신하는 동작은 각각의 테스트 벡터 패턴 및 제1 클 럭 신호를 복수의 집적회로 장치 중의 적어도 하나의 각각에 병렬로 송신하는 것을 포함하는 것인 집적회로 모듈의 테스트 방법.
제1항에 있어서,

제1 클럭 신호의 제1 주파수를 변경하는 단계;

복수의 제2 클럭 신호를 생성하는 동작을 반복하는 단계; 및

복수의 테스트 벡터 패턴의 각각에 대해, 그리고, 복수의 제2 클럭 신호의 각각에 대해 하나 이상의 결과를 송신, 수신, 캡처, 샘플링, 비교 및 결정하는 동작을 반복하는 단계를 더 포함하는 집적회로 모듈의 테스트 방법.
제1항에 있어서, 상기 복수의 제2 위상은 일련의 위상 스텝으로 정의되는 것인 집적회로 모듈의 테스트 방법.
제4항에 있어서,

일련의 위상 스텝을 변형함으로써, 복수의 제2 위상을 변경하는 단계;

변경된 복수의 제2 위상을 갖는 복수의 제2 클럭 신호를 생성하는 동작을 반복하는 단계; 및

복수의 테스트 벡터 패턴의 각각에 대해, 그리고, 복수의 제2 클럭 신호의 각각에 대해 하나 이상의 결과를 송신, 수신, 캡처, 샘플링, 비교 및 결정하는 동작을 반복하는 단계를 더 포함하는 것인 집적회로 모듈의 테스트 방법.
제5항에 있어서, 위상 스텝의 수와 위상 스텝의 크기 중의 적어도 하나를 변형함으로써, 상기 일련의 위상 스텝이 변형되는 것인 집적회로 모듈의 테스트 방법.
제1항에 있어서, 상기 집적회로 모듈은 복수의 메모리 장치를 포함하는 메모리 모듈인 것인 집적회로 모듈의 테스트 방법.
제7항에 있어서, 상기 메모리 모듈은 DDR SDRAM 메모리장치를 포함하는 것인 집적회로 모듈의 테스트 방법.
제7항에 있어서, 상기 메모리 모듈은 DDR2 SDRAM 메모리 장치를 포함하는 것인 집적회로 모듈의 테스트 방법.
제7항에 있어서, 상기 메모리 모듈은 DDR3 SDRAM 메모리 장치를 포함하는 것인 집적회로 모듈의 테스트 방법.
제1항에 있어서, 상기 집적회로 모듈은 복수의 응용 주문형 집적회로(ASIC)를 포함하는 것인 집적회로 모듈의 테스트 방법.
적어도 하나의 집적회로 모듈의 각각이 복수의 집적회로 장치를 포함하고, 적어도 하나의 집적회로 모듈을 테스트하기 위한 테스트 시스템으로서,

프로세서;

프로그램 메모리; 및

제어기를 포함하고,

상기 시스템은 적어도 하나의 집적회로 모듈의 각각에 대해 다음의 동작:

복수의 테스트 벡터 패턴을 생성하는 동작;

제1 주파수 및 제1 위상을 갖는 제1 클럭 신호를 생성하는 동작;

각각이 제1 주파수와 복수의 제2 위상 중의 하나를 갖는 복수의 제2 클럭 신호를 생성하는 동작;

복수의 테스트 벡터 패턴의 각각에 대해, 그리고, 복수의 제2 클럭 신호의 각각에 대해:

통신 채널을 통해 각각의 테스트 벡터 패턴 및 제1 클럭 신호를 각각의 집적회로 모듈의 복수의 집적회로 장치의 적어도 하나에 송신하는 동작,

상기 송신하는 동작에 응답하여 통신 채널을 통해 각각의 집적회로 모듈의 복수의 집적회로 장치 중의 적어도 하나로부터 적어도 하나의 데이터 신호를 수신하는 동작,

복수의 제2 클럭 신호의 각각의 제2 클럭 신호를 이용하여 적어도 하나의 데이터 신호를 샘플링함으로써, 각각의 집적회로 모듈의 복수의 집적회로 장치의 적어도 하나로부터 수신된 적어도 하나의 데이터 신호를 디지털 형태로 캡처 하는 동작,

디지털 형태로 캡처될 경우의 적어도 하나의 데이터 신호와, 각각의 테스트 벡터 패턴과 관련된 기준 패턴을 비교하는 동작, 및

각각의 테스트 벡터 패턴과, 복수의 제2 위상 중의 하나를 갖는 각각의 제2 클럭 신호와 관련되어 있는 하나 이상의 결과를 상기 비교하는 동작으로부터 결정하는 동작;

복수의 테스트 벡터 패턴 및 복수의 제2 클럭 신호에 대해 결정된 상기 결과 중의 적어도 하나로부터, 각각의 집적회로 모듈의 복수의 집적회로 장치의 각각에 대한 데이터 유효 윈도우를 부여하는 동작;

각각의 집적회로 모듈의 복수의 집적회로 장치의 각각에 대한 데이터 유효 윈도우가 사양 요건을 충족하는지를 검증하는 동작;

적어도 하나의 테스트 출력은 상기 검증하는 동작의 적어도 하나의 결과에 기초하고 있으며, 각각의 집적회로 모듈에 대한 적어도 하나의 테스트 출력을 결정하는 동작; 및

집적회로 모듈에 대한 적어도 하나의 테스트 출력을 기록 및 출력하는 것 중의 적어도 하나를 수행하는 동작을 수행하도록 구성되고,

동작시에, 각각의 집적회로 모듈의 복수의 집적회로 장치의 각각은 각각의 집적회로 장치로부터 송신되는 데이터 신호와, 각각의 집적회로 장치에 의해 수신된 데이터 신호 중의 적어도 하나를 동반하는 데이터 스트로브 신호를 사용하고,

적어도 하나의 테스트 출력을 결정하는 동작은, 공통적인 샘플링 윈도우를 계산하지 않고, 그리고, 공통적인 샘플링 윈도우가 사양 요건을 충족하는지를 검증하지 않고, 각각의 집적회로 모듈의 각각의 집적회로 장치에 대한 데이터 유효 윈도우를 부여하는 동작 후에 수행되는 것인 집적회로 모듈의 테스트 시스템.
제12항에 있어서,

복수의 테스트 벡터 패턴을 생성하고, 제1 클럭 신호를 생성하는 동작을 수행하기 위한 테스트 벡터 패턴 생성기; 및

상기 비교하는 동작을 수행하기 위한 비교기를 더 포함하는 집적회로 모듈의 테스트 시스템.
제12항에 있어서, 기준 메모리 모듈을 더 포함하는 집적회로 모듈의 테스트 시스템.
제12항에 있어서, 기준 로직 모듈을 더 포함하는 집적회로 모듈의 테스트 시스템.
제12항에 있어서, 상기 송신하는 동작은 각각의 테스트 벡터 패턴 및 제1 클럭 신호를 적어도 하나의 집적회로 모듈의 복수의 집적회로 장치 중의 적어도 하나의 각각에 병렬로 송신하는 동작을 포함하는 것인 집적회로 모듈의 테스트 시스템.
제12항에 있어서, 상기 송신하는 동작은 각각의 테스트 벡터 패턴 및 제1 클럭 신호를 적어도 하나의 집적회로 모듈 각각에 속하는 복수의 집적회로 장치의 적어도 하나의 각각에 송신하는 동작을 포함하는 것인 집적회로 모듈의 테스트 시스템.