KR20090042483A - 유기전계발광표시장치 및 그 제조방법 - Google Patents

유기전계발광표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR20090042483A
KR20090042483A KR1020070108265A KR20070108265A KR20090042483A KR 20090042483 A KR20090042483 A KR 20090042483A KR 1020070108265 A KR1020070108265 A KR 1020070108265A KR 20070108265 A KR20070108265 A KR 20070108265A KR 20090042483 A KR20090042483 A KR 20090042483A
Authority
KR
South Korea
Prior art keywords
electrode
substrate
contact spacer
light emitting
contact
Prior art date
Application number
KR1020070108265A
Other languages
English (en)
Inventor
조흥렬
이재윤
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070108265A priority Critical patent/KR20090042483A/ko
Publication of KR20090042483A publication Critical patent/KR20090042483A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 제 1 기판, 상기 제 1 기판 상에 위치하는 박막 트랜지스터, 상기 박막 트랜지스터 상에 위치하는 보호막, 상기 보호막 상에 위치하는 제 1 콘택 스페이서, 상기 박막 트랜지스터와 전기적으로 연결되며, 상기 제 1 콘택 스페이서 상에 위치하는 연결 전극, 상기 제 1 기판과 대향하는 제 2 기판, 상기 제 2 기판 상에 위치하는 제 1 전극, 상기 제 1 전극 상에 위치하며, 상기 제 1 전극의 일부를 노출시키는 화소절연막, 상기 노출된 제 1 전극 상에 위치하는 발광층, 상기 화소절연막 상에 위치하는 제 2 콘택 스페이서, 상기 제 2 기판 상에 위치하며, 상기 제 2 콘택 스페이서의 표면을 따라 형성된 제 2 전극 및 상기 제 1 콘택 스페이서 및 상기 제 2 콘택 스페이서에 의해 상기 연결 전극과 상기 제 2 전극은 서로 접촉하는 유기전계발광표시장치를 제공한다.
스페이서, 유기전계발광표시장치

Description

유기전계발광표시장치 및 그 제조방법{Organic Light Emitting Display Device And Method for Fabricating the same}
본 발명은 유기전계발광표시장치 및 그 제조방법에 관한 것이다.
최근, 음극선관(CRT : Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판표시장치들이 개발되고 있다. 이러한, 평판표시장치의 예로는, 액정표시장치(LCD : Liquid Crystal Display), 전계방출표시장치(FED : Field Emission Display), 플라즈마표시장치(PDP : Plasma Display Panel) 및 유기전계발광표시장치(OLED : Organic Light Emitting Display) 등이 있다.
이 중에서 유기전계발광표시장치(Organic Light Emitting Display)는 유기화합물을 전기적으로 여기시켜 발광하게 하는 자발광형 표시장치이다. 유기전계발광표시장치는 LCD에서 사용되는 백라이트가 필요하지 않아 경량박형이 가능할 뿐만 아니라 공정을 단순화시킬 수 있다. 또한, 저온 제작이 가능하고, 응답속도가 1ms 이하로서 고속의 응답속도를 가지며, 낮은 소비 전력, 넓은 시야각 및 높은 콘트라 스트(Contrast) 등의 특성을 나타낸다.
유기전계발광표시장치는 애노드와 캐소드 사이에 유기발광층을 포함하고 있어 애노드로부터 공급받는 정공과 캐소드로부터 받은 전자가 유기발광층 내에서 결합하여 정공-전자쌍인 여기자(exciton)를 형성하고 다시 여기자가 바닥상태로 돌아오면서 발생하는 에너지에 의해 발광하게 된다.
종래의 유기전계발광표시장치는 제 1 기판 상에 박막 트랜지스터 어레이를 형성하고, 제 2 기판 상에 제 1 전극, 발광층 및 제 2 전극을 포함하는 발광 다이오드 어레이를 형성한 다음, 제 1 기판과 제 2 기판을 실런트로 밀봉하여 제조되었다.
이러한 종래 유기전계발광표시장치는 제 1 기판의 박막 트랜지스터와 제 2 기판의 발광 다이오드가 콘택 스페이서를 통해 전기적으로 각각 연결된다. 따라서, 박막 트랜지스터의 전기적 신호가 발광 다이오드에 인가되어 발광 다이오드에서 빛을 발광하게 된다.
그러나, 제 1 기판과 제 2 기판 사이의 갭(gap)이 좁게 되면, 이물질에 의해 박막 트랜지스터와 발광 다이오드의 연결에 불량이 발생하여 암점이 나타나는 문제가 있다.
또한, 제 2 기판 상에 형성된 콘택 스페이서의 재료 특성상 일정 높이 이상으로 형성하기 어렵기 때문에 제 1 기판과 제 2 기판 사이의 갭을 넓히기 어려운 문제점이 있다.
따라서, 본 발명의 유기전계발광표시장치 및 그 제조방법은 제 1 기판과 제 2 기판의 갭을 넓게 형성하여, 제 1 기판의 박막 트랜지스터와 제 2 기판의 제 2 전극과의 연결 불량을 방지하여 화질을 향상시킬 수 있는 유기전계발광표시장치를 제공한다.
상기한 목적을 달성하기 위해, 본 발명의 일 실시 예에 따른 유기전계발광표시장치는 제 1 기판, 상기 제 1 기판 상에 위치하는 박막 트랜지스터, 상기 박막 트랜지스터 상에 위치하는 보호막, 상기 보호막 상에 위치하는 제 1 콘택 스페이서, 상기 박막 트랜지스터와 전기적으로 연결되며, 상기 제 1 콘택 스페이서 상에 위치하는 연결 전극, 상기 제 1 기판과 대향하는 제 2 기판, 상기 제 2 기판 상에 위치하는 제 1 전극, 상기 제 1 전극 상에 위치하며, 상기 제 1 전극의 일부를 노출시키는 화소절연막, 상기 노출된 제 1 전극 상에 위치하는 발광층, 상기 화소절연막 상에 위치하는 제 2 콘택 스페이서, 상기 제 2 기판 상에 위치하며, 상기 제 2 콘택 스페이서의 표면을 따라 형성된 제 2 전극 및 상기 제 1 콘택 스페이서 및 상기 제 2 콘택 스페이서에 의해 상기 연결 전극과 상기 제 2 전극은 서로 접촉할 수 있다.
또한, 상기한 목적을 달성하기 위해, 본 발명의 일 실시 예에 따른 유기전계 발광표시장치의 제조방법은 제 1 기판 상에 박막 트랜지스터를 형성하는 단계, 상기 박막 트랜지스터 상에 보호막을 형성하는 단계, 상기 보호막 상에 제 1 콘택 스페이서를 형성하는 단계, 상기 제 1 콘택 스페이서 상에 연결 전극을 형성하여 상기 박막 트랜지스터와 연결 전극을 연결하는 단계, 제 2 기판 상에 제 1 전극을 형성하는 단계, 상기 제 1 전극 상에 화소절연막을 형성하고, 상기 제 1 전극의 일부를 노출시키는 단계, 상기 노출된 제 1 전극 상에 발광층을 형성하는 단계, 상기 화소절연막 상에 제 2 콘택 스페이서를 형성하는 단계, 상기 제 2 기판 상에 상기 제 2 콘택 스페이서의 표면을 따라 제 2 전극을 형성하는 단계 및 상기 제 1 기판과 상기 제 2 기판을 합착하여 제 1 콘택 스페이서 및 상기 제 2 콘택 스페이서에 의해 상기 연결 전극과 상기 제 2 전극을 연결시키는 단계를 포함할 수 있다.
따라서, 본 발명의 유기전계발광표시장치 및 그 제조방법은 종래 유기전계발광표시장치의 제 2 기판에 콘택 스페이서가 하나만 구비된 것과는 달리, 제 2 기판의 콘택 스페이서와 대응되는 제 1 기판의 영역에 추가의 콘택 스페이서를 구비함으로써, 제 1 기판과 제 2 기판 사이의 갭을 넓히고, 이에 따라 이물질에 의해 콘택 스페이서의 연결 불량이 발생하는 것을 방지하여 암점 문제를 해결할 수 있는 이점이 있다.
또한, 제 1 기판과 제 2 기판에 각각 유기절연물질로 이루어진 콘택 스페이서들이 서로 대응되게 접촉할 수 있게 형성함으로써, 탄력성이 우수한 유기절연물 질들에 의해 외부 충격에도 내부 소자들을 보호할 수 있는 이점이 있다.
따라서, 본 발명의 일 실시 예에 따른 유기전계발광표시장치 및 그 제조방법은 유기전계발광표시장치의 신뢰성 및 화질을 향상시킬 수 있는 이점이 있다.
이하, 첨부한 도면을 참조하여 본 발명의 일 실시 예들을 상세히 설명하면 다음과 같다.
도 1은 본 발명의 일 실시 예에 따른 유기전계발광표시장치의 단면도이다.
도 1을 참조하면, 본 발명의 일 실시 예에 따른 유기전계발광표시장치는 제 1 기판(100), 상기 제 1 기판(100) 상에 위치하는 박막 트랜지스터(T), 상기 박막 트랜지스터(T) 상에 위치하는 보호막(130), 상기 보호막(130) 상에 위치하는 제 1 콘택 스페이서(140), 상기 박막 트랜지스터(T)와 전기적으로 연결되며, 상기 제 1 콘택 스페이서(140) 상에 위치하는 연결 전극(145), 상기 제 1 기판(100)과 대향하는 제 2 기판(150), 상기 제 2 기판(150) 상에 위치하는 제 1 전극(155), 상기 제 1 전극(155) 상에 위치하며, 상기 제 1 전극(155)의 일부를 노출시키는 화소절연막(160), 상기 노출된 제 1 전극(155) 상에 위치하는 발광층(180), 상기 화소절연막(160) 상에 위치하는 제 2 콘택 스페이서(175), 상기 제 2 기판(150) 상에 위치하며, 상기 제 2 콘택 스페이서(170)의 표면을 따라 형성된 제 2 전극(185)을 포함할 수 있다.
제 1 기판(100)은 유리, 플라스틱 또는 도전성 물질을 포함할 수 있다.
제 1 기판(100) 상에 박막 트랜지스터(T)가 위치한다. 보다 자세하게는 제 1 기판(100) 상에 게이트 전극(105)이 위치하고, 게이트 전극(105) 상에 게이트 전극(105)을 절연시키는 게이트 절연막(110)이 위치한다.
게이트 절연막(110) 상에 게이트 전극(105)과 대응되는 영역에 반도체층(115)이 위치하고, 반도체층(115)과 전기적으로 연결되는 소오스 전극(120a) 및 드레인 전극(120b)이 반도체층(115)의 양측부에 위치하여 박막 트랜지스터(T)를 구성한다.
박막 트랜지스터(T) 상에는 박막 트랜지스터(T)를 보호하는 보호막(130)이 위치한다. 보호막(130)은 소오스 전극(120a) 및 드레인 전극(120b) 중 어느 하나를 노출시키는 비어홀(135)을 구비한다.
보호막(130) 상에는 제 1 콘택 스페이서(140)가 위치한다. 제 1 콘택 스페이서(140)는 추후 형성될 연결 전극과 제 2 전극을 전기적으로 연결시키고, 제 1 기판(100)과 제 2 기판 사이의 갭을 유지시켜주는 역할을 할 수 있다.
보호막(130)의 비어홀(135)에 의해 노출된 소오스 전극(120a) 및 드레인 전극(120b) 중 어느 하나, 즉 드레인 전극(120b)과 연결된 연결 전극(145)이 위치한다. 연결 전극(145)은 제 1 콘택 스페이서(140)의 표면을 따라 형성될 수 있다.
연결 전극(140)은 박막 트랜지스터(T)와 제 2 전극을 연결하는 역할을 할 수 있다.
한편, 제 1 기판(100)과 대향하는 제 2 기판(150)이 위치한다. 제 2 기판(150) 상에 제 1 전극(155)이 위치하고, 제 1 전극(155) 상에 화소를 정의하는 화소절연막(160)이 위치한다. 화소절연막(160)에는 제 1 전극(155)의 일부 영역을 노출시키는 개구부(165)가 위치한다.
개구부(165) 이외의 화소절연막(160) 상에는 제 2 콘택 스페이서(170)가 위치한다. 제 2 콘택 스페이서(170)는 제 2 전극과 연결 전극(145)를 연결하고 제 1 기판(100)과 제 2 기판(150) 사이의 간격을 유지하는 역할을 할 수 있다.
화소 절연막(160) 상에 제 2 콘택 스페이서(170)와 이격된 영역에 격벽(175)이 위치한다. 격벽(175)은 역사다리꼴의 형상으로 형성되어 추후 제 2 전극을 분리시키는 역할을 할 수 있다.
개구부(165)에 의해 노출된 제 1 전극(155) 상에 발광층(180)이 위치하고, 발광층(180), 제 2 콘택 스페이서(170) 및 격벽(175)을 포함하는 제 2 기판(150) 상에 제 2 전극(185)이 위치한다. 제 2 전극(185)은 격벽(175)에 의해 분리되며, 제 2 콘택 스페이서(170)를 덮을 수 있다.
그리고, 제 1 기판(100) 및 제 2 기판(150)의 최외곽영역에 제 1 기판(100)과 제 2 기판(150)을 접착하는 봉지제(190)가 위치하여 제 1 기판(100)과 제 2 기판(150)을 합착한다.
여기서, 상기 제 1 콘택 스페이서(140) 상에 위치한 연결 전극(145)과 제 2 콘택 스페이서(170) 상에 위치한 제 2 전극(185)은 전기적으로 연결된다.
이하, 도면을 참조하여, 본 발명의 일 실시 예에 따른 유기전계발광표시장치의 제조방법에 대해 설명하면 다음과 같다.
도 2a 내지 도 2e는 본 발명의 일 실시 예에 따른 유기전계발광표시장치의 제조방법을 공정별로 나타낸 도면이다.
먼저, 도 2a를 참조하면, 유리, 플라스틱 또는 도전성 물질로 이루어진 제 1 기판(200) 상에 제 1 도전층을 적층한다. 제 1 도전층은 알루미늄(Al), 알루미늄 합금(Al alloy), 몰리브덴(Mo), 몰리브덴 합금(Mo alloy), 텅스텐(W), 텅스텐 실리사이드(WSi2)로 이루어진 군에서 선택되는 하나로 형성하는 것이 바람직하다. 그런 다음, 제 1 도전층을 패터닝하여, 게이트 전극(205)을 형성한다.
이어서, 상기 제 1 기판(200) 상에 게이트 절연막(210)을 적층한다. 상기 게이트 절연막(210)은 실리콘 산화막, 실리콘 질화막 또는 이들의 이중층으로 형성할 수 있다.
다음에, 상기 게이트 절연막(210) 상에 비정질 실리콘층을 적층하거나 비정질 실리콘층을 적층하고 이를 결정화한 다결정 실리콘층을 형성한다. 그런 다음 이를 패터닝하여 게이트 전극(205)과 일정 영역이 대응되도록 반도체층(215)을 형성한다. 여기서, 도시하지는 않았지만, 반도체층(215) 상에는 오믹 콘택층이 위치할 수도 있다.
이어서, 상기 반도체층(215)을 포함한 제 1 기판(200) 상에 제 2 도전층을 적층한다. 여기서, 제 2 도전층은 배선 저항을 낮추기 위해 저저항 물질로 형성되 어 있으며, 몰리 텅스텐(MoW), 티타늄(Ti), 알루미늄(Al) 또는 알루미늄 합금(Al alloy)으로 이루어진 다중막으로 형성된다. 상기 다중막으로는 몰리 텅스텐/알루미늄/몰리 텅스텐(MoW/Al/MoW)의 적층구조가 사용될 수 있다. 다음, 상기 제 2 도전층을 패터닝하여 상기 반도체층(215)의 일정 영역에 소오스 전극(220a) 및 드레인 전극(220b)을 형성한다.
이어서, 도 2b를 참조하면, 상기 소오스 전극(220a) 및 드레인 전극(220b)을 포함한 제 1 기판(200) 상에 보호막(230)을 적층한다. 그런 다음, 보호막(230)을 식각하여, 상기 소오스 전극(220a) 및 드레인 전극(220b) 중 어느 하나, 즉 드레인 전극(220b)을 노출시키는 비어홀(235)을 형성한다.
이어서, 상기 보호막(230) 및 비어홀(235) 상에 유기절연물질, 예를 들어 포토 아크릴(photoacryl), 폴리이미드(polyimide) 등을 도포하고, 포토리소그래피법을 이용하여 패터닝하여 제 1 콘택 스페이서(240)를 형성한다.
제 1 콘택 스페이서(240)는 제 1 기판(200)과 제 2 기판 사이의 갭을 넓혀주는 역할을 할 수 있고, 추후 형성되는 연결 전극이 박막 트랜지스터와 제 2 기판의 제 2 전극을 전기적으로 연결시키는 역할을 할 수 있다.
따라서, 제 1 콘택 스페이서(240)는 사다리꼴 형태의 패턴으로 형성하여 추후 연결 전극이 증착되기 용이하도록 형성된다.
또한, 제 1 콘택 스페이서(240)는 3 내지 6㎛의 높이로 형성될 수 있다. 여기서, 제 1 콘택 스페이서(240)의 높이가 3㎛ 이상이면, 추후 제 2 콘택 스페이서 와 연결되어 제 1 기판과 제 2 기판 사이의 갭을 넓혀 이물질에 의한 콘택 불량을 방지할 수 있다. 그리고, 제 1 콘택 스페이서(240)의 높이가 6㎛ 이하로 형성될 수 있는데, 이는 제 1 콘택 스페이서(240)가 유기물질로 이루어져 유기물질의 특성상 6㎛를 초과하는 높이로 형성되기 어렵기 때문이다.
이어, 제 3 도전층을 적층하고 패터닝하여 연결 전극(245)을 형성한다. 이때, 연결 전극(245)은 박막 트랜지스터(T)의 드레인 전극(220b)과 전기적으로 연결되면서 제 1 콘택 스페이서(240)의 표면을 따라 형성될 수 있다.
연결 전극(245)은 박막 트랜지스터와 추후 형성되는 제 2 전극이 전기적으로 연결시키는 역할을 한다. 따라서, 연결 전극(245)은 제 2 전극과의 콘택 특성이 우수한 도전물질로 형성한다.
다음, 도 2c를 참조하면, 제 2 기판(250)을 준비한다. 제 2 기판(250) 상에 제 4 도전층을 적층하여 제 1 전극(255)을 형성한다. 제 1 전극(255)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ICO(Indium Cerium Oxide) 또는 ZnO(Zinc Oxide)와 같은 일함수가 높은 투명도전막으로 형성할 수 있다. 따라서, 상기 제 1 전극(255)은 투명전극 또는 투과전극일 수 있다.
여기서, 제 1 전극(255)은 제 2 기판(250) 전면에 형성함으로써, 공통전극으로 형성할 수 있다. 또는 이와는 달리 상기 제 1 전극(255)은 패터닝되어 형성될 수 있다. 이 경우, 도시하지는 않았지만, 제 1 전극(255)에는 전기적 신호를 인가할 수 있는 배선들이 연결될 수 있다.
이어서, 상기 제 1 전극(255) 상에 화소절연막(260)을 형성한다. 화소절연막(260)은 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene series resin), 아크릴레이트(acrylate) 등의 유기물 또는 실리콘 산화물을 액상 형태로 코팅한 다음 경화시키는 SOG(spin on glass)와 같은 무기물로 형성될 수 있다.
그런 다음, 화소절연막(260)을 포토리소그래피법을 이용하여 식각함으로써 제 1 전극(255)의 일부를 노출시키는 개구부(265)를 형성한다.
이어, 상기 화소절연막(260) 상에 격벽 물질을 도포하고 이를 패터닝하여 격벽(270)을 형성한다. 격벽(270)은 추후 제 2 기판(250) 전면에 증착되는 제 2 전극이 분리될 수 있도록 역테이퍼 형상으로 형성될 수 있다.
다음, 제 2 기판(250) 전면에 포토 레지스트를 도포한 다음, 이를 노광 및 현상하여 제 2 콘택 스페이서(275)를 형성한다. 여기서, 제 2 콘택 스페이서(275)는 제 1 기판(200)과 제 2 기판(250)의 합착시 박막트랜지스터(T)와 연결된 연결 전극(245)과 제 2 전극이 연결될 수 있도록 위치를 고려하여 형성한다.
여기서, 제 2 콘택 스페이서(275)는 전술한 제 1 콘택 스페이서(245)와 동일하게 형성될 수 있는 것으로 제 2 콘택 스페이서(275)에 대한 자세한 설명은 생략한다.
본 발명의 일 실시 예에서는 제 2 콘택 스페이서(275)를 포토 레지스트로 형성하였지만, 이에 국한되지 않고, 사용 가능한 다른 물질로 형성할 수도 있다.
다음으로, 개구부(265) 내에 발광층(280)을 형성한다. 여기서 도시하지는 않 았지만, 제 1 전극(255)과 발광층(280) 사이에는 정공주입층 및 정공수송층이 형성될 수 있으며, 발광층(280) 상에는 전자수송층 및 전자주입층이 형성될 수 있다. 또한, 발광층(280)은 유기물 또는 무기물을 포함할 수 있다.
이어, 상기 격벽(270), 제 2 콘택 스페이서(275) 및 발광층(280)을 포함한 제 2 기판(250) 상에 제 5 도전층을 적층하여 제 2 전극(285)을 형성한다. 상기 제 2 전극(285)은 배선 저항 및 일함수가 낮은 마그네슘(Mg), 은(Ag), 알루미늄(Al), 칼슘(Ca) 또는 이들의 합금으로 이루어질 수 있다. 따라서, 상기 제 2 전극(285)은 반사전극으로 작용할 수 있으며, 제 2 기판(250) 전면에 형성되어 공통전극으로 작용할 수 있다.
이어, 도 2d를 참조하면, 상기와 같이 제조된 제 2 기판(250)의 최외곽영역에 봉지제(290)를 도포한다.
봉지제(290)는 기판들의 합착 후에 빛을 조사하여 경화시킬 수 있는 광 경화성 수지 계열일 수 있으며, 예를 들어 아크릴계 수지 또는 에폭시 수지 등을 사용할 수 있다. 이와는 달리, 봉지제(290)는 레이저 경화가 가능한 프릿(frit)을 사용할 수도 있다.
또한, 봉지제(290)는 디스펜싱법, 잉크젯법 또는 노즐코팅법을 사용할 수 있다.
다음, 도 2e를 참조하면, 봉지제(290)가 도포된 제 2 기판(250)과 제 1 기판(200)을 합착한다. 이때, 제 1 기판(200) 상에 형성된 제 1 콘택 스페이서(240) 와 제 2 기판(250) 상에 형성된 제 2 콘택 스페이서(275)가 서로 접촉될 수 있도록 얼라인하여 합착할 수 있다.
따라서, 3 내지 6㎛의 높이를 각각 갖는 제 1 콘택 스페이서(240) 및 제 2 콘택 스페이서(275)가 접촉함으로써, 제 1 기판(200)과 제 2 기판(250) 사이의 갭은 6 내지 12㎛로 형성될 수 있다.
이로 인해, 종래 봉지제의 재료 중 우수한 수분 차단 능력을 보여주는 프릿을 봉지제로 사용하는데 있어서, 제 1 기판과 제 2 기판 사이의 갭의 사이즈와 프릿의 입자 직경이 비슷하여 제 1 기판과 제 2 기판 사이의 갭을 유지하기 어려운 문제점이 있었으나, 제 1 기판과 제 2 기판 사이의 갭을 넓혀줌으로써 프릿을 봉지제로 사용할 수 있는 이점이 있다.
이어, 제 1 기판(200)과 제 2 기판(250)이 합착된 후, 봉지제(290)를 UV 경화 또는 열경화하여 본 발명의 일 실시 예에 따른 유기전계발광표시장치를 완성한다.
상기와 같이, 본 발명의 일 실시 예에 따른 유기전계발광표시장치 및 그 제조방법은 종래 유기전계발광표시장치의 제 2 기판에 콘택 스페이서가 하나만 구비된 것과는 달리, 제 2 기판의 콘택 스페이서와 대응되는 제 1 기판의 영역에 추가의 콘택 스페이서를 구비함으로써, 제 1 기판과 제 2 기판 사이의 갭을 넓히고, 이에 따라 이물질에 의해 콘택 스페이서의 연결 불량이 발생하는 것을 방지하여 암점 문제를 해결할 수 있는 이점이 있다.
또한, 제 1 기판과 제 2 기판에 각각 유기절연물질로 이루어진 콘택 스페이서들이 서로 대응되게 접촉할 수 있게 형성함으로써, 탄력성이 우수한 유기절연물질들에 의해 외부 충격에도 내부 소자들을 보호할 수 있는 이점이 있다.
또한, 제 1 기판과 제 2 기판 사이의 갭을 넓혀줌으로써, 봉지제의 선택 자유도가 높아질 수 있는 이점이 있다.
따라서, 본 발명의 일 실시 예에 따른 유기전계발광표시장치 및 그 제조방법은 유기전계발광표시장치의 신뢰성 및 화질을 향상시킬 수 있는 이점이 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시 예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1은 본 발명의 일 실시 예에 따른 유기전계발광표시장치의 단면도.
도 2a 내지 도 2e는 본 발명의 일 실시 예에 따른 유기전계발광표시장치의 공정별 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
100 : 제 1 기판 105 : 게이트 전극
110 : 게이트 절연막 115 : 반도체층
120a : 소오스 전극 120b : 드레인 전극
130 : 보호막 140 : 제 1 콘택 스페이서
145 : 연결 전극 150 : 제 2 기판
155 : 제 1 전극 160 : 화소절연막
170 : 제 2 콘택 스페이서 175 : 격벽
180 : 발광층 185 : 제 2 전극
190 : 제 1 실런트

Claims (9)

  1. 제 1 기판;
    상기 제 1 기판 상에 위치하는 박막 트랜지스터;
    상기 박막 트랜지스터 상에 위치하는 보호막;
    상기 보호막 상에 위치하는 제 1 콘택 스페이서;
    상기 박막 트랜지스터와 전기적으로 연결되며, 상기 제 1 콘택 스페이서 상에 위치하는 연결 전극;
    상기 제 1 기판과 대향하는 제 2 기판;
    상기 제 2 기판 상에 위치하는 제 1 전극;
    상기 제 1 전극 상에 위치하며, 상기 제 1 전극의 일부를 노출시키는 화소절연막;
    상기 노출된 제 1 전극 상에 위치하는 발광층;
    상기 화소절연막 상에 위치하는 제 2 콘택 스페이서;
    상기 제 2 기판 상에 위치하며, 상기 제 2 콘택 스페이서의 표면을 따라 형성된 제 2 전극; 및
    상기 제 1 콘택 스페이서 및 상기 제 2 콘택 스페이서에 의해 상기 연결 전극과 상기 제 2 전극은 서로 접촉하는 유기전계발광표시장치.
  2. 제 1항에 있어서,
    상기 화소절연막 상에 위치하며, 상기 제 2 전극을 분리시키는 격벽을 더 포함하는 유기전계발광표시장치.
  3. 제 1항에 있어서,
    상기 제 1 기판과 상기 제 2 기판 사이의 간격은 6 내지 12㎛인 유기전계발광표시장치.
  4. 제 1항에 있어서,
    상기 제 1 콘택 스페이서 및 상기 제 2 콘택 스페이서의 높이는 3 내지 6㎛인 유기전계발광표시장치.
  5. 제 1항에 있어서,
    상기 제 1 콘택 스페이서 및 상기 제 2 콘택 스페이서는 서로 대응되게 위치하는 유기전계발광표시장치.
  6. 제 1항에 있어서,
    상기 제 1 콘택 스페이서 및 상기 제 2 콘택 스페이서는 유기절연물질로 이루어진 유기전계발광표시장치.
  7. 제 1항에 있어서,
    상기 박막 트랜지스터는 반도체층, 게이트 전극, 소오스 전극 및 드레인 전극을 포함하며,
    상기 연결 전극은 상기 드레인 전극과 연결되는 유기전계발광표시장치.
  8. 제 1 기판 상에 박막 트랜지스터를 형성하는 단계;
    상기 박막 트랜지스터 상에 보호막을 형성하는 단계;
    상기 보호막 상에 제 1 콘택 스페이서를 형성하는 단계;
    상기 제 1 콘택 스페이서 상에 연결 전극을 형성하여 상기 박막 트랜지스터와 연결 전극을 연결하는 단계;
    제 2 기판 상에 제 1 전극을 형성하는 단계;
    상기 제 1 전극 상에 화소절연막을 형성하고, 상기 제 1 전극의 일부를 노출시키는 단계;
    상기 노출된 제 1 전극 상에 발광층을 형성하는 단계;
    상기 화소절연막 상에 제 2 콘택 스페이서를 형성하는 단계;
    상기 제 2 기판 상에 상기 제 2 콘택 스페이서의 표면을 따라 제 2 전극을 형성하는 단계; 및
    상기 제 1 기판과 상기 제 2 기판을 합착하여 제 1 콘택 스페이서 및 상기 제 2 콘택 스페이서에 의해 상기 연결 전극과 상기 제 2 전극을 연결시키는 단계를 포함하는 유기전계발광표시장치의 제조방법.
  9. 제 1항에 있어서,
    상기 제 1 콘택 스페이서 및 상기 제 2 콘택 스페이서는 유기절연물질로 형성하는 유기전계발광표시장치의 제조방법.
KR1020070108265A 2007-10-26 2007-10-26 유기전계발광표시장치 및 그 제조방법 KR20090042483A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070108265A KR20090042483A (ko) 2007-10-26 2007-10-26 유기전계발광표시장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070108265A KR20090042483A (ko) 2007-10-26 2007-10-26 유기전계발광표시장치 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20090042483A true KR20090042483A (ko) 2009-04-30

Family

ID=40765211

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070108265A KR20090042483A (ko) 2007-10-26 2007-10-26 유기전계발광표시장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20090042483A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190057550A (ko) * 2017-11-20 2019-05-29 엘지디스플레이 주식회사 플렉시블 전계발광 표시장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190057550A (ko) * 2017-11-20 2019-05-29 엘지디스플레이 주식회사 플렉시블 전계발광 표시장치

Similar Documents

Publication Publication Date Title
JP4333922B2 (ja) 有機電界発光素子
JP4472668B2 (ja) 有機電界発光表示装置及びその製造方法
US8017950B2 (en) Organic electro-luminescence display device and method of manfacturing the same
KR101927334B1 (ko) 유기전계발광소자 및 그 제조방법
US20070170846A1 (en) Organic light emitting display and method of fabricating the same
KR100685852B1 (ko) 유기전계발광표시장치 및 그 제조방법
CN103839963A (zh) 有机发光二极管显示装置及其制造方法
KR100472854B1 (ko) 듀얼패널타입 유기전계발광 소자 및 그의 제조방법
KR20140031003A (ko) 유기 발광 표시 장치 및 그 제조 방법
JP2010287559A (ja) 有機電界発光素子及びその製造方法
KR101801343B1 (ko) 뉴턴 링 현상을 줄이기 위한 유기 발광표시소자
KR101379650B1 (ko) 쉐도우 마스크, 이로 제조된 유기전계발광표시장치 및 그제조방법
JP2004111361A (ja) アクティブ・マトリクス型有機電界発光素子及びその製造方法
KR101572268B1 (ko) 유기전계발광소자 및 그 제조방법
US7486018B2 (en) Organic electro-luminescence display device and fabricating method thereof
KR101775503B1 (ko) 유기발광소자 제조방법
KR20160060835A (ko) 유기발광다이오드 표시장치 및 그 제조방법
KR100474000B1 (ko) 듀얼패널타입 유기전계발광 소자 및 그의 제조방법
KR20090042483A (ko) 유기전계발광표시장치 및 그 제조방법
KR20100011034A (ko) 유기전계 발광소자의 제조 방법
KR20090042011A (ko) 유기전계발광표시장치 및 그 제조방법
KR101493222B1 (ko) 발광 표시 패널의 제조 방법
KR101378857B1 (ko) 유기전계발광표시장치 및 그 제조방법
US20240215357A1 (en) Display device
KR20100030244A (ko) 유기전계발광표시장치 및 그 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid