KR20090034191A

KR20090034191A - 표시기판, 이를 갖는 표시패널 및 이의 구동방법

Info

Publication number: KR20090034191A
Application number: KR1020070099438A
Authority: KR
Inventors: 루지안강; 김희섭; 양영철; 이승훈
Original assignee: 삼성전자주식회사
Priority date: 2007-10-02
Filing date: 2007-10-02
Publication date: 2009-04-07
Also published as: US20090086118A1; US7961265B2; KR101376067B1

Abstract

표시품질이 향상된 표시기판, 이를 갖는 표시패널 및 이의 구동방법이 개시된다. 표시기판은 서로 이웃한 제1 및 제2 게이트 배선들, 상기 제1 및 제2 게이트 배선들과 교차되는 데이터 배선, 제1 및 제2 화소부를 갖는 화소전극, 제1 및 제2 화소부들을 분할하는 도메인 분할부, 제1 내지 제3 스위칭 소자들 및 전압 변경부를 포함한다. 제1 내지 제3 스위칭 소자들은 제1 게이트 배선의 제1 게이트 신호에 제어되어, 데이터 배선의 데이터 신호를 제1 및 제2 화소부들과 도메인 분할전극으로 각각 인가하고, 전압 변경부는 제2 게이트 배선의 제2 게이트 신호에 제어되어, 도메인 분할부 내의 전압레벨를 상승시키고 제2 화소부 내의 전압레벨를 하강시킨다. 이로써, 표시패널의 공통전극이 패터닝되지 않아 영상의 표시품질이 보다 향상될 수 있다.

도메인 분할전극, 화소전극

Description

표시기판, 이를 갖는 표시패널 및 이의 구동방법{DISPLAY SUBSTRATE, DISPLAY PANEL HAVING THE DISPLAY SUBSTRATE AND METHOD FOR DRIVING THE DISPLAY PANEL}

본 발명은 표시기판, 이를 갖는 표시패널 및 이의 구동방법에 관한 것으로, 보다 상세하게는 액정 표시장치에 적용되는 표시기판, 이를 갖는 표시패널 및 이의 구동방법에 관한 것이다.

대표적인 평판 표시장치인 액정 표시장치는 액정의 광투과율을 이용하여 영상을 표시하는 액정 표시패널 및 상기 액정 표시패널로 광을 제공하는 백라이트 어셈블리를 포함한다.

상기 액정 표시패널은 제1 기판, 상기 제1 기판과 대향하는 제2 기판, 및 상기 제1 및 제2 기판들 사이에 개재된 액정층을 포함한다. 일반적으로, 상기 제1 기판은 신호선, 상기 신호선과 전기적으로 연결된 박막 트랜지스터 및 상기 박막 트랜지스터와 전기적으로 연결된 화소전극을 포함하고, 상기 제2 기판은 상기 화소전극과 대응되는 컬러필터 및 기판 전면에 형성된 공통전극을 포함한다.

상기 액정층 내의 액정들은 상기 화소전극 및 상기 공통전극 사이에 전기장 의 크기에 의해 배열이 변경되고, 그로 인해 상기 액정들의 광투과율이 변경된다. 상기 액정들을 투과한 광은 상기 컬러필터를 투과하여 영상을 외부로 표시한다.

한편, 상기 액정 표시패널은 영상의 시야각을 증가시키기 위해 PVA(Patterned Vertical Alignment) 모드로 동작될 수 있다. 상기 액정 표시패널이 상기 PVA 모드로 동작되기 위해서는, 상기 공통전극이 상기 화소전극을 분할하여 복수의 영역들을 형성하기 위한 개구부를 갖는다.

그러나, 상기 공통전극이 패터닝에 의해 형성된 상기 개구부를 가질 경우, 상기 개구부와 대응되는 지점에 암부가 형성되는 텍스쳐(texture) 현상이 발생될 수 있고, 그로 인해 영상의 표시품질이 저하될 수 있다.

따라서, 본 발명의 기술적 과제는 이러한 종래의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 텍스쳐 현상의 발생을 억제하여 영상의 표시품질을 향상시킬 수 있는 표시기판을 제공하는 것이다.

또한, 본 발명의 다른 목적은 상기 표시기판을 구비하는 표시패널을 제공하는 것이다.

또한, 본 발명의 또 다른 목적은 상기 표시패널의 구동방법을 제공하는 것이다.

상기한 본 발명의 목적을 달성하기 위한 제1 실시예에 따른 표시기판은 제1 게이트 배선, 제2 게이트 배선, 데이터 배선, 화소전극, 도메인 분할전극, 제1 내지 제3 스위칭 소자들 및 전압 변경부를 포함한다.

상기 제1 및 제2 게이트 배선들은 서로 이웃하게 제1 방향으로 형성된다. 상기 데이터 배선은 상기 제1 방향과 교차되는 제2 방향으로 형성된다. 상기 화소전극은 서로 이격된 제1 및 제2 화소부들을 포함한다. 상기 도메인 분할전극은 상기 제1 및 제2 화소부들을 각각 복수의 영역들로 분할한다. 상기 제1 내지 제3 스위칭 소자들은 상기 제1 게이트 배선으로부터 인가되는 제1 게이트 신호에 제어되어, 상기 데이터 배선으로부터 인가된 데이터 신호를 상기 제1 및 제2 화소부들과 상기 도메인 분할전극으로 각각 인가한다. 상기 전압 변경부는 상기 제2 게이트 배선으로부터 인가되는 제2 게이트 신호에 제어되어, 상기 도메인 분할전극 내의 전압레벨를 상승시키고, 상기 제2 화소부 내의 전압레벨를 하강시킨다.

상기 전압 변경부는 전압변경 트랜지스터, 전압상승 커패시터 및 전압하강 커패시터를 포함할 수 있다. 상기 전압변경 트랜지스터는 상기 제2 게이트 배선과 전기적으로 연결된 전압변경 제어전극, 상기 제2 화소부와 전기적으로 연결된 전압변경 입력전극, 및 상기 전압변경 입력전극과 대응되는 전압변경 출력전극을 포함한다. 상기 전압상승 커패시터는 상기 도메인 분할전극과 전기적으로 연결된 제1 상승전극 및 상기 전압변경 출력전극과 전기적으로 연결된 제2 상승전극을 포함한다. 상기 전압하강 커패시터는 상기 전압변경 출력전극과 전기적으로 연결된 제1 하강전극 및 기준전압을 인가받는 제2 하강전극을 포함한다.

상기 전압변경 출력전극은 상기 전압상승 커패시터를 형성하기 위해 상기 도 메인 분할전극의 일부와 중첩될 수 있다.

상기 표시기판은 상기 제1 및 제2 화소부들의 일부와 중첩되도록 형성되고 상기 기준전압을 인가받는 스토리지 배선을 더 포함하고, 상기 전압변경 출력전극은 상기 전압하강 커패시터를 형성하기 위해 상기 스토리지 배선의 일부와 중첩될 수 있다.

상기 스토리지 배선은 실질적으로 상기 제1 방향을 따라 상기 제2 게이트 배선과 인접하게 형성되어, 상기 전압변경 출력전극의 일부와 중첩되는 메인 스토리지부, 및 상기 메인 스토리지부로부터 돌출되어 상기 제1 및 제2 화소부들의 일부와 중첩되는 서브 스토리지부를 포함할 수 있다.

상기 서브 스토리지부는 실질적으로 상기 제2 방향을 따라 형성되어 상기 제1 및 제2 화소부들 중 어느 하나의 일부와 중첩되는 제1 서브 스토리지 배선, 및 상기 제1 서브 스토리지 배선과 대향하도록 실질적으로 상기 제2 방향을 따라 형성되어 상기 제1 및 제2 화소부들 중 다른 하나의 일부와 중첩되는 제2 서브 스토리지 배선을 포함할 수 있다.

상기 도메인 분할전극은 상기 제1 화소부로부터 이격되어 상기 제1 화소부를 분할하는 제1 분할부 및 상기 제2 화소부로부터 이격되어 상기 제2 분할부를 분할하는 제2 분할부를 포함할 수 있다. 상기 제1 및 제2 분할부들은 전기적으로 서로 연결될 수 있다.

상기 제2 화소부는 상기 제1 화소부의 외곽의 일부를 감싸는 형상을 가질 수 있고, 상기 제1 상승전극은 상기 제2 분할부와 전기적으로 연결될 수 있다.

한편, 상기 표시기판은 상기 게이트 배선을 덮는 제1 절연막 및 상기 제1 절연막 상에 형성된 상기 데이터 배선을 덮는 제2 절연막을 더 포함할 수 있다. 이때, 상기 화소전극 및 상기 도메인 분할전극은 상기 제2 절연막 상에 형성될 수 있다. 이와 다르게, 상기 화소전극은 상기 제2 절연막 상에 형성되고, 상기 도메인 분할전극은 상기 제1 및 제2 절연막들 사이에 형성될 수 있다.

상기 제1 스위칭 소자는 상기 제1 게이트 배선과 전기적으로 연결된 제1 제어전극, 상기 데이터 배선과 전기적으로 연결된 제1 입력전극, 및 상기 제1 화소부와 전기적으로 연결된 제1 출력전극을 포함한다.

상기 제2 스위칭 소자는 상기 제1 게이트 배선과 전기적으로 연결된 제2 제어전극, 상기 데이터 배선과 전기적으로 연결된 제2 입력전극, 및 상기 제2 화소부와 전기적으로 연결된 제2 출력전극을 포함한다.

상기 제3 스위칭 소자는 상기 제1 게이트 배선과 전기적으로 연결된 제3 제어전극, 상기 데이터 배선과 전기적으로 연결된 제3 입력전극, 및 상기 도메인 분할전극과 전기적으로 연결된 제3 출력전극을 포함한다.

상기한 본 발명의 목적을 달성하기 위한 제2 실시예에 따른 표시기판은 제1 게이트 배선, 제2 게이트 배선, 제1 데이터 배선, 제2 데이터 배선, 화소전극, 도메인 분할전극, 제1 및 제2 스위치 소자들, 제1 전압 변경부, 제3 및 제4 스위칭 소자들 및 제2 전압 변경부를 포함한다.

상기 제1 및 제2 게이트 배선들은 서로 이웃하게 제1 방향으로 형성된다. 상기 제1 및 제2 데이터 배선들은 서로 이웃하게 상기 제1 방향과 교차되는 제2 방 향으로 형성된다. 상기 화소전극은 서로 이격된 제1 및 제2 화소부들을 포함한다. 상기 도메인 분할전극은 상기 제1 화소부를 복수의 영역들로 분할하는 제1 분할부 및 상기 제2 화소부를 복수의 영역들로 분할하는 제2 화소부를 포함한다.

상기 제1 및 제2 스위칭 소자들은 상기 제1 게이트 배선으로부터 인가되는 제1 게이트 신호에 제어되어, 상기 제1 데이터 배선으로부터 인가된 제1 데이터 신호를 상기 제1 화소부 및 상기 제1 분할부로 각각 인가한다. 상기 제1 전압 변경부는 상기 제2 게이트 배선으로부터 인가되는 제2 게이트 신호에 제어되어, 상기 제1 분할부 내의 전압레벨를 상승시키고, 상기 제1 화소부 내의 전압레벨를 하강시킨다.

상기 제3 및 제4 스위칭 소자들은 상기 제1 게이트 배선으로부터 인가되는 상기 제1 게이트 신호에 제어되어, 상기 제2 데이터 배선으로부터 인가된 제2 데이터 신호를 상기 제2 화소부 및 상기 제2 분할부로 각각 인가한다. 상기 제2 전압 변경부는 상기 제2 게이트 배선으로부터 인가되는 상기 제2 게이트 신호에 제어되어, 상기 제2 분할부 내의 전압레벨를 상승시키고, 상기 제2 화소부 내의 전압레벨를 하강시킨다.

상기한 본 발명의 다른 목적을 달성하기 위한 일 실시예에 따른 표시패널은 제1 기판, 제1 기판과 대향되는 제2 기판, 및 상기 제1 및 제2 기판들 사이에 개재된 액정층을 포함한다. 상기 제1 기판은 제1 게이트 배선, 제2 게이트 배선, 데이터 배선, 화소전극, 도메인 분할전극, 제1 내지 제3 스위칭 소자들 및 전압 변경부를 포함한다.

상기 제1 및 제2 게이트 배선들은 서로 이웃하게 제1 방향으로 형성된다. 상기 데이터 배선은 상기 제1 방향과 교차되는 제2 방향으로 형성된다. 상기 화소전극은 서로 이격된 제1 및 제2 화소부들을 포함한다. 상기 도메인 분할전극은 상기 제1 및 제2 화소부들을 각각 복수의 영역들로 분할한다. 상기 제1 내지 제3 스위칭 소자들은 상기 제1 게이트 배선으로부터 인가되는 제1 게이트 신호에 제어되어, 상기 데이터 배선으로부터 인가된 데이터 신호를 상기 제1 및 제2 화소부들과 상기 도메인 분할전극으로 각각 인가한다. 상기 전압 변경부는 상기 제2 게이트 배선으로부터 인가되는 제2 게이트 신호에 제어되어, 상기 도메인 분할부 내의 전압레벨를 상승시키고, 상기 제2 화소부 내의 전압레벨를 하강시킨다.

이러한 본 발명에 따르면, 제1 기판이 제1 및 제2 화소부들을 분할하는 도메인 분할전극을 구비함에 따라, 제2 기판의 공통전극을 패터닝하지 않고도 영상의 시야각이 향상될 수 있고. 그로 인해 영상의 표시품질이 보다 향상될 수 있다.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하기로 한다. 그러나, 본 발명은 하기의 실시예들에 한정되지 않고 다른 형태로 구현될 수도 있다. 여기서 소개되는 실시예들은 개시된 내용이 보다 완전해질 수 있도록 그리고 당업자에게 본 발명의 기술적 사상과 특징이 충분히 전달될 수 있도록 하기 위해 제공된다. 도면들에 있어서, 각 장치 또는 막(층) 및 영역들의 두께는 본 발명의 명확성을 기하기 위하여 과장되게 도시되었으며, 또한 각 장 치는 본 명세서에서 설명되지 아니한 다양한 부가 장치들을 구비할 수 있으며, 막(층)이 다른 막(층) 또는 기판 상에 위치하는 것으로 언급되는 경우, 다른 막(층) 또는 기판 상에 직접 형성되거나 그들 사이에 추가적인 막(층)이 개재될 수 있다.

도 1은 본 발명의 실시예들에 따른 표시패널을 도시한 사시도이다.

도 1을 참조하면, 본 실시예에 의한 표시패널은 제1 기판(100), 상기 제1 기판(100)에 대향하는 제2 기판(200), 및 상기 제1 및 제2 기판들(100, 200)에 개재된 액정층(300)을 포함한다.

상기 액정층(300) 내의 액정들은 상기 제1 및 제2 기판들(100, 200)의 사이에 형성된 전기장에 의하여 재배열된다. 상기 액정층(300) 내의 액정들이 상기 전기장에 의해 재배열되면, 상기 액정층의 광투과율은 변경된다. 그로 인해, 상기 표시패널은 외부로 영상을 표시할 수 있다.

도 2는 도 1의 표시패널 중 단위화소를 도시한 평면도이고, 도 3은 도 2의 I-I'선을 따라 절단한 단면도이다.

도 2 및 도 3을 참조하면, 상기 제1 기판(100)은 제1 베이스 기판(110), 제1 게이트 배선(GL1), 제2 게이트 배선(GL2), 스토리지 배선(SL), 제1 절연막(120), 데이터 배선(DL), 제2 절연막(130), 화소전극(140), 도메인 분할전극(150) 및 절연 구조물(160)을 포함한다.

상기 제1 베이스 기판(110)은 플레이트 형상을 가질 수 있다. 상기 제1 베이스 기판(110)은 투명한 물질, 일례로 유리, 석영, 합성수지 등으로 이루어질 수 있다.

상기 제1 및 제2 게이트 배선들(GL1, GL2)은 서로 이웃하게 제1 방향(DI1)을 따라 상기 제1 베이스 기판(110) 상에 형성된다. 상기 스토리지 배선(SL)은 상기 제1 및 제2 게이트 배선들(GL1, GL2)로부터 이격되어 상기 제1 베이스 기판(110) 상에 형성된다. 상기 스토리지 배선(SL)은 상기 제1 및 제2 게이트 배선들(GL1, GL2) 사이에 실질적으로 상기 제1 방향(DI1)과 평행한 방향을 따라 형성될 수 있다. 상기 제1 및 제2 게이트 배선들(GL1, GL2)과 상기 스토리지 배선(SL)은, 예를 들어, 알루미늄(Al) 또는 알루미늄 합금을 포함할 수 있다.

상기 제1 절연막(120)은 상기 제1 및 제2 게이트 배선들(GL1, GL2)과 상기 스토리지 배선(SL)을 덮도록 상기 제1 베이스 기판(110) 상에 형성된다. 상기 제1 절연막(120)은, 예를 들어, 질화 실리콘(SiNx), 산화 실리콘(SiOx) 등과 같은 절연물질을 포함할 수 있다.

상기 데이터 배선(DL)은 상기 제1 절연막(120) 상에 상기 제1 방향(DI1)과 교차되는 제2 방향(DI2)을 따라 형성된다. 상기 제1 및 제2 방향들(DI1, DI2)은 서로 직교할 수 있다. 상기 데이터 배선(DL)은, 예를 들어, 몰리브덴(Mo), 몰리브덴-텅스텐 합금(MoW), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti) 등과 같은 금속물질을 포함할 수 있다. 상기 데이터 배선(DL)은 저항이 작은 도전층 및 다른 물질로 접촉성이 좋은 접촉층을 갖는 다층구조로 이루어질 수 있다. 예를 들어, 상기 데이터 배선(DL)은 알루미늄-크롬 합금(Al/Cr), 알루미늄-몰리브덴 합금(Al/Mo) 등을 포함할 수 있다.

상기 제2 절연막(130)은 상기 데이터 배선(DL)을 덮도록 상기 제1 절연막 상 에 형성된다. 상기 제2 절연막(130)은, 예를 들어, 질화 실리콘(SiNx) 및 산화 실리콘(SiOx) 등을 포함할 수 있다. 도 3에서는 도시되지 않았지만, 유기 절연막(미도시)이 상기 제2 절연막(130) 상에 형성될 수도 있다.

상기 화소전극(140)은 상기 제2 절연막(130) 상에 형성되고, 단위화소 내에 배치된다. 상기 화소전극(140)은 투명한 도전성 물질, 일례로, ITO(indium tin oxide), IZO(indium zinc oxide) 등을 포함할 수 있다.

상기 화소전극(140)은 서로 이격된 제1 화소부(142) 및 제2 화소부(144)를 포함한다. 상기 제2 화소부(144)는 상기 제1 화소부(142)의 외곽의 일부를 감싸는 형상을 가질 수 있다. 상기 제1 및 제2 화소부들(142, 144)은 상기 단위화소의 중심을 상기 제1 방향(DI1)을 따라 지나는 가상의 중심선(미도시)을 기준으로 실질적으로 대칭형상을 가질 수 있다. 예를 들어, 상기 제1 및 제2 화소부들(142, 144)은 실질적으로 V-자 형상을 가질 수 있다.

상기 도메인 분할전극(150)은 상기 제1 및 제2 화소부들(142, 144) 각각을 분할하도록 상기 제2 절연막(130) 상부에 형성된다. 상기 도메인 분할전극(150)은 상기 제1 화소부(142)로부터 이격되도록 상기 제1 화소부(142)를 분할하는 제1 분할부(152) 및 상기 제2 화소부(144)로부터 이격되도록 상기 제2 화소부(144)를 분할하는 제2 분할부(154)를 포함할 수 있다.

상기 제1 분할부(152)는 실질적으로 상기 제1 화소부(142)의 중심을 따라 상기 제1 화소부(142)를 이등분으로 분할할 수 있고, 상기 제2 분할부(154)는 실질적으로 상기 제2 화소부(144)의 중심을 따라 상기 제2 화소부(144)를 이등분으로 분 할할 수 있다. 그로 인해, 상기 제1 화소부(142)는 제1 좌측전극(142a) 및 제1 우측전극(142b)으로 분할될 수 있고, 상기 제2 화소부(142)는 제2 좌측전극 및 제2 우측전극으로 분할될 수 있다. 상기 제1 좌측전극(142a) 및 상기 제1 우측전극(142b)은 서로 전기적으로 연결되고, 상기 제2 좌측전극 및 상기 제2 우측전극은 서로 전기적으로 연결된다.

상기 제1 및 제2 분할부들(152, 154)은 상기 제1 및 제2 화소부들(142, 144)과 대응되게 상기 중심선을 기준으로 실질적으로 대칭형상을 가질 수 있다. 예를 들어, 상기 제1 및 제2 분할부들(152, 154)은 실질적으로 V-자 형상을 가질 수 있다. 상기 제1 및 제2 분할부들(152, 154)은 서로 전기적으로 연결될 수 있다.

상기 절연 구조물(160)은 상기 도메인 분할전극(150) 및 상기 제2 절연막(130) 사이에 형성된다. 즉, 상기 절연 구조물(160)은 상기 제2 절연막(130) 상에 형성되어, 상기 제1 및 제2 화소부들(142, 144) 각각을 분할하고, 상기 도메인 분할전극(150)은 상기 절연 구조물(160) 상에 형성된다. 상기 절연 구조물(160)은 경우에 따라서 생략될 수 있다.

상기 절연 구조물(160)의 두께는 상기 화소전극(140)의 두께보다 클 수 있다. 그로 인해, 상기 도메인 분할전극(150)은 상기 화소전극(140)보다 상기 제2 기판(200)과 근접할 수 있다. 상기 도메인 분할전극(150)의 폭은 상기 절연 구조물(160)의 폭보다 작은 것이 바람직하다.

본 실시예에서, 상기 제1 및 제2 화소부들(142, 144) 각각은 도 4와 달리 상기 절연 구조물(160)에 의해 분할되지 않을 수 있다. 즉, 상기 제1 및 제2 화소부 들(142, 144) 각각은 상기 절연 구조물(160)의 하부에도 형성될 수 있다.

또한, 상기 제1 기판(100)은 제1 트랜지스터(TR1), 제2 트랜지스터(TR2), 제3 트랜지스터(TR3) 및 전압변경 트랜지스터(TR-VT)를 더 포함한다.

상기 제1 트랜지스터(TR1)는 제1 제어전극(G1), 제1 액티브 패턴(A1), 제1 입력전극(S1) 및 제1 출력전극(D1)을 포함한다. 예를 들어, 상기 제1 제어전극(G1)은 상기 제1 게이트 배선(G1)으로부터 돌출된다. 상기 제1 액티브 패턴(A1)은 상기 제1 제어전극(G1)과 중첩되도록 상기 제1 절연막(120) 상에 형성된다. 상기 제1 입력전극(S1)은 상기 데이터 배선(DL)과 전기적으로 연결되고, 상기 제1 액티브 패턴(A1)의 일부 상에 형성된다. 상기 제1 출력전극(D1)은 상기 제1 입력전극(S1)과 이격되어 상기 제1 액티브 패턴(A1)의 일부 상에 형성되고, 상기 제1 화소부(142)의 일부와 중첩된다. 상기 제1 출력전극(D1)은 상기 제2 절연막(130)에 형성된 제1 콘택홀(H1)을 통해 상기 제1 화소부(142)와 전기적으로 연결된다.

상기 제2 트랜지스터(TR2)는 제2 제어전극(G2), 제2 액티브 패턴(A2), 제2 입력전극(S2) 및 제2 출력전극(D2)을 포함한다. 예를 들어, 상기 제2 제어전극(G2)은 상기 제1 게이트 배선(G1)으로부터 돌출된다. 상기 제2 액티브 패턴(A2)은 상기 제2 제어전극(G2)과 중첩되도록 상기 제1 절연막(120) 상에 형성된다. 상기 제2 입력전극(S2)은 상기 데이터 배선(DL)과 전기적으로 연결되고, 상기 제2 액티브 패턴(A2)의 일부 상에 형성된다. 상기 제2 출력전극(D2)은 상기 제2 입력전극(S2)과 이격되어 상기 제2 액티브 패턴(A2)의 일부 상에 형성되고, 상기 제2 화소부(144)의 일부와 중첩된다. 상기 제2 출력전극(D2)은 상기 제2 절연막(130)에 형성된 제2 콘택홀(H2)을 통해 상기 제2 화소부(144)와 전기적으로 연결된다.

상기 제3 트랜지스터(TR3)는 제3 제어전극(G3), 제3 액티브 패턴(A3), 제3 입력전극(S3) 및 제3 출력전극(D3)을 포함한다. 예를 들어, 상기 제3 제어전극(G3)은 상기 제1 게이트 배선(G1)으로부터 돌출된다. 상기 제3 액티브 패턴(A3)은 상기 제3 제어전극(G3)과 중첩되도록 상기 제1 절연막(120) 상에 형성된다. 상기 제3 입력전극(S3)은 상기 데이터 배선(DL)과 전기적으로 연결되고, 상기 제3 액티브 패턴(A3)의 일부 상에 형성된다. 상기 제3 출력전극(D3)은 상기 제3 입력전극(S3)과 이격되어 상기 제3 액티브 패턴(A3)의 일부 상에 형성되고, 상기 제2 분할부(154)의 일부와 중첩된다. 상기 제3 출력전극(D3)은 상기 제2 절연막(130) 및 상기 절연 구조물(160)에 형성된 제3 콘택홀(H3)을 통해 상기 제2 분할부(154)와 전기적으로 연결된다.

상기 전압변경 트랜지스터(TR-VT)는 전압변경 제어전극(G-VT), 전압변경 액티브 패턴(A-VT), 전압변경 입력전극(S-VT) 및 전압변경 출력전극(D-VT)을 포함한다. 예를 들어, 상기 전압변경 제어전극(G-VT)은 상기 제2 게이트 배선(G2)으로부터 돌출된다. 상기 전압변경 액티브 패턴(A-VT)은 상기 전압변경 제어전극(G-VT)과 중첩되도록 상기 제1 절연막(120) 상에 형성된다. 상기 전압변경 입력전극(S-VT)은 상기 제2 화소부(144)의 일부와 중첩되고, 상기 전압변경 액티브 패턴(A-VT)의 일부 상에 형성된다. 상기 전압변경 입력전극(S-VT)은 상기 제2 절연막에 형성된 제4 콘택홀(H4)을 통해 상기 제2 화소부(144)와 전기적으로 연결된다. 상기 전압변경 출력전극(D-VT)은 상기 전압변경 입력전극(S-VT)과 이격되어 상기 전압변경 액티브 패턴(A-VT)의 일부 상에 형성된다. 상기 전압변경 출력전극(D-VT)은 상기 제2 분할부(154)의 일부와 중첩되어, 전압상승 커패시터를 형성할 수 있다.

본 실시예에서, 상기 제1 내지 제3 입력전극들(S1, S2, S3)은 일체형으로 형성될 수 있다. 즉, 상기 데이터 배선으로부터 돌출된 돌출전극이 상기 제1 내지 제3 입력전극들(S1, S2, S3)을 형성할 수 있다. 또한, 상기 제1 내지 제3 제어전극들(G1, G2, G3)은 도 2와 달리 일체형으로 형성될 수 있다.

한편, 상기 스토리지 배선(SL)은 상기 제1 및 제2 화소부들(142, 144)의 일부와 중첩되고, 상기 전압변경 출력전극(D-VT)의 일부와 중첩된다. 예를 들어, 상기 스토리지 배선(SL)은 메인 스토리지 배선(SL-m), 제1 서브 스토리지 배선(SL-a) 및 제2 서브 스토리지 배선(SL-b)을 포함할 수 있다.

상기 메인 스토리지 배선(SL-m)은 상기 제1 방향(DI1)과 실질적으로 평행하게 형성된다. 상기 메인 스토리지 배선(SL-m)은 상기 전압변경 출력전극(D-VT)의 일부와 중첩되어, 전압하강 커패시터를 형성할 수 있다.

상기 제1 서브 스토리지 배선(SL-a)은 실질적으로 상기 제2 방향(DI2)을 따라 형성되어, 상기 제2 화소부(144)의 일부와 중첩될 수 있다. 상기 제2 서브 스토리지 배선(SL-b)은 실질적으로 상기 제2 방향(DI2)을 따라 형성되어, 상기 제1 화소부(142)의 일부와 중첩될 수 있다. 상기 제1 및 제2 서브 스토리지 배선들(SL-a, SL-b)은 상기 단위화소 내의 양단부에 서로 마주보도록 배치될 수 있다.

이어서, 상기 제2 기판(200)은 상기 제1 기판(100)과 대향하여 배치된다. 상기 제2 기판(200)은 제2 베이스 기판(210), 컬러필터(220), 필터 절연막(230) 및 공통전극(240)을 포함할 수 있다.

상기 제2 베이스 기판(210)은 상기 제1 베이스 기판(110)과 대향하여 배치되고, 플레이트 형상을 가질 수 있다. 상기 제2 베이스 기판(210)은 투명한 물질, 일례로 유리, 석영, 합성수지 등으로 이루어질 수 있다.

상기 컬러필터(220)는 상기 제1 기판(100)과 마주보도록 상기 제2 베이스 기판(210) 상에 형성된다. 상기 컬러필터(220)는, 일례로, 적색 컬러필터, 녹색 컬러필터 및 청색 컬러필터를 포함할 수 있다.

상기 필터 절연막(230)은 상기 컬러필터(220) 상에 형성되어, 상기 컬러필터(220)를 보호한다. 상기 필터 절연막(230)은, 일례로, 유기 절연막을 포함할 수 있다. 상기 필터 절연막(230)은 경우에 따라 생략될 수 있다.

상기 공통전극(240)은 상기 필터 절연막(230) 상에 형성된다. 상기 공통전극(240)은 투명한 도전성 물질, 일례로, ITO(indium tin oxide), IZO(indium zinc oxide) 등을 포함할 수 있다. 상기 공통전극(240)은 패터닝에 의해 형성된 개구부를 가지지 않고, 상기 필터 절연막(230)의 전면에 형성될 수 있다.

본 실시예에서 상기 화소전극(140) 및 상기 공통전극(240) 사이에 전기장이 형성되면, 상기 액정층(300) 내의 액정들의 배열이 변경된다. 이때, 상기 도메인 분할전극(150)에 인가되는 전압이 상기 화소전극에 인가되는 전압보다 더 큰 레벨의 값을 가질 때, 상기 화소전극(140) 및 상기 공통전극(240) 사이에 형성되는 상기 전기장은 상기 도메인 분할전극(150)을 중심으로 외곽방향을 따라 경사지도록 형성될 수 있다. 그로 인해, 본 실시예에 의한 표시패널은 상기 공통전극(240)이 상기 개구부를 구비하지 않더라도, 보다 넓은 시야각을 갖는 영상을 표시할 수 있다.

도 4는 본 발명의 실시예들에 따른 표시패널의 일부를 도시한 단면도이다. 도 4에 도시된 표시패널은 도메인 분할전극을 제외하면, 도 3에 도시된 표시패널과 동일하므로, 상기 도메인 분할전극을 제외한 다른 구성요소들에 대한 설명은 생략하기로 한다.

도 2 및 도 4를 참조하면, 본 실시예에 의한 도메인 분할전극(150)은 상기 제1 및 제2 절연막(120, 130) 사이에 형성된다. 상기 도메인 분할전극(150)은 상기 제1 및 제2 화소부들(142, 144) 각각을 분할할 수 있는 위치에 배치된다.

상기 도메인 분할전극(150)은 상기 제1 화소부(142)로부터 이격되도록 상기 제1 화소부(142)를 분할하는 제1 분할부(152) 및 상기 제2 화소부(144)로부터 이격되도록 상기 제2 화소부(144)를 분할하는 제2 분할부(154)를 포함할 수 있다.

상기 제1 분할부(152)는 실질적으로 상기 제1 화소부(142)의 중심을 따라 상기 제1 화소부(142)를 이등분으로 분할할 수 있고, 상기 제2 분할부(154)는 실질적으로 상기 제2 화소부(144)의 중심을 따라 상기 제2 화소부(144)를 이등분으로 분할할 수 있다. 그로 인해, 상기 제1 화소부(142)는 제1 좌측전극(142a) 및 제1 우측전극(142b)으로 분할될 수 있고, 상기 제2 화소부(142)는 제2 좌측전극 및 제2 우측전극으로 분할될 수 있다.

도 5는 본 발명의 실시예들에 따른 표시패널의 단위화소 내의 구성요소들 간의 전기적인 연결관계를 설명하기 위한 회로도이다. 도 5에 도시된 표시패널의 회로도는 도 2 내지 도 4에 도시된 표시패널의 단위화소 내의 구성요소들 간의 전기적인 연결관계를 실질적으로 나타낸 것일 수 있다.

도 5를 참조하면, 본 실시예에 의한 표시패널은 제1 게이트 배선(GL1), 제2 게이트 배선(GL2), 데이터 배선(DL), 화소전극, 도메인 분할전극(150), 스위칭 소자부(SW) 및 전압 변경부(VT)를 포함한다.

상기 제1 및 제2 게이트 배선들(GL1, GL2)은 서로 이웃하게 제1 방향(DI1)으로 형성된다. 상기 데이터 배선(DL)은 상기 제1 방향(DI1)과 교차되는 제2 방향(D2)으로 형성된다. 상기 제1 및 제2 방향들(DI1, DI2)은 서로 직교할 수 있다.

상기 화소전극은 서로 이격된 제1 및 제2 화소부들(142, 144)을 포함한다. 상기 도메인 분할전극(150)은 상기 제1 및 제2 화소부들(142, 144) 각각을 분할한다. 예를 들어, 상기 도메인 분할전극(150)은 상기 제1 화소부(142)를 분할하는 제1 분할부 및 상기 제2 화소부(144)를 분할하는 제2 분할부를 포함할 수 있다.

상기 스위칭 소자부(SW)는 상기 제1 게이트 배선(GL1) 및 상기 데이터 배선(DL)과 전기적으로 연결되고, 상기 제1 및 제2 화소부들(142, 144)과 상기 도메인 분할전극(150)과 전기적으로 연결된다. 상기 스위칭 소자부(SW)는 상기 제1 게이트 배선(GL1)으로부터 인가되는 제1 게이트 신호에 제어되어, 상기 데이터 배 선(DL)으로부터 인가된 데이터 신호를 상기 제1 및 제2 화소부들(142, 144)과 상기 도메인 분할전극(150)으로 인가한다.

예를 들어, 상기 스위칭 소자부(SW)는 제1 트랜지스터(TR1), 제2 트랜지스터(TR2) 및 제3 트랜지스터(TR3)를 포함할 수 있다.

상기 제1 트랜지스터(TR1)는 상기 제1 게이트 배선(GL1)과 전기적으로 연결된 제1 제어전극(G1), 상기 데이터 배선(DL)과 전기적으로 연결된 제1 입력전극(S1), 및 상기 제1 화소부(142)와 전기적으로 연결된 제1 출력전극(D1)을 포함한다.

상기 제2 트랜지스터(TR2)는 상기 제1 게이트 배선(GL1)과 전기적으로 연결된 제2 제어전극(G2), 상기 데이터 배선(DL)과 전기적으로 연결된 제2 입력전극(S2), 및 상기 제2 화소부(144)와 전기적으로 연결된 제2 출력전극(D2)을 포함한다.

상기 제3 트랜지스터(TR3)는 상기 제1 게이트 배선(GL1)과 전기적으로 연결된 제3 제어전극(G3), 상기 데이터 배선(DL)과 전기적으로 연결된 제3 입력전극(S3), 및 상기 도메인 분할전극(150)과 전기적으로 연결된 제3 출력전극(D3)을 포함한다.

상기 전압 변경부(VT)는 상기 제2 게이트 배선(GL2), 상기 제2 화소부(144), 상기 도메인 분할전극(150)과 전기적으로 연결된다. 상기 전압 변경부(VT)는 상기 제2 게이트 배선(GL2)으로부터 인가되는 제2 게이트 신호에 제어되어, 상기 도메인 분할전극(150) 내의 전압레벨를 상승시키고, 상기 제2 화소부(144) 내의 전압레벨 를 하강시킬 수 있다.

예를 들어, 상기 전압 변경부(VT)는 전압변경 트랜지스터(TR-VT), 전압상승 커패시터(Cup) 및 전압하강 커패시터(Cdown)를 포함할 수 있다.

상기 전압변경 트랜지스터(TR-VT)는 상기 제2 게이트 배선(GL2)과 전기적으로 연결된 전압변경 제어전극(G-VT), 상기 제2 화소부(144)와 전기적으로 연결된 전압변경 입력전극(S-VT), 및 상기 전압변경 입력전극(S-VT)과 대응되는 전압변경 출력전극(D-VT)을 포함한다.

상기 전압상승 커패시터(Cup)는 상기 도메인 분할전극(150)과 전기적으로 연결된 제1 상승전극 및 상기 전압변경 출력전극(D-VT)과 전기적으로 연결된 제2 상승전극을 포함한다. 상기 전압하강 커패시터(Cdown)는 상기 전압변경 출력전극(D-VT)과 전기적으로 연결된 제1 하강전극 및 기준전압(Vst)을 인가받는 제2 하강전극을 포함한다.

또한, 본 실시예에 의한 표시패널은 제1 액정 커패시터(Clc1), 제1 스토리지 커패시터(Cst1), 제2 액정 커패시터(Clc2), 제2 스토리지 커패시터(Cst2), 제3 액정 커패시터(Clc3) 및 제3 스토리지 커패시터(Cst3)를 더 포함할 수 있다.

상기 제1 액정 커패시터(Clc1)의 일단은 상기 제1 화소부(142)와 전기적으로 연결되고, 상기 일단과 대향하는 상기 제1 액정 커패시터(Clc1)의 타단은 공통전압(Vcom)을 인가받는다. 상기 제1 스토리지 커패시터(Cst1)의 일단은 상기 제1 화소부(142)와 전기적으로 연결되고, 상기 일단과 대향하는 상기 제1 스토리지 커패시터(Cst1)의 타단은 상기 기준전압(Vst)을 인가받는다.

상기 제2 액정 커패시터(Clc2)의 일단은 상기 제2 화소부(144)와 전기적으로 연결되고, 상기 일단과 대향하는 상기 제2 액정 커패시터(Clc2)의 타단은 상기 공통전압(Vcom)을 인가받는다. 상기 제2 스토리지 커패시터(Cst2)의 일단은 상기 제2 화소부(144)와 전기적으로 연결되고, 상기 일단과 대향하는 상기 제2 스토리지 커패시터(Cst2)의 타단은 상기 기준전압(Vst)을 인가받는다.

상기 제3 액정 커패시터(Clc3)의 일단은 상기 도메인 분할전극(150)과 전기적으로 연결되고, 상기 일단과 대향하는 상기 제3 액정 커패시터(Clc3)의 타단은 상기 공통전압(Vcom)을 인가받는다. 상기 제3 스토리지 커패시터(Cst3)의 일단은 상기 도메인 분할전극(150)과 전기적으로 연결되고, 상기 일단과 대향하는 상기 제3 스토리지 커패시터(Cst3)의 타단은 상기 기준전압(Vst)을 인가받는다.

도 6은 도 5의 단위화소의 구동방법을 설명하기 위한 파형도들이다.

도 5 및 도 6을 참조하여, 본 실시예에 의한 표시패널의 구동방법을 설명하기로 한다.

우선, 상기 전압 변경부(VT) 내의 커패시터에 기준 충전전압(VR)을 충전한다. 상기 기준 충전전압(VR)은 상기 전압상승 커패시터(Cup) 및 상기 전압하강 커패시터(Cdown) 사이에 충전된다. 상기 기준 충전전압(VR)은 제1 극성을 갖는 제1 전압(V1)일 수 있다. 예를 들어, 상기 기준 충전전압(VR)은 약 - 2V 일 수 있다.

상기 전압상승 커패시터(Cup) 및 상기 전압하강 커패시터(Cdown) 사이에 상기 기준 충전전압(VR)이 충전될 때, 상기 제1 화소부(142)에는 하이 화소전압(VH)이 충전되고, 상기 제2 화소부(144)에는 로우 화소전압(VL)이 충전되며, 상기 도메 인 분할전극(150)에는 도메인 분할전압(VD)이 충전된다. 상기 하이 화소전압(VH), 상기 로우 화소전압(VL) 및 상기 도메인 분할전압(VD)은 상기 기준 충전전압(VR)과 동일하게 제1 극성, 즉 음의 극성을 가질 수 있다.

이어서, 상기 제1 게이트 배선(DL1)으로 제1 게이트 신호(GS1)를 인가하여, 상기 데이터 배선(DL)으로부터 인가되는 데이터 신호를 상기 제1 및 제2 화소부들(142, 144)과 상기 도메인 분할전극(150)으로 출력한다. 상기 데이터 신호는 상기 제1 극성과 반대인 제2 극성을 갖는 제2 전압(V2)을 가질 수 있다. 예를 들어, 상기 제2 전압은 약 - 5V 일 수 있다. 그로 인해, 상기 제1 및 제2 화소부들(142, 144)과 상기 도메인 분할전극(150) 모두에는 상기 제2 전압(V2)이 충전된다.

이어서, 상기 제2 게이트 배선(GL2)으로 제2 게이트 신호(GS2)를 인가하여 상기 전압 변경부(VT)를 제어한다. 즉, 상기 전압 변경부(VT)의 상기 전압변경 트랜지스터(TR-VT)는 상기 제2 게이트 신호(GS2)에 의해 턴온된다.

상기 전압변경 트랜지스터(TR-VT)가 턴온되면, 상기 전압상승 커패시터(Cup) 및 상기 전압하강 커패시터(Cdown) 사이와 상기 제2 화소부(144)가 전기적으로 연결된다. 그로 인해, 상기 제1 전압(V1) 및 상기 제2 전압(V2)이 서로 혼합되어 제3 전압(V3)이 형성된다. 즉, 상기 전압상승 커패시터(Cup) 및 상기 전압하강 커패시터(Cdown) 사이와 상기 제2 화소부(144)에 상기 제3 전압(V3)이 형성된다. 예를 들어, 상기 제1 전압(V1)이 약 - 2V이고 상기 제2 전압(V2)이 약 5V이라면, 상기 제3 전압(V3)은 약 1.5V 일 수 있다.

결과적으로, 상기 제2 화소부(144)의 상기 로우 화소전압(VL)은 상기 제2 전 압(V2)에서 상기 제3 전압(V3)으로 하강한다. 반면, 상기 전압상승 커패시터(Cup) 및 상기 전압하강 커패시터(Cdown) 사이에 형성된 상기 기준 충전전압(VR)은 상기 제1 전압(V1)에서 상기 제3 전압(V3)으로 상승한다.

한편, 상기 기준 충전전압(VR)이 상기 제1 전압(V1)에서 상기 제3 전압(V3)으로 상승하면, 상기 도메인 분할전극(150)의 상기 도메인 분할전압(VD)은 상기 전압변경 커패시터(Cup)에 의해 상기 제2 전압(V2)에서 제4 전압으로 상승한다. 예를 들어, 상기 기준 충전전압(VR)이 약 3.5V 상승하면, 상기 도메인 분할전압(VD)도 약 3.5 V들 상승할 수 있다. 그로 인해, 상기 도메인 분할전압(VD)은 약 5V에서 약 8.5V로 상승할 수 있다.

따라서, 상기 제2 게이트 신호들(GS2)이 상기 제2 게이트 배선(GL2)에 인가되면, 상기 도메인 분할전압(VD)이 상대적으로 가장 높은 레벨의 전압을 갖고, 상기 하이 화소전압(VH)은 상대적으로 중간 정도 레벨의 전압을 가지며, 상기 로우 화소전압(VL)은 상대적으로 가장 낮은 레벨의 전압을 갖는다.

도 7은 본 발명의 실시예들에 따른 표시패널의 단위화소 내의 구성요소들 간의 전기적인 연결관계를 설명하기 위한 회로도이다.

도 7을 참조하면, 본 실시예에 의한 표시패널은 제1 게이트 배선(GL1), 제2 게이트 배선(GL2), 제1 데이터 배선(DL1), 제2 데이터 배선(DL2), 화소전극, 도메인 분할전극, 제1 스위칭 소자부(SW1), 제2 스위칭 소자부(SW2), 상기 제1 전압 변경부(VT1) 및 상기 제2 전압 변경부(VT2)를 포함한다.

상기 제1 및 제2 게이트 배선들(GL1, GL2)은 서로 이웃하게 제1 방향(DI1)으 로 형성된다. 상기 제1 및 제2 데이터 배선들(DL1, DL2)은 상기 제1 방향(DI2)과 교차되는 제2 방향(DI2)으로 형성된다. 상기 제1 및 제2 방향들(DI1, DI2)은 서로 직교할 수 있다.

상기 화소전극은 서로 이격된 제1 및 제2 화소부들(142, 144)을 포함한다. 상기 도메인 분할전극은 상기 제1 화소부(142)를 분할하는 제1 분할부(152) 및 상기 제2 화소부(144)를 분할하는 제2 분할부(154)를 포함할 수 있다. 본 실시예에서, 상기 제1 및 제2 분할부들(152, 154)은 서로 전기적으로 분리된다.

상기 제1 스위칭 소자부(SW1)는 상기 제1 게이트 배선(GL1)으로부터 인가되는 제1 게이트 신호에 제어되어, 상기 제1 데이터 배선(DL1)으로부터 인가된 제1 데이터 신호를 상기 제1 화소부(142) 및 상기 제1 분할부(152)로 출력한다. 예를 들어, 상기 제1 스위칭 소자부(SW1)는 제1 트랜지스터(TR1) 및 제2 트랜지스터(TR2)를 포함할 수 있다.

상기 제1 트랜지스터(TR1)는 상기 제1 게이트 배선(GL1)과 전기적으로 연결된 제1 제어전극(G1), 상기 제1 데이터 배선(DL1)과 전기적으로 연결된 제1 입력전극(S1), 및 상기 제1 화소부(142)와 전기적으로 연결된 제1 출력전극(D1)을 포함한다.

상기 제2 트랜지스터(TR2)는 상기 제1 게이트 배선(GL1)과 전기적으로 연결된 제2 제어전극(G2), 상기 제1 데이터 배선(DL1)과 전기적으로 연결된 제2 입력전극(S2), 및 상기 제1 분할부(152)와 전기적으로 연결된 제2 출력전극(D2)을 포함한다.

상기 제1 전압 변경부(VT1)는 상기 제2 게이트 배선(GL2)으로부터 인가되는 제2 게이트 신호에 제어되어, 상기 제1 분할부(152) 내의 전압레벨를 상승시키고, 상기 제1 화소부(142) 내의 전압레벨를 하강시킬 수 있다. 예를 들어, 상기 제1 전압 변경부(VT1)는 제1 전압변경 트랜지스터(TR1-VT), 제1 전압상승 커패시터(Cup1) 및 제1 전압하강 커패시터(Cdown1)를 포함할 수 있다.

상기 제1 전압변경 트랜지스터(TR1-VT)는 상기 제2 게이트 배선(GL2)과 전기적으로 연결된 제1 전압변경 제어전극(G1-VT), 상기 제1 화소부(142)와 전기적으로 연결된 제1 전압변경 입력전극(S1-VT), 및 상기 제1 전압변경 입력전극(S1-VT)과 대응되는 제1 전압변경 출력전극(D1-VT)을 포함한다.

상기 제1 전압상승 커패시터(Cup1)의 일단은 상기 제1 분할부(152)와 전기적으로 연결되고, 상기 일단과 대향하는 상기 제1 전압상승 커패시터(Cup1)의 타단은 상기 제1 전압변경 출력전극(D1-VT)과 전기적으로 연결된다. 상기 제1 전압하강 커패시터(Cdown1)의 일단은 상기 제1 전압변경 출력전극(D1-VT)과 전기적으로 연결되고, 상기 일단과 대향하는 상기 제1 전압하강 커패시터(Cdown1)의 타단은 기준전압(Vst)을 인가받는다.

상기 제2 스위칭 소자부(SW2)는 상기 제1 게이트 배선(GL1)으로부터 인가되는 제1 게이트 신호에 제어되어, 상기 제2 데이터 배선(DL2)으로부터 인가된 제2 데이터 신호를 상기 제2 화소부(144) 및 상기 제2 분할부(154)로 출력한다. 예를 들어, 상기 제2 스위칭 소자부(SW2)는 제3 트랜지스터(TR3) 및 제4 트랜지스터(TR4)를 포함할 수 있다.

상기 제3 트랜지스터(TR3)는 상기 제1 게이트 배선(GL1)과 전기적으로 연결된 제3 제어전극(G3), 상기 제2 데이터 배선(DL2)과 전기적으로 연결된 제2 입력전극(S2), 및 상기 제2 화소부(144)와 전기적으로 연결된 제2 출력전극(D2)을 포함한다.

상기 제4 트랜지스터(TR4)는 상기 제1 게이트 배선(GL1)과 전기적으로 연결된 제4 제어전극(G4), 상기 제2 데이터 배선(DL2)과 전기적으로 연결된 제4 입력전극(S4), 및 상기 제2 분할부(154)와 전기적으로 연결된 제4 출력전극(D4)을 포함한다.

상기 제2 전압 변경부(VT2)는 상기 제2 게이트 배선(GL2)으로부터 인가되는 제2 게이트 신호에 제어되어, 상기 제2 분할부(154) 내의 전압레벨를 상승시키고, 상기 제2 화소부(144) 내의 전압레벨를 하강시킬 수 있다. 예를 들어, 상기 제2 전압 변경부(VT2)는 제2 전압변경 트랜지스터(TR2-VT), 제2 전압상승 커패시터(Cup2) 및 제2 전압하강 커패시터(Cdown2)를 포함할 수 있다.

상기 제2 전압변경 트랜지스터(TR2-VT)는 상기 제2 게이트 배선(GL2)과 전기적으로 연결된 제2 전압변경 제어전극(G2-VT), 상기 제2 화소부(144)와 전기적으로 연결된 제2 전압변경 입력전극(S2-VT), 및 상기 제2 전압변경 입력전극(S2-VT)과 대응되는 제2 전압변경 출력전극(D2-VT)을 포함한다.

상기 제2 전압상승 커패시터(Cup2)의 일단은 상기 제2 분할부(154)와 전기적으로 연결되고, 상기 일단과 대향하는 상기 제2 전압상승 커패시터(Cup2)의 타단은 상기 제2 전압변경 출력전극(D2-VT)과 전기적으로 연결된다. 상기 제2 전압하강 커패시터(Cdown2)의 일단은 상기 제2 전압변경 출력전극(D2-VT)과 전기적으로 연결되고, 상기 일단과 대향하는 상기 제2 전압하강 커패시터(Cdown2)의 타단은 상기 기준전압(Vst)을 인가받는다.

또한, 본 실시예에 의한 표시패널은 제1 액정 커패시터(Clc1), 제1 스토리지 커패시터(Cst1), 제2 액정 커패시터(Clc2), 제2 스토리지 커패시터(Cst2), 제3 액정 커패시터(Clc3), 제3 스토리지 커패시터(Cst3), 제4 액정 커패시터(Clc4) 및 제4 스토리지 커패시터(Cst4)를 더 포함할 수 있다.

상기 제2 액정 커패시터(Clc2)의 일단은 상기 제1 분할부(152)와 전기적으로 연결되고, 상기 일단과 대향하는 상기 제2 액정 커패시터(Clc2)의 타단은 상기 공통전압(Vcom)을 인가받는다. 상기 제2 스토리지 커패시터(Cst2)의 일단은 상기 제1 분할부(152)와 전기적으로 연결되고, 상기 일단과 대향하는 상기 제2 스토리지 커패시터(Cst2)의 타단은 상기 기준전압(Vst)을 인가받는다.

상기 제3 액정 커패시터(Clc3)의 일단은 상기 제2 화소부(144)와 전기적으로 연결되고, 상기 일단과 대향하는 상기 제3 액정 커패시터(Clc3)의 타단은 상기 공통전압(Vcom)을 인가받는다. 상기 제3 스토리지 커패시터(Cst3)의 일단은 상기 제 2 화소부(144)와 전기적으로 연결되고, 상기 일단과 대향하는 상기 제3 스토리지 커패시터(Cst3)의 타단은 상기 기준전압(Vst)을 인가받는다.

상기 제4 액정 커패시터(Clc4)의 일단은 상기 제2 분할부(154)와 전기적으로 연결되고, 상기 일단과 대향하는 상기 제4 액정 커패시터(Clc4)의 타단은 상기 공통전압(Vcom)을 인가받는다. 상기 제4 스토리지 커패시터(Cst4)의 일단은 상기 제2 분할부(154)와 전기적으로 연결되고, 상기 일단과 대향하는 상기 제4 스토리지 커패시터(Cst4)의 타단은 상기 기준전압(Vst)을 인가받는다.

한편, 도 5에 도시된 표시패널의 단위화소는 1G1D 구조를 갖는 실시예이며, 도 7에 도시된 표시패널의 단위화소는 1G2D 구조를 갖는 실시예이다. 따라서, 본 발명의 기술적 사상은 상기 1G1D 구조 및 상기 1G2D 구조 이외의 구조에서도 적용될 수 있다.

이와 같은 본 발명에 의하면, 제1 기판이 제1 및 제2 화소부들을 분할하는 도메인 분할전극을 구비함에 따라, 제2 기판의 공통전극을 패터닝하지 않고도 영상의 시야각이 향상될 수 있다.

이와 같이, 상기 제2 기판의 공통전극이 패터닝에 의해 형성된 개구부를 구비하지 않음에 따라, 상기 개구부 부위에 암부가 발생되는 텍스쳐 현상을 방지할 수 있다. 그로 인해, 본 발명에 의한 표시패널은 보다 향상된 표시품질을 갖는 영상을 표시할 수 있다.

앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통 상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 도메인으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

도 2는 도 1의 표시패널 중 단위화소를 도시한 평면도이다.

도 3은 도 2의 I-I'선을 따라 절단한 단면도이다.

도 4는 도 3과 다른 실시예의 표시패널의 일부를 도시한 단면도이다.

도 5는 본 발명의 실시예들에 따른 표시패널의 단위화소 내의 구성요소들 간의 전기적인 연결관계를 설명하기 위한 회로도이다.

<도면의 주요 부분에 대한 부호의 설명>

100 : 제1 기판 110 : 제1 베이스 기판

GL1 : 제1 게이트 배선 GL2 : 제2 게이트 배선

SL : 스토리지 배선 120 : 제1 절연막

DL : 데이터 배선 130 : 제2 절연막

140 : 화소전극 142 : 제1 화소부

144 : 제2 화소부 150 : 도메인 분할전극

152 : 제1 분할부 154 : 제2 분할부

160 : 절연 구조물 200 : 제2 기판

210 : 제2 베이스 기판 220 : 컬러필터

230 : 필터 보호막 240 : 공통전극

SW : 스위칭 소자부 TR1 : 제1 트랜지스터

TR2 : 제2 트랜지스터 TR3 : 제3 트랜지스터

VT : 전압 변경부 TR-VT : 전압변경 트랜지스터

C-up: 전압상승 커패시터 C-down: 전압하강 커패시터

Claims

서로 이웃하게 제1 방향으로 형성된 제1 및 제2 게이트 배선들;

상기 제1 방향과 교차되는 제2 방향으로 형성된 데이터 배선;

서로 이격된 제1 및 제2 화소부들을 갖는 화소전극;

상기 제1 및 제2 화소부들을 각각 복수의 영역들로 분할하는 도메인 분할전극;

상기 제1 게이트 배선으로부터 인가되는 제1 게이트 신호에 제어되어, 상기 데이터 배선으로부터 인가된 데이터 신호를 상기 제1 및 제2 화소부들과 상기 도메인 분할전극으로 각각 인가하는 제1, 제2 및 제3 스위칭 소자들; 및

상기 제2 게이트 배선으로부터 인가되는 제2 게이트 신호에 제어되어, 상기 도메인 분할전극 내의 전압레벨를 상승시키고, 상기 제2 화소부 내의 전압레벨를 하강시키는 전압 변경부를 포함하는 표시기판.
제1항에 있어서, 상기 전압 변경부는

상기 제2 게이트 배선과 전기적으로 연결된 전압변경 제어전극, 상기 제2 화소부와 전기적으로 연결된 전압변경 입력전극, 및 상기 전압변경 입력전극과 대응되는 전압변경 출력전극을 갖는 전압변경 트랜지스터;

상기 도메인 분할전극과 전기적으로 연결된 제1 상승전극 및 상기 전압변경 출력전극과 전기적으로 연결된 제2 상승전극을 갖는 전압상승 커패시터; 및

상기 전압변경 출력전극과 전기적으로 연결된 제1 하강전극 및 기준전압을 인가받는 제2 하강전극을 갖는 전압하강 커패시터를 포함하는 것을 특징으로 하는 표시기판.
제2항에 있어서, 상기 전압변경 출력전극은 상기 전압상승 커패시터를 형성하기 위해 상기 도메인 분할전극의 일부와 중첩된 것을 특징으로 하는 표시기판.
제2항에 있어서, 상기 제1 및 제2 화소부들의 일부와 중첩되도록 형성되고 상기 기준전압을 인가받는 스토리지 배선을 더 포함하고,

상기 전압변경 출력전극은 상기 전압하강 커패시터를 형성하기 위해 상기 스토리지 배선의 일부와 중첩된 것을 특징으로 하는 표시기판.
제4항에 있어서, 상기 스토리지 배선은

실질적으로 상기 제1 방향을 따라 상기 제2 게이트 배선과 인접하게 형성되어, 상기 전압변경 출력전극의 일부와 중첩되는 메인 스토리지부; 및

상기 메인 스토리지부로부터 돌출되어 상기 제1 및 제2 화소부들의 일부와 중첩되는 서브 스토리지부를 포함하는 것을 특징으로 하는 표시기판.
제5항에 있어서, 상기 서브 스토리지부는

실질적으로 상기 제2 방향을 따라 형성되어 상기 제1 및 제2 화소부들 중 어 느 하나의 일부와 중첩되는 제1 서브 스토리지 배선; 및

상기 제1 서브 스토리지 배선과 대향하도록 실질적으로 상기 제2 방향을 따라 형성되어, 상기 제1 및 제2 화소부들 중 다른 하나의 일부와 중첩되는 제2 서브 스토리지 배선을 포함하는 것을 특징으로 하는 표시기판.
제2항에 있어서, 상기 도메인 분할전극은

상기 제1 화소부로부터 이격되어 상기 제1 화소부를 분할하는 제1 분할부; 및

상기 제2 화소부로부터 이격되어 상기 제2 화소부를 분할하는 제2 분할부를 포함하는 것을 특징으로 하는 표시기판.
제7항에 있어서, 상기 제1 분할부는 실질적으로 상기 제1 화소부의 중심을 따라 상기 제1 화소부를 이등분하고,

상기 제2 분할부는 실질적으로 상기 제2 화소부의 중심을 따라 상기 제2 화소부를 이등분하는 것을 특징으로 하는 표시기판.
제7항에 있어서, 상기 제2 화소부는 상기 제1 화소부의 외곽의 일부를 감싸는 형상을 갖는 것을 특징으로 하는 표시기판.
제1항에 있어서, 상기 게이트 배선을 덮는 제1 절연막; 및

상기 제1 절연막 상에 형성된 상기 데이터 배선을 덮는 제2 절연막을 더 포함하는 것을 특징으로 하는 표시기판.
제10항에 있어서, 상기 화소전극 및 상기 도메인 분할전극은 상기 제2 절연막 상에 형성된 것을 특징으로 하는 표시기판.
제11항에 있어서, 상기 도메인 분할전극 및 상기 제2 절연막 사이에 형성된 절연 구조물을 더 포함하는 것을 특징으로 하는 표시기판.
제10항에 있어서, 상기 화소전극은 상기 제2 절연막 상에 형성되고, 상기 도메인 분할전극은 상기 제1 및 제2 절연막들 사이에 형성된 것을 특징으로 하는 표시기판.
제1항에 있어서, 상기 제1 스위칭 소자는 상기 제1 게이트 배선과 전기적으로 연결된 제1 제어전극, 상기 데이터 배선과 전기적으로 연결된 제1 입력전극, 및 상기 제1 화소부와 전기적으로 연결된 제1 출력전극을 포함하고,

상기 제2 스위칭 소자는 상기 제1 게이트 배선과 전기적으로 연결된 제2 제어전극, 상기 데이터 배선과 전기적으로 연결된 제2 입력전극, 및 상기 제2 화소부와 전기적으로 연결된 제2 출력전극을 포함하며,

상기 제3 스위칭 소자는 상기 제1 게이트 배선과 전기적으로 연결된 제3 제 어전극, 상기 데이터 배선과 전기적으로 연결된 제3 입력전극, 및 상기 도메인 분할전극과 전기적으로 연결된 제3 출력전극을 포함하는 것을 특징으로 하는 표시기판.
제1 기판;

제1 기판과 대향되는 제2 기판; 및

상기 제1 및 제2 기판들 사이에 개재된 액정층을 포함하고,

상기 제1 기판은

서로 이웃하게 제1 방향으로 형성된 제1 및 제2 게이트 배선들;

상기 제1 방향과 교차되는 제2 방향으로 형성된 데이터 배선;

서로 이격된 제1 및 제2 화소부들을 갖는 화소전극;

상기 제1 및 제2 화소부들을 각각 복수의 영역들로 분할하는 도메인 분할전극;

상기 제1 게이트 배선으로부터 인가되는 제1 게이트 신호에 제어되어, 상기 데이터 배선으로부터 인가된 데이터 신호를 상기 제1 및 제2 화소부들과 상기 도메인 분할전극으로 각각 인가하는 제1, 제2 및 제3 스위칭 소자들; 및

상기 제2 게이트 배선으로부터 인가되는 제2 게이트 신호에 제어되어, 상기 도메인 분할전극 내의 전압레벨를 상승시키고, 상기 제2 화소부 내의 전압레벨를 하강시키는 전압 변경부를 포함하는 것을 특징으로 하는 표시패널.
제15항에 있어서, 상기 제2 기판은 기판 전면에 형성되어 공통전압을 인가받는 공통전극을 포함하는 것을 특징으로 하는 표시패널.
전압 변경부 내의 커패시터에 제1 극성을 갖는 제1 전압을 충전하는 단계;

제1 화소부, 상기 제1 화소부로부터 이격된 제2 화소부, 및 상기 제1 및 제2 화소부들 각각을 복수의 영역들로 분할하는 도메인 분할전극으로 상기 제1 극성과 반대인 제2 극성을 갖는 제2 전압을 인가하는 단계; 및

상기 전압 변경부 내의 상기 제1 전압을 상기 제2 화소부 내의 상기 제2 전압을 혼합하여, 상기 제2 화소부 내의 전압레벨을 하강시키고, 상기 도메인 분할전극 내의 전압레벨을 증가시키는 단계를 포함하는 것을 특징으로 하는 표시패널의 구동방법.
제17항에 있어서, 상기 제2 전압을 인가하는 단계는

제1 게이트 배선으로부터 인가되는 제1 게이트 신호에 의해 스위칭 소자부가 턴온되어, 데이터 배선으로부터 인가된 상기 제2 전압을 갖는 데이터 신호를 상기 제1 및 제2 화소부들과 상기 도메인 분할전극으로 인가하는 것을 특징으로 하는 표시패널의 구동방법.
제18항에 있어서, 상기 제2 화소부 내의 전압레벨을 하강시키고, 상기 도메인 분할전극 내의 전압레벨을 증가시키는 단계는

제2 게이트 배선으로부터 인가된 제2 게이트 신호에 의해, 상기 제2 화소부 및 상기 도메인 분할전극과 전기적으로 연결된 상기 전압 변경부가 제어되어, 상기 전압 변경부 내의 상기 제1 전압을 상기 제2 화소부 내의 상기 제2 전압을 혼합하는 것을 특징으로 하는 표시패널의 구동방법.
서로 이웃하게 제1 방향으로 형성된 제1 및 제2 게이트 배선들;

서로 이웃하게 상기 제1 방향과 교차되는 제2 방향으로 형성된 제1 및 제2 데이터 배선들;

서로 이격된 제1 및 제2 화소부들을 갖는 화소전극;

상기 제1 화소부를 복수의 영역들로 분할하는 제1 분할부 및 상기 제2 화소부를 복수의 영역들로 분할하는 제2 분할부를 갖는 도메인 분할전극;

상기 제1 게이트 배선으로부터 인가되는 제1 게이트 신호에 제어되어, 상기 제1 데이터 배선으로부터 인가된 제1 데이터 신호를 상기 제1 화소부 및 상기 제1 분할부로 각각 인가하는 제1 및 제2 스위칭 소자들;

상기 제2 게이트 배선으로부터 인가되는 제2 게이트 신호에 제어되어, 상기 제1 분할부 내의 전압레벨를 상승시키고, 상기 제1 화소부 내의 전압레벨를 하강시키는 제1 전압 변경부;

상기 제1 게이트 배선으로부터 인가되는 상기 제1 게이트 신호에 제어되어, 상기 제2 데이터 배선으로부터 인가된 제2 데이터 신호를 상기 제2 화소부 및 상기 제2 분할부로 각각 인가하는 제3 및 제4 스위칭 소자들; 및

상기 제2 게이트 배선으로부터 인가되는 상기 제2 게이트 신호에 제어되어, 상기 제2 분할부 내의 전압레벨를 상승시키고, 상기 제2 화소부 내의 전압레벨를 하강시키는 제2 전압 변경부를 포함하는 표시기판.