KR20090029380A - Substrate measurement method for fine pitch - Google Patents
Substrate measurement method for fine pitch Download PDFInfo
- Publication number
- KR20090029380A KR20090029380A KR1020070094571A KR20070094571A KR20090029380A KR 20090029380 A KR20090029380 A KR 20090029380A KR 1020070094571 A KR1020070094571 A KR 1020070094571A KR 20070094571 A KR20070094571 A KR 20070094571A KR 20090029380 A KR20090029380 A KR 20090029380A
- Authority
- KR
- South Korea
- Prior art keywords
- fine pitch
- substrate
- etching
- thickness
- present
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0364—Conductor shape
- H05K2201/0373—Conductors having a fine structure, e.g. providing a plurality of contact points with a structured tool
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- ing And Chemical Polishing (AREA)
Abstract
Description
본 발명은 미세 피치용 서브스트레이트 제조방법에 관한 것으로, 더욱 상세하게는 에칭된 반도체 기판(리드 프레임 또는 BOC)이나 디스플레이 기판(COF 또는 TCP)의 제조에 있어서 상기 반도체용 기판이나 FPD(Flat Panel Display) 기판 등의 기판 소재에 미세 피치를 형성하기 위한 에칭 부위를 펀치 등의 기구를 사용하여 압착시켜 소재 두께를 얇게 함으로써 에칭 팩터(factor)가 향상되도록 하여 에칭법으로도 미세 피치 패턴(fine pitch pattern)을 형성할 수 있도록 하는 미세 피치용 서브스트레이트 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a substrate for fine pitch, and more particularly, in the manufacture of an etched semiconductor substrate (lead frame or BOC) or a display substrate (COF or TCP). ) The etching part for forming a fine pitch on the substrate material such as the substrate is pressed by using a mechanism such as a punch to reduce the thickness of the material to improve the etching factor, so that the fine pitch pattern can be obtained even by the etching method. The present invention relates to a method for producing a substrate for fine pitch to form a).
최근에 들어 전자기기들이 소형화, 고성능화, 고밀도 실장화 되고 있는데 이런 추세에서 프린트 배선판과 같은 전자회로 기판들의 배선들도 점점 더 고밀도화 되는 것은 당연한 일이라 하겠다. 특히, 현재 반도체 산업과 디스플레이 산업은 고속화, 박막 소형화, 멀티기능화, 다채널화가 급속하게 진행되고 있다. 이는 칩(Chip)을 보호하고, 칩의 신호를 다른 칩과의 연결 게이트 역할을 하는 기판에 있어서도 다채널화와 박막화, 고속화 등의 이유로 인하여 미세 패턴(fine pattern) 이 더욱 많이 사용되고, 더욱 많은 미세화 필요성이 강조되고 있다. In recent years, electronic devices have been miniaturized, high-performance, and high-density, and in this trend, it is natural that wiring of electronic circuit boards such as printed wiring boards is becoming more and more dense. In particular, the semiconductor industry and the display industry are rapidly progressing in speed, thin film size, multi-function, and multi-channel. This is because fine patterns are used more and more even for substrates that protect chips and serve as gates for connecting signals to other chips. The need is emphasized.
이렇게 회로 패턴의 미세화가 급격히 요구되고 있는 시점에서 기존의 에칭 공법으로는 더 이상의 회로 선폭의 미세화는 한계점에 다다르게 되었으나, 에칭 방법을 이용하여 반도체용/디스플레이용 기판(substrate)에 배선을 형성함에 있어 미세 패턴의 형성은 무척 중요하다. When the miniaturization of circuit patterns is rapidly demanded, further miniaturization of the circuit line width has reached a limit point with the conventional etching method. However, in forming the wiring on the substrate for semiconductor / display using the etching method, The formation of fine patterns is very important.
통상적으로, 에칭된 리드 프레임이나 평면 디스플레이 기판(substrate)의 제조는 소재에 패턴을 인식시키는 포토단계, 패턴의 형상을 만드는 에칭단계, 상기 소재의 일부에 잔류되어 있는 포토 레지스트를 박리하는 단계로 이루어진다. 이후 공정은 기판(substrate)의 종류에 따라 후공정으로 부분 선택 도금을 하는 경우, 전면 도금을 하는 경우가 있다. 본 발명과 관계가 되는 부분은 포토단계부터 에칭단계까지이다.Typically, fabrication of an etched lead frame or flat display substrate consists of a photo step of recognizing the pattern on the material, an etching step of forming the shape of the pattern, and a step of peeling off the photoresist remaining on a portion of the material. . Subsequently, in the case of partial selective plating in a later step according to the type of substrate, the whole plating may be performed. The part related to this invention is from a photo step to an etching step.
도 1은 종래 에칭법을 이용하여 패턴 형상을 구현하는 방법을 도시한 도면이다.1 is a view showing a method of implementing a pattern shape using a conventional etching method.
도시한 바와 같이, 종래의 리드 프레임(1)은 상기 리드 프레임(1) 원재료 상하부 면에 포토레지스트(2)를 코팅한 다음, 소정 패턴의 포토마스크를 이용하여 노광하고 세정하여 리드 프레임(1) 상에 코팅된 포토레지스트(2)가 소정의 패턴을 형성하도록 한 상태에서 에칭 용액에 담구어 케미컬 에칭을 행하게 된다.As shown in the drawing, the
이와 같이, 종래에는 리드 프레임(1)의 제조시, 에칭에 의해서만 리드프레임(1)의 형태가 이루어지므로, 본딩 영역에 있어서의 탑 부분과 바텀 부분의 폭이 충분히 확보되지 못함과 더불어 리드 단면이 안정적이지 못한 형태를 띠게 되어 와 이어 본딩 공정 중 스티치 본딩시 리드의 좌우 유동이 발생하기 쉬운 문제점과 스티치 본딩이 불안정한 상태로 진행되어 그 다음 진행되는 볼 본딩에도 악영향을 미치게 되는 문제점 등으로 인해 리드의 미세 피치(fine pitch)화에 한계가 있었다.As described above, since the shape of the
즉, 상기와 같은 케미컬 에칭시, 이상적으로는 에칭이 수직방향인 리드 프레임(1)의 두께 방향으로만 이루어져야 하지만, 수평방향으로도 에칭이 이루어지고 오버에칭이 이루어짐으로 인해 미세 피치(fine pitch) 리드 프레임(1)을 제조할 경우에 본딩 영역의 탑 부분의 폭 및 바텀 부분의 폭의 안정적인 확보가 곤란하였다.That is, in the chemical etching as described above, the etching should ideally be made only in the thickness direction of the
따라서, 종래의 에칭법을 이용하여 미세 피치를 구현하는 방법은 리드 프레임(1)의 경우에 피치가 120㎛이하에서 매우 많은 한계에 부딪히고 있으며, COF의 경우 20㎛이하에서 정통적인 에칭법으로는 미세 피치(fine pitch) 구현이 불가한 문제가 있다.Therefore, the method of implementing the fine pitch using the conventional etching method has a very large limit in the pitch of 120 μm or less in the case of the
또한, 일반적으로 에칭법에서 소재 두께가 낮으면 에칭성이 우수한 것은 익히 알려져 있는 사실이나, 소재 두께를 기준 두께에 대비하여 낮게 하였을 때, 디스플레이 기판(substrate)의 경우에는 열 방출 성능의 저하로 인하여 신뢰성 품질의 신뢰성이 나빠지는 특성이 있어 적용에 한계가 있었고, 반도체용 기판 즉, 리드 프레임의 경우에는 기계적 물성치의 저하로 인하여 변형 등의 문제가 발생하였다.In general, it is well known that when the material thickness is low in the etching method, the etching property is excellent, but when the material thickness is lower than the reference thickness, in the case of the display substrate, the heat dissipation performance is lowered. Reliability There was a limit in the application of the quality of the reliability is poor, and in the case of the semiconductor substrate, that is, the lead frame, problems such as deformation due to the deterioration of mechanical properties.
도 2는 종래 레이저 절단법을 이용하여 패턴 형상을 구현하는 방법을 도시한 도면이다.2 is a view showing a method of implementing a pattern shape using a conventional laser cutting method.
도시한 바와 같이 레이저 절단법을 이용한 패턴 형상 특히, 미세 피치(fine pitch)의 구현은 가능하나 상기 레이저(4) 빔을 이용하여 금속부분의 컷팅라인(5) 을 절단하여 미세 피치(fine pitch) 패턴을 형성하는 방법은 미세 피치(fine pitch) 형성 작업의 속도가 늦어지는 생산성의 문제로 제품 양산성이 매우 떨어진다는 문제가 있다.As shown in the figure, a pattern shape using a laser cutting method, in particular, a fine pitch can be realized, but a fine pitch is obtained by cutting the
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 반도체 기판(리드 프레임 또는 BOC)이나 디스플레이 기판(COF 또는 TCP)의 제조에 있어서 상기 반도체용 기판이나 FPD(Flat Panel Display) 기판 등의 기판 소재에 에칭법으로도 미세 피치 패턴(fine pitch pattern)을 형성하는 것이 가능하도록 하는 미세 피치용 서브스트레이트 제조방법을 제공하는 것을 목적으로 한다.The present invention is to solve the above problems, in the manufacture of a semiconductor substrate (lead frame or BOC) or a display substrate (COF or TCP) to a substrate material such as the semiconductor substrate or FPD (Flat Panel Display) substrate An object of the present invention is to provide a method for producing a substrate for fine pitch, which makes it possible to form a fine pitch pattern even by an etching method.
이와 같은 목적을 달성하기 위해 본 발명에 따른 미세 피치용 서브스트레이트 제조방법은, 반도체용 기판이나 디스플레이용 기판(substrate)의 제조 공정에 있어서, 상기 기판상에 미세 피치가 형성되는 구간에 기판 소재의 두께에 대한 단차를 형성하는 단계 및 상기 두께 단차가 형성된 부위에 에칭 용액을 사용하여 미세 피치 패턴(fine pitch pattern)을 형성하는 단계를 포함하는 것을 특징으로 한다.In order to achieve the above object, the fine pitch substrate manufacturing method according to the present invention includes a substrate material in a section in which a fine pitch is formed on the substrate in a manufacturing process of a semiconductor substrate or a display substrate. Forming a step with respect to the thickness and forming a fine pitch pattern using an etching solution in the portion where the step is formed.
본 발명에 있어서, 상기 두께 단차는 펀치(Punch)를 사용하여 형성되도록 하는 것을 특징으로 한다.In the present invention, the thickness step is characterized in that it is formed using a punch (Punch).
본 발명에 있어서, 상기 두께 단차는 표면에 국부 에칭을 함으로써 형성되도록 하는 것을 특징으로 한다.In the present invention, the thickness step may be formed by local etching on the surface.
본 발명에 따른 미세 피치용 서브스트레이트 제조방법은 미세 피치가 형성되 는 부위에 물리적인 외력 또는 표면에 부분 에칭을 가하여 에칭되는 부위의 두께를 얇게 하여 에칭 팩터를 향상시킴으로써 반도체 기판(리드 프레임 또는 BOC)이나 디스플레이 기판(COF 또는 TCP)의 제조에 있어서 에칭법으로도 미세 피치 패턴(fine pitch pattern)을 구현할 수 있는 효과가 있다.In the method for manufacturing a substrate for fine pitch according to the present invention, a semiconductor substrate (lead frame or BOC) is improved by applying a physical external force or a partial etching to a surface where a fine pitch is formed to reduce the thickness of the etched portion to improve the etching factor. However, in the manufacture of a display substrate (COF or TCP), there is an effect that can implement a fine pitch pattern (fine pitch pattern) by the etching method.
또한, 본 발명은 미세 피치가 필요한 구간만 국부 압착 또는 국부 표면 에칭을 함으로써 디스플레이 기판의 경우에 열 방출 특성 저하를 감소시키고, 반도체용 기판의 경우에 기계적 물성치의 저하를 줄일 수 있는 효과가 있다.In addition, the present invention has the effect of reducing the heat dissipation characteristics in the case of a display substrate, and the reduction of mechanical properties in the case of a semiconductor substrate by performing local compression or local surface etching only in a section requiring a fine pitch.
또한, 본 발명은 미세 피치가 필요한 구간만 국부 압착함으로써 재료의 조직이 치밀화되어 에칭 특성이 향상되는 부가적인 효과가 있다.In addition, the present invention has an additional effect that the structure of the material is densified by locally compressing only a section requiring fine pitch, thereby improving etching characteristics.
이하에서는 본 발명에 따른 미세 피치용 서브스트레이트 제조방법에 대한 바람직한 실시 예를 첨부된 도면들을 참조하여 상세히 설명한다.Hereinafter, with reference to the accompanying drawings a preferred embodiment of the substrate manufacturing method for fine pitch according to the present invention will be described in detail.
도 3은 본 발명에 따른 미세 피치용 서브스트레이트 제조방법에 있어서 두께 단차를 형성하는 방법에 대한 일실시 예를 보여주는 도면이고, 도 4는 본 발명에 따른 미세 피치용 서브스트레이트 제조방법에 있어서 두께 단차를 형성하는 방법에 대한 다른 일실시 예를 보여주는 도면이다.Figure 3 is a view showing an embodiment for forming a thickness step in the fine pitch substrate manufacturing method according to the present invention, Figure 4 is a thickness step in the fine pitch substrate manufacturing method according to the present invention Is a view showing another embodiment for a method of forming a.
도 3을 참조하면, 본 발명에 따른 미세 피치용 서브스트레이트 제조방법은 펀치(punch, 30)를 이용하여 금속재의 기판(substrate, 10)상의 미세 피치가 형성되는 부위에 물리적인 압착을 가하여 에칭되는 부위의 두께를 d1만큼 얇게 함으로써 두께 단차(11)를 형성한다.Referring to FIG. 3, the method for manufacturing a substrate for fine pitch according to the present invention is etched by applying physical compression to a portion where a fine pitch on a
도 4를 참조하면, 본 발명에 따른 미세 피치용 서브스트레이트 제조방법은 표면 부분에칭(31)을 하여 금속재의 기판(substrate, 10) 상의 미세 피치가 형성되는 부위의 두께를 d1만큼 얇게 하여 두께 단차(11)를 형성한다.Referring to FIG. 4, in the method for manufacturing a substrate for fine pitch according to the present invention, the thickness of the portion where the fine pitch on the
도 5a 내지 도 5b는 본 발명에 따른 미세 피치용 서브스트레이트 제조방법과 종래 방법을 비교하여 보여주는 도면이다.5a to 5b is a view showing a comparison between the fine pitch substrate manufacturing method according to the present invention and the conventional method.
도 5a를 참조하면, 종래의 에칭법을 이용한 경우에는 기판(10)의 두께가 두껍기 때문에 에칭을 하면 기판(10)의 수직방향인 두께 방향으로만 이루어져야 하지만, 수평방향으로도 에칭이 이루어져 오버에칭이 발생하게 된다. 반면, 도 5b를 참조하면, 본 발명에 따른 서브스트레이트 제조방법에서는 도 3에서의 펀치(punch, 30)와 같은 외력을 이용하거나 도 4에서처럼 표면 부분에칭(31)을 하여 기판(10)의 두께를 d 만큼 줄여 두께 단차(11)를 형성함으로써 에칭성을 향상시켜 미세 피치 패턴(fine pitch pattern)을 형성할 수 있게 된다.Referring to FIG. 5A, when the conventional etching method is used, since the thickness of the
도 6은 본 발명에 따른 미세 피치용 서브스트레이트 제조방법에 의하여 미세 피치가 구현되는 과정의 실시 예들을 보여주는 도면이고, 도 7은 도 6에서 도시한 실시 예들에 의하여 구현된 미세 피치를 보여주는 도면이다.FIG. 6 is a diagram illustrating embodiments of a process in which a fine pitch is implemented by a method of manufacturing a substrate for fine pitch according to the present invention, and FIG. 7 is a view illustrating the fine pitch implemented by the embodiments shown in FIG. 6. .
도 6 내지 도 7을 참조하면, 금속의 기판(10)의 상하면에 포토레지스트(12)를 코팅한 다음 소정 패턴의 포토마스크를 이용하여 노광하고 세정하여 금속 기판(10) 상에 코팅된 포토레지스트(12)가 소정의 패턴을 형성한 상태에서, (A)에서처럼 도 3에서의 펀치(punch, 30)와 같은 외력을 이용하거나 도 4에서처럼 표면 부분에칭(31)을 하여 기판(10)의 상면을 d1 만큼 줄여 두께 단차(11)를 형성하거나, (B)에서처럼 도 3에서의 펀치(punch, 30)와 같은 외력을 이용하거나 도 4에서처럼 표면 부분에칭(31)을 하여 기판(10)의 하면을 d2 만큼 줄여 두께 단차(11)를 형성하여 이후 에칭 용액에 담구어 에칭하게 됨으로써 상기 두께 단차(11)에 의하여 두께가 얇아진 미세 피치 부위에만 에칭성이 매우 뛰어난 단면구조를 구현하게 되어 미세 피치(fine pitch)를 형성할 수 있게 된다.6 to 7, the
도 8은 본 발명에 따른 미세 피치용 서브스트레이트 제조방법에 의하여 미세 피치를 구현하는 다른 일실시 예를 보여주는 도면이다.8 is a view showing another embodiment for implementing a fine pitch by the substrate manufacturing method for fine pitch according to the present invention.
도 8을 참조하면, COF 기판이나 TCP 기판을 제조할 경우로서, 폴리이미드필름(20)의 상면에 구리(21)를 적층하고 상기 구리(21)의 상면에 포토레지스트(22)를 코팅한 다음 소정 패턴의 포토마스크를 이용하여 노광하고 세정하여 구리(21) 상에 코팅된 포토레지스트(22)가 소정의 패턴을 형성한 상태에서, 도 3에서의 펀치(punch, 30)와 같은 외력을 이용하거나 도 4에서처럼 표면 부분에칭(31)을 하여 상기 구리(21)의 두께(d3)를 d4 만큼의 두께로 줄이고, 이후 에칭 용액에 담구어 에칭하게 됨으로써 상기 두께 단차(11)에 의하여 두께가 얇아진 미세 피치 부위에만 에칭성이 매우 뛰어난 단면구조를 구현하게 되어 미세 피치(fine pitch)를 형성할 수 있게 된다. Referring to FIG. 8, when manufacturing a COF substrate or a TCP substrate, the
이상과 같이 본 발명은 정통적인 에칭 방법으로 구현하기 어려운 미세 피치(fine pitch) 부위를 도 3에서의 펀치(punch, 30)와 같은 외력을 이용하거나 도 4에서처럼 표면 부분에칭(31)을 하여 기판(10)이나 구리(21)에 두께 단차(11)를 형성한 후, 에칭을 적용함으로써 상기 도면들에 나타낸 것처럼 에칭성이 매우 뛰어난 단면구조를 구현하고, 미세 피치(fine pitch)를 형성할 수 있게 된다.As described above, the present invention provides a substrate by using an external force such as a
이상에서 설명한 본 발명은 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환 변형 및 변경이 가능하므로 전술한 실시 예 및 첨부된 도면에 한정되는 것은 아니다.The present invention described above is limited to the above-described embodiments and the accompanying drawings as various substitutional modifications and changes are possible within a range without departing from the technical spirit of the present invention for those skilled in the art. It doesn't happen.
도 1은 종래 에칭법을 이용하여 패턴 형상을 구현하는 방법을 도시한 도면,1 is a view showing a method of implementing a pattern shape using a conventional etching method,
도 2는 종래 레이저 절단법을 이용하여 패턴 형상을 구현하는 방법을 도시한 도면,2 is a view showing a method for implementing a pattern shape using a conventional laser cutting method,
도 3은 본 발명에 따른 미세 피치용 서브스트레이트 제조방법에 있어서 두께 단차를 형성하는 방법에 대한 일실시 예를 보여주는 도면,3 is a view showing an embodiment of a method for forming a thickness step in the substrate manufacturing method for fine pitch according to the present invention,
도 4는 본 발명에 따른 미세 피치용 서브스트레이트 제조방법에 있어서 두께 단차를 형성하는 방법에 대한 다른 일실시 예를 보여주는 도면,4 is a view showing another embodiment of a method for forming a thickness step in the substrate manufacturing method for fine pitch according to the present invention;
도 5a 내지 도 5b는 본 발명에 따른 미세 피치용 서브스트레이트 제조방법과 종래 방법을 비교하여 보여주는 도면,5a to 5b is a view showing a comparison method for producing a fine pitch substrate according to the present invention and the conventional method,
도 6은 본 발명에 따른 미세 피치용 서브스트레이트 제조방법에 의하여 미세 피치가 구현되는 과정의 실시 예들을 보여주는 도면,6 is a view showing an embodiment of the process of the fine pitch is implemented by the substrate manufacturing method for fine pitch according to the present invention,
도 7은 도 6에서 도시한 실시 예들에 의하여 구현된 미세 피치를 보여주는 도면,7 is a view showing a fine pitch implemented by the embodiments shown in FIG.
도 8은 본 발명에 따른 미세 피치용 서브스트레이트 제조방법에 의하여 미세 피치를 구현하는 다른 일실시 예를 보여주는 도면이다.8 is a view showing another embodiment for implementing a fine pitch by the substrate manufacturing method for fine pitch according to the present invention.
*** 도면의 주요 부분에 대한 부호의 설명 *** *** Explanation of symbols for the main parts of the drawing ***
1 : 리드 프레임 2 : 포토레지스트1: lead frame 2: photoresist
3 : 인너리드 4 : 레이저3: inner lead 4: laser
5 : 컷팅라인 10 : 기판5: cutting line 10: substrate
11 : 두께 단차 12, 22 : 포토레지스트11:
20 : 폴리이미드필름 21 : 구리20
30 : 마이크로 펀치 31 : 표면 부분에칭30: Micro Punch 31: Surface Part Etching
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070094571A KR20090029380A (en) | 2007-09-18 | 2007-09-18 | Substrate measurement method for fine pitch |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070094571A KR20090029380A (en) | 2007-09-18 | 2007-09-18 | Substrate measurement method for fine pitch |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20090029380A true KR20090029380A (en) | 2009-03-23 |
Family
ID=40696107
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070094571A KR20090029380A (en) | 2007-09-18 | 2007-09-18 | Substrate measurement method for fine pitch |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20090029380A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8546943B2 (en) | 2009-10-28 | 2013-10-01 | Samsung Electro-Mechanics Co., Ltd. | Ball grid array substrate with insulating layer and semiconductor chip package |
-
2007
- 2007-09-18 KR KR1020070094571A patent/KR20090029380A/en not_active Application Discontinuation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8546943B2 (en) | 2009-10-28 | 2013-10-01 | Samsung Electro-Mechanics Co., Ltd. | Ball grid array substrate with insulating layer and semiconductor chip package |
US8945993B2 (en) | 2009-10-28 | 2015-02-03 | Samsung Electro-Mechanics Co., Ltd. | Method of manufacturing a ball grid array substrate or a semiconductor chip package |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5549066B2 (en) | Lead frame type substrate, manufacturing method thereof, and semiconductor device | |
CN103533765A (en) | Method for improving metal surface roughness on ceramic through hole substrate and ceramic substrate | |
JP2010080895A (en) | Lead frame type substrate and method for manufacturing the same, and semiconductor substrate | |
KR100722597B1 (en) | Semiconductor package board having dummy area formed copper pattern | |
KR100648916B1 (en) | Window manufacture method of semiconductor package type printed circuit board | |
KR20090029380A (en) | Substrate measurement method for fine pitch | |
JP6340204B2 (en) | Resin-sealed semiconductor device and manufacturing method thereof | |
KR20090089175A (en) | Substrate for semiconductor package | |
KR20090029379A (en) | Substrate measurement method for fine pitch | |
JP6345957B2 (en) | Metal-ceramic circuit board and manufacturing method thereof | |
TWI853465B (en) | Carrier plate for preparing package substrate, package substrate structure and manufacturing method thereof | |
JP6566586B2 (en) | Metal-ceramic circuit board and manufacturing method thereof | |
KR101119305B1 (en) | Semiconductor package board having dummy area | |
CN112492755B (en) | Method for manufacturing micro solder mask definition bonding pad of lead-free tin-spraying plate | |
JP3159898U (en) | Base material for printed circuit boards | |
KR101187913B1 (en) | Leadframe for semiconductor package and the fabrication method thereof | |
US11495549B2 (en) | Electronic device with crack arrest structure | |
JP7279306B2 (en) | wiring board | |
JPH04328853A (en) | Lead frame material and lead frame | |
KR20240045408A (en) | Method of reducing the electroplating deviation for printed circuit board | |
TWI568326B (en) | Method for fabricating conductive wiring | |
JP2006024802A (en) | Matrix substrate and its manufacturing method | |
KR20080067870A (en) | Method for fabricating of one metal type pcb | |
KR101583614B1 (en) | Method for fabricating substrate for improving efficience of thermal emission | |
JP6146732B2 (en) | Semiconductor device mounting substrate and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |