KR20090026596A - 모스펫 소자의 제조방법 - Google Patents

모스펫 소자의 제조방법 Download PDF

Info

Publication number
KR20090026596A
KR20090026596A KR1020070091688A KR20070091688A KR20090026596A KR 20090026596 A KR20090026596 A KR 20090026596A KR 1020070091688 A KR1020070091688 A KR 1020070091688A KR 20070091688 A KR20070091688 A KR 20070091688A KR 20090026596 A KR20090026596 A KR 20090026596A
Authority
KR
South Korea
Prior art keywords
ion implantation
semiconductor substrate
region
forming
gate
Prior art date
Application number
KR1020070091688A
Other languages
English (en)
Inventor
고민구
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070091688A priority Critical patent/KR20090026596A/ko
Publication of KR20090026596A publication Critical patent/KR20090026596A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 반도체 기판 내에 이온주입하는 것을 포함하는 모스펫 소자의 제조방법에 있어서, 상기 이온주입은, 상기 반도체 기판의 활성 영역 내에 채널 영역이 형성되도록 상기 반도체 기판에 P-타입 불순물을 1차 이온주입하는 단계 및 상기 채널 영역 저면 부분에 확산방지용 이온주입층이 형성되도록 상기 채널 영역이 형성된 반도체 기판 내에 산화물 및 질소화물 중 어느 하나를 2차 이온주입하는 단계로 수행하는 것을 특징으로 한다.

Description

모스펫 소자의 제조방법{Method manufacturing of MOSFET device}
본 발명은 모스펫 소자의 제조방법에 관한 것으로, 보다 상세하게는, 단채널효과를 보상하기 위한 채널 영역의 도핑 프로파일을 안정적으로 형성할 수 있는 모스펫 소자의 제조방법에 관한 것이다.
모스펫 소자의 고집적화가 진행되면서, 소자의 디자인-룰이 점차 감소하고 있으며, 이러한 현상은 게이트 선폭의 감소를 유발시켜 채널 길이의 감소를 초래시키고 있다.
이처럼, 모스펫 소자의 고집적화에 따른 채널 길이의 감소는, 실리콘기판의 도핑(doping) 농도를 증가시키고 있는데, 그 결과, 소자의 누설전류 증가 및 문턱전압(threshold voltage)이 급격히 낮아지는, 이른바 단채널효과(short channel effect) 현상이 발생하고 있다.
그래서, 상기와 같은 단채널효과의 유발을 방지하기 위해 다양한 공정 기술들이 개발되고 있으며, 그 좋은 예로서, 모스펫 소자에 얕은 접합(Shallow junction) 영역을 형성하는 공정을 들 수 있다.
그러나, 소자의 점차적인 고집적화로 인하여 접합 영역과 게이트 간의 중첩 되는 부분이 증가하게 되면서, 채널 길이의 감소로 인한 단채널효과는 여전히 발생하고 있다.
한편, 채널 영역의 도핑 프로파일을 개선시키는 것으로 상기 접합 영역과 게이트 간의 중첩 증가로 인한 단채널효과를 보상할 수 있는데, 상기 채널 영역의 도핑 프로파일을 개선시키는 방법으로 SSR(super steep retrograde) 공정과 할로(Halo) 이온주입 공정이 제안되고 있다.
이하에서는, 도 1a 내지 도 1c를 참조하여 종래 기술에 따른 SSR 공정을 이용한 모스펫 소자의 제조방법을 설명하도록 한다.
도 1a를 참조하면, 활성 영역을 한정하는 소자분리막(110)이 구비된 반도체 기판(100) 상에 스크린 산화막(120)을 형성한 후, 상기 스크린 산화막(120)이 형성된 반도체 기판(100)에 이온주입을 수행하여 상기 반도체 기판의 활성 영역 내에 채널 영역(140)을 형성한다. 상기 이온주입은 인듐(Indium; 이하, "In"이라 칭함), 바람직하게는, In115을 사용하여 수행하는 SSR(Super Steep Retrograde) 공정으로 수행한다.
구체적으로, 상기 SSR 공정은 채널 영역을 형성하기 위한 이온주입시 채널 영역의 도핑 프로파일을 개선하기 위하여 붕소(Boron; 이하, "B"이라 칭함) 계열의 불순물 대신에 In 계열의 불순물을 사용하여 수행하는 이온주입 공정을 의미한다.
도 1b를 참조하면, 상기 SSR 공정이 수행된 반도체 기판(100)의 활성 영역 상에 게이트(160)를 형성한 후, 상기 게이트 양측(160)의 반도체 기판(100) 내에 저농도 영역(Lightly Doped Drain; 이하, "LDD 영역")을 형성한다.
도 1c를 참조하면, 상기 게이트(160) 양측 벽에 스페이서(180)를 형성한 후, 상기 스페이서(180)가 형성된 게이트(160) 양측의 반도체 기판 내에 접합 영역을(190) 형성한다.
전술한 바와 같이, 종래에서는 채널 영역의 도핑 프로파일을 개선시키기 위하여 채널 영역을 형성하기 위한 이온주입시 In115 이온을 사용하는 SSR 공정을 수행하고 있다.
그 이유는, 상기 In115 이온이 B 이온에 비해 원자가 무겁기 때문에 열에 의한 확산이 적어서, 채널 영역의 도핑 프로파일 자체를 평평하지 않고 경사지게 형성할 수 있는 장점이 있다.
즉, 상기 In115 이온을 사용하여 이온주입을 수행하는 경우, 채널 형성 영역 부분에는 도핑 농도를 작게 형성시킬 수 있어 소자의 동작에 도움을 주게 되고, 접합 영역에는 도핑 농도를 크게 형성시킬 수 있게 있어 접합 영역간의 펀치 현상을 방지할 수 있는 장점을 얻게 된다.
한편, In115 이온은 B 이온 보다 무겁기 때문에, 상기 In115 이온을 사용하여 이온주입을 수행하는 경우, 반도체 기판에 결함(defect)이 발생하게 되는데, 이는, 접합 영역의 누설 전류를 증가시키며, 소자분리막의 페일(fail) 등을 발생시킬 수 있다.
본 발명은 In115 이온을 사용하지 않고 채널 영역의 도핑 프로파일을 개선할 수 있는 모스펫 소자의 제조방법을 제공함에 그 목적이 있다.
본 발명은 반도체 기판 내에 이온주입하는 것을 포함하는 모스펫 소자의 제조방법에 있어서, 상기 이온주입은, 상기 반도체 기판의 활성 영역 내에 채널 영역이 형성되도록 상기 반도체 기판에 P-타입 불순물을 1차 이온주입하는 단계; 및 상기 채널 영역 저면 부분에 확산방지용 이온주입층이 형성되도록 상기 채널 영역이 형성된 반도체 기판 내에 산화물 및 질소화물 중 어느 하나를 2차 이온주입하는 단계;로 수행하는 모스펫 소자의 제조방법을 제공한다.
상기 1차 이온주입은 B11 또는 BF49을 사용하여 수행하는 것을 포함한다.
상기 BF49을 사용하는 1차 이온주입은 에너지는 80∼100KeV로 하고, 도우즈량은 5.0E12 이온/㎠로 하면서 수행하는 것을 포함한다.
상기 2차 이온주입은 에너지를 60∼80KeV로 하면서 4.0E17∼1.0E18 이온/㎠의 도우즈를 갖는 산화물을 사용하여 수행하는 것을 포함한다.
상기 2차 이온주입은 에너지를 100∼120KeV로 하고, 4.0E17∼1.0E18 이온/㎠의 도우즈를 갖는 산화물을 사용하여 30∼50˚의 각도를 주면서 수행하는 것을 포함한다.
또한, 본 발명은 NMOS 형성 영역으로 정의되며, 채널 형성 영역을 포함하는 활성 영역 및 소자분리 영역으로 구획된 반도체 기판의 소자분리 영역 내에 소자분리막을 형성하는 단계; 상기 반도체 기판에 P-타입 불순물을 1차 이온주입하여 반도체 기판의 활성 영역 내에 채널 영역을 형성하는 단계; 상기 채널 영역이 형성된 반도체 기판에 산화물 및 질소화물 중 어느 하나를 2차 이온주입하여 상기 채널 영역 저면 부분에 확산방지용 이온주입층을 형성하는 단계; 상기 확산방지용 이온주입층 및 채널 영역이 형성된 반도체 기판 상에 게이트를 형성하는 단계; 상기 게이트 양측의 반도체 기판 내에 LDD 영역을 형성하는 단계; 상기 게이트 양측 벽에 스페이서를 형성하는 단계; 및 상기 스페이서가 형성된 게이트 양측의 반도체 기판 내에 접합 영역을 형성하는 단계;를 포함하는 모스펫 소자의 제조방법을 제공한다.
여기서, 상기 소자분리막을 형성하는 단계 후, 상기 채널 영역을 형성하는 단계 전, 상기 소자분리막이 구비된 반도체 기판 상에 스크린 산화막을 형성하는 단계;를 더 포함한다.
상기 1차 이온주입은 B11 또는 BF49을 사용하여 수행하는 것을 포함한다.
상기 BF49을 사용하는 1차 이온주입은 에너지는 80∼100KeV로 하고, 도우즈량은 5.0E12 이온/㎠로 하면서 수행하는 것을 포함한다.
상기 2차 이온주입은 에너지를 60∼80KeV로 하면서 4.0E17∼1.0E18 이온/㎠의 도우즈를 갖는 산화물을 사용하여 수행하는 것을 포함한다.
상기 확산방지용 이온주입층을 형성하는 단계 후, 상기 게이트를 형성하는 단계 전, 상기 확산방지용 이온주입층이 형성된 반도체 기판을 열처리하는 단계;를 더 포함한다.
상기 LDD 영역은 As75 불순물을 사용하여 형성하는 것을 포함한다.
상기 접합 영역은 As75 불순물을 사용하여 형성하는 것을 포함한다.
게다가, 본 발명은 NMOS 형성 영역으로 정의되며, 채널 형성 영역을 포함하 는 활성 영역 및 소자분리 영역으로 구획된 반도체 기판의 소자분리 영역 내에 소자분리막을 형성하는 단계; 상기 반도체 기판에 P-타입 불순물을 1차 이온주입하여 반도체 기판의 활성 영역 내에 채널 영역을 형성하는 단계; 상기 채널 영역이 형성된 반도체 기판 상에 게이트를 형성하는 단계; 상기 게이트가 형성된 반도체 기판에 산화물 및 질소화물 중 어느 하나를 2차 이온주입하여 상기 채널 영역 저면 부분에 확산방지용 이온주입층을 형성하는 단계; 상기 게이트 양측의 반도체 기판 내에 LDD 영역을 형성하는 단계; 상기 게이트 양측 벽에 스페이서를 형성하는 단계; 및 상기 스페이서가 형성된 게이트 양측의 반도체 기판 내에 접합 영역을 형성하는 단계;를 포함하는 모스펫 소자의 제조방법을 제공한다.
여기서, 상기 소자분리막을 형성하는 단계 후, 상기 채널 영역을 형성하는 단계 전, 상기 소자분리막이 구비된 반도체 기판 상에 스크린 산화막을 형성하는 단계;를 더 포함한다.
상기 1차 이온주입은 B11 또는 BF49을 사용하여 수행하는 것을 포함한다.
상기 BF49을 사용하는 1차 이온주입은 에너지는 80∼100KeV로 하고, 도우즈량은 5.0E12 이온/㎠로 하면서 수행하는 것을 포함한다.
상기 2차 이온주입은 에너지를 100∼120KeV로 하고, 4.0E17∼1.0E18 이온/㎠의 도우즈를 갖는 산화물을 사용하여 30∼50˚의 각도를 주면서 수행하는 것을 포함한다.
상기 확산방지용 이온주입층을 형성하는 단계 후, 상기 LDD 영역을 형성하는 단계 전, 상기 확산방지용 이온주입층이 형성된 반도체기판을 열처리하는 단계;를 더 포함한다.
상기 LDD 영역은 As75 불순물을 사용하여 형성하는 것을 포함한다.
상기 접합 영역은 As75 불순물을 사용하여 형성하는 것을 포함한다.
본 발명은 P-타입의 불순물, 바람직하게는, B(붕소)을 이온주입하여 채널 영역을 형성하고, 상기 채널 영역 저면 부분에 확산방지용 이온주입층을 형성함으로써, 상기 확산방지용 이온주입층을 통해 상기 불순물의 확산을 억제할 수 있게 된다.
따라서, 본 발명은 채널 영역의 도핑 농도는 작게, 접합 영역의 도핑 농도는 크게 형성할 수 있으므로, 이를 통해, 채널 영역의 도핑 프로파일을 개선할 수 있는 효과를 얻게 된다.
그러므로, 본 발명은 채널 영역의 도핑 프로파일의 개선을 통해 단채널효과를 개선시킬 수 있다.
또한, 본 발명은 채널 영역의 도핑 프로파일을 개선하기 위한 이온주입시 B계열의 불순물 보다 무거운 In(인듐)을 사용하지 않고도 채널 영역의 도핑 프로파일을 개선시킬 수 있으므로, 상기 In을 사용하여 이온주입 하는 경우에 발생하는 현상들을 방지할 수 있다.
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
본 발명은 반도체 기판 내에 P-타입 불순물인 B 계열의 불순물을 1차 이온주입하여 채널 영역을 형성한 후, 상기 채널 영역 저면 부분에 확산방지용 이온주입층이 형성되도록 산화물 및 질소화물 중 어느 하나를 2차 이온주입한다. 상기 2차 이온주입은 반도체 기판에 수직한 방향으로 각도(tilt) 없이 진행할 수 있고, 각도를 주면서 진행할 수 있다.
이처럼, 본 발명은 채널 영역을 형성하기 위한 이온주입시 B 계열의 불순물을 사용하여 수행하고, 상기 채널 영역 저면 부분에 확산방지용 이온주입층을 형성함으로써, 상기 채널 영역의 도핑은 작게 형성할 수 있고, 접합 영역의 도핑은 크게 형성할 수 있게 된다.
따라서, 본 발명은 채널 영역을 형성하기 위한 이온주입시 B 계열의 불순물을 사용하여 채널 영역의 도핑 프로파일을 개선할 수 있고, 상기 채널 영역의 도핑 프로파일의 개선을 통해 단채널효과를 개선할 수 있다.
또한, 본 발명은 In이 아닌 B 계열의 불순물을 사용하여도 채널 영역의 도핑 프로파일을 개선할 수 있으므로, 상기 In을 사용하는 경우에서 발생하는 현상들, 즉, 반도체 기판을 결함시켜 누설 전류의 증가 및 소자분리막의 페일이 발생하는 현상을 방지할 수 있다.
자세하게, 도 2a 내지 도 2e는 본 발명의 일 실시예에 따른 모스펫 소자의 제조방법을 설명하기 위한 공정별 단면도로서, 이를 참조하여 설명하면 다음과 같다.
도 2a를 참조하면, NMOS 형성 영역으로 정의되며, 채널 형성 영역을 포함하 는 활성 영역 및 소자분리 영역으로 구획된 반도체 기판(200) 내에 소자분리막(210)을 형성한다.
그런다음, 상기 소자분리막(210)이 형성된 반도체 기판(200) 상에 스크린 산화막(220)을 형성한다. 상기 스크린 산화막(220)은 후속의 이온주입시 반도체 기판(200)을 보호하는 역할을 한다.
도 2b를 참조하면, 상기 스크린 산화막(220)이 형성된 반도체 기판(200) 상에 활성 영역을 노출시키는 이온주입 마스크(230)를 형성한 후, 상기 이온주입 마스크(230)를 이용해서 상기 노출된 반도체 기판(200)에 P-타입 불순물을 1차 이온주입하여 상기 반도체 기판(200)의 활성 영역 내에 채널 영역(240)을 형성한다.
상기 1차 이온주입은 B 계열의 불순물을 사용하여 수행하되, 바람직하게는, B11 또는 BF49을 사용하여 수행한다. 상기 1차 이온주입을 BF49을 사용하여 수행하는 경우, 상기 1차 이온주입은 에너지를 80∼100KeV로 하면서 5.0E12 이온/㎠의 도우즈로 수행한다.
도 2c를 참조하면, 상기 이온주입 마스크(230)를 이용해서 상기 채널 영역(240)이 형성된 반도체 기판(200)에 산화물 및 질소화물 중 어느 하나를 2차 이온주입하여 상기 채널 영역(240) 저면 부분에 확산방지용 이온주입층(250)을 형성한다.
상기 2차 이온주입을 산화물로 수행하는 경우, 상기 2차 이온주입은 에너지를 60∼80KeV로 하면서 4.0E17∼1.0E18 이온/㎠의 도우즈로 수행한다.
상기 확산방지용 이온주입층(250)은 후속의 공정시 불순물이 확산되는 것을 방지하는 역할을 한다.
이처럼, 본 발명은 상기 채널 영역(240) 저면 부분에 확산방지용 이온주입층(250)을 형성함으로써, 상기 확산방지용 이온주입층(250)으로 인하여 불순물의 확산을 방지할 수 있다.
따라서, 본 발명은 채널 영역의 도핑 프로파일을 개선할 수 있게 되어, 이를 통해, 캐리어의 이동도를 향상시킬 수 있고, 접합 영역 간의 펀치 현상을 방지할 수 있다.
또한, 본 발명은 In 보다 가벼운 B 불순물을 사용하여 채널 영역의 도핑 프로파일을 개선할 수 있으므로, 상기 In을 사용하면서 발생하였던 현상들을 방지할 수 있다.
도 2d를 참조하면, 상기 이온주입 마스크 패턴을 제거한 후, 상기 반도체 기판(200)에 열처리한다.
그런다음, 상기 확산방지용 이온주입층(250) 및 채널 영역(240)이 형성된 반도체 기판(200) 상에 게이트 물질들을 증착한다. 바람직하게는, 상기 반도체 기판(200) 상에 게이트 절연막(261), 폴리실리콘막(262)과 텅스텐 계열의 막(263) 및 질화막 계열의 하드마스크막(264)을 증착한다.
다음으로, 상기 게이트 하드마스크막(264), 텅스텐 계열의 막(263)과 폴리실리콘막(262) 및 게이트 절연막(261)을 식각하여 상기 반도체 기판(200) 상에 게이트(260)를 형성한 후, 상기 게이트(260)가 형성된 반도체 기판(200)에 As75 불순물을 이온주입하여 상기 게이트(260) 양측의 반도체 기판(200) 내에 LDD 영역(270)을 형성한다.
도 2e를 참조하면, 상기 게이트(270)를 포함한 반도체 기판(200) 상에 스페이서용 절연막을 증착한 후, 상기 절연막을 식각하여 상기 게이트(200) 양측 벽에 스페이서(280)를 형성한다.
그런다음, 상기 스페이서(280)가 형성된 반도체 기판(200)에 As75 불순물을 이온주입하여 상기 스페이서(280)가 형성된 게이트(260) 양측의 반도체 기판(200) 내에 접합 영역(290)을 형성하여, 본 발명의 일 실시예에 따른 모스펫 소자를 제조한다.
한편, 도 3a 내지 도 3e는 본 발명의 다른 실시예에 따른 모스펫 소자의 제조방법을 설명하기 위한 공정별 단면도로서, 이를 참조하여 설명하면 다음과 같다.
도 3a를 참조하면, NMOS 형성 영역으로 정의되며, 채널 형성 영역을 포함하는 활성 영역 및 소자분리 영역으로 구획된 반도체 기판(300) 내에 소자분리막(310)을 형성한다.
그런다음, 상기 소자분리막(310)이 형성된 반도체 기판(300) 상에 스크린 산화막(320)을 형성한다. 상기 스크린 산화막(320)은 후속의 이온주입시 반도체 기판(300)을 보호하는 역할을 한다.
도 3b를 참조하면, 상기 스크린 산화막(320)이 형성된 반도체 기판(300) 상에 활성 영역을 노출시키는 이온주입 마스크(330)를 형성한 후, 상기 이온주입 마스크(330)를 이용해서 상기 노출된 반도체 기판(300)에 P-타입 불순물을 1차 이온주입하여 상기 반도체 기판(300)의 활성 영역 내에 채널 영역(340)을 형성한다.
상기 1차 이온주입은 B 계열의 불순물을 사용하여 수행하되, 바람직하게는, B11 또는 BF49을 사용하여 수행한다. 상기 1차 이온주입을 BF49을 사용하여 수행하는 경우, 상기 1차 이온주입은 에너지를 80∼100KeV로 하면서 5.0E12 이온/㎠의 도우즈로 수행한다.
도 3c를 참조하면, 상기 채널 영역(340)이 형성된 반도체 기판(300) 상에 게이트 물질들을 증착한다. 바람직하게는, 상기 반도체 기판(300) 상에 게이트 절연막(361), 폴리실리콘막(362)과 텅스텐 계열의 막(363) 및 질화막 계열의 하드마스크막(364)을 증착한다.
다음으로, 상기 게이트 하드마스크막(364), 텅스텐 계열의 막(363)과 폴리실리콘막(362) 및 게이트 절연막(361)을 식각하여 상기 반도체 기판(300) 상에 게이트(360)를 형성한 후, 상기 게이트(360)가 형성된 반도체 기판(300)에 각도를 주면서 산화물 및 질소화물 중 어느 하나를 2차 이온주입하여 상기 반도체 기판(300)의 채널 영역(340) 저면 부분에 확산방지용 이온주입층(350)을 형성한다.
상기 2차 이온주입을 산화물로 수행하는 경우, 상기 2차 이온주입은 에너지를 60∼80KeV로 하면서 4.0E17∼1.0E18 이온/㎠의 도우즈로 수행한다.
상기 확산방지용 이온주입층(350)은 후속의 공정시 불순물이 확산되는 것을 방지하는 역할을 한다.
도 3d를 참조하면, 상기 2차 이온주입된 상기 반도체 기판(300)에 열처리한다.
그런다음, 상기 확산방지막용 이온주입층(350)이 형성된 반도체 기판(300)에 As75 불순물을 이온주입하여 상기 게이트(360) 양측의 반도체 기판(300) 내에 LDD 영역(370)을 형성한다.
도 3e를 참조하면, 상기 게이트(360)를 포함한 반도체 기판(300) 상에 스페이서용 절연막을 증착한 후, 상기 절연막을 식각하여 상기 게이트(360) 양측 벽에 스페이서(380)를 형성한다.
그런다음, 상기 스페이서(380)가 형성된 반도체 기판(300)에 As75 불순물을 이온주입하여 상기 스페이서(380)가 형성된 게이트(360) 양측의 반도체 기판(300) 내에 접합 영역(390)을 형성하여, 본 발명의 다른 실시예에 따른 모스펫 소자를 제조한다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
도 1은 종래의 모스펫 소자의 제조방법을 설명하기 위한 공정 단면도.
도 2a 내지 도 2e는 본 발명의 일 실시예에 따른 모스펫 소자의 제조방법을 설명하기 위한 공정별 단면도.
도 3a 내지 도 3e는 본 발명의 일 실시예에 따른 모스펫 소자의 제조방법을 설명하기 위한 공정별 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
200,300: 반도체 기판 210,310: 소자분리막
220,320: 스크린 산화막 230,330: 이온주입 마스크
240,340: 채널 영역 250,350: 확산방지용 이온주입층
260,360: 게이트 261,361: 게이트 절연막
262,362: 폴리실리콘막 263,363: 텅스텐 계열의 막
264,364: 하드마스크막 270,370: LDD 영역
280,380: 스페이서 290,390: 접합 영역

Claims (21)

  1. 반도체 기판 내에 이온주입하는 것을 포함하는 모스펫 소자의 제조방법에 있어서,
    상기 이온주입은,
    상기 반도체 기판 내에 채널 영역이 형성되도록 상기 반도체 기판에 P-타입 불순물을 1차 이온주입하는 단계; 및
    상기 채널 영역 저면 부분에 확산방지용 이온주입층이 형성되도록 상기 채널 영역이 형성된 반도체 기판 내에 산화물 및 질소화물 중 어느 하나를 2차 이온주입하는 단계;
    로 구성하여 수행하는 것을 특징으로 하는 모스펫 소자의 제조방법.
  2. 제 1 항에 있어서,
    상기 1차 이온주입은 B11 또는 BF49을 사용하여 수행하는 것을 특징으로 하는 모스펫 소자의 제조방법.
  3. 제 2 항에 있어서,
    상기 BF49을 사용하는 1차 이온주입은 에너지는 80∼100KeV로 하고, 도우즈량은 5.0E12 이온/㎠로 하면서 수행하는 것을 특징으로 하는 모스펫 소자의 제조방법.
  4. 제 1 항에 있어서,
    상기 2차 이온주입은 에너지를 60∼80KeV로 하면서 4.0E17∼1.0E18 이온/㎠의 도우즈를 갖는 산화물을 사용하여 수행하는 것을 특징으로 하는 모스펫 소자의 제조방법.
  5. 제 1 항에 있어서,
    상기 2차 이온주입은 에너지를 100∼120KeV로 하고, 4.0E17∼1.0E18 이온/㎠의 도우즈를 갖는 산화물을 사용하여 30∼50˚의 각도를 주면서 수행하는 것을 특징으로 하는 모스펫 소자의 제조방법.
  6. NMOS 형성 영역으로 정의되며, 채널 형성 영역을 포함하는 활성 영역 및 소자분리 영역으로 구획된 반도체 기판의 소자분리 영역 내에 소자분리막을 형성하는 단계;
    상기 반도체 기판에 P-타입 불순물을 1차 이온주입하여 반도체 기판의 활성 영역 내에 채널 영역을 형성하는 단계;
    상기 채널 영역이 형성된 반도체 기판에 산화물 및 질소화물 중 어느 하나를 2차 이온주입하여 상기 채널 영역 저면 부분에 확산방지용 이온주입층을 형성하는 단계;
    상기 확산방지용 이온주입층 및 채널 영역이 형성된 반도체 기판 상에 게이 트를 형성하는 단계;
    상기 게이트 양측의 반도체 기판 내에 LDD 영역을 형성하는 단계;
    상기 게이트 양측 벽에 스페이서를 형성하는 단계; 및
    상기 스페이서가 형성된 게이트 양측의 반도체 기판 내에 접합 영역을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 모스펫 소자의 제조방법.
  7. 제 6 항에 있어서,
    상기 소자분리막을 형성하는 단계 후, 상기 채널 영역을 형성하는 단계 전, 상기 소자분리막이 구비된 반도체 기판 상에 스크린 산화막을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 모스펫 소자의 제조방법.
  8. 제 6 항에 있어서,
    상기 1차 이온주입은 B11 또는 BF49을 사용하여 수행하는 것을 특징으로 하는 모스펫 소자의 제조방법.
  9. 제 8 항에 있어서,
    상기 BF49을 사용하는 1차 이온주입은 에너지는 80∼100KeV로 하고, 도우즈량은 5.0E12 이온/㎠로 하면서 수행하는 것을 특징으로 하는 모스펫 소자의 제조방법.
  10. 제 6 항에 있어서,
    상기 2차 이온주입은 에너지를 60∼80KeV로 하면서 4.0E17∼1.0E18 이온/㎠의 도우즈를 갖는 산화물을 사용하여 수행하는 것을 특징으로 하는 모스펫 소자의 제조방법.
  11. 제 6 항에 있어서,
    상기 확산방지용 이온주입층을 형성하는 단계 후, 상기 게이트를 형성하는 단계 전, 상기 확산방지용 이온주입층이 형성된 반도체 기판을 열처리하는 단계;를 더 포함하는 것을 특징으로 하는 모스펫 소자의 제조방법.
  12. 제 6 항에 있어서,
    상기 LDD 영역은 As75 불순물을 사용하여 형성하는 것을 특징으로 하는 모스펫 소자의 제조방법.
  13. 제 6 항에 있어서,
    상기 접합 영역은 As75 불순물을 사용하여 형성하는 것을 특징으로 하는 모스펫 소자의 제조방법.
  14. NMOS 형성 영역으로 정의되며, 채널 형성 영역을 포함하는 활성 영역 및 소 자분리 영역으로 구획된 반도체 기판의 소자분리 영역 내에 소자분리막을 형성하는 단계;
    상기 반도체 기판에 P-타입 불순물을 1차 이온주입하여 반도체 기판의 활성 영역 내에 채널 영역을 형성하는 단계;
    상기 채널 영역이 형성된 반도체 기판 상에 게이트를 형성하는 단계;
    상기 게이트가 형성된 반도체 기판에 산화물 및 질소화물 중 어느 하나를 2차 이온주입하여 상기 채널 영역 저면 부분에 확산방지용 이온주입층을 형성하는 단계;
    상기 게이트 양측의 반도체 기판 내에 LDD 영역을 형성하는 단계;
    상기 게이트 양측 벽에 스페이서를 형성하는 단계; 및
    상기 스페이서가 형성된 게이트 양측의 반도체 기판 내에 접합 영역을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 모스펫 소자의 제조방법.
  15. 제 14 항에 있어서,
    상기 소자분리막을 형성하는 단계 후, 상기 채널 영역을 형성하는 단계 전, 상기 소자분리막이 구비된 반도체 기판 상에 스크린 산화막을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 모스펫 소자의 제조방법.
  16. 제 14 항에 있어서,
    상기 1차 이온주입은 B11 또는 BF49을 사용하여 수행하는 것을 특징으로 하는 모스펫 소자의 제조방법.
  17. 제 16 항에 있어서,
    상기 BF49을 사용하는 1차 이온주입은 에너지는 80∼100KeV로 하고, 도우즈량은 5.0E12 이온/㎠로 하면서 수행하는 것을 특징으로 하는 모스펫 소자의 제조방법.
  18. 제 14 항에 있어서,
    상기 2차 이온주입은 에너지를 100∼120KeV로 하고, 4.0E17∼1.0E18 이온/㎠의 도우즈를 갖는 산화물을 사용하여 30∼50˚의 각도를 주면서 수행하는 것을 특징으로 하는 모스펫 소자의 제조방법.
  19. 제 14 항에 있어서,
    상기 확산방지용 이온주입층을 형성하는 단계 후, 상기 LDD 영역을 형성하는 단계 전, 상기 확산방지용 이온주입층이 형성된 반도체기판을 열처리하는 단계;를 더 포함하는 것을 특징으로 하는 모스펫 소자의 제조방법.
  20. 제 14 항에 있어서,
    상기 LDD 영역은 As75 불순물을 사용하여 형성하는 것을 특징으로 하는 모스 펫 소자의 제조방법.
  21. 제 14 항에 있어서,
    상기 접합 영역은 As75 불순물을 사용하여 형성하는 것을 특징으로 하는 모스펫 소자의 제조방법.
KR1020070091688A 2007-09-10 2007-09-10 모스펫 소자의 제조방법 KR20090026596A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070091688A KR20090026596A (ko) 2007-09-10 2007-09-10 모스펫 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070091688A KR20090026596A (ko) 2007-09-10 2007-09-10 모스펫 소자의 제조방법

Publications (1)

Publication Number Publication Date
KR20090026596A true KR20090026596A (ko) 2009-03-13

Family

ID=40694511

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070091688A KR20090026596A (ko) 2007-09-10 2007-09-10 모스펫 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR20090026596A (ko)

Similar Documents

Publication Publication Date Title
US10361283B2 (en) MOS transistor and fabrication method
JPH06275824A (ja) 電界効果トランジスタおよびその製造方法
US20090011561A1 (en) Method of fabricating high-voltage mos having doubled-diffused drain
US8093665B2 (en) Semiconductor device and method for fabricating the same
JP2956626B2 (ja) Ｍｏｓ型半導体装置の製造方法
US6008100A (en) Metal-oxide semiconductor field effect transistor device fabrication process
US10418461B2 (en) Semiconductor structure with barrier layers
US20060157751A1 (en) Metal oxide semiconductor field effect transistor and method of fabricating the same
CN107591328A (zh) 半导体结构及其形成方法
JP5060002B2 (ja) 半導体装置の製造方法
US7217625B2 (en) Method of fabricating a semiconductor device having a shallow source/drain region
KR20060013110A (ko) 반도체소자의 제조방법
KR100881017B1 (ko) 반도체 소자의 제조 방법
KR19990080646A (ko) 모스 전계 효과 트랜지스터의 제조 방법
CN107437533B (zh) 半导体结构及其制造方法
JP2007288051A (ja) 半導体装置及びその製造方法
KR20090026596A (ko) 모스펫 소자의 제조방법
KR20150097946A (ko) 반도체 소자의 제조 방법
KR100269280B1 (ko) 엘디디(ldd)형모스트랜지스터제조방법
US8048730B2 (en) Semiconductor device and method for manufacturing the same
KR101180500B1 (ko) 트랜지스터 제조 방법
US7160783B2 (en) MOS transistor and method of manufacturing the same
US6936517B2 (en) Method for fabricating transistor of semiconductor device
KR100567031B1 (ko) 반도체 소자의 제조방법
KR100873816B1 (ko) 트랜지스터 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application