KR20090024145A

KR20090024145A - Ｌｅｄ 전류 제어기 및 그 형성 방법

Info

Publication number: KR20090024145A
Application number: KR1020087030106A
Authority: KR
Inventors: 애브데셀암 바야드로운
Original assignee: 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨
Priority date: 2006-06-29
Filing date: 2006-06-29
Publication date: 2009-03-06
Also published as: US20090284171A1; US7688009B2; CN101433127B; TWI429330B; WO2008004997A1; CN101433127A; TW200808122A; HK1130990A1; KR101271072B1

Abstract

일 실시예에서, LED 전류 제어 회로는 제1 시간 동안에 에러 증폭기의 에러 신호를 샘플링하고, 제2 시간 동안에 샘플링된 값을 홀드시키는 샘플 및 홀드 회로로 구성된다.

Description

ＬＥＤ 전류 제어기 및 그 형성 방법{ＬＥＤ CURRENT CONTROLLER AND METHOD THEREFOR}

본 발명은 일반적으로 전자 공학에 관한 것으로서, 특히, 반도체 소자 및 구조물을 형성하는 방법에 관한 것이다.

과거에, 반도체 산업은 발광 다이오드(LED)들에 대한 부스트(boost) 모드 구동 회로들을 확립하기 위하여 다양한 방법들 및 구조물들을 이용하였다. 부스트 모드 구동 회로는 LED의 광 세기를 제어하기 위하여 LED를 통과하는 전류를 조절하는데 사용되었다. 몇몇 애플리케이션들에 대하여, 부스트 모드 구동 회로는 전류를 제어하고, 따라서 LED의 광 세기를 제어하기 위하여 펄스화된(pulsed) 제어 핀을 가졌다. 작동 중에 전류 스파이크 또는 돌입 전류가 존재하였다. 몇몇 경우에, 돌입 전류는 제어 회로 작동을 방해하고, 전류 제어의 정확성을 감소시켰다. 돌입 전류는 시스템의 전력 소실을 증가시켰으며, 또한 원치 않는 전자기 방사(EMI)를 야기할 수 있었다.

따라서, 돌입 전류를 최소화시키고, EMI를 최소화시키며, LED를 통과하는 전류를 보다 정확히 제어하는 LED 제어기를 갖도록 요구된다.

도 1은 본 발명에 따른 LED 제어기를 포함하는 LED 시스템의 일부분의 일실시예를 개략적으로 도시한다.

도 2는 본 발명에 따른 도 1의 LED 제어기의 일부 신호들을 도시하는 그래프이다.

도 3은 본 발명에 따른 도 1의 LED 제어기를 포함하는 반도체 소자의 확대된 평면도를 개략적으로 도시한다.

설명의 간략화 및 명료성을 위하여, 도면의 엘리먼트들은 반드시 치수대로 그려지지는 않았으며, 상이한 도면들의 동일한 참조 번호들은 동일한 엘리먼트를 나타낸다. 또한, 공지된 단계들 및 엘리먼트들에 대한 설명 및 세부 사항들은 설명의 간략화를 위해 삭제된다. 본 명세서에서 사용되는 바와 같이 전류 운반 전극은 MOS 트랜지스터의 드레인 또는 소스, 또는 바이폴라 트랜지스터의 이미터 또는 콜렉터, 또는 다이오드의 캐소드 또는 애노드와 같은 소자를 통해 전류를 운반하는 소자의 엘리먼트를 의미하고, 제어 전극은 MOS 트랜지스터의 게이트 또는 바이폴라 트랜지스터의 베이스와 같은 소자를 통해 전류를 운반하는 소자의 엘리먼트를 의미한다. 본 명세서에서 소자들이 특정 N-채널 또는 P-채널소자들로서 설명되었으나, 본 기술 분야의 당업자들은 본 발명에 따라 상보적인 소자들이 또한 가능하다는 것을 알 수 있을 것이다. 본 기술 분야의 당업자들은 본 명세서에서 ~ 동안, ~ 중에, ~ 할 때와 같은 단어들, 동작이 개시하면 즉시 동작이 일어나는 것을 의미하지 않고, 개시 동작에 의해 개시되는 반응 사이에 전파 지연과 같은 다소 작으나 적당한 지연이 존재할 수 있음을 의미하는 것을 알 수 있을 것이다.

도 1은 부스트 모드 LED 제어기(27)의 예시적인 한 형태를 포함하는 LED 시스템(10)의 일부분의 일 실시예를 개략적으로 도시한다. 예시적인 본 실시예에서, 제어기(27)는 입력 신호를 샘플링하고 제어 신호의 상태에 응답하여 입력 신호의 샘플링된 값을 홀드하여 홀드된 값을 형성하고, 다른 상태로의 제어 신호 천이 이후에 제1 시간 간격 동안에 출력부에 홀드된 값을 결합시키는, 샘플 및 홀드 회로를 포함한다. 시스템(10)은 일반적으로 전력 입력 단자(11)와 전력 리턴 단자(12) 사이에 배터리와 같은 DC 전력원으로부터 전력을 수신한다. 시스템(10)은 일반적으로 LED들(16 및 17)에 의하여 발생된 광의 세기를 제어하기 위하여 복수의 LED들(16 및 17)과 같은 LED를 통해 흐르는 전류(14)의 값을 제어하도록 구성된다. 시스템(10)은 또한 에너지 저장 인덕터(19), 다이오드(21)와 같은 정류기, 저장 캐패시터(22), 트랜지스터(24)와 같은 전력 스위치, 및 저항(23)과 같은 전류 감지 엘리먼트를 포함할 수 있다.

제어기(27)는 통상적으로 개별적인 단자들(11 및 12)에 접속되는 전압 리턴(29)과 전압 입력부(28) 사이에 작동 전력을 수신할 수 있다. 제어기(27)는 제어 입력부(30)상에 제어 신호를 수신하고, 트랜지스터(24)를 제어하도록 변화되는 듀티 사이클을 갖는 일련의 펄스들을 갖는 출력부(31)상의 스위칭 구동 신호를 형성하며, 입력부(30)상의 제어 신호 및 입력부(32)상에 수신된 감지 신호에 응답하여 원하는 값으로 전류(14)를 형성하도록 구성된다. 트랜지스터(24)의 스위칭은 또한 단자들(11 및 12) 사이에 접속된 전력원에 의해 공급되는 전류(20)의 변화를 야기한다. 바람직한 실시예에서, 트랜지스터(24)는 약 2 메가헤르츠(2 MHz)를 초과하지 않는 주파수에서 스위칭된다. 입력부(32)상에 수신된 감지 신호는 전류(14)의 값을 나타낸다. 제어기(27)의 예시적인 형태는 타이밍 제어 회로 또는 타이밍 제어(48), 스위칭 제어 회로(27), 기준 발생기 또는 기준(52), 에러 증폭기(54), 샘플/홀드 회로(59), 및 샘플/홀드 로직 회로 또는 샘플/홀드 로직(74)을 포함한다. 대부분의 실시예들에서, 제어기(27)는 또한 소프트-스타트(soft-start) 회로 또는 소프트-스타타(53) 및 입력부(28)로부터 전압을 수신하고 로직(74)의 엘리먼트들과 같은 제어기(27)의 엘리먼트들을 작동시키기에 적합한 출력부(36)상의 내부 작동 전압을 형성하기 위하여 입력부(28)와 리턴(29) 사이에 결합되는 내부 전압 레귤레이터(35)를 포함한다. 회로(37)는 일반적으로 클럭 발생기 또는 클럭(38), AND 게이트(39)와 같은 제어 로직, 램프 발생기 또는 램프(42), 비교기(43), 래치(44), 및 버퍼 드라이버(46)를 포함한다. 샘플/홀드 로직(74)의 예시적인 형태는 지연 회로 또는 지연(76), 인버터(77), OR 게이트(83), 래치(85), AND 게이트(87), 인버터(90), AND 게이트들(89 및 91), 및 원샷(one-shot)들(78, 81, 82 및 86)과 같은 타이밍 회로들을 포함한다. 샘플/홀드 회로(59)는 버퍼 증폭기(61), 샘플링 캐패시터(67), 기준 발생기(ref)(73), 샘플/홀드 증폭기(68), 인버터(71), 및 캐패시터들(62, 63, 64, 65 및 66)과 같은 다수의 스위치들을 포함한다.

도 2는 제어기(27)의 작동 동안에 몇몇 신호들의 플롯들을 갖는 그래프이다. 가로 좌표는 시간 증가를 나타내고, 각각의 플롯의 세로 좌표는 도시된 신호의 값 증가를 나타낸다. 플롯(100)은 입력부(30)상에 수신된 제어 신호를 도시한다. 플롯들(102 및 103)은 인에이블 PWM 제어 신호(EP) 및 제어(48)의 개별적 출력부들(49 및 50)상에 형성되는 샘플 제어 신호(SC)를 도시한다. 플롯들(104 및 105)은 래치(85)의 개별적인 셋 및 리셋에 수신된 신호들의 상태를 도시하며, 플롯(106)은 래치(85)의 Q 출력의 상태를 도시한다. 플롯(107)은 원-샷(86)의 출력을 도시한다. 플롯(108)은 게이트(87)에 의해 노드(70)상에 형성되는 샘플 선택 제어 신호(SS)를 도시하며, 플롯(109)은 게이트(89)에 의해 노드(60)상에 형성되는 샘플/홀드(SH) 제어 신호를 도시한다. 플롯(112)은 증폭기(54)의 출력부(55)상에 에러 신호를 도시하고, 플롯(113)은 증폭기(68)의 출력부(69)상의 샘플링된 에러 신호를 도시하며, 플롯(114)은 회로(59)의 출력부(72)상의 합성 에러 신호를 도시한다. 플롯(115)은 입력부(32)상의 감지 신호를 도시하며, 플롯(116)은 전류(20)를 도시한다. 플롯들(100-109)에 의해 도시된 신호들은 디지털 신호이며, 플롯들(112-116)에 의해 도시된 신호들은 아날로그 신호들이다. 이러한 설명은 도 1 및 도 2를 참조로 한다.

입력부(30)상의 제어 신호는 LED들(16 및 17)로부터의 광의 세기를 제어하는 것 외에, 제어기(27)를 인에이블시키고 디스에이블시키기 위해 사용된다. 제어 신호는 플롯(100)에 의해 도시된 바와 같이 보통 클럭(38)의 주파수 미만인 특정 주파수에서 펄스화된다. 예를 들어, 클럭(38)으로부터의 클럭 신호의 주파수는 약 2 MHz일 수 있고, 제어 신호의 주파수는 약 1 KHz일 수 있다. 제어 신호가 주파수에서 작동되는 시간의 길이는 LED들(16 및 17)에 의해 생성된 광의 양을 판단한다. 제어 신호가 하이(high)가 될 때, 제어기(27)는 전류(14)의 값을 조절하도록 스위칭 구동 신호를 형성하는 것을 시작한다. 제어기(27)는 제어 신호가 스위칭을 계속하는 한 스위칭 구동 신호를 형성하는 것을 계속한다. 따라서, 제어 신호의 펄스들의 기간이 길어질수록, LED들(16 및 17)에 의해 방사된 광은 더 세진다. 입력부(30)상의 제어 신호가 연장된 시간 주기(타임-아웃(time-out) 주기로서 참조되는) 동안에 로우(low)일 때, 제어기(27)는 시간(T6)에 도시된 바와 같이, 스위칭 구동 신호를 발생시키는 것을 중단하고, LED들(16 및 17)을 통해 전류(14)가 흐르는 것을 방지한다. 타임-아웃 주기는 일반적으로 제어 신호가 제어 신호의 주기보다 더 긴 주기 동안 로우에 머무르는 경우 발생한다. 바람직한 실시예에서, 타임-아웃 주기는 대략적으로 250 마이크로초이다.

제어기(27)는 2개의 작동 모드, 즉, 제어 신호에 의해 제어되는 정상 모드 및 소프트-스타트 모드로 작동하도록 구성된다. 제어 신호가 적어도 타임-아웃 주기 동안에 로우인 이후에 하이가 될 때, 제어기(27)는 T0과 T1 사이에 개시된 소프트-스타트 모드로 작동하기 시작한다. 소프트-스타트 모드에서, 제어기(48)는 SC 신호를 스위칭하지 않고, 노드(70)에서 SS 신호는 증폭기(54)의 출력부를 비교기(43)에 결합하기 위하여 로우에 홀드된다. 소프트-스타트 모드가 약 T1에서 끝난 이후, 제어기(27)는 정상 모드에서 작동하기 시작하고, 제어 신호를 따르기 위하여 SC의 스위칭을 시작한다. 소프트-스타트 모드는 일반적으로 입력부(32)상의 감지 신호가 안정된 상태에 도달할 때까지 지속된다. 바람직한 실시예에서, 소프트-스타트 모드는 감지 신호가 대략 250 밀리-볼트에 도달할 때까지 지속된다. 이하에서 추가로 보여지는 바와 같이, 정상 모드에서 회로(59)는 로직(74)에 의해 노드(60)상에 형성된 샘플링/홀드 제어 신호(SH)의 개별적인 가정된(asserted) 값 및 부정된(negated) 값에 응답하여 샘플링 위상으로 또는 홀딩 위상으로 작동하도록 구성된다. 또한, 회로(59)는 회로(59)의 샘플링/홀드 섹션을 우회(bypass)하고, 로직(74)에 의해 노드(70)상에 형성된 샘플 선택 제어 신호(SS)의 부정된 값에 응답하여 비교기(43)에 대한 증폭기(54)의 출력(55)을 선택하며, SS의 가정된 값에 응답하여 비교기(43)에 증폭기(68)의 출력부(69)상의 샘플링된 신호를 선택하도록 구성된다.

작동에 있어서, 제어 신호가 타임-아웃 기간 이상의 기간 동안 로우였던 것으로 가정하면, 제어 신호가 먼저 광 제어 사이클을 시작하도록 하이가 될 때, 제어기(27)는 소프트-스타트 모드에서 작동을 시작한다. 제어(48)는 회로(37)가 출력부(31)상에 스위칭 구동 신호를 발생시킬 수 있도록 출력부(49)상의 인에이블 PWM 신호(EP)를 하이가 되게 한다. 제어(48)는 제어 신호가 적어도 타임-아웃 주기 동안에 로우가 될 때까지 스위칭 구동 신호들을 발생시키기 위하여 EP를 하이로 유지시킨다. 로직(74)은 작동의 소프트-스타트 모드 동안에 회로(59)를 홀딩 위상에 놓는 것을 방지하기 위하여 소프트-스타트 모드 동안에 노드(70)상의 SS 신호를 로우로 유지시킨다. 하이 EP 신호는 스위칭 구동 신호를 형성하기 위하여 게이트(39)를 인에이블시키고, 회로(37)를 인에이블시킨다. 하이 EP 신호는 또한 소프트-스타트(53)를 통해 증폭기(54)의 비번전 입력부에 기준 신호를 제공하기 위하여 기준(52)을 인에이블시킨다. 소프트-스타트(53)는 기준 신호를 수신하고, 단계적으로 전류(14)의 값을 증가시키기 위하여 소프트-스타트 모드의 시간에 걸쳐 에러 증폭기(54)에 인가된 기준 신호의 값을 단계적으로 증가시킨다. 하이 EP 신호는 또한 래치(85)를 리셋시키고, 노드(70)상의 SS 신호를 로우가 되게 하는 원-샷(82)을 인에이블시킨다. 로우 SS 신호는 출력부(72) 및 비교기(43)에 증폭기(54)의 출력(55)을 결합시키기 위하여 트랜지스터(66)를 인에이블시킴으로써 회로(59)의 샘플/홀드 부분을 우회한다. 에러 증폭기(54)는 입력부(32)로부터 감지 신호를 수신하고, 소프트-스타트(53)로부터 기준 신호의 느리게 증가하는 값 및 이에 따라 느리게 증가하는 전류(14)와 감지 신호 간의 차를 나타내는 에러 신호를 형성한다. 시간(T0)에서의 하이 SC 신호는 출력이 로우가 되게 하는 인버터(77)에 의해 수신된다. 이것은 원-샷(78) 또는 래치(85)에 영향을 미치지 않는다. SC 신호는 또한 지연(76)을 통해 전파하고, EP 신호가 이전에 래치(85)를 리셋시켰기 때문에 영향을 미치지 않는 래치(85)의 리셋 입력을 하이게 되게 하기 위하여 원-샷(81)을 트리거링한다. SC 신호는 또한 래치(85)가 리셋되기 때문에 게이트(87) 또는 노드(70)에 영향을 미치지 않는 원-샷(86)을 트리거링한다(플롯(107). 지연(76)에 의해 지연된 SC 신호는 플롯(109)에 의해 도시된 바와 같이, 게이트(89)의 출력부 및 노드(60)상의 SH 제어 신호를 하이가 되게 한다. 하이 SH 신호는 트랜지스터(64)를 디스에이블시키기 위하여 인버터(90)의 출력부를 로우가 되게 하고, 게이트(91)의 출력부를 로우가 되게 한다. 하이 SH 신호는 또한 트랜지스터(62 및 63)가 증폭기(54)로부터의 에러 신호를 캐패시터(67)의 한쪽 측면에, 그리고 증폭기(68)의 출력부를 캐패시터(67)의 다른 쪽 측면에 결합시키는 것을 가능하게 한다. 이것은 기준(73) 값(Vref) 빼기 출력부(55)로부터 에러 신호의 dc 값(Vref-V1, 여기서 V1은 출력부(55)상의 에러 신호의 dc 값임)과 거의 동일한 값으로 캐패시터(67)를 충전하는 샘플링 모드이다. SC는 증폭기(54)로부터 인가된 에러 신호가 그것의 완전한 값에 도달하고 동일한 완전한 값으로 캐패시터(67)를 충전시키는 것을 보장하기 위하여 소프트-스타트 주기 동안에 하이로 남아있다.

소프트-스타트 주기가 시간(T1) 근처에 만료된 이후, 제어(48)는 제어 신호에 뒤따르도록 출력부(50)상의 샘플링 제어 신호(SC)를 스위칭한다. 소프트-스타트 주기가 만료된 이후에 제어 신호의 각각의 천이는 증폭기(54)에 의해 형성된 에러 신호의 값을 교란시키고, 전류(14)의 값에 변화를 야기하는 것으로 발견되었다. 이것은 또한 단자(11)에 접속된 전압원으로부터 전류(20)의 돌입 전류들을 야기한다. 이러한 돌입 전류들은 단자(11)에 접속된 다른 회로들의 작동을 교란시키는 EMI를 야기한다. 회로들(59) 및 로직(74)은 이러한 변화들을 최소화시키도록 구성된다. 샘플/홀드 로직(74) 및 샘플/홀드 회로(59)는 입력부(30)상에 수신된 제어 신호의 각각의 후속하는 천이에 대하여 비교기(43)에 의해 수신된 에러 신호의 오버슛(overshoot)을 최소화하도록 구성된다. 소프트-스타트 주기 이후에, SC는 제어 신호에 수반되기 시작하고, 제어 신호에 응답하여 시간(T2)에 로우가 된다. 로우 SC 신호는 인버터(77)의 출력이 하이가 되게 하고, 원-샷(86)이 여전히 로우이기 때문에 노드(70)에 영향을 미치지 않는 Q 출력을 하이가 되도록 래치(85)를 설정한다. 로우 SC 신호는 지연(76)을 통해 전파하며, 트랜지스터들(62 및 63)을 디스에이블시키고, 게이트(91)의 출력을 트랜지스터(64)를 인에이블시키게 함으로써 홀딩 모드로 회로(59)를 스위칭시키기 위하여 노드(60) 및 게이트(89)의 출력부를 로우가 되게 한다. 트랜지스터들(62 및 63)을 디스에이블시키고, 트랜지스터(64)를 인에이블시키는 것은 회로(59)가 노드(69)상에 (V1-(Vref-V1))=V1의 값을 홀드시키고, 따라서, 노드(60)가 로우가 될 때 출력부(55)상의 값을 홀드시키는 것을 야기한다. 노드(70)는 로우인 채로 남아있고, 트랜지스터(66)는 출력부(72) 및 비교기(43)에 출력부(55)상의 에러 신호를 결합시키기 위하여 인에이블된 채로 남아있다.

다음 제어 신호는 제어(48)의 SC 신호가 하이가 되게 하는 시간(T3) 근처에서 하이가 된다. 하이 SC 신호는 래치(85)가 설정된 이래로 노드(70)상의 SS를 하이가 되게 하는 원-샷(86)을 인에이블시킨다. 하이 상태인 SS는 트랜지스터(66)를 디스에이블시키고, 트랜지스터(65)를 인에이블시켜, 증폭기(68)의 출력부(69)로부터 저장된 에러 신호를 비교기(43)에 결합하는 것을 가능하게 한다. 원-샷(86)의 타임-아웃이 만료된 이후에, SS는 트랜지스터(66)를 인에이블시키고 트랜지스터(65)를 디스에이블시키도록 로우가 되고, 증폭기(54)로부터의 에러 신호를 비교기(43)에 결합시킨다. 이것은 제어 신호의 상승 에지 동안에 그리고 상승 에지 바로 이후에 에러 신호의 저장된 값을 사용하는 것을 용이하게 하며, 비교기(43)에 의해 사용된 에러 신호에 대한 교란을 최소화시킨다. 따라서, 원-샷(86)의 타입-아웃은 증폭기(54)로부터의 에러 신호가 제어 신호의 상승 에지 이후에 교란되는 시간의 양을 초과하도록 선택된다. 출력부(55)상의 값을 사용하기 위하여 스위칭하기 이전, 제어 신호의 상승 에지 이후의 시간 간격 동안 에러 신호의 저장된 값(V1)을 사용하는 것은 비교기(43)에 의해 수신된 에러 신호에 대한 교란을 최소화시키는 것을 돕는다. 제어(48)로부터의 하이 SC 신호는 또한 지연(76)을 통해 전파하며, 이어서 원-샷(81)이 래치(85)를 리셋하도록 인에이블시킨다. 지연(76)의 시간 지연은 원-샷(86)이 타임 아웃한 이후, 그리고 에러 신호에 대한 교란이 안정(settle out) 이전까지 래치(85)가 SS를 리셋시키지 않는 것을 보장하기 위하여 원-샷(86)의 주기와 적어도 동일하다는 것을 유념하라. 지연(76)으로부터의 하이는 또한 노드(60)를 하이가 되게 하여 시간(T4)에서 도시된 바와 같이 회로의 샘플링 위상을 다시 한번 시작한다. 샘플링 위상 동안에, 트랜지스터들(62 및 63)은 인에이블되고, 트래지스터(64)는 증폭기(68)의 출력부(69)가 ref의 값(73)에 있도록 디스에이블된다. ref의 값(73)은 출력부(69)에 의해 캐패시터(67)의 한 쪽 측면에 인가되고, 증폭기(54)로부터의 에러 신호는 캐패시터(67)의 다른 측면에 인가되어 시간(T2)에서 플롯(113)에 의해 도시되는 바와 같이 캐패시터(67)상에 에러 신호의 값을 저장한다. ref의 값(73)을 사용하는 것은 증폭기(54)의 출력이 레귤레이터(35)에 의해 공급된 값과 같은 전력 공급 레일들의 값들 사이에서 흔들리는 것을 방지하는 것을 돕는 오프셋을 형성한다. 그 후에, 입력부(30)상의 제어 신호는 로우가 되고, SC 신호를 로우가 되게 한다. 로우 SC 신호는 원-샷(78)을 인에이블시키고 원-샷(86)이 로우이기 때문에 SS에 영향을 미치지 않는 시간(T5)에서 래치(85)를 설정하는 인버터(77)의 출력부를 하이가 되게 한다. 그러나, 래치(85)는 제어 신호의 다음 상승 에지가 원-샷(86)을 트리거링시키고, 제어 신호의 스위칭에 의해 야기된 에러 신호의 교란을 다시 마스킹하도록 SS를 하이게 되게 하도록 게이트(87)를 인에이블시켰다. 로우 SC 신호는 또한 게이트(89)를 통해 SH를 로우가 되게 하고, 게이트(91)의 출력부가 하이가 되게 하여, 에러 신호의 이전 값을 홀드시키기 위하여 홀딩 위상을 시작한다. 이러한 홀딩 위상은 이전 값이 다음 사이클에 대해 준비되도록 홀드시킨다.

이러한 순서는 제어 신호가 시간(T6)에서 도시된 바와 같이 타임-아웃 주기에 대하여 로우인 채로 남아있을 때까지 입력부(30)상에 수신된 제어 신호의 각각의 사이클에 대하여 계속된다. 제어 신호가 타임-아웃 주기에 대하여 로우인 채로 남아있을 때, 제어(48)는 시간(T6)에서 도시된 바와 같이 출력부들(49 및 50) 모두가 로우가 되게 한다. 출력부(49)상의 로우는 제어기(27)를 디스에이블시킨다. 부가적으로, 출력부(49)상의 로우는 게이트(39)를 통해 클럭 신호를 차단함으로써 구동 신호의 스위칭 사이클들의 발생을 금지한다. 타임-아웃 주기 이후에 구동 신호의 스위칭을 금지하기 위하여, 타이밍 제어(48)는 게이트(39)를 디스에이블시키고 제어기(27)가 구동 신호 스위칭을 개시하는 것을 방지하는 출력부(49)상의 인에이블 PWM 신호(EP)를 로우가 되게 한다. 시간(T7)에서, 다른 스타트-업 위상이 시작된다.

제어 신호의 포지티브 천이에 응답하여 에러 신호의 샘플링된 값을 사용하는 것은 전류(14)의 값의 에러들을 최소화시키고, 제어기(27)의 작동에 대한 전력 소모를 감소시킨다. 전류(14)의 값이 안정화된 이후에 에러 신호를 샘프링하는 것은 제어 신호의 다음 천이 동안에 에러 신호의 안정화된 값을 사용하는 것을 돕는다. 제어기(27)는 전류(20)의 오버슛을 적어도 대략 50%만큼 감소시키는 것으로 여겨진다.

제어기(27)의 이러한 기능을 용이하게 하기 위하여, 레귤레이터(35)는 입력부(28)와 리턴(29) 사이에 전력을 수신하기 위하여 접속되고, 출력부(36)상에 작동 전압을 제공한다. 제어(48)는 입력부(30)상의 제어 신호를 수신하도록 접속된 제1 입력부 및 게이트(39)의 제1 입력부 및 클럭(38)의 출력부에 일반적으로 접속된 제2 입력부를 갖는다. 제어(48)의 출력부(49)는 일반적으로 게이트(39)의 제2 입력부, 기준(52)의 입력부, 게이트(89)의 제1 입력부, 원-샷(82)의 입력부, 및 게이트(91)의 제1 입력부에 접속된다. 게이트(39)의 출력부는 래치(44)의 제2 입력부 및 램프(42)의 입력부에 일반적으로 접속된다. 램프(42)의 출력부는 래치(44)의 리셋 입력부에 접속된 출력부를 갖는 비교기(43)의 반전 입력부에 접속된다. 래치(44)의 Q 출력부는 출력부(31)에 접속된 출력부를 갖는 드라이버(46)의 입력부에 접속된다. 제어(48)의 출력부(50)는 지연(76)의 입력부, 원-샷(86)의 입력부, 및 인버터(77)의 입력부에 일반적으로 접속된다. 원-샷(86)의 출력부는 게이트(87)의 제1 입력부에 접속된다. 인버터(77)의 출력부는 래치(85)의 설정 입력부에 접속된 출력부를 갖는 원-샷(78)의 입력부에 접속된다. 래치(85)의 Q 출력부는 게이트(87)의 제2 입력부에 접속된다. 게이트(87)의 출력부는 인버터(71)의 입력부 및 트랜지스터(65)의 게이트에 일반적으로 접속된다. 인버터(71)의 출력부는 트랜지스터(66)의 게이트에 접속된다. 지연(76)의 출력부는 원-샷(81)의 입력부 및 게이트(89)의 제2 입력부에 일반적으로 접속된다. 원-샷(81)의 출력부는 게이트(83)의 제1 입력부에 접속된다. 원-샷(82)의 출력부는 래치(85)의 리셋 입력부에 접속된 출력부를 갖는 게이트(83)의 제2 입력부에 접속된다. 게이트(89)의 출력부는 일반적으로 인버터(90)의 입력부, 트랜지스터(62)의 게이트, 및 트랜지스터(63)의 게이트에 접속된다. 인버터(90)의 출력부는 트랜지스터(64)의 게이트에 접속된 출력부를 갖는 게이트(91)의 제2 입력부에 접속된다. 증폭기(61)의 입력부는 일반적으로 트랜지스터(66)의 소스 및 출력부(55)에 접속된다. 증폭기(61)의 출력부는 트랜지스터(64)의 소스 및 캐패시터(67)의 제1 단자에 일반적으로 접속된 드레인을 갖는 트랜지스터(62)의 소스에 접속된다. 캐패시터(67)의 제2 단자는 증폭기(68)의 반전 입력부 및 트랜지스터(63)의 소스에 일반적으로 접속된다. 증폭기(68)의 비반전 출력부는 ref(73)의 출력부에 접속된다. 증폭기(68)의 출력부(69)는 일반적으로 소스 트랜지스터(65), 트랜지스터(63)의 드레인, 및 트랜지스터(64)의 드레인에 접속된다. 트랜지스터(66)의 드레인은 일반적으로 출력부(72), 트랜지스터(65)의 드레인, 및 비교기(43)의 비반전 입력부에 접속된다. 기준(52)의 출력부는 소프트-스타트(53)의 입력부에 접속된다. 소프트-스타트(53)의 출력부는 증폭기(54)의 비반전 입력부에 접속된다. 증폭기(54)의 반전 입력부는 임피던스(56)의 제1 단자 및 임피던스(57)의 제1 단자에 일반적으로 접속된다. 임피던스(57)의 제2 단자는 입력부(32)에 접속된다. 임피던스(56)의 출력부는 증폭기(54)의 출력부(55)에 접속된다.

도 3은 반도체 다이(121)상에 형성되는 집적 회로(120) 또는 반도체 소자의 일 실시예의 일부분의 확대된 평면도를 개략적으로 도시한다. 제어기(27)는 다이(121)상에 형성된다. 다이(121)는 도면의 간략화를 위하여 도 2에 미도시된 다른 회로들을 더 포함할 수 있다. 제어기(27) 및 소자 또는 집적 회로(120)는 본 기술 분야의 당업자들에게 공지된 반도체 제조 기술들에 의해 다이(121)상에 형성된다. 일 실시예에서, 제어기(27)는 도 1에 의해 도시된 바와 같이 5개의 외부 도선들을 갖는 집적 회로로서 반도체 기판상에 형성된다.

상기 모든 관점에서, 새로운 장치 및 방법이 명백히 개시된다. 다른 특징들 중에서도, 부하 전류가 에러 증폭기의 출력부에서 교란을 야기하지 않는 시간 동안에 에러 증폭기로부터 에러 신호를 샘플링하고, 부하 전류가 에러 증폭기의 출력부에서 교란을 야기할 시간 동안에 PWM 섹션을 작동시키는데 이러한 저장된 값을 사용하는 것이 포함된다.

본 발명의 주요한 내용이 특정한 바람직한 실시예들과 함께 개시되었으나, 다양한 대안들 및 변형들이 반도체 기술 분야의 당업자들에게 명백할 것이다. 예를 들어, 회로(59) 및 로직(74)의 구조는 전류(14)가 안정된 동안 에러 신호가 샘플링되고 저장되는 한 다른 구성을 가질 수 있고, 전류(14)가 안정되지 않는 동안 저장된 값이 사용되는 한 다른 구조를 가질 수 있으며, 또는 다른 구조가 하이로의 제어 신호 천이 이후에 시간 간격에 대한 에러 신호를 사용하는 것으로부터 회로(59)를 지연시키기 위하여 상이한 엘리먼트들을 사용할 수 있다. 부가적으로, 원-샷들(78, 81 및 82)은 다른 에지 검출기 회로에 의해 교체될 수 있다. 지연(76)은 도 1 및 도 2의 설명에서 개시된 바와 같이 지연을 형성하는 임의의 회로일 수 있다. 원-샷(86)은 전류(20)의 오버슛 시간보다 긴 폭을 갖는 펄스를 형성하는 임의의 회로로 교체될 수 있다. 부가적으로, "접속된다"는 용어는 설명의 명료성을 위하여 명세서 전반에 걸쳐 사용되었으나, "결합된다"는 용어와 동일한 의미를 갖는 것으로 의도된다. 따라서, "접속된다"는 직접적 접속 또는 간접적 접속 중 하나를 포함하는 것으로 해석되어야 한다.

Claims

LED용 전류 제어기로서,

전류를 나타내는 감지 신호에 응답하여 LED를 통과하는 전류를 제어하기 위하여 스위칭 구동 신호를 형성하도록 구성되는 스위칭 제어 회로;

제어 신호를 수신하고, 상기 스위칭 제어 회로가 응답하여 상기 스위칭 구동 신호를 형성하도록 구성되는 제1 제어 회로;

상기 감지 신호를 수신하고 에러 신호를 형성하도록 결합되는 에러 증폭기; 및

상기 제어 신호의 제1 상태의 제1 부분에 응답하여 상기 에러 신호의 값을 샘플링하고, 상기 에러 신호의 홀드된 값을 형성하기 위하여 상기 제어 신호의 제2 상태의 일부분에 응답하여 상기 에러 신호의 값을 홀드시키도록 구성되는 샘플 및 홀드 회로

를 포함하며, 상기 샘플 및 홀드 회로는 상기 제어 신호의 상기 제1 상태의 제2 부분에 응답하여 상기 스위칭 제어 회로에 상기 홀드된 값을 결합시키고, 상기 제어 신호의 상기 제1 상태의 상기 제2 부분 이후에 상기 스위칭 제어 회로에 상기 에러 신호를 결합시키도록 구성되는, LED용 전류 제어기.
제1항에 있어서,

상기 샘플 및 홀드 회로는 상기 제1 상태로의 상기 제어 신호 천이(transition) 이후에 제1 시간 주기에 응답하여 상기 에러 신호의 값을 샘플링하도록 구성되는 것을 특징으로 하는 LED용 전류 제어기.
제2항에 있어서,

상기 샘플 및 홀드 회로는 상기 제1 시간 주기를 형성하는 지연 엘리먼트를 포함하는 것을 특징으로 하는 LED용 전류 제어기.
제1항에 있어서,

상기 샘플 및 홀드 회로는 상기 제2 상태로의 상기 제어 신호 천이 이후에 제1 시간 주기에 응답하여 상기 에러 신호의 값을 홀드시키도록 구성되는 것을 특징으로 하는 LED용 전류 제어기.
제4항에 있어서,

상기 에러 신호를 수신하도록 결합된 제1 전류 운반 전극, 캐패시터를 충전하도록 결합된 제2 전류 운반 전극, 및 제어 전극을 갖는 제1 트랜지스터;

상기 캐패시터로부터 신호를 수신하도록 결합된 제1 전류 운반 전극, 제2 전류 운반 전극, 및 상기 제1 트랜지스터의 상기 제어 전극에 결합된 제어 전극을 갖는 제2 트랜지스터 - 상기 제2 트랜지스터의 제어 전극은 상기 제1 상태로의 상기 제어 신호 천이 이후에 상기 1 시간 주기에 응답하여 상기 제1 및 제2 트랜지스터를 인에이블시키도록 작동가능하게 결합됨 - ; 및

상기 제1 트랜지스터의 상기 제2 전류 운반 전극에 결합된 제1 전류 운반 전극, 상기 제2 트랜지스터의 상기 제2 전류 운반 전극에 결합된 제2 전류 운반 전극, 및 제어 전극을 갖는 제3 트랜지스터 - 상기 제3 트랜지스터의 제어 전극은 상기 제2 상태로의 상기 제어 신호 천이 이후에 상기 제1 시간 주기에 응답하여 상기 제3 트랜지스터를 인에이블시키도록 작동가능하게 결합됨 -

를 더 포함하는 것을 특징으로 하는 LED용 전류 제어기.
제1항에 있어서,

상기 샘플 및 홀드 회로는 상기 제1 상태로의 상기 제어 신호 천이 이후에 제1 시간 주기까지 상기 스위칭 제어 회로에 상기 에러 신호의 홀드된 값을 결합시키고, 상기 제1 시간 주기 이후에 상기 스위칭 제어 회로에 상기 에러 신호를 결합시키도록 구성되는 것을 특징으로 하는 LED용 전류 제어기.
제6항에 있어서,

상기 제1 상태로의 상기 제어 신호 천이에 응답하여 상기 제1 시간 주기를 형성하도록 결합된 타이밍 회로를 더 포함하는 것을 특징으로 하는 LED용 전류 제어기.
제7항에 있어서,

상기 샘플 및 홀드 회로는 상기 제어 신호의 상기 제2 상태에 의해 설정되고, 상기 제1 상태로의 상기 제어 신호 천이 이후에 제2 시간 주기를 리셋하도록 구성되는 래치(latch)를 포함하는 것을 특징으로 하는 LED용 전류 제어기.
제8항에 있어서,

지연 엘리먼트가 상기 제2 시간 주기를 형성하도록 결합되는 것을 특징으로 하는 LED용 전류 제어기.
제8항에 있어서,

상기 에러 신호를 수신하도록 결합된 제1 전류 운반 전극, 제2 전류 운반 전극, 및 상기 제1 시간 주기 이후에 상기 제1 트랜지스터를 인에이블시키도록 작동가능하게 결합된 제어 전극을 갖는 제1 트랜지스터; 및

상기 에러 신호의 상기 홀드된 값을 수신하도록 결합된 제1 전류 운반 전극, 상기 제1 트랜지스터의 상기 제2 전류 운반 전극 및 상기 스위칭 제어 회로에 결합된 제2 전류 운반 전극, 및 상기 제1 상태로의 상기 제어 신호 천이 이후에 제1 시간 주기까지 상기 제2 트랜지스터를 인에이블시키도록 작동가능하게 결합된 제어 전극을 갖는 제2 트랜지스터

를 더 포함하는 것을 특징으로 하는 LED용 전류 제어기.
전류 제어기를 형성하는 방법으로서,

샘플 및 홀드 회로를 제어하도록 제어 회로를 결합하는 단계; 및

제어 신호를 수신하고, 응답하여 상기 제어 신호의 제1 상태의 일부분에 응답하여 상기 샘플 및 홀드 회로의 입력을 샘플링하고 홀드된 값을 형성하도록 상기 제어 신호의 제2 상태에 응답하여 상기 입력 신호의 샘플링된 값을 홀드시키며, 상기 제1 상태로의 상기 제어 신호 천이 이후에 제1 시간 간격 동안 상기 출력에 상기 홀드된 값을 결합시키도록 상기 샘플 및 홀드 회로를 제어하는 상기 제어 회로를 구성하는 단계

를 포함하는, 전류 제어기 형성 방법.
제11항에 있어서,

상기 제어 신호를 수신하고, 응답하여 상기 샘플 및 홀드 회로를 제어하도록 상기 제어 회로를 구성하는 단계는, 상기 입력부상의 신호가 안정되는데 요구되는 시간을 초과하는 길이로 상기 제1 시간 주기를 형성하도록 상기 제어 회로를 구성하는 단계를 포함하는 것을 특징으로 하는 전류 제어기 형성 방법.
제11항에 있어서,

상기 제어 신호를 수신하고, 응답하여 상기 샘플 및 홀드 회로를 제어하도록 상기 제어 회로를 구성하는 단계는, 상기 제1 시간 주기를 대략 3 마이크로초로 형성하도록 상기 제어 회로를 구성하는 단계를 포함하는 것을 특징으로 하는 전류 제어기 형성 방법.
제11항에 있어서,

상기 제어 신호를 수신하고, 응답하여 상기 샘플 및 홀드 회로를 제어하도록 상기 제어 회로를 구성하는 단계는, 상기 샘플 및 홀드 회로의 출력부를 PWM 회로에 결합하도록 상기 제어 회로를 구성하는 단계를 포함하는 것을 특징으로 하는 전류 제어기 형성 방법.
제11항에 있어서,

상기 제어 신호를 수신하고, 응답하여 상기 샘플 및 홀드 회로를 제어하도록 상기 제어 회로를 구성하는 단계는, 상기 제어 신호의 상기 제1 상태에 응답하여 제어 사이클을 시작하도록 상기 전류 제어기를 구성하는 단계를 포함하는 것을 특징으로 하는 전류 제어기 형성 방법.