KR20090017196A - 게이트라인 구동용 하이전압발생기 및 로우전압발생기 - Google Patents

게이트라인 구동용 하이전압발생기 및 로우전압발생기 Download PDF

Info

Publication number
KR20090017196A
KR20090017196A KR1020070081761A KR20070081761A KR20090017196A KR 20090017196 A KR20090017196 A KR 20090017196A KR 1020070081761 A KR1020070081761 A KR 1020070081761A KR 20070081761 A KR20070081761 A KR 20070081761A KR 20090017196 A KR20090017196 A KR 20090017196A
Authority
KR
South Korea
Prior art keywords
transfer transistor
charge transfer
node
control clock
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020070081761A
Other languages
English (en)
Other versions
KR100883791B1 (ko
Inventor
김영희
임규호
Original Assignee
창원대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 창원대학교 산학협력단 filed Critical 창원대학교 산학협력단
Priority to KR1020070081761A priority Critical patent/KR100883791B1/ko
Publication of KR20090017196A publication Critical patent/KR20090017196A/ko
Application granted granted Critical
Publication of KR100883791B1 publication Critical patent/KR100883791B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/06—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/10—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/125—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
    • H02M3/135—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
    • H02M3/137—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Dc-Dc Converters (AREA)

Abstract

본 발명은 초기 동작 시 부스트랩 노드의 전압 값들을 동일한 전압준위를 가지게 하고, 대기모드 진입 시 부스트랩 노드에 과전압을 방지하는 복수 개의 단위전하펌프들로 구현되며, TFT-LCD 픽셀의 게이트라인(Gate Line)의 구동전압으로 사용되는 게이트라인 구동용 하이전압발생기 및 로우전압발생기를 개시한다. 상기 게이트라인 구동용 하이전압발생기는 VGH 레벨감지기, VGH 링 발진기, VGH 제어클럭 발생회로, VGH 펌핑회로 및 VGH 프리차지회로를 구비한다. 상기 게이트라인 구동용 로우전압발생기는 VGL 레벨감지기, VGL 링 발진기, VGL 제어클럭 발생회로(1530), VGL 펌핑회로 및 VGL 프리차지회로를 구비한다.
게이트라인 구동, 하이전압발생기, 로우전압발생기

Description

게이트라인 구동용 하이전압발생기 및 로우전압발생기{High voltage generator and low voltage generator for driving gate line}
본 발명은 하이전압발생기 및 로우전압발생기에 관한 것으로, 특히 TFT-LCD 픽셀의 게이트라인(Gate Line)의 구동전압으로 사용되는 하이전압발생기와 로우전압발생기에 관한 것이다.
휴대폰 단말기, 디지털 카메라(DSC) 및 휴대용 모바일 기기 등에 사용되는 소형 디스플레이 장치는, 소형화와 경량화를 통해 제품 경쟁력을 높여야 하는 기술 분야에 속한다. 특히 휴대폰 단말기나 MP3 재생기의 경우 그 크기나 두께가 현저히 작아지고 있는 상황이어서, 소형화 및 낮은 가격을 이룰 수 있는 SoC(System on a Chip) 기술개발은 경쟁이 아주 치열한 상태다. 현재 소형 디스플레이 장치로 QQVGA(128RGB × 160) 급의 TFT-LCD(Thin Film Transistor-Liquid Crystal Display)가 주로 사용되고 있다.
표 1은 TFT-LCD 패널에 사용되는 라인의 구동전압을 나타낸다.
구 분 용도
DDVDH Source Line Power
VGH Gate Line High Voltage
VGL Gate Line Low Voltage
표1을 참조하면, TFT-LCD 패널을 구동하는데 사용하는 전압원은 입력 전원전압(VCI)보다 높은 양의 고전압(Positive High Voltage)인 소스라인전압(DDVDH), 게이트라인 하이전압(VGH) 및 접지전압(GND)보다 낮은 음의 저전압(Negative Low Voltage)인 게이트라인 로우전압(VGL)과 같이 부스트 된 전압(Boosted Voltage)이 있다.[M. Hirata et al., "New Plus- and Minus-Voltage Generator for TFT-LCD Panels," Proceedings of the 2nd IEEE Asia-Pacific Conference on ASIC, pp. 17-20, Aug. 2000.] 여기서 소스라인전압(DDVDH)은 TFT-LCD 픽셀의 소스라인(Source Line)의 구동전압으로 사용되고, 게이트라인 하이전압(VGH)과 게이트라인 로우전압(VGL)은 게이트라인(Gate Line)의 구동전압으로 사용된다.
TFT-LCD 구동 IC(Integrated Circuit)에서 게이트라인 및 소스라인을 구동하는데 필요한 전압을 공급하는 DC-DC 변환기로는, 인덕터를 사용하는 PWM(Pulse Width Modulation)방식과 스위치-커패시터 회로(Switched Capacitor Circuit)로 구현한 전하 펌프(Charge Pump) 방식으로 구현할 수 있다. 복수 개의 스위치들과 복수 개의 커패시터들을 조합한 스위치-커패시터 회로에 의한 전하펌프 방식은 구동 IC 모듈의 소형화 등에 장점을 가지고 있다. 그러나 스위치-커패시터에 의한 전하펌프 방식에서 외장형 펌핑 커패시터(External Pumping Capacitor)를 사용하는 경우, 펌핑 스테이지(Pumping Stage)마다 외부에 펌핑 커패시터와 전하 저장 커패시터(Charge Reservoir Capacitor)를 사용해야 하므로 TFT-LCD 모듈의 소형화에 어려움이 있다[E. Bayer et al., "A High Efficiency Single-Cell Cascaded Charge Pump Topology," Proc. IEEE Power Electronics Specialists Conference, vol. 1, pp. 290-295, Aug. 2001.]. 이러한 단점을 해소하기 위해 최근에는 내장형 펌핑 커패시터(Internal Pumping Capacitor)를 사용한 전하펌프 방식이 연구되고 있다.
내장형 펌핑 커패시터를 사용한 전하펌프로는, 크로스-커플드(Cross-Coupled) 전하펌프회로가 주로 사용되어진다. [P. Favrat et al., "A high-efficiency CMOS voltage doubler," IEEE JSSC, vol. 33, pp. 410-416, Mar. 1998.]
도 1은 종래의 2 페이즈 크로스 커플드 단위전하펌프 회로도의 일예이다.
도 1을 참조하면, 크로스 커플드 단위전하펌프(100)는, PMOS 크로스-커플드 전하전달스위치(MP1, MP2)를 사용하여 전하 전달시 문턱전압 손실을 제거하였다. 그러나 PMOS 크로스-커플드 전하전달스위치(MP1, MP2)에는 기생하는 PNP BJT(Bi-polar Junction Transistor)가 존재하고, 이 BJT가 부스트랩(Boostrap) 단자(N1, N2)의 전하펌핑(Charge Pumping)으로 인해 활성영역(Active Region)에서 동작하므로 펌핑 된 전하가 기판으로 빠져나가는 전하소실(charge loss) 문제가 생긴다. 또한 고전압을 생성하기 위해 펌핑 스테이지의 수를 증가 시킬 때마다 NMOS 전하전달스위치(MN1 및 MN2)의 바디효과(Body Effect)로 인해 문턱전압(VTH)이 증가하여 펌핑 전류가 떨어지게 되는 단점이 있다.
여기서 2 페이즈(Two Phase)라 함은 2개의 클럭신호(CLK1, CLK2)가 서로 중첩되지 않는다는(Non Overlap) 것을 의미한다. 즉, 2개의 클럭신호 중 하나의 클럭신호가 인에이블이 되는 시간구간 과 나머지 하나의 클럭신호가 인에이블 되는 시간구간이 서로 중복되지 않는다는 의미이다.
도 2는 종래의 2 페이즈 크로스 커플드 단위전하펌프 회로도의 다른 일예이다.
도 2를 참조하면, 2 페이즈(Phase) 크로스 커플드 단위전하펌프 회로(200)는, 크로스-커플드 NMOS 전하전달스위치(MN1, MN2), 크로스-커플드 PMOS 전하 전달 스위치(MP1, MP2), 벌크 포텐셜 바이어스 회로(210, 220, 230, 240)로 사용되는 모스트랜지스터들(MN3, MN4, MN5, MN6, MP3, MP4, MP5와 MP6)과 전하 펌핑 커패시터(C1, C2)로 구성된다.[S. I. Cho et al., "A Boosted Voltage Generator for Low-Voltage DRAMs," Current Applied Physics, vol. 3, pp. 501-505, Dec. 2003.]
PMOS 벌크 포텐셜 바이어스 회로(230, 240; MP3 내지 MP6)를 사용하여 출력단자(VOUT)에 연결된 PMOS 크로스-커플드 전하전달스위치(MP1, MP2)의 벌크전압을 부스트랩 단자(N1, N2)의 전압과 출력단자(VOUT)의 전압 중에서 높은 전압을 가지게 하여 전하손실 문제를 해결하고, NMOS 벌크 포텐션 바이어스 회로(210, 220; MN3 내지 MN6)를 사용하여 입력단자(VIN)에 연결된 크로스-커플드 전하전달스위치(MN1, MN2)의 벌크전압을 입력단자(VIN)의 전압과 부스트랩 단자(N1, N2)의 전압 중에서 낮은 전압에 전기적으로 연결하므로 바디효과에 따른 문턱전압의 증가를 방지하고 있다.
도 1 및 도 2에 도시된 2 페이즈(Phase) 크로스 커플드 단위전하펌프 회로(100, 200)의 동작은 일반적으로 알려져 있으므로 여기서는 자세하게 설명하지 않는다.
도 3은 시간의 변화에 따른 부스트랩 단자(N1, N2)의 전압 파형을 나타낸다.
도 3을 참조하면, 도 2에 도시된 종래의 2-페이즈 크로스-커플드 단위전하펌프 회로(200)의 경우, 초기 동작 시 시간의 변화에 따른 부스트랩 노드(N1, N2)의 전압 값들이 동일한 전압준위를 가지지 못하기 때문에, 펌핑 효율이 떨어지게 된다.
또한 펌핑을 수행하던 단위전하펌프회로가 더 이상 펌핑을 수행하지 않는 대기모드(Stand-by Mode)로 진입할 때, 부스트랩 노드(N1, N2)에 펌핑 된 전하가 제대로 방전하지 못하고 고전압을 유지하게 되어 부스트랩 노드(N1, N2)에 연결된 트랜지스터들의 신뢰도에도 문제를 발생시킨다.
본 발명이 이루고자 하는 기술적 과제는, 초기 동작 시 부스트랩 노드의 전압 값들을 동일한 전압준위를 가지게 하고, 대기모드 진입 시 부스트랩 노드에 과전압을 방지하는 단위전하펌프를 이용하여 포지티브 전압을 가지는 게이트라인 구동용 하이전압발생기를 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는, 초기 동작 시 부스트랩 노드의 전압 값들을 동일한 전압준위를 가지게 하고, 대기모드 진입 시 부스트랩 노드 에 과전압을 방지하는 단위전하펌프를 이용하여 네가티브 전압을 가지는 게이트라인 구동용 로우전압발생기를 제공하는데 있다.
상기 기술적 과제를 이루기 위한 본 발명에 따른 게이트라인 구동용 하이전압발생기는, VGH 레벨감지기, VGH 링 발진기, VGH 제어클럭 발생회로, VGH 펌핑회로 및 VGH 프리차지회로를 구비한다. 상기 VGH 레벨감지기는 피드백 된 출력단자의 전압준위를 감지하여 이에 대응되는 발진제어신호를 생성한다. 상기 VGH 링 발진기는 상기 발진제어신호에 응답하여 발진신호를 생성한다. 상기 VGH 제어클럭 발생회로는 상기 발진신호에 응답하여 복수 개의 제어클럭신호들을 생성한다. 상기 VGH 펌핑회로는 상기 복수 개의 제어클럭신호에 응답하여 기준전압을 펌핑한다. 상기 VGH 프리차지회로는 출력단자를 프리차지 시킨다.
상기 다른 기술적 과제를 이루기 위한 본 발명에 따른 게이트라인 구동용 로우전압발생기는, VGL 레벨감지기, VGL 링 발진기, VGL 제어클럭 발생회로, VGL 펌핑회로 및 VGL 프리차지회로를 구비한다. 상기 VGL 레벨감지기는 피드백 된 출력단자의 전압준위를 감지하여 이에 대응되는 발진제어신호를 생성한다. 상기 VGL 링 발진기는 상기 발진제어신호에 응답하여 발진신호를 생성한다. 상기 VGL 제어클럭 발생회로는 상기 발진신호에 응답하여 복수 개의 제어클럭신호들을 생성한다. 상기 는 VGL 펌핑회로는 상기 복수 개의 제어클럭신호에 응답하여 기준전압을 펌핑한다. 상기 VGL 프리차지회로는 출력단자를 프리차지 시킨다.
본 발명에 따른 게이트라인 구동용 하이전압발생기 및 로우전압발생기는, 초기 동작 시 부스트랩 단자가 (VIN-VTN) 및 (VIN+VTP) 전압으로 프리차지 하도록 하여 전하 펌핑 시 부스트랩 단자가 서로 대칭적으로 동작하며, 대기모드 진입 시 부스트랩 단자의 전압이 출력단자의 전압보다 |VTP| 이상 높아지거나 |VTN|이상 낮아질 경우 PMOS 다이오드 및 NMOS 다이오드를 통해 출력단자로 방전하도록 하여 각 트랜지스터에 높은 전압이 걸리지 않도록 하는 단위전하펌프를 이용하여 구현함으로서, 상기 발생기가 사용되는 소자의 신뢰성을 확보하였다.
이하에서는 본 발명의 구체적인 실시 예를 도면을 참조하여 상세히 설명하도록 한다.
도 4는 본 발명에 따른 하이전압발생기에 사용되는 제1형 2 페이즈 크로스 커플드 단위전하펌프 회로도이다.
도 4를 참조하면, 제1형 2 페이즈 크로스 커플드 단위전하펌프(400)는, 프리차지 제어부(410, 420), NMOS 전하전달스위치(MN1, MN2), 크로스 커플드 PMOS 전하전달스위치(MP1, MP2), 벌크바이어스공급부(430, 440), 부스트랩 노드 과전압 방지부(450), 복수 개의 전하 펌핑 커패시터(C0 ~ C3) 및 복수 개의 인버터(I0~I3)를 구비한다.
NMOS 전하전달스위치(MN1, MN2)는, 제1노드(N0)의 전압(VN0) 즉 제1프리차지 제어신호(VN0)에 응답하여 일 단자에 연결된 입력단자(IN)의 전압(VCI)을 다른 일 단자에 연결된 제1부스트랩 노드(N1)에 전달하는 제1NMOS 전하전달 트랜지스터(MN1) 및 제4노드(N3)의 전압(VN3) 즉 제2프리차지 제어신호(VN3)에 응답하여 일 단자에 연결된 입력단자(IN)의 전압(VCI)을 제1부스트랩 노드(N2)에 전달하는 제2NMOS 전하전달 트랜지스터(MN2)를 구비한다. 여기서 제1NMOS 전하전달 트랜지스터(MN1) 및 제2NMOS 전하전달 트랜지스터(MN2)의 벌크(Bulk)에는 입력단자(IN)에 인가되는 전압(VCI)이 인가된다.
프리차지 제어부(410, 420)는, 제1부스트랩 노드(N1) 및 제2부스트랩 노드(N2)를 일정한 초기 전압준위 즉 VCI로 각각 프리차지 시키도록 하는 제1프리차지 제어회로(410) 및 2프리차지 제어회로(420)를 구비한다.
제1프리차지 제어회로(410)는 일 단자, 게이트 단자 및 벌크에 상기 입력전압(IN)이 인가되고 다른 일 단자로 상기 제1프리차지 제어신호(VN0)를 생성하는 제3NMOS 프리차지 트랜지스터(MN3) 및 일 단자 및 벌크에 상기 입력전압(IN)이 인가되고 게이트에 상기 제2프리차지 제어신호(VN3)가 인가되며 다른 일 단자로 상기 제1프리차지 제어신호(VN0)를 생성하는 제4NMOS 프리차지 트랜지스터(MN4)를 구비한다.
제2프리차지 제어회로(420)는 일 단자 및 벌크에 상기 입력전압(IN)이 인가되고 게이트에 상기 제1프리차지 제어신호(VN0)가 인가되며 다른 일 단자로 상기 제2프리차지 제어신호(VN3)를 생성하는 제5NMOS 프리차지 트랜지스터(MN5) 및 일 단자, 게이트 단자 및 벌크에 상기 입력전압(IN)이 인가되고 다른 일 단자로 상기 제2프리차지 제어신호(VN3)를 생성하는 제6NMOS 프리차지 트랜지스터(MN6)를 구비 한다.
프리차지 제어부(410, 420)는 2개의 NMOS 전하전달 트랜지스터들(MN1, MN2)의 게이트에 인가되는 제1프리차지 제어신호(VN0) 및 제2프리차지 제어신호(VN3)의 전압준위를 조절함으로서, 제1부스트랩 노드(N1) 및 제2부스트랩 노드(N2)의 전압준위를 표현하고자 하는 2개의 서로 다른 전압준위를 나누어 가지도록 한다. 예를 들면, 제1부스트랩 노드(N1)의 전압준위가 VCI[V]이면 제2부스트랩 노드(N2)의 전압노드가 0[V]가 되도록 한다.
크로스 커플드 PMOS 전하전달스위치(MP1, MP2)는, 게이트단자에 인가되는 제2부스트랩 노드(N2)의 전압준위에 따라 일 단자에 연결된 제1부스트랩 노드(N1)의 전압(VN1)을 출력단자(OUT)에 전달하는 제1PMOS 전하전달 트랜지스터(MP1) 및 게이트단자에 인가되는 제1부스트랩 노드(N1)의 전압준위에 따라 일 단자에 연결된 제2부스트랩 노드(N2)의 전압(VN2)을 출력단자(OUT)에 전달하는 제2PMOS 전하전달 트랜지스터(MP2)를 구비한다.
벌크바이어스공급부(430, 440)는, 제1PMOS 전하전달 트랜지스터(MP1)의 벌크에 바이어스(Bias)를 공급하는 제1벌크 바이어스 회로(430) 및 제2PMOS 전하전달 트랜지스터(MP2)의 벌크에 바이어스를 공급하는 제2벌크 바이어스 회로(440)를 구비한다.
제1벌크 바이어스 회로(430)는 일 단자가 제1부스트랩 노드(N1)에 연결되고 게이트 단자에 출력단자(OUT)가 연결된 제3PMOS 바이어스 트랜지스터(MP3) 및 일 단자가 출력단자(OUT)에 연결되고 다른 일 단자와 벌크가 제1PMOS 전하전달 트랜지 스터(MP1)의 벌크 및 제3바이어스 트랜지스터(MP3)의 다른 단자와 벌크에 공통으로 연결되며 게이트 단자가 제1부스트랩 노드(N1)에 연결된 제4PMOS 바이어스 트랜지스터(MP4)를 구비한다. 제2벌크 바이어스 회로(440)는 일 단자가 제2부스트랩 노드(N2)에 연결되고 게이트 단자에 출력단자(OUT)가 연결된 제5PMOS 바이어스 트랜지스터(MP5) 및 일 단자가 출력단자(OUT)에 연결되고 다른 일 단자와 벌크가 제2PMOS 전하전달 트랜지스터(MP2)의 벌크 및 제5PMOS 트랜지스터(MP5)의 다른 일 단자와 벌크에 공통으로 연결되며 게이트 단자가 제2부스트랩 노드(N2)에 연결된 제6PMOS 바이어스 트랜지스터(MP6)를 구비한다.
제1전하 펌핑 커패시터(C0)는 일 단자가 제1제어클럭신호(CLK0)의 위상을 반전시키는 제1인버터(I0)의 출력단자에 연결되고 다른 일 단자는 제1노드(N0)에 연결된다. 제2전하 펌핑 커패시터(C1)는 일 단자가 제2제어클럭신호(CLK1)의 위상을 반전시키는 제2인버터(I1)의 출력단자에 연결되고 다른 일 단자는 제1부스트랩 노드(N1)에 연결된다. 제3전하 펌핑 커패시터(C2)는 일 단자가 제3제어클럭신호(CLK2)의 위상을 반전시키는 제3인버터(I2)의 출력단자에 연결되고 다른 일 단자는 제2부스트랩 노드(N2)에 연결된다. 제4전하 펌핑 커패시터(C3)는 일 단자가 제4제어클럭신호(CLK3)의 위상을 반전시키는 제4인버터(I3)의 출력단자에 연결되고 다른 일 단자는 제4노드(N3)에 연결된다.
부스트랩 노드 과전압 방지부(450)는 일 단자가 제1부스트랩 노드(N1)에 연결되고 다른 일 단자 및 게이트 단자가 출력단자(OUT)에 연결되며 벌크가 제1PMOS 전하전달 트랜지스터(MP1)의 벌크에 공통으로 연결된 제7PMOS 트랜지스터(MP7) 및 일 단자가 제2부스트랩 노드(N2)에 연결되고 다른 일 단자 및 게이트 단자가 출력단자(OUT)에 연결되며 벌크가 제2PMOS 전하전달 트랜지스터(MP2)의 벌크에 공통으로 연결된 제8PMOS 트랜지스터(MP8)를 구비한다.
부스트랩 노드 과전압 방지부(450)는 제1형 2 페이즈 크로스 커플드 단위전하펌프(400)가 대기모드(Standby Mode)로 진입할 때 2개의 부스트랩 노드(N1, N2)가 출력단자(OUT)의 전압준위(VOUT)보다 |VTP|이상 높아질 경우, 부스트랩 노드(N1, N2)에 인가되는 고전압을 출력단자(OUT)를 통해 방전시키도록 한다. 이렇게 함으로서 부스트랩 노드(N1, N2)와 연결된 복수 개의 트랜지스터들에 높은 전압이 걸리지 않게 되어 소자들의 신뢰성을 확보할 수 있다. 여기서 VTP는 PMOS 전하전달 트랜지스터(MP1, MP2)의 문턱전압(Threshold Voltage) 값을 의미한다.
도 5는 도 4에 도시된 제1형 2 페이즈 크로스 커플드 단위전하펌프의 내부 단자들의 정상상태(steady-state)에서의 파형도이다.
도 5를 참조하면, 4개의 제어클럭신호(CLK0, CLK1, CLK2, CLK3) 중 제1제어클럭신호(CLK0)와 제2제어클럭신호(CLK1), 제3제어클럭신호(CLK2)와 제4제어클럭신호(CLK3)는 각각 서로 중첩되지 않으며, 접지전압(0V)과 공급전압(VCI)의 전압준위 사이를 천이한다. 제1제어클럭신호(CLK0)와 제3제어클럭신호(CLK2), 제2제어클럭신호(CLK1)와 제4제어클럭신호(CLK3)는 위상이 동일하다. 제1제어클럭신호(CLK0) 및 제2제어클럭신호(CLK1)는 t3 이외의 시간구간에서는 서로 중첩되지 않으며, 제3제어클럭신호(CLK2) 및 제4제어클럭신호(CLK3)는 t2 이외의 시간구간에서는 서로 중 첩되지 않는다. 제1제어클럭신호(CLK0)와 제2제어클럭신호(CLK1) 및 제3제어클럭신호(CLK2)와 제4제어클럭신호(CLK3)의 위상은 서로 180ㅀ 차이가 난다.
표 2는 도 5에 도시된 정상상태에서의 파형의 전압준위를 정리한 것이다.
node name node voltage
t4 t1
CLK0 0V VCI
CLK1 VCI 0V
CLK2 0V VCI
CLK3 VCI 0V
VN0 VCI 2VCI
VN3 2VCI VCI
VN1 2VCI VCI
VN2 VCI 2VCI
4개의 제어클럭신호들(CLK0, CLK1, CLK2, CLK3)의 전압준위에 따라 4개의 노드들(N0 ~ N3)의 전압도 결정되는데, 각각 접지전압(0V), 공급전원(VCI)의 전압준위 및 공급전원(VCI)의 2배의 전압준위(2VCI) 중 하나의 전압준위를 가진다.
표 2를 참조하면, 첫 번째 단위전하펌프의 2개의 노드(N1, N2)의 전압(VN1, VN2)은 프리차지 제어회로(410, 420), 펌핑 커패시터(C1, C2) 및 4개의 제어클럭신호(CLK0 ~ CLK3)들에 의해 공급전압(VCI)의 전압준위와 공급전압(VCI)의 2배의 전압준위 사이에서 스윙한다.
도 5에 도시된 첫 번째 t4의 구간동안 제1제어클럭신호(CLK0) 및 제3제어클럭신호(CLK2)가 O[V]의 전압준위를 가지므로 제1노드(N0) 및 제2부스트랩 노드(N2)는 VCI의 전압준위를 가지게 되고, 제2제어클럭신호(CLK1) 및 제4제어클럭신호(CLK3)가 VCI의 전압준위를 가지므로 제1부스트랩 노드(N1) 및 제4노드(N3)는 2VCI의 전압준위를 가진다. 제1NMOS 전하전달 트랜지스터(MN1)의 게이트에 연결된 제1노드(N0)의 전압준위가 VCI이고 일 단자에 연결된 입력전압(IN)의 전압준위가 VCI이므로, 이 구간에서는 제1NMOS 전하전달 트랜지스터(MN1)는 턴 오프 된다. 반대로 제2NMOS 전하전달 트랜지스터(MN2)의 게이트에 연결된 제4노드(N3)의 전압준위는 2VCI이고 일 단자에 연결된 입력전압(IN)의 전압준위는 VCI이므로 제2NMOS 전하전달 트랜지스터(MN2)는 턴 온 된다.
제1부스트랩 노드(N1)의 전압이 2VCI이고 제2부스트랩 노드(N2)의 전압이 VCI이므로, 제2PMOS 전하전달 트랜지스터(MP2)는 턴 오프 되고, 제1PMOS 전하전달 트랜지스터(MP1)는 턴 온 되어, 제1부스트랩 노드(N1)의 전압 2VCI가 출력단자(OUT)로 전달된다.
도 5에 도시된 두 번째 t1의 시간구간동안 4개의 제어클럭신호들(CLK0 ~ CLK3)의 전압준위는 첫 번째 t4의 구간동안 가졌던 전압준위와 반대의 전압준위를 가진다. t1 구간에서의 제어클럭신호들의 위상은 상술한 t4 구간에서의 제어클럭신호들의 위상과 반대인 점을 제외하고는 모든 트랜지스터들이 동일한 원리에 의해 동작하므로, 이하에서는 t1 구간에서의 트랜지스터들의 동작의 결과에 대해서만 설명한다.
도 5를 참조하면, 제1부스트랩 노드(N1)는 VCI의 전압준위를 가지고 제2부스트랩 노드(N2)는 2VCI의 전압준위를 가진다. 이 때 2VCI로 펌핑된 제2부스트랩 노드(N2)의 전압이 턴 온 된 제2PMOS 전하전달 트랜지스터(MP2)를 경유하여 출력단자(OUT)로 전달된다.
상술한 바와 같이, 제어클럭신호 한 사이클 동안 2번의 전하 펌핑이 일어나고, 0[V]와 VCI[V]로 스위칭하는 클럭 신호를 사용하므로 출력단자(OUT)의 전압(VOUT)은 계속하여 부스팅 된 2VCI의 전압준위를 유지하게 된다.
한편 제1NMOS 전하전달 트랜지스터(MN1)가 턴 오프 된 이후 제2전하 펌핑 커패시터(C1)에 의해 전하 펌핑이 일어나고, 제2NMOS 전하전달 트랜지스터(MN2)가 턴 오프 된 이후에는 제3전하 펌핑 커패시터(C2)에 의해 전하 펌핑이 일어나므로 펌핑 된 양전하가 프리차징 트랜지스터인 제1NMOS 전하전달 트랜지스터(MN1)와 제2NMOS 전하전달 트랜지스터(MN2)를 통해 빠져나가는 것을 방지하여 펌핑 전류를 증가시킬 수 있다.
도 6은 본 발명에 따른 하이전압발생기에 사용되는 제2형 2 페이즈 크로스 커플드 단위전하펌프 회로도이다.
도 6을 참조하면, 제2형 2 페이즈 크로스 커플드 단위전하펌프(600)는, 크로스 커플드 NMOS 전하전달스위치(MN1, MN2), 크로스 커플드 PMOS 전하전달스위치(MP1, MP2), 벌크바이어스공급부(610 ~ 640), 복수 개의 전하 펌핑 커패시터(C1, C2), 부스트랩 노드 프리차지부(650) 및 부스트랩 노드 과전압 방지부(660)를 구비한다.
크로스 커플드 NMOS 전하전달스위치(MN1, MN2)는, 게이트에 인가되는 제2부스트랩 노드(N2)의 전압준위(VN2)에 따라 일 단자에 연결된 입력전압(VIN)을 다른 일 단자에 연결된 제1부스트랩 노드(N1)로 스위칭하는 제1NMOS 전하전달 트랜지스터(MN1) 및 게이트에 인가되는 제1부스트랩 노드(N1)의 전압준위(VN1)에 따라 일 단자에 연결된 입력전압(VIN)을 다른 일 단자에 연결된 제2부스트랩 노드(N2)로 스위칭하는 제2NMOS 전하전달 트랜지스터(MN2)를 구비한다.
크로스 커플드 PMOS 전하전달스위치(MP1, MP2)는, 게이트에 인가되는 제2부스트랩 노드(N2)의 전압준위(VN2)에 따라 일 단자에 연결된 제1부스트랩 노드(N1)의 전압(VN1)을 다른 일 단자에 연결된 출력단자(OUT)로 스위칭하는 제1PMOS 전하전달 트랜지스터(MP1) 및 게이트에 인가되는 제1부스트랩 노드(N1)의 전압준위(VN1)에 따라 일 단자에 연결된 제2부스트랩 노드(N2)의 전압(VN2)을 다른 일 단자에 연결된 출력단자(OUT)로 스위칭하는 제2NMOS 전하전달 트랜지스터(MN2)를 구비한다.
벌크바이어스공급부(610 ~ 640)는, 크로스 커플드 NMOS 전하전달스위치(MN1, MN2) 및 크로스 커플드 PMOS 전하전달스위치(MP1, MP2)로 사용되는 트랜지스터들(MN1, MN2, MP1, MP2)의 벌크에 바이어스를 공급한다.
제1벌크 바이어스 회로(610)는 일 단자가 입력단자(IN)에 연결되고 게이트에 제1부스트랩 노드(N1)의 전압(VN1)이 인가되는 제3NMOS 바이어스 트랜지스터(MN3) 및 일 단자가 제1부스트랩 노드(N1)가 연결되고 다른 일 단자와 벌크, 제3NMOS 바이어스 트랜지스터(MN3)의 다른 일 단자와 벌크 그리고 제1NMOS 전하전달 트랜지스터(MN1)의 벌크가 공통으로 연결되며 게이트에 입력전압(VIN)이 인가되는 제4NMOS 바이어스 트랜지스터(MN4)를 구비한다.
제2벌크 바이어스 회로(620)는 일 단자가 입력단자(IN)에 연결되고 게이트에 제2부스트랩 노드(N2)의 전압(VN2)이 인가되는 제5NMOS 바이어스 트랜지스터(MN5) 및 일 단자가 제2부스트랩 노드(N2)에 연결되고 다른 일 단자와 벌크, 제5NMOS 바이어스 트랜지스터(MN5)의 다른 일 단자와 벌크 그리고 제2NMOS 전하전달 트랜지스터(MN2)의 벌크가 공통으로 연결되며 게이트에 입력전압(VIN)이 인가되는 제6NMOS 바이어스 트랜지스터(MN6)를 구비한다.
제3벌크 바이어스 회로(630)는 일 단자가 제1부스트랩 노드(N1)에 연결되고 게이트에 출력전압(VOUT)이 인가되는 제3PMOS 바이어스 트랜지스터(MP3) 및 일 단자가 출력단자(OUT)에 연결되고 다른 일 단자와 벌크, 제3PMOS 바이어스 트랜지스터(MP3)의 다른 일 단자와 벌크 그리고 제1PMOS 전하전달 트랜지스터(MP1)의 벌크가 공통으로 연결되며 게이트에 제1부스트랩 노드(N1)의 전압(VN1)이 인가되는 제4PMOS 바이어스 트랜지스터(MP4)를 구비한다.
제4벌크 바이어스 회로(640)는 일 단자가 제2부스트랩 노드(N2)에 연결되고 게이트에 출력전압(VOUT)이 인가되는 제5PMOS 바이어스 트랜지스터(MP5) 및 일 단자가 출력단자(OUT)에 연결되고 다른 일 단자와 벌크, 제5PMOS 바이어스 트랜지스터(MP5)의 다른 일 단자와 벌크 그리고 제2PMOS 전하전달 트랜지스터(MP2)의 벌크가 공통으로 연결되며 게이트에 제2부스트랩 노드(N2)의 전압(VN2)이 인가되는 제6PMOS 바이어스 트랜지스터(MP6)를 구비한다.
제1전하 펌핑 커패시터(C1)는 제1제어클럭신호(CLK1)의 위상을 반전시키는 제1인버터(I1)의 출력단자에 연결되고 다른 일 단자가 제1부스트랩 노드(N1)에 연결되며, 제2전하 펌핑 커패시터(C2)는 제2제어클럭신호(CLK2)의 위상을 반전시키는 제2인버터(I2)의 출력단자에 연결되고 다른 일 단자가 제2부스트랩 노드(N2)에 연결된다.
부스트랩 노드 프리차지부(650)는 일 단자가 제1부스트랩 노드(N1)에 연결되고 다른 일 단자 및 게이트 단자에 입력단자(IN)가 연결되며 벌크가 제1NMOS 전하전달 트랜지스터(MN1)의 벌크에 공통으로 연결된 제1프리차지 트랜지스터(MN7) 및 일 단자가 제2부스트랩 노드(N2)에 연결되고 다른 일 단자 및 게이트 단자에 입력단자(IN)가 연결되며 벌크가 제2NMOS 전하전달 트랜지스터(MN2)의 벌크에 공통으로 연결되 제2프리차지 트랜지스터(MN8)를 구비한다.
부스트랩 노드 과전압 방지부(660)는 일 단자가 제1부스트랩 노드(N1)에 연결되고 다른 일 단자 및 게이트 단자가 출력단자(OUT)에 연결되며 벌크가 제1PMOS 전하전달 트랜지스터(MP1)의 벌크에 공통으로 연결된 제1과전압방지 트랜지스터(MP7) 및 일 단자가 제2부스트랩 노드(N2)에 연결되고 다른 일 단자 및 게이트 단자가 출력단자(OUT)에 연결되며 벌크가 제2PMOS 전하전달 트랜지스터(MP2)의 벌크에 공통으로 연결된 제2과전압방지 트랜지스터(MP8)를 구비한다.
도 7은 도 6에 도시된 제2형 2 페이즈 크로스 커플드 단위전하펌프의 내부 노드들의 정상상태에서의 파형도이다.
도 7을 참조하면, 처음 t4의 시간구간동안 제1제어클럭신호(CLK1)와 제2제어클럭신호(CLK2)는 각각 VCI[V]와 0[V]의 전압준위를 가진다. 이 때 제1부스트랩 노드(N1)와 제2부스트랩 노드(N2)의 전압준위는 각각 (VIN+VCI) 및 VIN이 된다.
따라서 여기서 VIN이 VCI일 때, 입력단자(IN)에 연결된 일 단자에는 VCI가 인가되며 게이트에 VCI가 인가되기 때문에 제1NMOS 전하전달 트랜지스터(MN1)는 턴 오프 되고, 입력단자(IN)에 연결된 일 단자에는 VCI가 인가되지만 게이트에 2VCI가 인가되는 제2NMOS 전하전달 트랜지스터(MN2)는 턴 온 된다. 제2전하 펌핑 커패시터(C2)의 일 단자에 인가되는 제2제어클럭신호(CLK2)가 0V이므로, 입력단자(IN)로부터 인가되는 VCI 전압에 대응되는 전하는 제2전하 펌핑 커패시터(C2)의 다른 일 단자를 이루는 제2부스트랩 노드(N2)의 전압을 VCI로 프리차지 시킨다.
제1제어클럭신호(CLK1)의 전압준위가 VCI가 됨에 따라 제1부스트랩 노드(N1)는 2VCI[V] 전압으로 부스팅 된다. 일 단자가 2VCI의 전압준위를 가지고 게이트에 VCI 전압준위가 인가되는 제1PMOS 전하전달 트랜지스터(MP1)는 턴 온 되고, 일 단자가 VCI의 전압준위를 가지고 게이트에 VCI가 인가되는 제2PMOS 전하전달 트랜지스터(MP2)는 턴 오프 된다. 따라서 제1부스트랩 노드(N1)의 2VCI 전압은 제1PMOS 전하전달 트랜지스터(MP1)를 경유하여 출력단자(OUT)로 전달된다.
두 번째 t1로 표시된 시간 구간동안에는, 제1부스트랩 노드(N1)는 VCI의 전압준위를 가지고 제2부스트랩 노드(N2)는 (VIN+VCI) 즉, 2VCI의 전압준위를 가지게 된다. 제1PMOS 전하전달 트랜지스터(MP1)은 턴 오프 되고 제2PMOS 전하전달 트랜지스터(MP2)가 턴 온 된다. 따라서 제2부스트랩 노드(N2)의 펌핑 된 양전하가 제2PMOS 전하전달 트랜지스터(MP2)를 통해 출력단자(OUT)에 전달된다.
상기의 동작은 도 4에 도시된 단위전하펌프의 동작을 설명한 것을 참조하면 용이하게 이해할 수 있으므로 더 이상의 자세한 설명은 생략한다.
부스트랩 노드 과전압 방지부(660)의 동작 및 효과에 대해서는 도 4에 도시된 단위전하펌프의 부스트랩 노드 과전압 방지부(450)에 대한 설명에서 이미 언급하였으므로 이하에서는 부스트랩 노드 프리차지부(650)의 동작 및 효과에 대하여 설명한다.
단위전하펌프(600) 회로의 초기 동작 시, 제1부스트랩 노드(N1) 및 제2부스트랩 노드(N2)는 부스트랩 노드 프리차지부(650)에 의해 (VIN-VTN)[V]로 프리차지 된다. 여기서 VTN는 NMOS 전하전달 트랜지스터(MN1, MN2)의 문턱전압을 의미한다. 부스트랩 노드 프리차지부(650)를 구성하는 2개의 프리차지 모스트랜지스터(MN7, MN8)의 일 단자 및 게이트 단자가 입력전압(VIN)이 인가되는 입력단자(IN)에 연결되어 있으므로, 2개의 프리차지 모스트랜지스터(MN7, MN8)의 다른 일 단자에 각각 연결된 제1부스트랩 노드(N1) 및 제2부스트랩 노드(N2)가 각각 (VIN-VTN)[V] 프리차지 되고 일정한 짧은 순간이 지나면, 상기 2노드의 전압 값이 서로 대칭적으로 동작하게 된다.
여기서 2개의 제어클럭신호(CLK1, CLK2)는 비 중첩(non-overlap) 신호를 사용하는 것이 일반적이지만, 중첩되더라도 상관없다.
도 8은 도 6에 도시된 본 발명에 따른 제2형 2 페이즈 크로스 커플드 단위전하펌프의 부스트랩 노드의 전압을 나타낸다.
도 8을 참조하면, 본 발명에 따른 제2형 2 페이즈 크로스 커플드 단위전하펌프의 경우 내장시킨 부스트랩 노드 프리차지부(650)의 작용에 의해 제1부스트랩 노드(N1) 및 제2부스트랩 노드(N2)의 전압의 서로 대칭적으로 천이한다는 것을 알 수 있다.
도 9는 도 6에 도시된 본 발명에 따른 제2형 2 페이즈 크로스 커플드 단위전하펌프의 대기 모드 시 부스트랩 노드의 전압을 나타낸다.
도 9를 참조하면, 단위전하펌프가 정상상태에서 대기 모드 진입 시, 종래(Conventional)의 크로스 커플드 전하 펌프는 일정 시간(약 0.3 ms) 동안 출력단과 펌핑 노드 사이에 고전압이 걸려 있으나, 본 발명에 따른 제2형 2 페이즈 크로스 커플드 단위전하펌프(Proposed)는 |VTP| 정도의 전압차로 펌핑 노드의 전압(N1, N2)이 출력전압(VOUT)을 따라가는 것을 볼 수 있다.
도 10은 본 발명에 따른 로우전압발생기에 사용되는 제3형 2 페이즈 크로스 커플드 단위전하펌프의 회로도이다.
도 11은 도 10에 도시된 제3형 2 페이즈 크로스 커플드 단위전하펌프의 내부 노드들의 정상상태에서의 파형도이다.
도 10 을 참조하면, 제3형 2 페이즈 크로스 커플드 단위전하펌프(1000)는, 도 4에 도시된 제1형 2 페이즈 크로스 커플드 단위전하펌프(400)와 트랜지스터의 형태 즉 N형과 P형이 서로 반대로 바뀌었다는 점을 제외하고는, 동일하다는 것을 알 수 있다. 또한, 도 4에 도시된 제1형 2 페이즈 크로스 커플드 단위전하펌프(400)의 입력단자(IN)에는 VCI[V]가 인가되는 반면 제3형 2 페이즈 크로스 커플드 단위전하펌프(1000)의 입력단자(IN)에 인가되는 전압은 접지전압(0[V])이라는 점이 더 다르다.
제1형 2 페이즈 크로스 커플드 단위전하펌프(400)의 경우 입력되는 VCI 전압을 2배 포지티브 펌핑(Positive Pumping)하여 2VCI[V]의 펌핑 전압을 출력하는데 반해, 제3형 2 페이즈 크로스 커플드 단위전하펌프(1000)의 경우 입력되는 접지전압을 VCI[V] 만큼 네가티브 펌핑(Negative Pumping)하여 -VCI[V]의 펌핑 전압을 출력한다는 점에서 다르다.
도 11에 도시된 파형도의 위상이 도 5에 도시된 파형도와 반대가 된다는 것을 알 수 있다. 다만 트랜지스터의 형태를 바꿨기 때문에, 도 5에 도시된 제어클럭신호들의 스위칭 전압과 도 11에 도시된 제어클럭신호들의 스위칭 전압은 위상만 바뀌었을 뿐 그 스위칭 전압의 전압준위는 0[V] 및 VCI[V]로 동일하다. 그러나 도 5에 도시된 4개의 노드들(N0 ~ N3)의 전압 준위는 3가지 형태의 전압들(0, VCI, 2VCI)인데 반해, 도 11에 도시된 4개의 노드들(N0 ~ N3)의 전압 준위는 2가지 형태(0, -VCI)라는 것을 알 수 있다. 이는 입력단자(IN)에 인가되는 입력전압(VIN)이 접지전압(0[V])이기 때문이다.
도 11을 참조하면, 도 10에 도시된 본 발명에 따른 제3형 2 페이즈 크로스 커플드 단위전하펌프(1000)는 제어클럭신호들(CLK0 ~ CLK3) 사이에 비 중첩 특성이 있으며, 제어클럭신호의 한 주기 동안 -VCI[V]의 전압을 출력단자(OUT)로 계속하여 공급하고 있다.
도 12는 본 발명에 따른 로우전압발생기에 사용되는 제4형 2 페이즈 크로스 커플드 단위전하펌프의 회로도이다.
도 13은 도 12에 도시된 제4형 2 페이즈 크로스 커플드 단위전하펌프의 내부 노드들의 정상상태에서의 파형도이다.
도 12를 참조하면, 제4형 2 페이즈 크로스 커플드 단위전하펌프(1200)는 도 6에 도시된 제2형 2 페이즈 크로스 커플드 단위전하펌프(600)와 트랜지스터의 형태가 반대로 바뀌었다는 점을 제외하고는 회로는 동일하다는 것을 알 수 있다.
도 6에 도시된 제2형 2 페이즈 크로스 커플드 단위전하펌프(600)의 경우 입력되는 전압(VIN)에 VCI 만큼 포지티브 펌핑(Positive Pumping)하여 (VIN+VCI)[V]의 펌핑 전압을 출력하는데 반해, 도 12에 도시된 제4형 2 페이즈 크로스 커플드 단위전하펌프(1200)의 경우 입력되는 전압(VIN)을 VCI[V] 만큼 네가티브 펌핑(Negative Pumping)하여 (VIN-VCI)[V]의 펌핑 전압을 출력한다는 점에서 다르다.
도 10 및 도 12에 도시된 제3형 및 제4형 2 페이즈 크로스 커플드 단위전하펌프의 구체적인 동작에 대해서는 설명하지 않았지만, 상술한 바와 같이 도 4 및 도 6에 도시된 2 페이즈 크로스 커플드 단위전하펌프의 설명을 통해 쉽게 유추할 수 있다.
이하에서는 4개의 2 페이즈 크로스 커플드 단위전하펌프(400, 600, 1000, 1200)를 적용하여 TFT-LCD 패널의 게이트라인을 구동하는 게이트라인 구동전압 발생기에 대하여 설명한다. 이하에서 사용되는 용어 중 VGH 및 VGL은 게이트라인을 구동하는 전압 중 높은 전압과 낮은 전압을 의미한다. 본 발명에 따른 2 페이즈 크로스 커플드 단위전하펌프의 구체적인 실시 예를 설명하기 위하여 게이트라인 구동전압 발생기에 대하여 기술하지만, 당업자라면 본 발명에 따른 2 페이즈 크로스 커플드 단위전하펌프를 이용하여 다양한 시스템을 구현시킬 수 있을 것이다.
도 14는 본 발명에 따른 하이전압발생기의 블록 다이어그램이다.
도 14를 참조하면, 하이전압발생기(1400)는, VGH 레벨감지기(1410), VGH 링 발진기(1420), VGH 제어클럭 발생회로(1430), VGH 펌핑회로(1440) 및 VGH 프리차지회로(1450)를 구비한다.
본 발명에 따른 하이전압발생기(1400)는 피드백 구조(Feedback Mechanism)를 사용하여 최종출력단자(VGH)의 전압준위가 목표로 하는 포지티브 전압 값을 유지하도록 한다.
최종출력단자(VGH)의 전압준위가 목표 전압보다 낮다고 판단하였을 때 VGH 레벨감지기(1410)로부터 출력되는 레벨감지 출력신호(OSC_ENb)의 전압준위는 0V가 되고, 링 발진기(1420)는 레벨감지 출력신호(OSC_ENb)에 대응되는 발진신호(VGH_OSC)를 생성한다. VGH 제어클럭 발생회로(1430)는 발진신호(VGH_OSC)에 응답하여 4개의 제어클럭신호(CLK0 ~ CLK3)를 생성한다. VGH 펌핑회로(1440)는 4개의 제어클럭신호(CLK0 ~ CLK3)를 이용하여 입력전압(VCI)에 대해 전하펌핑을 수행하여 외장 커패시터(CEXT)인 1㎌(micro Farad)의 전하 저장 커패시터로 전달한다. 이렇게 함으로써 전하저장 커패시터에 축적된 전하에 대응하는 최종출력단자(VGH)의 전압은 목표 전압준위를 향하여 양의 방향으로 증가한다. 최종출력단자(VGH)의 전압준위가 목표로 하는 전압준위와 같거나 높게 되면 레벨감지 출력신호(OSC_ENb)의 전압준위는 공급전압(VCI)의 전압준위와 동일하게 되어 링 발진기(1420)는 발진을 멈추게 되므로 더 이상의 전하 펌핑은 일어나지 않는다.
제어클럭 발생회로(1430)에서 생성되는 4개의 제어클럭신호들(CLK0, CLK1, CLK2, CLK3) 중 2개의 제어클럭신호(CLK0, CLK1) 및 나머지 2개의 제어클럭신호(CLK2, CLK3)는, 논리하이 상태 또는 논리로우 상태가 서로 중첩되지 않는 비 중첩(Non Overlap) 신호이다. 여기서 4개의 제어클럭신호들의 논리하이 상태 및 논리로우 상태에 대한 파형은 도 5를 참조하면 된다.
VGH 전하펌프회로(1440)는 제어클럭 발생회로(1430)에서 생성한 4개의 제어클럭신호들(CLK0, CLK1, CLK2, CLK3)에 응답하여 동작하는 복수 개의 단위전하펌프(Unit Charge Pump)와 프리차지 회로(Precharge Circuit)를 구비한다. 단위전하펌프 및 프리차지 회로의 개수는 생성하고자 하는 전압(VGH) 및 입력단자(IN)에 인가하는 전압에 따라 결정될 것이나, 설명의 편의를 위해 각각 7개씩의 단위전하펌프와 프리차지 회로가 있다고 가정하고 설명한다.
여기서 제1단위전하펌프(1441)는 도 4에 도시된 제1형 2 페이즈 크로스 커플드 단위전하펌프(400)가 사용되며, 제2단위전하펌프(1442) 내지 제7단위전하펌프(1443)는 도 6에 도시된 제2형 2 페이즈 크로스 커플드 단위전하펌프(600)를 사용한다. 제1단위전하펌프(1441)로 제1형 2 페이즈 크로스 커플드 단위전하펌프(400)가 사용되는 이유는, 상술한 바와 같이 펌핑된 양전하가 전하전달 트랜지스터(MN1, MN2)를 통해 유출되는 것을 방지할 수 있기 때문이다. 직렬로 이어지는 나머지 6개의 단위전하펌프(1442 ~ 1443)에는 상기와 같은 전하의 유출이 발생하지 않으므로 제2형 2 페이즈 크로스 커플드 단위전하펌프(600)를 사용하여도 된다.
제1 단위전하펌프(1441)는 4개의 제어클럭신호들(CLK0, CLK1, CLK2, CLK3)에 응답하여 공급전압(VCI)의 전압준위를 펌핑하여 최대 2VCI의 전압준위를 가지는 출력전압을 생성한다. 제1 단위전하펌프(1441)에 직렬로 연결된 나머지 6개의 단위전하펌프들(1442 ~ 1443)은 4개의 제어클럭신호들 중 2개의 제어클럭신호(CLK1, CLK2)에 응답하여 각 단위전하펌프 마다 VCI씩 부스팅 시키는데, 따라서 최종출력단자(VGH)의 전압준위를 최대 8VCI까지 부스팅 할 수 있다. 상기 7개의 단위전하펌프의 출력단자에는 해당 단위전하펌프의 출력을 VCI[V]로 프리차지 시키는 VCI 프리차지 회로(1444 ~ 1446)들이 7개 배치된다.
VGH 프리차지회로(1450)는 하이전압발생기(1400)의 출력단자(VGH)를 일정한 전압준위로 프리차지 시킨다. VGH 프리차지회로(450)의 동작 및 전기적 특성을 일반적으로 알려져 있으므로 여기서는 설명을 생략한다.
도 15는 본 발명에 따른 로우전압발생기의 블록 다이어그램이다.
도 15를 참조하면, 로우전압발생기(1500)는, VGL 레벨감지기(1510), VGL 링 발진기(1520), VGL 제어클럭 발생회로(1530), VGL 펌핑회로(1540) 및 VGL 프리차지회로(1550)를 구비한다.
본 발명에 따른 로우전압발생기(1500)는 피드백 구조(Feedback Mechanism)를 사용하여 최종출력단자(VGL)의 전압준위가 목표로 하는 네가티브 전압 값을 유지하도록 하며, 동작은 도 14에 도시된 하이전압발생기(1400)와 동일하므로 자세한 설명은 생략한다. VGH 발생기(1400)가 생성하고자 하는 전압이 양의 전압인데 반해 로우전압발생기(1500)는 음의 전압을 생성한다는 점에서 다르다.
생성하고자 하는 전압의 극성이 다르게 됨에 따라 VGL 펌핑회로(1540)에서 사용하는 단위전하펌프의 종류가 VGH 펌핑회로(1440)에서 사용하는 단위전하펌프의 종류와 서로 다르게 된다. VGL 펌핑회로(1540)는 도 10 및 도 12에 도시된 단위전하펌프들(1000, 1200)을 사용하여 구현된다. 도 15를 참조하면, 제1단위전하펌프(1541)는 도 10에 도시된 제3형 2 페이즈 크로스 커플드 단위전하펌프(1000)가 사용되며, 이어지는 6개의 단위전하펌프(1542 ~ 1543)는 도 12에 도시된 제4형 2 페이즈 크로스 커플드 단위전하펌프(1200)가 사용된다.
도 16은 입력전압에 따른 하이전압발생기의 출력전압을 나타낸다.
도 16을 참조하면, 입력전압(VCI)의 전압준위가 증가함에 따라 생성되는 출력전압(VGH)의 응답 특성의 경우 종래의 하이전압발생기(사각형, Conventional)에 비해 본 발명에 따른 하이전압발생기(원, Proposed)가 상대적으로 우수하다는 것을 알 수 있다. 즉, 동일한 전압준위를 가지는 입력전압(VCI)에 대해 본 발명에 따른 하이전압발생기는 전압준위가 상대적으로 더 높은 출력전압(VGH)을 생성시킬 수 있다. 예를 들면, 입력전압(VCI)이 2.8V일 때 종래의 VGH 발생기는 19.5V를 생성시키는데 반해 본 발명에 따른 하이전압발생기는 20.8V를 생성시킬 수 있다.
도 17은 입력전압에 따른 로우전압발생기의 출력전압을 나타낸다.
도 17을 참조하면, 입력전압(VCI)의 전압준위가 증가함에 따라 생성되는 출력전압(VGL)의 응답 특성의 경우, 종래의 로우전압발생기(사각형, Conventional)에 비해 본 발명에 따른 로우전압발생기(원, Proposed)가 상대적으로 우수하다는 것을 알 수 있다. 즉, 입력전압(VCI)의 전압준위가 상대적으로 낮더라고 본 발명에 따른 VGL 발생기는 상대적으로 더 낮은 출력전압(VGL)을 생성시킬 수 있다. 예를 들면, 입력전압(VCI)이 2.8V일 때 종래의 로우전압발생기는 -16.9V를 생성시킬 수 있는데 반해 본 발명에 따른 로우전압발생기는 -17.9V를 생성시킬 수 있다.
도 18은 본 발명에 따른 전하펌핑 회로의 펌핑 커패시터 구동방식의 차이에 따른 펌핑 노드의 전압 파형을 나타낸다.
도 18은 펌핑 클럭 라인의 기생 커패시턴스 및 저항을 고려하여 모의실험을 한 결과이며, GDS(Global Driving Scheme) 구동방식에 비해 LDS(Local Driving Scheme) 구동방식이 동일한 클럭 주파수에서 펌핑 클럭의 스위칭 전압이 더 빨리 구동되어서 펌핑 능력을 개선할 수 있음을 알 수 있다. 여기서 GDS 구동방식은 하나의 펌핑 클럭 라인을 이용하여 모든 전하펌프를 구동하는 것이고, LDS 구동방식은 펌필 클럭 라인을 각각의 전하펌프에 구별하여 인가하는 방식이다.
전하펌프는 목표로 하는 펌핑 전압뿐만 아니라 전류 구동능력을 의미하는 펌핑 전류 또한 중요한 설계요소 중의 하나이다. 도 14에 있어서 2 페이즈 전하펌프(1440)에 인가되는 입력전압이 VCI이고, 출력전압은 VGH, 그리고 펌핑 클럭이 0[V] 및 VCI[V]로 스윙할 경우, 펌핑 전류 IGH는 수학식 1과 같이 표시할 수 있다.
Figure 112007058816975-PAT00001
여기서 Cp는 VGH 전하펌프에서의 펌핑 커패시터의 커패시턴스를 나타내며, Tosc는 링 발진기의 발진 주파수를 나타내고, N은 펌핑 단의 수를 나타낸다. 한 주기에 2번의 전하 펌핑을 수행하므로, 펌핑 전류는 1 페이즈 전하펌프에 비해 2배이다.
도 19는 본 발명에 따른 하이전압발생기 및 로우전압발생기의 레이아웃을 나 타낸다.
도 19에 도시된 레이아웃의 설계는, 표 3에 도시된 설계사양을 기초로 제작되었으며, 0.13㎛ Triple-Well DDI 생산 공정을 대상으로 한 것이다.
구분 주요 설계 사양
공급전압 VCI 2.5V ~ 3.3V
출력전압 VGH 11V ~ 16.5V
VGL -8.25V ~ -13.75V
구동 전류 VGH 200
Figure 112007058816975-PAT00002
VGL 200
Figure 112007058816975-PAT00003
이상에서는 본 발명에 대한 기술사상을 첨부 도면과 함께 서술하였지만 이는 본 발명의 바람직한 실시 예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 이라면 누구나 본 발명의 기술적 사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.
도 1은 종래의 2 페이즈 크로스 커플드 단위전하펌프 회로도의 일예이다.
도 2는 종래의 2 페이즈 크로스 커플드 단위전하펌프 회로도의 다른 일예이다.
도 3은 시간의 변화에 따른 부스트랩 단자(N1, N2)의 전압 파형을 나타낸다.
도 4는 본 발명에 따른 하이전압발생기에 사용되는 제1형 2 페이즈 크로스 커플드 단위전하펌프 회로도이다.
도 5는 도 4에 도시된 제1형 2 페이즈 크로스 커플드 단위전하펌프의 내부 단자들의 정상상태(steady-state)에서의 파형도이다.
도 6은 본 발명에 따른 하이전압발생기에 사용되는 제2형 2 페이즈 크로스 커플드 단위전하펌프 회로도이다.
도 7은 도 6에 도시된 제2형 2 페이즈 크로스 커플드 단위전하펌프의 내부 노드들의 정상상태에서의 파형도이다.
도 8은 도 6에 도시된 본 발명에 따른 제2형 2 페이즈 크로스 커플드 단위전하펌프의 부스트랩 노드의 전압을 나타낸다.
도 9는 도 6에 도시된 본 발명에 따른 제2형 2 페이즈 크로스 커플드 단위전하펌프의 대기 모드 시 부스트랩 노드의 전압을 나타낸다.
도 10은 본 발명에 따른 로우전압발생기에 사용되는 제3형 2 페이즈 크로스 커플드 단위전하펌프의 회로도이다.
도 11은 도 10에 도시된 제3형 2 페이즈 크로스 커플드 단위전하펌프의 내부 노드들의 정상상태에서의 파형도이다.
도 12는 본 발명에 따른 로우전압발생기에 사용되는 제4형 2 페이즈 크로스 커플드 단위전하펌프의 회로도이다.
도 13은 도 12에 도시된 제4형 2 페이즈 크로스 커플드 단위전하펌프의 내부 노드들의 정상상태에서의 파형도이다.
도 14는 본 발명에 따른 하이전압발생기의 블록 다이어그램이다.
도 15는 본 발명에 따른 로우전압발생기의 블록 다이어그램이다.
도 16은 입력전압에 따른 하이전압발생기의 출력전압을 나타낸다.
도 17은 입력전압에 따른 로우전압발생기의 출력전압을 나타낸다.
도 18은 본 발명에 따른 전하펌핑 회로의 펌핑 커패시터 구동방식의 차이에 따른 펌핑 노드의 전압 파형을 나타낸다.
도 19는 본 발명에 따른 하이전압발생기 및 로우전압발생기의 레이아웃을 나타낸다.

Claims (10)

  1. 피드백 된 출력단자(VGH)의 전압준위를 감지하여 이에 대응되는 발진제어신호(OSC_ENb)를 생성하는 VGH 레벨감지기(1410);
    상기 발진제어신호에 응답하여 발진신호(VGH_OSC)를 생성하는 VGH 링 발진기(1420);
    상기 발진신호에 응답하여 복수 개의 제어클럭신호들을 생성하는 VGH 제어클럭 발생회로(1430);
    상기 복수 개의 제어클럭신호에 응답하여 기준전압(VCI)을 펌핑하는 VGH 펌핑회로(1440); 및
    출력단자를 프리차지 시키는 VGH 프리차지회로(1450)를 구비하는 것을 특징으로 하는 하이전압발생기.
  2. 제1항에 있어서, 상기 VGH 펌핑 회로는,
    제1제어클럭신호, 제2제어클럭신호, 제3제어클럭신호 및 제4제어클럭신호에 응답하여 상기 기준전압(VCI)을 펌핑하는 제1단위전하펌프;
    상기 제2제어클럭신호 및 상기 제3제어클럭신호에 응답하여 상기 제1단위전하펌프로부터 출력되는 전압을 펌핑하는 제2단위전하펌프; 및
    상기 제2제어클럭신호 및 상기 제3제어클럭신호에 응답하여 제(N-1)(N은 정수)단위전하펌프로부터 출력되는 전압을 펌핑하는 제N단위전하펌프를 구비하는 것 을 특징으로 하는 하이전압발생기.
  3. 제2항에 있어서,
    상기 제1제어클럭신호 및 상기 제2제어클럭신호의 위상이 서로 반대되는 2 페이즈 신호이며,
    상기 제3제어클럭신호 및 상기 제4제어클럭신호의 위상이 서로 반대되는 2 페이즈 신호이며,
    상기 제1제어클럭신호 및 상기 제3제어클럭신호의 위상은 동일한 것을 특징으로 하는 하이전압발생기.
  4. 제2항에 있어서, 상기 제1단위전하펌프는,
    입력단자(IN)로부터 인가되는 입력전압(VIN)을 제1부스트랩 노드(N1)로 스위칭하는 제1NMOS 전하전달 트랜지스터(MN1);
    상기 입력전압(VIN)을 제2부스트랩 노드(N2)로 스위칭하는 제2NMOS 전하전달 트랜지스터(MN2);
    상기 제1부스트랩 노드의 전압을 출력단자(OUT)로 스위칭하는 제1PMOS 전하전달 트랜지스터(MP1);
    상기 제2부스트랩 노드의 전압을 상기 출력단자(OUT)로 스위칭하는 제2PMOS 전하전달 트랜지스터(MP2);
    상기 제1NMOS 전하전달 트랜지스터 및 상기 제2NMOS 전하전달 트랜지스터의 게이트에 프리차지 제어신호를 인가하는 프리차지 제어부(410, 420);
    상기 제1PMOS 전하전달 트랜지스터의 벌크에 제1벌크바이어스를 공급하고 상기 제2PMOS 전하전달 트랜지스터의 벌크에 제2벌크바이어스를 공급하는 벌크바이어스공급부(430, 440);
    상기 제1제어클럭신호 내지 상기 제4제어클럭신호에 응답하여 상기 제1NMOS 전하전달 트랜지스터 및 상기 제2NMOS 전하전달 트랜지스터의 게이트 단자와 상기 제1부스트랩 노드 및 상기 제2부스트랩 노드에 펌핑 되는 전하를 저장하는 펌핑 전하 저장부(C0 ~ C3); 및
    일 단자가 상기 제1부스트랩 노드에 연결되고 다른 일 단자가 상기 제2부스트랩 노드에 연결된 부스트랩 노드 과전압 방지부(450)를 구비하며,
    상기 제1PMOS 전하전달 트랜지스터 및 상기 제2PMOS 전하전달 트랜지스터의 게이트는 크로스 커플링(Cross Coupled)되는 것을 특징으로 하는 하이전압발생기.
  5. 제2항에 있어서,
    상기 제2단위전하펌프 내지 상기 제N단위전하펌프는,
    입력단자(IN)로부터 인가되는 입력전압(VIN)을 제1부스트랩 노드(N1)로 스위칭하는 제1NMOS 전하전달 트랜지스터(MN1);
    상기 입력전압(VIN)을 제2부스트랩 노드(N2)로 스위칭하는 제2NMOS 전하전달 트랜지스터(MN2);
    상기 제1부스트랩 노드의 전압을 출력단자(OUT)로 스위칭하는 제1PMOS 전하 전달 트랜지스터(MP1);
    상기 제2부스트랩 노드의 전압을 상기 출력단자(OUT)로 스위칭하는 제2PMOS 전하전달 트랜지스터(MP2);
    상기 제1NMOS 전하전달 트랜지스터, 상기 제2NMOS 전하전달 트랜지스터, 상기 제1PMOS 전하전달 트랜지스터 및 상기 제2PMOS 전하전달 트랜지스터의 벌크에 각각 제1벌크바이어스, 제2벌크바이어스, 제3벌크바이어스 및 제4벌크바이어스를 각각 공급하는 벌크바이어스공급부(610 ~ 640);
    복수 개의 제어클럭신호에 응답하여 상기 제1부스트랩 노드 및 상기 제2부스트랩 노드에 펌핑 되는 전하를 저장하는 펌핑 전하 저장부(C1, C2);
    일 단자가 상기 제1부스트랩 노드에 연결되고 다른 일 단자가 제2부스트랩 노드에 연결된 부스트랩 노드 프리차지부(650); 및
    일 단자가 상기 제1부스트랩 노드에 연결되고 다른 일 단자가 상기 제2부스트랩 노드에 연결된 부스트랩 노드 과전압 방지부(660)를 구비하며,
    상기 제1NMOS 전하전달 트랜지스터 및 상기 제2NMOS 전하전달 트랜지스터의 게이트는 크로스 커플링 되고, 상기 제1PMOS 전하전달 트랜지스터 및 상기 제2PMOS 전하전달 트랜지스터의 게이트는 크로스 커플링되는 것을 특징으로 하는 하이전압발생기.
  6. 피드백 된 출력단자(VGL)의 전압준위를 감지하여 이에 대응되는 발진제어신호(OSC_ENb)를 생성하는 VGL 레벨감지기(1510);
    상기 발진제어신호에 응답하여 발진신호(VGH_OSC)를 생성하는 VGL 링 발진기(1520);
    상기 발진신호에 응답하여 복수 개의 제어클럭신호들을 생성하는 VGL 제어클럭 발생회로(1530);
    상기 복수 개의 제어클럭신호에 응답하여 기준전압(DGND)을 펌핑하는 VGL 펌핑회로(1540); 및
    출력단자를 프리차지 시키는 VGL 프리차지회로(1550)를 구비하는 것을 특징으로 하는 로우전압발생기.
  7. 제6항에 있어서, 상기 VGL 펌핑 회로는,
    제1제어클럭신호, 제2제어클럭신호, 제3제어클럭신호 및 제4제어클럭신호에 응답하여 상기 기준전압(DGND)을 펌핑하는 제1단위전하펌프;
    상기 제2제어클럭신호 및 상기 제3제어클럭신호에 응답하여 상기 제1단위전하펌프로부터 출력되는 전압을 펌핑하는 제2단위전하펌프; 및
    상기 제2제어클럭신호 및 상기 제3제어클럭신호에 응답하여 제(N-1)(N은 정수)단위전하펌프로부터 출력되는 전압을 펌핑하는 제N단위전하펌프를 구비하는 것을 특징으로 하는 로우전압발생기.
  8. 제7항에 있어서,
    상기 제1제어클럭신호 및 상기 제2제어클럭신호의 위상이 서로 반대되는 2 페이즈 신호이며,
    상기 제3제어클럭신호 및 상기 제4제어클럭신호의 위상이 서로 반대되는 2 페이즈 신호이며,
    상기 제1제어클럭신호 및 상기 제3제어클럭신호의 위상은 동일한 것을 특징으로 하는 로우전압발생기.
  9. 제6항에 있어서, 상기 제1단위전하펌프는,
    입력단자(IN)로부터 인가되는 입력전압(VIN)을 제1부스트랩 노드(N1)로 스위칭하는 제1PMOS 전하전달 트랜지스터(MP1);
    상기 입력전압(VIN)을 제2부스트랩 노드(N2)로 스위칭하는 제2PMOS 전하전달 트랜지스터(MP2);
    상기 제1부스트랩 노드의 전압을 출력단자(OUT)로 스위칭하는 제1NMOS 전하전달 트랜지스터(MN1);
    상기 제2부스트랩 노드의 전압을 상기 출력단자(OUT)로 스위칭하는 제2NMOS 전하전달 트랜지스터(MN2);
    상기 제1NMOS 전하전달 트랜지스터 및 상기 제2NMOS 전하전달 트랜지스터의 게이트에 프리차지 제어신호를 인가하는 프리차지 제어부(1010, 1020);
    상기 제1PMOS 전하전달 트랜지스터의 벌크에 제1벌크바이어스를 공급하고 상기 제2PMOS 전하전달 트랜지스터의 벌크에 제2벌크바이어스를 공급하는 벌크바이어스공급부(1030, 1040);
    복수 개의 제어클럭신호에 응답하여 상기 제1NMOS 전하전달 트랜지스터 및 상기 제2NMOS 전하전달 트랜지스터의 게이트 단자와 상기 제1부스트랩 노드 및 상기 제2부스트랩 노드에 펌핑 되는 전하를 저장하는 펌핑 전하 저장부(C0 ~ C3); 및
    일 단자가 상기 제1부스트랩 노드에 연결되고 다른 일 단자가 상기 제2부스트랩 노드에 연결된 부스트랩 노드 과전압 방지부(1050)를 구비하며,
    상기 제1NMOS 전하전달 트랜지스터 및 상기 제2NMOS 전하전달 트랜지스터의 게이트는 크로스 커플링 되는 것을 특징으로 하는 로우전압발생기.
  10. 제6항에 있어서, 상기 제2단위전하펌프 내지 상기 제N단위전하펌프는,
    입력단자(IN)로부터 인가되는 입력전압(VIN)을 제1부스트랩 노드(N1)로 스위칭하는 제1PMOS 전하전달 트랜지스터(MP1);
    상기 입력전압(VIN)을 제2부스트랩 노드(N2)로 스위칭하는 제2PMOS 전하전달 트랜지스터(MP2);
    상기 제1부스트랩 노드의 전압을 출력단자(OUT)로 스위칭하는 제1NMOS 전하전달 트랜지스터(MN1);
    상기 제2부스트랩 노드의 전압을 상기 출력단자(OUT)로 스위칭하는 제2NMOS 전하전달 트랜지스터(MN2);
    상기 제1PMOS 전하전달 트랜지스터, 상기 제2PMOS 전하전달 트랜지스터, 상기 제1NMOS 전하전달 트랜지스터 및 상기 제2NMOS 전하전달 트랜지스터의 벌크에 각각 제1벌크바이어스, 제2벌크바이어스, 제3벌크바이어스 및 제4벌크바이어스를 각각 공급하는 벌크바이어스공급부(1210 ~ 1240);
    복수 개의 제어클럭신호에 응답하여 상기 제1부스트랩 노드 및 상기 제2부스트랩 노드에 펌핑 되는 전하를 저장하는 펌핑 전하 저장부(C1, C2);
    일 단자가 상기 제1부스트랩 노드에 연결되고 다른 일 단자가 제2부스트랩 노드에 연결된 부스트랩 노드 프리차지부(1250); 및
    일 단자가 상기 제1부스트랩 노드에 연결되고 다른 일 단자가 상기 제2부스트랩 노드에 연결된 부스트랩 노드 과전압 방지부(1260)를 구비하며,
    상기 제1PMOS 전하전달 트랜지스터 및 상기 제2PMOS 전하전달 트랜지스터의 게이트는 크로스 커플링 되고, 상기 제1NMOS 전하전달 트랜지스터 및 상기 제2NMOS 전하전달 트랜지스터의 게이트는 크로스 커플링 되는 것을 특징으로 하는 로우전압발생기.
KR1020070081761A 2007-08-14 2007-08-14 게이트라인 구동용 하이전압발생기 및 로우전압발생기 Expired - Fee Related KR100883791B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070081761A KR100883791B1 (ko) 2007-08-14 2007-08-14 게이트라인 구동용 하이전압발생기 및 로우전압발생기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070081761A KR100883791B1 (ko) 2007-08-14 2007-08-14 게이트라인 구동용 하이전압발생기 및 로우전압발생기

Publications (2)

Publication Number Publication Date
KR20090017196A true KR20090017196A (ko) 2009-02-18
KR100883791B1 KR100883791B1 (ko) 2009-02-19

Family

ID=40686058

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070081761A Expired - Fee Related KR100883791B1 (ko) 2007-08-14 2007-08-14 게이트라인 구동용 하이전압발생기 및 로우전압발생기

Country Status (1)

Country Link
KR (1) KR100883791B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100971131B1 (ko) * 2008-05-09 2010-07-20 창원대학교 산학협력단 Ａｍｏｌｅｄ디스플레이 모듈
KR101104642B1 (ko) * 2010-04-14 2012-01-12 창원대학교 산학협력단 비휘발성 메모리 장치
CN118748505A (zh) * 2024-06-28 2024-10-08 西安电子科技大学 多相交叉耦合电荷泵集成电路

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102420590B1 (ko) 2015-08-07 2022-07-13 삼성전자주식회사 디스플레이 구동 ic 및 전자 장치

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003284325A (ja) * 2002-03-20 2003-10-03 Sanyo Electric Co Ltd チャージポンプ回路およびチャージポンプ回路を備えた表示装置
KR100696958B1 (ko) * 2005-04-29 2007-03-20 주식회사 하이닉스반도체 내부 전압 발생 회로

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100971131B1 (ko) * 2008-05-09 2010-07-20 창원대학교 산학협력단 Ａｍｏｌｅｄ디스플레이 모듈
KR101104642B1 (ko) * 2010-04-14 2012-01-12 창원대학교 산학협력단 비휘발성 메모리 장치
CN118748505A (zh) * 2024-06-28 2024-10-08 西安电子科技大学 多相交叉耦合电荷泵集成电路

Also Published As

Publication number Publication date
KR100883791B1 (ko) 2009-02-19

Similar Documents

Publication Publication Date Title
US7602233B2 (en) Voltage multiplier with improved efficiency
EP1899785B1 (en) Efficient charge pump for a wide range of supply voltages
JP3696125B2 (ja) 電位検出回路及び半導体集積回路
US6545529B2 (en) High voltage generating circuit
US20050093614A1 (en) Multi stage voltage pump circuit
US20060176102A1 (en) Charge pump circuit
US20050237103A1 (en) Area efficient charge pump
US6909319B2 (en) Low power charge pump method and apparatus
JP2815293B2 (ja) 高効率ｎチャネルチャージポンプ
KR0167692B1 (ko) 반도체 메모리장치의 차아지 펌프회로
KR100883791B1 (ko) 게이트라인 구동용 하이전압발생기 및 로우전압발생기
US6605985B2 (en) High-efficiency power charge pump supplying high DC output currents
US8421522B2 (en) High voltage generator and method of generating high voltage
KR20090071860A (ko) 크로스 커플 전하펌프방식의 저전압 ｄｒａｍ용 고전압발생기
KR100909837B1 (ko) 단위전하펌프
JPH07271322A (ja) 電圧変換回路
JP2003244940A (ja) 昇圧回路を備えた半導体装置
KR100926677B1 (ko) 단위전하펌프
JPH1141917A (ja) 電子機器
Lim et al. Charge pump design for TFT-LCD driver IC using stack-MIM capacitor
JP4787671B2 (ja) クロック昇圧回路
JP2005044203A (ja) 電源回路
JP2005018677A (ja) 電源回路
JP3144491B2 (ja) 直列コンデンサ昇圧回路
KR100663984B1 (ko) 시스템 온 글래스(ＳｏＧ)를 위한 소 면적 차지 펌프 회로

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20070814

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20080708

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20081203

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20090209

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20090209

End annual number: 3

Start annual number: 1

PG1501 Laying open of application
PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20120201

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20130201

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20130201

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20140203

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20140203

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20150212

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20150212

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20170202

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20170202

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20180212

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20180212

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20190207

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20190207

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20210201

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20220128

Start annual number: 14

End annual number: 14

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20231120