KR20090012954A

KR20090012954A - Group III nitride semiconductor light emitting device and method of manufacturing same

Info

Publication number: KR20090012954A
Application number: KR1020070077218A
Authority: KR
Inventors: 박중서
Original assignee: 주식회사 에피밸리
Priority date: 2007-07-31
Filing date: 2007-07-31
Publication date: 2009-02-04
Also published as: CN101359712B; CN101359712A

Abstract

본 발명은 요철이 형성된 기판으로서; 요철이 다각형 패턴으로부터 형성되며, 다각형 패턴의 면이 스크라이빙 라인과 교차하는 기판; 기판 위에 위치하는 제1 도전성을 가지는 제1 3족 질화물 반도체층; 제1 도전성과 다른 제2 도전성을 가지는 제2 3족 질화물 반도체층; 그리고, 제1 3족 질화물 반도체층과 제2 3족 질화물 반도체층 사이에 위치하며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층;을 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자 및 이를 제조하는 방법에 관한 것이다.The present invention is a substrate with irregularities formed; A substrate having irregularities formed from a polygonal pattern, the surface of the polygonal pattern intersecting a scribing line; A first group III nitride semiconductor layer having a first conductivity located on the substrate; A second group III nitride semiconductor layer having a second conductivity different from the first conductivity; And, an active layer positioned between the first group III nitride semiconductor layer and the second group III nitride semiconductor layer to generate light through recombination of electrons and holes; and a group III nitride semiconductor light emitting device comprising: It is about how to.

Description

Group III nitride semiconductor light emitting device and a method of manufacturing the same {III-NITRIDE SEMICONDUCTOR LIGHT EMITTING DEVICE AND METHOD OF MANUFACTURING THE SAME}

본 발명은 3족 질화물 반도체 발광소자에 관한 것으로, 특히 광 스캐터링 면을 가지는 돌기를 구비하여 외부양자효율을 높인 3족 질화물 반도체 발광소자에 관한 것이다. 또한 이러한 돌기와 발광소자의 스크라이빙 면이 교차하는 각도를 조절함으로써 외부양자효율을 높인 3족 질화물 반도체 발광소자에 관한 것이다.The present invention relates to a group III nitride semiconductor light emitting device, and more particularly, to a group III nitride semiconductor light emitting device having a projection having an optical scattering surface to increase external quantum efficiency. The present invention also relates to a group III nitride semiconductor light emitting device having an improved external quantum efficiency by controlling an angle at which the protrusion and the scribing surface of the light emitting device cross each other.

도 1은 미국특허공보 제3,739,217호에 개시된 발광소자를 나타내는 도면으로서, 발광소자에 거친 표면(1000)을 형성하여, 거친 표면(1000)을 통해 활성층(4)으로부터 발생한 빛을 스캐터링함으로써 외부양자효율을 높인 기술이 제시되어 있다.1 is a view showing a light emitting device disclosed in U.S. Patent No. 3,739,217, wherein the external quantum is formed by forming a rough surface 1000 on the light emitting device and scattering light generated from the active layer 4 through the rough surface 1000. The technology which improved efficiency is proposed.

도 2는 일본 공개특허공보 H07-153991호에 개시된 발광소자를 나타내는 도면으로서, 기판(200)에 패턴을 형성하고, 그 위에 성장되는 반도체층(210)과의 사이에서 굴절률의 차이를 이용하여, 빛을 스캐터링함으로써 외부양자효율을 높인 기술이 제시되어 있다.FIG. 2 is a view showing a light emitting device disclosed in Japanese Laid-Open Patent Publication No. H07-153991, which forms a pattern on the substrate 200 and uses a difference in refractive index between the semiconductor layer 210 grown thereon and A technique that increases the external quantum efficiency by scattering light has been proposed.

도 3은 일본 공개특허공보 H05-036602호에 개시된 발광소자를 나타내는 도면으로서, 홈이 패터닝된 육방정계 기판(300)에 질화물 반도체층(310)을 형성하여, 질화물 반도체층(310) 내의 결함을 감소시킨 기술이 제시되어 있다.FIG. 3 is a view showing a light emitting device disclosed in Japanese Laid-Open Patent Publication No. H05-036602, in which a nitride semiconductor layer 310 is formed on a groove-patterned hexagonal substrate 300 to remove defects in the nitride semiconductor layer 310. Reduced techniques are shown.

도 4는 국제공개공보 WO02/75821호 및 WO03/10831에 개시된 발광소자를 나타내는 도면으로서, 패터닝된 기판(400) 상에서 질화물 반도체층(410)이 성장되는 과정을 제시하고 있다. 질화물 반도체층(410)은 패터닝된 기판(400)의 바닥면과 상면에서 성장을 시작한 다음, 성장된 질화물 반도체층(410)이 만나게 되고, 만난 영역에서 성장이 촉진된 다음, 평탄한 면을 형성하게 된다. 이렇게 패터닝된 기판(400)을 이용함으로써, 빛을 스캐터링하여 외부양자효율을 높이는 한편, 결정 결함을 감소시켜 질화물 반도체층(410)의 질을 향상시키게 된다.FIG. 4 is a view showing a light emitting device disclosed in International Publication Nos. WO02 / 75821 and WO03 / 10831, showing a process of growing a nitride semiconductor layer 410 on a patterned substrate 400. The nitride semiconductor layer 410 starts to grow on the bottom and top surfaces of the patterned substrate 400, and then the grown nitride semiconductor layer 410 meets, promotes growth in the met area, and then forms a flat surface. do. By using the patterned substrate 400, light is scattered to increase external quantum efficiency, while reducing crystal defects, thereby improving quality of the nitride semiconductor layer 410.

도 5는 국제공개공보 WO03/10831호 및 미국 공개특허공보 제2005-082546호에 개시된 발광소자를 나타내는 도면으로서, 기판(500)에 원형 돌기(501)를 형성하고, 질화물 반도체층(510)를 성장시킨 기술을 제시하고 있으며, 원형인 돌기(501)로 인해 기판(500)의 상면에서 성장이 일어나지 않으므로 평탄한 질화물 반도체층(510)이 일찍 형성되는 점을 제외하면 도 4에 도시된 질화물 반도체층과 동일한 효과를 가진다.FIG. 5 is a view showing a light emitting device disclosed in International Publication No. WO03 / 10831 and US Patent Publication No. 2005-082546, wherein a circular protrusion 501 is formed on a substrate 500, and a nitride semiconductor layer 510 is formed. The nitride semiconductor layer shown in FIG. 4 is provided except that a flat nitride semiconductor layer 510 is formed early because growth does not occur on the upper surface of the substrate 500 due to the circular protrusion 501. Has the same effect as

본 발명은 기판에 돌기를 형성하여 외부양자효율을 높인 3족 질화물 반도체 발광소자를 제공하는 것을 목적으로 한다.An object of the present invention is to provide a group III nitride semiconductor light emitting device having a projection formed on the substrate to increase the external quantum efficiency.

또한 본 발명은 기판에 돌기를 형성하여 성장되는 질화물 반도체층의 결정 결함을 줄일 수 있는 3족 질화물 반도체 발광소자를 제공하는 것을 목적으로 한다.Another object of the present invention is to provide a group III nitride semiconductor light emitting device capable of reducing crystal defects in a nitride semiconductor layer grown by forming protrusions on a substrate.

또한 본 발명은 기판에 넓은 스캐터링면을 가지는 돌기를 형성하여 외부양자효율을 높인 3족 질화물 반도체 발광소자를 제공하는 것을 목적으로 한다.In addition, an object of the present invention is to provide a group III nitride semiconductor light emitting device having a projection having a wide scattering surface on the substrate to increase the external quantum efficiency.

또한 본 발명은 넓은 스캐터링면을 가지는 기판을 이용하여 외부양자효율을 높인 3족 질화물 반도체 발광소자를 제공하는 것을 목적으로 한다.In addition, an object of the present invention is to provide a group III nitride semiconductor light emitting device having an improved external quantum efficiency by using a substrate having a wide scattering surface.

또한 본 발명은 돌기를 가진 기판에 대해 스크라이빙 라인이 이루는 각도를 조절함으로써 외부양자효율을 높인 3족 질화물 반도체 발광소자를 제공하는 것을 목적으로 한다.Another object of the present invention is to provide a group III nitride semiconductor light emitting device having an improved external quantum efficiency by adjusting an angle formed by a scribing line with respect to a substrate having protrusions.

이를 위해 본 발명은 기판 위에 성장되며, 제1 도전성을 가지는 제1 3족 질화물 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 3족 질화물 반도체층, 그리고 제1 3족 질화물 반도체층과 제2 3족 질화물 반도체층 사이에 위치하며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 포함하는 복수개의 3족 질화물 반도체층을 구비하는 3족 질화물 반도체 발광소자를 제조하는 방법에 있어서, 기판 위에 다각형 패턴을 형성하는 제1 단계; 다각형 패턴을 모서리가 라운드되도록 베 이킹하는 제2 단계; 베이킹된 다각형 패턴이 형성된 기판을 식각하는 제3 단계; 그리고, 식각된 기판 위에 복수개의 3족 질화물 반도체 발광소자를 성장하는 제4 단계;를 구비하는 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제조하는 방법을 제공한다. 여기서, 3족 질화물 반도체층은 In(x)Ga(y)Al(z)N (x+y+z=1)인 물질로 된 반도체층을 의미한다. 제3 단계의 식각을 통해 바람직하게는 기판 상에 돌기가 형성되지만, 기판 상에 오목부가 형성되도록 하여 좋다. 이 때 오목부는 채워질 수도 있지만, 성장 조건에 따라 공기가 채워진 보이드(void)를 존재할 수도 있다. 한편 제3 단계의 식각에서 돌기의 최상부가 점을 이루도록 형성하는 것이 바람직하지만, 최상부가 면을 이루도록 식각의 시간을 조절함으로써, 기판의 상면에서 성장이 이루어지도록 하는 것도 가능하다. 한편 베이킹을 통해 다각형 패턴의 측면도 약간 라운드될 수 있으며, 따라서 실제 형성되는 돌기의 측면도 약간 라운드될 수 있다. 또한 베이킹을 통해 다각형 패턴이 기판 위에 약간 퍼질 수 있으며, 따라서 실제 형성되는 돌기는 다각형 패턴보다 큰 크기를 가질 수 있다.To this end, the present invention is grown on a substrate, a first group III nitride semiconductor layer having a first conductivity, a second group III nitride semiconductor layer having a second conductivity different from the first conductivity, and a first group III nitride semiconductor layer; A method of manufacturing a Group III nitride semiconductor light emitting device comprising a plurality of Group III nitride semiconductor layers positioned between a second Group III nitride semiconductor layer and an active layer generating light through recombination of electrons and holes, comprising: Forming a polygonal pattern thereon; Baking a polygonal pattern such that corners are rounded; Etching a substrate on which the baked polygonal pattern is formed; And, a fourth step of growing a plurality of group III nitride semiconductor light emitting device on the etched substrate provides a method of manufacturing a group III nitride semiconductor light emitting device comprising a. Here, the group III nitride semiconductor layer means a semiconductor layer made of a material of In (x) Ga (y) Al (z) N (x + y + z = 1). Although the protrusions are preferably formed on the substrate through the etching of the third step, the recesses may be formed on the substrate. In this case, the concave portion may be filled, but there may be a void filled with air depending on the growth conditions. On the other hand, in the etching of the third step, it is preferable to form the top of the protrusion to form a point, but it is also possible to grow on the upper surface of the substrate by adjusting the time of etching so as to form the top surface. Meanwhile, the sides of the polygonal pattern may be slightly rounded through baking, and thus the sides of the protrusions actually formed may be slightly rounded. In addition, through baking, the polygonal pattern may be slightly spread on the substrate, and thus, the protrusions actually formed may have a larger size than the polygonal pattern.

또한 본 발명은 다각형 패턴을 형성하는 면과 교차하도록 스크라이빙 라인을 형성하는 제5 단계;를 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제조하는 방법을 제공한다.In another aspect, the present invention provides a method for manufacturing a group III nitride semiconductor light-emitting device comprising a; a fifth step of forming a scribing line to cross the surface forming the polygonal pattern.

또한 본 발명은 제5 단계를 통해 사각형의 발광소자가 만들어지며, 이 사각형의 양 측면이 다각형 패턴을 형성하는 면과 교차하는 것을 특징으로 하는 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제조하는 방법을 제공한다.In another aspect, the present invention is a method of manufacturing a group III nitride semiconductor light emitting device, characterized in that the rectangular light emitting device is made through a fifth step, the both sides of the rectangle intersects the surface forming a polygonal pattern. To provide.

또한 본 발명은 다각형 패턴이 사각형 패턴인 것을 특징으로 하는 3족 질화 물 반도체 발광소자를 제조하는 방법을 제공한다.The present invention also provides a method of manufacturing a group III nitride semiconductor light emitting device, characterized in that the polygonal pattern is a rectangular pattern.

또한 본 발명은 기판이 사파이어 기판인 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제조하는 방법을 제공한다.In another aspect, the present invention provides a method for manufacturing a group III nitride semiconductor light emitting device, characterized in that the substrate is a sapphire substrate.

또한 본 발명은 제1 단계가 다각형 패턴을 형성하는 면이 기판의 기준면과 평행하도록 형성하는 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제조하는 방법을 제공한다.In another aspect, the present invention provides a method for manufacturing a group III nitride semiconductor light emitting device, characterized in that the first step is formed so that the surface forming the polygonal pattern is parallel to the reference surface of the substrate.

또한 본 발명은 기판 위에 성장되며, 제1 도전성을 가지는 제1 3족 질화물 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 3족 질화물 반도체층, 그리고 제1 3족 질화물 반도체층과 제2 3족 질화물 반도체층 사이에 위치하며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 포함하는 복수개의 3족 질화물 반도체층을 구비하는 3족 질화물 반도체 발광소자를 제조하는 방법에 있어서, 기판 위에 다각형 패턴을 형성하는 제1 단계; 다각형 패턴이 형성된 기판을 식각하는 제2 단계; 식각된 기판 위에 복수개의 3족 질화물 반도체 발광소자를 성장하는 제3 단계; 다각형 패턴을 형성하는 면과 교차하도록 스크라이빙 라인을 형성하는 제4 단계;를 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제조하는 방법을 제공한다. 다각형 패턴의 형상에 따라 스크라이빙 라인을 조절함으로써, 1차 산란된 빛이 탈출 콘(Escape Cone) 안에 더욱 많이 들어갈 수 있도록 하여, 광 추출효율(Light Extraction Efficiency)을 높일 수 있게 된다. 여기서, 다각형 패턴은 그 전체적인 형상(general shape)이 다각형인 것으로 충분하다. 예를 들어, 베이킹 공정에 다각형 패턴의 면이 둥글게 될 수 있으므로, 이를 원치 않는다면, 사진 식 각 공정에서 다각형 패턴의 면을 안으로 약간 오목하게 형성할 수도 있다.In addition, the present invention is grown on a substrate, the first group III nitride semiconductor layer having a first conductivity, the second group III nitride semiconductor layer having a second conductivity different from the first conductivity, and the first group III nitride semiconductor layer and 2. A method of manufacturing a Group III nitride semiconductor light emitting device comprising a plurality of Group III nitride semiconductor layers positioned between a Group II nitride semiconductor layer and comprising an active layer that generates light through recombination of electrons and holes, wherein the substrate is formed on a substrate. Forming a polygonal pattern; Etching the substrate on which the polygonal pattern is formed; Growing a plurality of group III nitride semiconductor light emitting devices on the etched substrate; And a fourth step of forming a scribing line so as to intersect a surface forming a polygonal pattern. By adjusting the scribing line according to the shape of the polygonal pattern, the first scattered light can be more entered into the escape cone (Escape Cone), it is possible to increase the light extraction efficiency (Light Extraction Efficiency). Here, the polygonal pattern is sufficient that its general shape is polygonal. For example, since the surface of the polygonal pattern may be rounded in the baking process, if not desired, the surface of the polygonal pattern may be slightly concave inward in the photolithography process.

또한 본 발명은 다각형 패턴이 사각형 패턴인 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제조하는 방법을 제공한다.The present invention also provides a method for manufacturing a group III nitride semiconductor light emitting device, characterized in that the polygonal pattern is a rectangular pattern.

또한 본 발명은 요철이 형성된 기판으로서; 요철이 다각형 패턴으로부터 형성되며, 다각형 패턴의 면이 기판의 기준면과 평행한 기판; 기판 위에 위치하는 제1 도전성을 가지는 제1 3족 질화물 반도체층; 제1 도전성과 다른 제2 도전성을 가지는 제2 3족 질화물 반도체층; 그리고, 제1 3족 질화물 반도체층과 제2 3족 질화물 반도체층 사이에 위치하며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층;을 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제공한다. 여기서, 요철은 기판 상에 형성되는 돌기 및/또는 오목부(depression)에 의해 형성될 수 있다.In addition, the present invention is a substrate formed with irregularities; A substrate having irregularities formed from a polygonal pattern, the surface of the polygonal pattern being parallel to the reference plane of the substrate; A first group III nitride semiconductor layer having a first conductivity located on the substrate; A second group III nitride semiconductor layer having a second conductivity different from the first conductivity; And an active layer positioned between the first group III nitride semiconductor layer and the second group III nitride semiconductor layer to generate light through recombination of electrons and holes. . Here, the unevenness may be formed by protrusions and / or depressions formed on the substrate.

또한 본 발명은 요철이 형성된 기판으로서; 요철이 다각형 패턴으로부터 형성되며, 요철의 종단면이 곡면인 기판; 기판 위에 위치하는 제1 도전성을 가지는 제1 3족 질화물 반도체층; 제1 도전성과 다른 제2 도전성을 가지는 제2 3족 질화물 반도체층; 그리고, 제1 3족 질화물 반도체층과 제2 3족 질화물 반도체층 사이에 위 치하며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층;을 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제공한다.In addition, the present invention is a substrate formed with irregularities; Unevenness is formed from a polygonal pattern, the substrate having a curved longitudinal cross-section; A first group III nitride semiconductor layer having a first conductivity located on the substrate; A second group III nitride semiconductor layer having a second conductivity different from the first conductivity; And an active layer positioned between the first group III nitride semiconductor layer and the second group III nitride semiconductor layer, the active layer generating light through recombination of electrons and holes. do.

또한 본 발명은 요철이 형성된 기판으로서; 요철이 다각형 패턴으로부터 형성되며, 요철의 최상부 또는 최하부가 점을 이루는 기판; 기판 위에 위치하는 제1 도전성을 가지는 제1 3족 질화물 반도체층; 제1 도전성과 다른 제2 도전성을 가지는 제2 3족 질화물 반도체층; 그리고, 제1 3족 질화물 반도체층과 제2 3족 질화물 반도체층 사이에 위치하며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제공한다. 여기서, 요철의 최상부 또는 최하부가 점을 이룬다는 것은 돌기 및/또는 오목부의 종단면이 원형과 곡면을 이루거나 뿔형을 가지는 것을 의미한다. 그러나 이의 문언적인 의미에 얽매여서는 아니되며, 요철의 최상부 또는 최하부가 성장이 잘 읽어나지 않는 정도의 영역을 가진다는 실질적인 의미로 이해되어야 한다.In addition, the present invention is a substrate formed with irregularities; A substrate having unevenness formed from a polygonal pattern and having a top or bottom of the unevenness; A first group III nitride semiconductor layer having a first conductivity located on the substrate; A second group III nitride semiconductor layer having a second conductivity different from the first conductivity; The present invention provides a Group III nitride semiconductor light emitting device comprising an active layer positioned between the Group III nitride semiconductor layer and the Group III nitride semiconductor layer to generate light through recombination of electrons and holes. Here, the top or bottom of the concave-convex point means that the longitudinal section of the protrusion and / or the concave portion forms a round shape and a curved surface or a horn shape. But it should not be bound by its literary meaning, but should be understood in the practical sense that the top or bottom of the unevenness has an area where growth is hard to read.

또한 본 발명은 요철이 형성된 기판으로서; 요철이 베이킹된 다각형 패턴으로부터 형성되는 기판; 기판 위에 위치하는 제1 도전성을 가지는 제1 3족 질화물 반도체층; 제1 도전성과 다른 제2 도전성을 가지는 제2 3족 질화물 반도체층; 그리고, 제1 3족 질화물 반도체층과 제2 3족 질화물 반도체층 사이에 위치하며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층;을 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제공한다.또한 본 발명은 요철이 형성된 기판으로서; 요철이 다각형 패턴으로부터 형성되며, 다각형 패턴의 면이 스크라이빙 라인과 교차하는 기판; 기판 위에 위치하는 제1 도전성을 가지는 제1 3족 질화물 반도체층; 제 1 도전성과 다른 제2 도전성을 가지는 제2 3족 질화물 반도체층; 그리고, 제1 3족 질화물 반도체층과 제2 3족 질화물 반도체층 사이에 위치하며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층;을 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제공한다.In addition, the present invention is a substrate formed with irregularities; A substrate formed from a polygonal pattern in which unevenness is baked; A first group III nitride semiconductor layer having a first conductivity located on the substrate; A second group III nitride semiconductor layer having a second conductivity different from the first conductivity; And an active layer positioned between the first group III nitride semiconductor layer and the second group III nitride semiconductor layer to generate light through recombination of electrons and holes. The present invention also relates to a substrate on which unevenness is formed; A substrate having irregularities formed from a polygonal pattern, the surface of the polygonal pattern intersecting a scribing line; A first group III nitride semiconductor layer having a first conductivity located on the substrate; A second group III nitride semiconductor layer having a second conductivity different from the first conductivity; And an active layer positioned between the first group III nitride semiconductor layer and the second group III nitride semiconductor layer to generate light through recombination of electrons and holes. .

본 발명에 따른 3족 질화물 반도체 발광소자에 의하면, 기판에 돌기를 형성하여 외부양자효율을 높일 수 있게 된다.According to the group III nitride semiconductor light emitting device according to the present invention, it is possible to increase the external quantum efficiency by forming a projection on the substrate.

또한 본 발명에 따른 3족 질화물 반도체 발광소자에 의하면, 기판에 돌기를 형성하여 성장되는 질화물 반도체층의 결정 결함을 줄일 수 있게 된다.In addition, according to the Group III nitride semiconductor light emitting device according to the present invention, it is possible to reduce the crystal defects of the nitride semiconductor layer grown by forming protrusions on the substrate.

또한 본 발명에 따른 3족 질화물 반도체 발광소자에 의하면, 기판에 넓은 스캐터링면을 가지는 돌기를 형성하여 외부양자효율을 높일 수 있게 된다.In addition, according to the Group III nitride semiconductor light emitting device according to the present invention, it is possible to increase the external quantum efficiency by forming a projection having a wide scattering surface on the substrate.

또한 본 발명에 따른 3족 질화물 반도체 발광소자에 의하면, 넓은 스캐터링면을 가지는 기판을 이용하여 외부양자효율을 높일 수 있게 된다.In addition, according to the group III nitride semiconductor light emitting device according to the present invention, it is possible to increase the external quantum efficiency by using a substrate having a wide scattering surface.

또한 본 발명에 따른 3족 질화물 반도체 발광소자에 의하면, 돌기를 가진 기판에 대해 스크라이빙 라인이 이루는 각도를 조절함으로써 외부양자효율을 높일 수 있게 된다.In addition, according to the group III nitride semiconductor light emitting device according to the present invention, it is possible to increase the external quantum efficiency by adjusting the angle formed by the scribing line with respect to the substrate having the projection.

이하, 도면을 참고로 하여 본 발명을 보다 상세히 설명한다.Hereinafter, the present invention will be described in more detail with reference to the drawings.

도 6은 돌기를 형성할 때 사용되는 마스크 레이아웃의 패킹 밀도를 비교하는 도면으로서, 반지름의 길이가 3a/2이며, 패턴과 패턴의 간격이 a인 원형 레이아웃 과, 원형 레이아웃에 외접하는 정삼각형과 정사각형 및 정육각형의 레이아웃을 비교하였다.FIG. 6 is a diagram comparing packing densities of mask layouts used to form protrusions, wherein a circular layout having a radius of 3a / 2 and a pattern having a spacing of a and an equilateral triangle and a square circumscribed to the circular layout are shown in FIG. And the layout of regular hexagons.

원형 레이아웃의 경우 4개의 원의 중심을 연결하면 한변의 길이가 4a인 마름모의 형태를 가지게 되며, 이러한 배열이 가장 패킹 밀도가 높은 배열이다. 이 때, 마름모는 상기 배열의 단위 세포(Unit Cell)를 이루며, 마름모형 단위 세포의 면적은 4a x 4a x sin60°이고, 마름모 안에 1개의 원형 패턴이 들어가게 된다. 즉 패킹 밀도는 1/(4a x 4a x sin60°)가 된다.In the case of a circular layout, connecting the centers of four circles has a rhombus shape with a side length of 4a, which is the highest packing density. At this time, the rhombus forms a unit cell of the above arrangement, the area of the rhombic unit cell is 4a x 4a x sin60 °, and one circular pattern enters the rhombus. In other words, the packing density is 1 / (4a x 4a x sin60 °).

위에서 설명한 바와 같이 정삼각형, 정사각형 및 정육각형 레이아웃의 패킹 밀도를 구할 수 있다. 이 때, 원형 레이아웃의 패킹 밀도를 1이라 하면, 정삼각형의 레이아웃의 경우 0.33의 값을 가지며, 정사각형의 레이아웃의 경우 0.86(= sin60°)의 값을 가지고, 정육각형의 레이아웃의 경우 패킹 밀도는 원형 레이아웃과 같은 1을 가지게 된다.As described above, the packing densities of equilateral triangle, square and regular hexagon layouts can be obtained. At this time, if the packing density of the circular layout is 1, it has a value of 0.33 for the layout of the equilateral triangle, has a value of 0.86 (= sin60 °) for the layout of the square, and the packing density for the layout of the regular hexagon. Will have 1 equal to

한편 패턴 배열의 산란 효율은 배열의 패킹 밀도 뿐만 아니라 각 패턴의 산란 면적 즉, 패턴 돌기의 표면적에 비례하게 된다.On the other hand, the scattering efficiency of the pattern array is not only proportional to the packing density of the array but also to the scattering area of each pattern, that is, the surface area of the pattern protrusion.

도 7은 기판에 형성 가능한 돌기들을 나타내는 도면으로서, 각 돌기의 스캐터링 면적은 각 돌기의 표면적과 같다. 그러므로 원형 횡단면 반구형 돌기의 스캐터링 면적을 1이라 하면, 삼각 횡단면 반구형 돌기는 1.65의 값을 가지며, 사각 횡단면 반구형 돌기는 1.27(= 4/phi)의 값을 가지고, 육각 횡단면 반구형 돌기는 1.1(= 2√3/phi)의 값을 가진다. 각 패턴별 패킹 밀도의 비와 패턴별 산란 면적의 비의 곱은 각각 패턴 배열별 산란 효율의 비를 나타낸다.7 is a view showing the projections that can be formed on the substrate, wherein the scattering area of each projection is equal to the surface area of each projection. Therefore, if the scattering area of the circular cross section hemispherical protrusion is 1, the triangular cross hemispherical protrusion has a value of 1.65, the square cross section hemispherical protrusion has a value of 1.27 (= 4 / phi), and the hexagonal cross section hemispherical protrusion has 1.1 (= 2√3 / phi). The product of the ratio of packing density for each pattern and the ratio of scattering area for each pattern represents the ratio of scattering efficiency for each pattern array.

도 8은 돌기의 횡단면에 따른 패킹 밀도, 스캐터링 면적 및 산란 효율을 비교한 표로서, 육각 횡단면 반구형의 패턴의 배열과 사각 횡단면 반구형의 패턴 배열이 원형 횡단면 반구형의 패턴 배열 보다 약 10%의 산란 효율이 좋으며, 삼각형 횡단면 반구형 보다는 약 2배 정도 산란효율이 좋다.8 is a table comparing packing density, scattering area, and scattering efficiency according to the cross section of the projection, wherein the hexagonal cross section hemispherical pattern arrangement and the square cross section hemispherical pattern arrangement are about 10% scattering than the circular cross section hemispherical pattern arrangement. The efficiency is good, and scattering efficiency is about 2 times better than that of the triangular cross-section hemisphere.

본 발명은 이러한 개념적인 발상으로부터 새로운 형태의 돌기들을 검토하였으며, 특히 돌기의 횡단면이 사각형인 경우에는 도8에서 계산된 바와 같이 산란 효율이 가장 큰 돌기의 형태일 뿐만아니라 일반적인 칩의 횡단면인 사각형과 동종의 기하학적 형태를 이루므로 칩의 스크라이빙 라인과 사각 돌기의 한 면을 이루는 각을 조절하여 1차 산란 후의 탈출콘으로 빠져나가는 빛의 양을 증가시킬 수 있는 이점이 있다는 것을 알게 되었다.The present invention examines new types of projections from this conceptual concept, especially when the cross section of the projection is a quadrangle as well as the shape of the projection having the largest scattering efficiency as calculated in FIG. It has been found that there is an advantage to increase the amount of light exiting the escape cone after the first scattering by adjusting the angles that form the scribing line of the chip and the one side of the square projection because of the homogeneous geometry.

도 9는 본 발명에 따른 마스크 레이아웃의 일 예를 개념적으로 설명하는 도면으로서, 기판(90)에 사각형 패턴(91)이 배열되어 있다. 사각형 패턴(91)은 한변의 길이가 1.5um≤m≤5um의 값을 가지는 것이 바람직한데, 1.5um 보다 작은 경우에 사각형의 밑면을 가지는 돌기를 제작하기가 어려우며, 5.0um보다 큰 경우에 돌기의 패킹 밀도가 낮아져서 결국 산란효율의 낮아지는 점을 고려해야 하기 때문이다. 설명을 위해, 기판(90)의 일부에만 사각형 패턴(91)이 배열되었지만, 실제는 기판(90)의 전체에 사각형 패턴(91)이 배치된다. 이때 사각 한 면은 기판 기준면에 일치 시키는 것이 바람직하다. 기판 기준면과 일치된 패턴의 옆면은 성장 안정면을 이루므로 성장이 억제되므로 인접한 돌기와 돌기 사이의 기판면으로 부터의 수직 방향의 성장이 더욱 활성화되므로 기판을 빨리 덮을 수 있는 이점이 있다. 결국 사 각 패턴의 밑면이 기판 기준면에 일치되면 사각 패턴의 두면이 성장 안정면을 이루게 된다.9 is a diagram conceptually illustrating an example of a mask layout according to the present invention, in which a rectangular pattern 91 is arranged on a substrate 90. It is preferable that the length of the square pattern 91 has a value of 1.5 um ≤ m ≤ 5 um. If it is smaller than 1.5 um, it is difficult to produce a protrusion having a bottom of the rectangle. This is because the packing density is lowered and thus the scattering efficiency is lowered. For the sake of explanation, the rectangular pattern 91 is arranged only in a part of the substrate 90, but in practice, the rectangular pattern 91 is disposed throughout the substrate 90. At this time, it is preferable to match the square surface with the substrate reference surface. Since the side surface of the pattern coinciding with the substrate reference surface forms a growth stable surface, growth is suppressed, and thus, growth in the vertical direction from the substrate surface between adjacent protrusions and protrusions is further activated, so that the substrate can be quickly covered. As a result, when the bottom surface of the square pattern is coincident with the substrate reference plane, the two surfaces of the square pattern form a growth stability surface.

도 10은 본 발명에 따른 돌기를 공정을 설명하는 도면으로서, 먼저 기판(90) 위에 포터 레지스터(91a)를 도포한 후 패터닝 공정을 수행한다. 패터닝 공정은 사진 식각 공정을 통하여 이루어진다. 이 때, 도포되는 포토 레지스터(91a)의 두께는 기판(90)에 형성될 돌기의 높이에 따라 달라지게 되며, 포토 레지스터의 두께는 형성하고자하는 돌기의 높이에 따라서 조절하게 된다. 10 is a view illustrating a process of the projection according to the present invention. First, the porter register 91a is coated on the substrate 90 and then the patterning process is performed. The patterning process is performed through a photolithography process. At this time, the thickness of the photoresist 91a to be applied is changed depending on the height of the projection to be formed on the substrate 90, the thickness of the photoresist is adjusted according to the height of the projection to be formed.

포터 레지스터(91a)의 패터닝 공정 후 베이킹 공정을 수행한다. 이 때의 실시 온도는 약 100~150℃의 값을 가진다. 이러한 베이킹 공정을 통해, 사각형 패턴(91)이 라운딩되고, 종단면이 반원과 같은 곡면을 가지는 돌기 형성을 위한 마스크 패턴이 형성된다. 바람직하게는 베이킹 공정을 수행하지만, 사각형 패턴(91)은 그 모서리에서 활발하게 식각이 먼저 진행되므로, 요구되는 돌기에 따라서 베이킹 공정 없이 건식 식각만을 통해 본 발명에 따른 돌기를 넣을 수도 있다.The baking process is performed after the patterning process of the porter register 91a. The implementation temperature at this time has a value of about 100 to 150 ° C. Through this baking process, the rectangular pattern 91 is rounded, and a mask pattern for forming a protrusion having a curved end surface having a semicircle is formed. Preferably, the baking process is performed, but since the square pattern 91 is actively etched first at the edge thereof, the protrusions according to the present invention may be inserted only through dry etching without the baking process according to the required protrusion.

다음으로, 기판(90)을 식각하는 공정을 수행한다. 일반적으로 RIE(Reactive Ion Etching) 법으로 실시하게 된다. 또한 식각 공정은 습식 식각 공정을 통하여 사각형 돌기(92)를 형성하여도 무방하다. 여기서, 사각형 돌기(92)를 형성하는 방법을 설명하였지만, 삼각형, 육각형과 같은 다각형 돌기의 형성에도 동일한 방법이 적용될 수 있다.Next, a process of etching the substrate 90 is performed. In general, it is performed by the Reactive Ion Etching (RIE) method. In addition, the etching process may form a rectangular protrusion 92 through a wet etching process. Here, although the method of forming the rectangular projections 92 has been described, the same method may be applied to the formation of polygonal projections such as triangles and hexagons.

도 11은 도 10의 방법에 따라 돌기가 형성된 기판의 일 예를 개념적으로 나타내는 도면으로서, 기판(90)에 종단면은 곡면이고, 횡단면의 사각형인 돌기(92)가 형성되어 있다. 여기서 종단면은 전체적으로 곡면을 형성하여도 좋고, 최상위 점이 뾰족하게 형성되어도 좋다.FIG. 11 is a view conceptually showing an example of a substrate on which protrusions are formed in accordance with the method of FIG. 10, and a protrusion 92 having a curved cross section and a quadrangular cross section is formed on the substrate 90. The longitudinal section may form a curved surface as a whole, or may have a sharpest point.

도 12는 본 발명에 따른 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면으로서, 3족 질화물 반도체 발광소자는 돌기(92)가 형성된 사파이어 기판(90), 기판(90) 위에 성장되는 버퍼층(93), 버퍼층(93) 위에 성장되는 n형 질화물 반도체층(94), n형 질화물 반도체층(94) 위에 성장되는 활성층(95), 활성층(95) 위에 성장되는 p형 질화물 반도체층(96), p형 질화물 반도체층(96) 위에 형성되는 투광성 전극(97), 투광성 전극(97) 위에 형성되는 p측 전극(98), p형 질화물 반도체층(96)과 활성층(95)이 메사 식각되어 노출된 n형 질화물 반도체층(94a) 위에 형성되는 n측 전극(99)을 포함한다. 질화물 반도체층(93,94,95,96)의 성장 및 전극(98,99)의 형성은 도 1 내지 도 5의 종래기술에 제시되어 있을 뿐만 아니라, 당업자에게 자명한 것이어서, 그 설명을 생략한다. 기판(90) 및 질화물 반도체층(93,94,95,96)은 발광소자 외부(공기 또는 에폭시 수지) 보다 굴절률이 커서 활성층(95)에서 발생한 빛의 일부가 발광소자 외부로 탈출하지 못하지만, 기판(90)에 돌기(92)를 구비하여 빛을 스캐터링함으로써 발광소자 외부로 탈출하는 빛을 증가시켜 외부양자효율을 높일 수 있게 된다. 또한 기판(90)의 바닥면에서 성장이 시작될 뿐만 아니라 돌기구조에 의한 횡방향의 성장이 수직관통형 디스로케이션의 방향을 바꾸어 그의 밀도를 감소시켜서, 결국 질화물 반도체층(93,94,95,96)의 결정 결함을 감소시킬 수 있게 된다. 이러한 결정 결함을 감소시키는 현상은 돌기를 갖는 사파이어 기판에서 질화물 결정 성장을 할 때 일반적으로 관찰되는 현상의 하나이다.12 is a view showing an example of a group III nitride semiconductor light emitting device according to the present invention, in which the group III nitride semiconductor light emitting device is a sapphire substrate 90 having a protrusion 92 and a buffer layer 93 grown on the substrate 90. ), An n-type nitride semiconductor layer 94 grown on the buffer layer 93, an active layer 95 grown on the n-type nitride semiconductor layer 94, a p-type nitride semiconductor layer 96 grown on the active layer 95, The transmissive electrode 97 formed on the p-type nitride semiconductor layer 96, the p-side electrode 98 formed on the transmissive electrode 97, the p-type nitride semiconductor layer 96 and the active layer 95 are mesa-etched and exposed. And an n-side electrode 99 formed on the n-type nitride semiconductor layer 94a. The growth of the nitride semiconductor layers 93, 94, 95 and 96 and the formation of the electrodes 98 and 99 are not only shown in the prior art of Figs. 1 to 5, but are obvious to those skilled in the art and will not be described. . The substrate 90 and the nitride semiconductor layers 93, 94, 95, and 96 have a higher refractive index than the outside of the light emitting device (air or epoxy resin), so that some of the light generated in the active layer 95 does not escape to the outside of the light emitting device. The projection 92 is provided on the 90 to scatter the light, thereby increasing the light escaping to the outside of the light emitting device, thereby increasing the external quantum efficiency. Further, not only growth starts at the bottom surface of the substrate 90, but also the growth in the lateral direction due to the projection structure changes the direction of the vertical through-type dislocation, thereby reducing its density, and thus, the nitride semiconductor layers 93, 94, 95, and 96 Can reduce crystal defects. This phenomenon of reducing crystal defects is one of the phenomena commonly observed when nitride crystals grow on sapphire substrates having protrusions.

한편 도 12에 도시된 3족 질화물 반도체 발광소자는 2인치 크기의 돌기(92)가 형성된 기판(90) 상에 질화물 반도체층(93,94,95,96)을 성장시키고, 전극(98,99)을 형성한 다음, 레이저 스크라이빙 공정과 브레이킹 공정을 통해 대략 10,000개 정도의 사각형 칩으로 형성함으로써 만들어진다. 이 때, 스크라이빙 라인은 사각형 돌기(92)의 측면과 일치하도록 형성될 수도 있지만, 사각형 돌기(92)의 측면과 교차하여 만나도록 형성하는 것이 바람직하다. 이는 돌기에서 1차 산란된 빛이 탈출 콘(Escape Cone) 안에 더욱 많이 들어갈 수 있도록 하여, 광 추출효율(Light Extraction Efficiency)을 높이기 위함이다.Meanwhile, in the group III nitride semiconductor light emitting device illustrated in FIG. 12, nitride semiconductor layers 93, 94, 95, and 96 are grown on a substrate 90 on which projections 92 having a size of 2 inches are formed, and electrodes 98 and 99 are formed. ), And then by laser scribing and braking to form approximately 10,000 square chips. At this time, the scribing line may be formed so as to coincide with the side surface of the rectangular protrusion 92, but preferably formed so as to intersect with the side surface of the rectangular protrusion 92. This is to increase the light extraction efficiency by allowing the first scattered light from the projection to enter the escape cone (Escape Cone) more.

도 13은 발광소자와 스크라이빙 라인과의 관계를 설명하는 도면으로서, 기판(90)의 기준면(90a)에 사각형 돌기(92)가 형성되어 있으며, 개별 발광소자의 측면(90b,90c) 즉, 스크라이빙 라인이 점선으로 표시되어 있다. 사각형 돌기(92)의 측면(92a,92b)과 스크라이빙 라인이 이루는 각도(y)를 조절함으로써, 추출되는 광의 양을 조절할 수 있다. 특히 사각 횡단면을 가진 돌기의 경우에는 칩의 형태가 직육면체이고 횡단면은 정사각형 혹은 직사각형이므로 각도(y)에 따른 광 추출효율의 변화가 상대적으로 크다. 반면, 원형 횡단면 반구형 혹은 사각 이외의 다각형 단면을 가진 반구형의 경우에는 각도(y)에 따른 광 추출효율의 변화가 상대적으로 작다. 왜냐하면 사각 이외의 다각형 횡단면의 반구형의 경우에는 칩 횡단면의 각 면과 돌기의 횡단면의 각 옆면과의 이루는 각이 1개 이상의 값을 가지므로 (반면 사각 횡단면의 경우에는 1개의 값을 갖음) 평균화 효과 때문 각에 따른 광 추출효율의 변화가 상대적으로 작다. 원형 횡단면의 경우에는 칩 횡단면의 각 면과 돌기 의 횡단면의 각 옆면과의 이루는 각이 무수히 많으므로 평균화 효과가 가장 크고, 단 배열 형태의 회전 대칭 구조에 의한 매우 약한 각도(y)의 변화에 따른 광 추출효율의 변화가 있을 뿐이다. 따라서 사각 패턴의 경우에는 광 추출효율이 최대가 되는 마스크 얼라인 각으로 칩 공정을 진행하는 것이 바람직하다. 이 경우 여타의 패턴 보다 1차 산란 후 탈출 콘으로 빛을 유도하는 확률을 높일 수 있기 때문에 결과적으로 광 추출효율을 높일 수 있다.FIG. 13 is a view for explaining a relationship between a light emitting device and a scribing line, wherein rectangular projections 92 are formed on the reference plane 90a of the substrate 90, that is, the side surfaces 90b and 90c of the individual light emitting devices. The scribing lines are indicated by dashed lines. By adjusting the angle y between the side surfaces 92a and 92b of the rectangular protrusion 92 and the scribing line, the amount of light to be extracted can be controlled. Particularly, in the case of the projection having a rectangular cross section, the shape of the chip is a rectangular parallelepiped and the cross section is square or rectangular, so that the light extraction efficiency is largely changed according to the angle y. On the other hand, in the case of a hemispherical shape having a circular cross-section hemispherical shape or a polygonal cross section other than square, the change of light extraction efficiency according to the angle y is relatively small. Because in the case of hemispherical polygonal cross section other than square, the angle formed between each side of chip cross section and each side of cross section of protrusion has more than one value (in case of square cross section, it has one value). Therefore, the change of light extraction efficiency with each angle is relatively small. In the case of the circular cross section, since the angle between each side of the chip cross section and each side of the cross section of the protrusion is numerous, the averaging effect is the greatest, and the change of the weak angle (y) due to the rotationally symmetric structure of the arrangement There is only a change in the light extraction efficiency. Therefore, in the case of the square pattern, it is preferable to proceed the chip process at a mask alignment angle in which the light extraction efficiency is maximum. In this case, since the probability of inducing light to the escape cone after the first scattering than other patterns can be increased, as a result, the light extraction efficiency can be increased.

도 14 및 도 15는 사각뿔 형태의 돌기를 이용하여 각도(y)에 따른 광 추출효율의 변화를 분석한 시뮬레이션 결과를 나타내는 표 및 그래프로서, 각도(y)가 대략 45°일 때 광 추출효율이 최대가 됨을 알 수 있었다. 시뮬레이션에는 옵티칼 리서치 어소시에이츠 사(Optical Research Associates)의 라이트툴스 5.1(Light Tools 5.1) 프로그램이 사용되었으며, 사파이어 기판에 높이 1.5 um, 크기 2.5 um, 간격 1.5um의 피라미드 형태의 사각뿔 패턴을 정방형 배열을 사용하여 시뮬레이션을 시행하였다.14 and 15 are tables and graphs showing simulation results of analyzing a change in light extraction efficiency according to an angle y using a quadrangular pyramid-shaped protrusion. When the angle y is approximately 45 °, the light extraction efficiency is increased. It was found to be the maximum. Optical Research Associates' Light Tools 5.1 program was used for the simulation, and a square array of pyramidal pyramids of 1.5 um in height, 2.5 um in height, and 1.5 um in spacing was used for sapphire substrates. The simulation was performed.

도 16은 본 발명에 따른 돌기가 형성된 기판 위에 질화물 반도체층을 성장시킨 다음 광학현미경으로 표면을 촬영한 사진으로서, 횡단면이 사각인 돌기의 형태가 반도체층을 통과하여 선명하게 보인다.FIG. 16 is a photograph of the surface of the nitride semiconductor layer grown on the substrate on which the protrusions are formed according to the present invention and then photographed by an optical microscope, and the shape of the protrusion having a rectangular cross section is clearly seen through the semiconductor layer.

도 17은 질화물 반도체의 성장 전 사각 횡단면의 돌기가 형성된 사파이어 기판을 전자현미경으로 촬영 각도와 배율을 달리하여 찍은 사진들로서, 사파이어 기판 상에 사진 식각 공정을 통해 한 변의 길이가 2.5um이고, 높이가 1.6um인 사각형 패턴을, 1.5um의 간격으로 형성한 다음, 사파이어 기판에 BCl₃을 식각 가스로 하여, 800W의 작동 파워로 40분간 RIE(Reactive Ion Etching) 법으로 식각함으로써 돌기를 형성한 다음, 버퍼층으로서 먼저 SiC를 원료 소스로서 분당 4.5 micro-mole의 DTBSi, 분당 17 micro- mole 의 CBr₄를 사용하고, 성장 온도 950℃ 하에서, 성장 시간을 60초로 하여, 예상 두께 10A으로 성장하였다. 다음으로, 버퍼층으로서 InGaN을 원료 소스로서 분당 10 micro-mole의 TMIn, 400 micro-mole의 TMGa, 분당 12 liter의 NH₃를 사용하고, 성장 온도 500℃ 하에서, 성장 시간을 35초로 하여, 두께 500A으로 성장하였다. 다음으로, 언도핑 GaN을 원료 소스로서 분당 870 micro-mole의 TMGa, 분당 18 liter의 NH₃를 사용하고, 성장 온도 1050℃ 하에서, 성장 시간을 7200초로 하여, 두께 4um로 성장하였다. 이 위에 n형 질화물 반도체층, MQW 활성층, p형 질화물 반도체층을 더 성장하였으나, 전술한 바와 같이 이러한 조건들은 당업자에게 자명한 것이므로, 추가의 설명을 생략한다.FIG. 17 is a photograph taken at different angles and magnifications of a sapphire substrate on which a projection of a square cross-section is formed before growth of a nitride semiconductor. After forming a square pattern of 1.6 μm at intervals of 1.5 μm, the projections were formed by etching BCl ₃ on the sapphire substrate by etching reactive ion etching (RIE) for 40 minutes at 800 W operating power. SiC was first used as a buffer layer, and 4.5 micro-mole of DTBSi per minute and 17 micro-mole of CBr ₄ per minute were used, and the growth time was 60 seconds under a growth temperature of 950 ° C. to grow to an expected thickness of 10A. Next, InGaN is used as the buffer layer, and 10 micro-mole of TMIn per minute, 400 micro-mole of TMGa, and 12 liters of NH ₃ per minute are used, and the growth time is 35 seconds under a growth temperature of 500 ° C. Grew. Next, undoped GaN was used as a raw material source, and 870 micro-mole of TMGa per minute and 18 liters of NH ₃ per minute were used, and the growth time was 7200 seconds under a growth temperature of 1050 ° C., and was grown to a thickness of 4 μm. The n-type nitride semiconductor layer, the MQW active layer, and the p-type nitride semiconductor layer were further grown thereon, but as described above, these conditions are obvious to those skilled in the art, and thus, further description thereof will be omitted.

도 18은 본 발명에 따른 마스크 레이아웃의 다른 예를 나타내는 도면으로서, 기판(90)에서 사각형 패턴(91)이 어레이(array) 별로 어긋나게 배치되어 있다. 이는 패턴을 어굿나게 배치함으로써 패턴간의 2차 산란율을 낮추어서 광추출효율을 높이기 위함이다.FIG. 18 is a diagram illustrating another example of a mask layout according to the present invention, in which a rectangular pattern 91 is arranged to be shifted for each array on the substrate 90. This is to increase the light extraction efficiency by lowering the secondary scattering rate between the patterns by arranging the patterns in an excellent manner.

이상에서 본 발명은 사각형 패턴을 그 바람직한 실시예로 설명되었지만, 본 발명은 사각형 패턴에 제한되지 않으며, 육각형, 삼각형과 같은 다른 다각형의 횡단면을 가져도 좋다. 또한 스크라이빙 라인과의 관계에서, 스크라이빙 라인과 평행 하지 않는 측면을 구비함으로써 외부양자효율을 향상시킬 수 있는 것이라면 어떠한 형태를 가져도 좋다. Although the present invention has been described in the rectangular pattern as a preferred embodiment, the present invention is not limited to the rectangular pattern, and may have a cross section of another polygon such as hexagon and triangle. In addition, in the relationship with the scribing line, the external quantum efficiency may be improved by providing a side that is not parallel to the scribing line.

도 1은 미국특허공보 제3,739,217호에 개시된 발광소자를 나타내는 도면,1 is a view showing a light emitting device disclosed in US Patent No. 3,739,217,

도 2는 일본 공개특허공보 H07-153991호에 개시된 발광소자를 나타내는 도면, 2 is a view showing a light emitting device disclosed in Japanese Laid-Open Patent Publication No. H07-153991;

도 3은 일본 공개특허공보 H05-036602호에 개시된 발광소자를 나타내는 도면, 3 is a view showing a light emitting device disclosed in Japanese Unexamined Patent Publication No. H05-036602;

도 4는 국제공개공보 WO02/75821호 및 WO03/10831에 개시된 발광소자를 나타내는 도면, 4 is a view showing a light emitting device disclosed in International Publication Nos. WO02 / 75821 and WO03 / 10831;

도 5는 국제공개공보 WO03/10831 및 미국 공개특허공보 제2005-082546호에 개시된 발광소자를 나타내는 도면, 5 is a view showing a light emitting device disclosed in International Publication No. WO03 / 10831 and US Patent Publication No. 2005-082546,

도 6은 돌기를 형성할 때 사용되는 마스크 레이아웃의 패킹 밀도를 비교하는 도면,6 is a diagram comparing packing densities of mask layouts used when forming protrusions;

도 7은 기판에 형성가능한 돌기들을 나타내는 도면,7 is a view showing protrusions that can be formed on a substrate;

도 8은 돌기의 횡단면에 따른 패킹 밀도, 스캐터링 면적 및 산란 효율을 비교한 표,8 is a table comparing packing density, scattering area, and scattering efficiency according to the cross section of the protrusion;

도 9는 본 발명에 따른 마스크 레이아웃의 일 예를 개략적으로 설명하는 도면,9 is a view schematically illustrating an example of a mask layout according to the present invention;

도 10은 본 발명에 따른 돌기를 공정을 설명하는 도면,10 is a view for explaining the process of the projection according to the present invention,

도 11은 도 10의 방법에 따라 돌기가 형성된 기판의 일 예를 개략적으로 나타내는 도면,11 is a view schematically illustrating an example of a substrate on which protrusions are formed according to the method of FIG. 10;

도 12는 본 발명에 따른 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면,12 is a view showing an example of a group III nitride semiconductor light emitting device according to the present invention;

도 13은 발광소자와 스크라이빙 라인과의 관계를 설명하는 도면,13 is a diagram for explaining a relationship between a light emitting element and a scribing line;

도 14 및 도 15는 사각뿔 형태의 돌기를 이용하여 각도(y)에 따른 광 추출효율의 변화를 분석한 시뮬레이션 결과를 나타내는 표 및 그래프,14 and 15 are tables and graphs showing simulation results of analyzing a change in light extraction efficiency according to an angle y using a quadrangular pyramid-shaped protrusion;

도 16은 본 발명에 따른 돌기가 형성된 기판 위에 질화물 반도체층을 성장시킨 다음 광학현미경으로 표면을 촬영한 사진,16 is a photograph of the surface of the nitride semiconductor layer grown on the substrate having protrusions according to the present invention and then photographed with an optical microscope;

도 17은 질화물 반도체의 성장 전 사각 횡단면의 돌기가 형성된 사파이어 기판을 전자현미경으로 촬영 각도와 배율을 달리하여 찍은 사진들,FIG. 17 is a photograph of a sapphire substrate on which a projection of a rectangular cross section before growth of a nitride semiconductor is photographed by using an electron microscope at different angles and magnifications;

도 18은 본 발명에 따른 마스크 레이아웃의 다른 예를 나타내는 도면.18 shows another example of a mask layout according to the present invention.

Claims

A first group III nitride semiconductor layer grown on the substrate and having a first conductivity, a second group III nitride semiconductor layer having a second conductivity different from the first conductivity, and a first group III nitride semiconductor layer and a second group III nitride A method of manufacturing a Group III nitride semiconductor light emitting device comprising a plurality of Group III nitride semiconductor layers positioned between semiconductor layers and including an active layer that generates light through recombination of electrons and holes,

Forming a polygonal pattern on the substrate;

Baking the polygonal pattern so that the corners are rounded;

Etching a substrate on which the baked polygonal pattern is formed; And

And growing a plurality of group III nitride semiconductor light emitting devices on the etched substrate.

The method of claim 1,

And a fifth step of forming a scribing line so as to intersect a surface forming a polygonal pattern.

The method of claim 2,

A rectangular light emitting device is made through a fifth step, wherein both sides of the rectangle intersect with a plane forming a polygonal pattern.

The method of claim 3, wherein

The polygonal pattern is a method for manufacturing a group III nitride semiconductor light emitting device, characterized in that the rectangular pattern.

The method of claim 4, wherein

The substrate is a method for manufacturing a group III nitride semiconductor light emitting device, characterized in that the sapphire substrate.

The method of claim 5, wherein

The first step is to form a group III nitride semiconductor light emitting device, characterized in that the surface forming the polygonal pattern is formed parallel to the reference surface of the substrate.

Forming a polygonal pattern on the substrate;

Etching the substrate on which the polygonal pattern is formed;

Growing a plurality of group III nitride semiconductor light emitting devices on the etched substrate;

And a fourth step of forming a scribing line so as to intersect a surface forming a polygonal pattern.

The method of claim 7, wherein

The method of claim 8,

The method of claim 9,

As a substrate on which unevenness is formed; A substrate having irregularities formed from a polygonal pattern, the surface of the polygonal pattern being parallel to the reference plane of the substrate;

A first group III nitride semiconductor layer having a first conductivity located on the substrate;

A second group III nitride semiconductor layer having a second conductivity different from the first conductivity; And,

And an active layer positioned between the first group III nitride semiconductor layer and the second group III nitride semiconductor layer to generate light through recombination of electrons and holes.

As a substrate on which unevenness is formed; Unevenness is formed from a polygonal pattern, the substrate having a curved longitudinal cross-section;

As a substrate on which unevenness is formed; A substrate having unevenness formed from a polygonal pattern and having a top or bottom of the unevenness;

As a substrate on which unevenness is formed; A substrate formed from a polygonal pattern in which unevenness is baked;

As a substrate on which unevenness is formed; A substrate having irregularities formed from a polygonal pattern, the surface of the polygonal pattern intersecting a scribing line;