JP2010092936A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2010092936A JP2010092936A JP2008258865A JP2008258865A JP2010092936A JP 2010092936 A JP2010092936 A JP 2010092936A JP 2008258865 A JP2008258865 A JP 2008258865A JP 2008258865 A JP2008258865 A JP 2008258865A JP 2010092936 A JP2010092936 A JP 2010092936A
- Authority
- JP
- Japan
- Prior art keywords
- sapphire substrate
- protrusion
- gan layer
- layer
- gan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Led Devices (AREA)
Abstract
Description
本発明は半導体装置に関し、特にサファイア基板上に化合物半導体層が設けられている半導体装置に関するものである。 The present invention relates to a semiconductor device, and more particularly to a semiconductor device in which a compound semiconductor layer is provided on a sapphire substrate.
発光ダイオード（ＬＥＤ）は、エネルギー変換効率の良さや長寿命であること等から種々の照明デバイスやイルミネーション、電子機器等に多く使われている。可視光線の発光が可能なＬＥＤは、ＡｌＧａＩｎＰあるいはＡｌＧａＩｎＮ（以後、ＧａＮで代表させる）からなるＩＩＩ−Ｖ族化合物半導体材料を用いて主に作製されている。ＡｌＧａＩｎＰは、赤色光、橙色光、および黄色光を発するＬＥＤで使われる。ＧａＮは、緑色光、青色光および紫外光を発するＬＥＤで使われる。 Light emitting diodes (LEDs) are widely used in various lighting devices, illuminations, electronic devices, and the like because of their good energy conversion efficiency and long life. An LED capable of emitting visible light is mainly manufactured using a III-V group compound semiconductor material made of AlGaInP or AlGaInN (hereinafter represented by GaN). AlGaInP is used in LEDs that emit red light, orange light, and yellow light. GaN is used in LEDs that emit green light, blue light and ultraviolet light.
現在コストや品質等の理由から、ＧａＮ結晶はサファイア（Ａｌ２Ｏ３）基板の上に成長させている。けれどもサファイア基板の上に成長させたＧａＮ層には、サファイア結晶格子とＧａＮ結晶格子との間の格子不整合が原因でＧａＮ結晶中に高密度の非発光再結合中心として働く貫通転位が発生し、そのため光出力（外部量子効率）および耐久寿命が減少し、またリーク電流が増加してしまうという現象が生じていた。 Currently, GaN crystals are grown on sapphire (Al 2 O 3 ) substrates for reasons such as cost and quality. However, in the GaN layer grown on the sapphire substrate, threading dislocations that act as high-density non-radiative recombination centers occur in the GaN crystal due to lattice mismatch between the sapphire crystal lattice and the GaN crystal lattice. As a result, the light output (external quantum efficiency) and endurance life decreased, and the leakage current increased.
さらに、青色領域の波長においてＧａＮの屈折率が約２．４、サファイア基板の屈折率が約１．８と、ＧａＮとサファイア基板の屈折率差が大きいためにＩｎＧａＮ／ＧａＮ多重量子井戸層から発光した光のおよそ７０％は、全反射の制限から多重量子井戸層を含んだＧａＮ層に閉じ込められてＧａＮ層中を伝搬する間に多重量子井戸層に自己吸収され、あるいは電極などに吸収され最終的に熱に変換される。すなわち、屈折率差に起因する全反射の制限のためにＬＥＤの光取り出し効率が大幅に低下するという現象が生じている。 In addition, GaN has a refractive index of about 2.4 at a wavelength in the blue region, and the refractive index of the sapphire substrate is about 1.8. Since the difference in refractive index between GaN and sapphire substrate is large, light is emitted from the InGaN / GaN multiple quantum well layer. Approximately 70% of the generated light is confined in the GaN layer including the multiple quantum well layer due to the limitation of total reflection and is self-absorbed by the multiple quantum well layer while propagating through the GaN layer, or is absorbed by the electrode and the like. Is converted to heat. That is, there is a phenomenon in which the light extraction efficiency of the LED is significantly reduced due to the limitation of total reflection due to the difference in refractive index.
このような貫通転位を減らすために、また光取り出し効率を向上させるために、サファイア基板のＧａＮ層を載せる面を予めエッチングして凹凸を形成し、いわゆるパターン化されたサファイア基板（ＰＳＳ）を作製し、このＰＳＳを用いてＧａＮ層及びＡｌＧａＮ層を成長させる技術が開示されている。（例えば、特許文献１）
しかしながら、特許文献１に開示されているような従来のＰＳＳは、複数本の平行溝や菱形凸起が規則正しく並んだパターンのような幾何学図形のパターンがサファイア基板の一面に設けられているものであり、このような規則的なパターンを使うと不必要なＧａＮ結晶の成長が規則的に並んだ凸起の側壁などから生じ、新たな貫通転位が発生してしまうという問題があった。即ちＰＳＳはランダムに発生する転位に関して、パターンの形状によってＧａＮ結晶の結晶成長モードを制御して転位の伝搬方向を変えるなどして、貫通転位の数を減少させる効果があるが、パターンの形状によっては貫通転位を増加させ、内部量子効率を低下させている。従ってパターン形状の厳密な制御が必要となっているのである。 However, the conventional PSS disclosed in Patent Document 1 is provided with a geometric figure pattern on one surface of a sapphire substrate, such as a pattern in which a plurality of parallel grooves and rhombus protrusions are regularly arranged. However, when such a regular pattern is used, unnecessary GaN crystal growth occurs from the protruding sidewalls that are regularly arranged, which causes a new threading dislocation. In other words, PSS has the effect of reducing the number of threading dislocations by controlling the crystal growth mode of the GaN crystal according to the shape of the pattern and changing the propagation direction of the dislocation with respect to the randomly generated dislocations. Increases threading dislocations and decreases internal quantum efficiency. Therefore, it is necessary to strictly control the pattern shape.
また、このような規則的なパターンを作製するためには通常、上述したような内部量子効率を低下させないように設計したパターンのフォトマスクを作製し、高価な露光装置を使用し多くの工程を経る必要がある。 In order to produce such a regular pattern, a photomask having a pattern designed so as not to decrease the internal quantum efficiency as described above is usually produced, and an expensive exposure apparatus is used to perform many steps. Need to pass.
さらに周期的なパターンは光の取り出し効率の方向依存性を生み、ＬＥＤ素子からの発光の配向性に異方性を生じる。すなわち、ＧａＮ層中の光の伝搬方向にパターンの周期配列が直交する場合はＬＥＤ素子の表面からの光取り出し効率が向上し、周期配列が平行の場合は通常の平坦な表面のサファイア基板と同程度の光取り出し効率となる。 Furthermore, the periodic pattern gives rise to the direction dependency of the light extraction efficiency, and anisotropy occurs in the orientation of light emission from the LED element. That is, when the periodic arrangement of the pattern is orthogonal to the light propagation direction in the GaN layer, the light extraction efficiency from the surface of the LED element is improved, and when the periodic arrangement is parallel, it is the same as a normal flat surface sapphire substrate. The light extraction efficiency is of the order.
このように従来の規則的なパターンのＰＳＳでは貫通転位が十分に低減されない場合があり、さらに光取り出し効率の異方性によりＬＥＤ素子からの発光の配向性に異方性を生じ高効率かつ均一発光を必要とする照明や電子機器等に使用するのに支障が生じていた。 As described above, in the conventional regular pattern PSS, threading dislocations may not be sufficiently reduced, and the anisotropy of the light emission efficiency causes anisotropy in the alignment of light emission from the LED element. This has hindered use in lighting and electronic devices that require light emission.
本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、サファイア基板上に成長させた化合物半導体層に存する貫通転位が少なく且つ配向特性の異方性が少なく、光取り出し効率の高い半導体装置を提供することにある。 The present invention has been made in view of the above points, and the object of the present invention is to reduce light dislocations in a compound semiconductor layer grown on a sapphire substrate with less threading dislocations and less anisotropy in alignment characteristics. An object is to provide a highly efficient semiconductor device.
上記課題を解決するために、本発明の半導体装置は、サファイア基板上に化合物半導体層が設けられている半導体装置であって、前記サファイア基板の前記化合物半導体層が設けられている面には、複数の凸起が形成されており、前記複数の凸起は、前記面のランダムな位置に設けられているとともに、底部から頂部にかけて先細の形状を有しており、前記凸起の頂部の平面の面積は、０よりも大きく０．１μｍ２以下という構成とした。 In order to solve the above problems, a semiconductor device of the present invention is a semiconductor device in which a compound semiconductor layer is provided on a sapphire substrate, and the surface of the sapphire substrate on which the compound semiconductor layer is provided, A plurality of protrusions are formed, and the plurality of protrusions are provided at random positions on the surface, and have a tapered shape from the bottom to the top, and the plane of the top of the protrusion The area was set to be larger than 0 and 0.1 μm 2 or less.
前記凸起の底面の長径は、１μｍ以上５０μｍ以下であり、短径は１μｍ以上１０μｍ以下であり、前記凸起は、１×１０５個／ｃｍ２以上５×１０７個／ｃｍ２以下の密度で配置されている構成とすることができる。 The major axis of the bottom surface of the protrusion is 1 μm or more and 50 μm or less, the minor axis is 1 μm or more and 10 μm or less, and the protrusion is 1 × 10 5 pieces / cm 2 or more and 5 × 10 7 pieces / cm 2 or less. It can be set as the structure arrange | positioned by the density.
前記凸起の側面は曲面である構成とすることができる。 The protruding side surface may be a curved surface.
前記凸起の高さは、０．２μｍ以上１０μｍ以下である構成とすることができる。 The height of the protrusion may be 0.2 μm or more and 10 μm or less.
前記凸起の底面は円形あるいは楕円形である構成とすることができる。 The bottom surface of the protrusion may be circular or elliptical.
サファイア基板上のランダムな位置に先細の複数の凸起を設けてその上に化合物半導体層を成長させて半導体装置としているので、非発光再結合中心として働く貫通転位が少なく、ＬＥＤ素子からの発光の配向特性の異方性が少なくて高いエネルギー変換効率が得られる半導体装置となる。 Since a compound semiconductor layer is grown on a plurality of tapered protrusions at random positions on a sapphire substrate to produce a semiconductor device, there are few threading dislocations acting as non-radiative recombination centers, and light emission from the LED element Thus, the semiconductor device can have high energy conversion efficiency with little anisotropy of the orientation characteristics.
以下、本発明の実施形態を図面に基づいて詳細に説明する。以下の図面においては、説明の簡潔化のため、実質的に同一の機能を有する構成要素を同一の参照符号で示す。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In the following drawings, components having substantially the same function are denoted by the same reference numerals for the sake of brevity.
（実施形態１）
＜サファイア基板の準備＞
Ａｌ２Ｏ３のコランダム構造の単結晶からなる円盤状のサファイア基板を用意した。サファイア基板の直径は５０〜３００ｍｍ、厚みは０．３〜３ｍｍである。サファイア基板はＧａＮ基板に比較してコストが圧倒的に低く、Ｓｉ基板に比較して光透過性を考慮したデバイス性能が圧倒的に優れている。またＧａＮ層を載せるサファイア基板の面（主面）は、ａ面＜｛１１−２０｝面＞、ｃ面＜（０００１）面＞、ｍ面＜｛１−１００｝面＞、若しくはｒ面＜｛１−１０２｝面＞のいずれでも良く、あるいは他の面方位の結晶面であっても良い。
(Embodiment 1)
<Preparation of sapphire substrate>
A disc-shaped sapphire substrate made of a single crystal of Al 2 O 3 corundum structure was prepared. The diameter of the sapphire substrate is 50 to 300 mm, and the thickness is 0.3 to 3 mm. The sapphire substrate is overwhelmingly lower in cost than the GaN substrate, and the device performance considering light transmittance is overwhelmingly superior compared to the Si substrate. Further, the surface (main surface) of the sapphire substrate on which the GaN layer is placed is a-plane <{11-20} plane>, c-plane <(0001) plane>, m-plane <{1-100} plane>, or r-plane < Any of {1-102} planes> or a crystal plane of another plane orientation may be used.
次に、ドットをランダム配置させるフォトマスクを用いて、フォトリソプロセスによりサファイア基板の主面にレジストをドット状にランダム配置させた。このフォトマスクは、コンピュータにより乱数を発生させて設計し、作製した。ドット形状は直径４μｍの円形とし、ドットの密度は２×１０６個／ｃｍ２とした。フォトレジストはポジ型を使用して３μｍの厚みにコートした。露光・現像後、ポストベーキング温度を通常より高く設定し、熱変形させることによりドーム型のレジスト形状に整形させた。 Next, using a photomask for randomly arranging dots, a resist was randomly arranged in a dot shape on the main surface of the sapphire substrate by a photolithography process. This photomask was designed and produced by generating random numbers with a computer. The dot shape was a circle having a diameter of 4 μm, and the dot density was 2 × 10 6 pieces / cm 2 . The photoresist was coated to a thickness of 3 μm using a positive mold. After the exposure / development, the post-baking temperature was set higher than usual, and the film was shaped into a dome-shaped resist by thermal deformation.
それからドット状のレジストがランダム配置されたサファイア基板の主面を、誘導結合プラズマによる反応性イオンエッチング（Inductive Coupled Plasma Reactive Ion Etching：ＩＣＰ−ＲＩＥ）によってエッチングを行った。エッチングの条件を調節することにより、レジストが除去されるくらい十分にエッチングを行い、図１、図２に示す複数の凸起２，２，…が主面３上にランダムに配置されたサファイア基板１を作製した。 Then, the main surface of the sapphire substrate on which dot-like resists were randomly arranged was etched by reactive ion etching (ICP-RIE) using inductively coupled plasma. A sapphire substrate in which etching is sufficiently performed to adjust the etching conditions so that the resist is removed, and a plurality of protrusions 2, 2,... Shown in FIGS. 1 was produced.
図５に示すように、サファイア基板１の主面上に形成した凸起２は、略半球状であって側面が上に凸の曲面により構成されており、底部６から頂部４にかけて先細である。底部６はほぼ円形である。頂部４は十分なエッチングによって削られてほぼ平面が無くなってやや尖り形状となっている。頂部４の平面部分の面積は、０．１μｍ２を越えるものはなく、平均でも０．００１μｍ２未満であった。なお、頂部４の平面部分の面積は、断面ＳＥＭ写真より、平面部分を円形と仮定して算出した。 As shown in FIG. 5, the protrusion 2 formed on the main surface of the sapphire substrate 1 has a substantially hemispherical shape and is formed by a curved surface having a convex side surface, and is tapered from the bottom 6 to the top 4. . The bottom 6 is substantially circular. The top 4 is shaved by sufficient etching and has a substantially sharp shape with almost no flat surface. The area of the planar portion of the top 4 did not exceed 0.1 μm 2 , and on average was less than 0.001 μm 2 . In addition, the area of the plane part of the top part 4 was calculated from the cross-sectional SEM photograph on the assumption that the plane part was circular.
複数の凸起２，２，…は大きさにばらつきがあるが、その高さｈは平均すると１．５μｍであった。また、底部６の直径（長径）Ｒは平均すると４μｍであった。凸起２の分布密度は、マスクの設計通り２×１０６個／ｃｍ２であった。凸起２の側面が曲面であることは、側面では結晶面が連続的に変化していることを意味している。 The plurality of protrusions 2, 2,... Vary in size, but their height h is 1.5 μm on average. The diameter (major axis) R of the bottom 6 was 4 μm on average. The distribution density of the protrusions 2 was 2 × 10 6 pieces / cm 2 as designed by the mask. That the side surface of the protrusion 2 is a curved surface means that the crystal surface continuously changes on the side surface.
複数の凸起２，２，…の位置はレジストの配置位置と同じ位置であるので、主面３上に複数の凸起２，２，…はランダムに配置されており、凸起２，２，…同士の間の位置関係には規則性が無い。従って、複数の凸起２，２，…に起因する光の反射・屈折・減衰等が互いに相互作用（例えば干渉）を起こしてもその相互作用に方向性がなく、光は全方向に均一に発せられる。すなわち、このサファイア基板１を用いて作製したＬＥＤ素子からの発光の配向特性に異方性はほぼないということができる。 Since the positions of the plurality of protrusions 2, 2,... Are the same as the positions where the resists are arranged, the plurality of protrusions 2, 2,. , ... there is no regularity in the positional relationship between them. Therefore, even if light reflection, refraction, attenuation, etc. caused by a plurality of protrusions 2, 2,... Interact with each other (for example, interference), the interaction is not directional, and the light is uniform in all directions. Be emitted. That is, it can be said that there is almost no anisotropy in the alignment characteristics of light emitted from the LED element produced using this sapphire substrate 1.
＜ＧａＮ層の作製＞
複数の凸起２，２，…を有するサファイア基板１の主面３上に、有機金属気相成長法（Metal Organic Vapor Phase Epitaxy：ＭＯＰＶＥ）によってＧａＮ層を成長させた。なお、このときＳｉをドープすることによりｎ−ＧａＮとした。図３はＧａＮ層１０の成長の初期の状態を示す模式的な断面図であり、図４はＧａＮ層１０の厚みが凸起２の高さよりも大きくなるまでＧａＮ層１０が成長した状態を示す模式的な断面図である。
<Production of GaN layer>
A GaN layer was grown on the main surface 3 of the sapphire substrate 1 having a plurality of protrusions 2, 2,... By metal organic vapor phase epitaxy (MOVPE). At this time, n-GaN was obtained by doping Si. FIG. 3 is a schematic cross-sectional view showing an initial state of growth of the GaN layer 10, and FIG. 4 shows a state in which the GaN layer 10 is grown until the thickness of the GaN layer 10 becomes larger than the height of the protrusion 2. It is typical sectional drawing.
図３に示すようにＧａＮ層１０は、凸起２部分を除くサファイア基板１の主面３から成長し、凸起２の側面及び頂部４からは成長しない。凸起２の側面は特定の面方位の結晶面が露出しているのではないので、ＧａＮの成長の始点となる核が生成しにくいのであるが、サファイア基板１の主面３は特定の面方位の結晶面が全面に露出しているので、ＧａＮの核が生成しやすくＧａＮ層１０が成長していく。すなわち、凸起２の側面では結晶面が連続的に変化しているため、凸起２側面からのＧａＮの結晶成長を抑制している。凸起２の頂部４は平らな部分がほとんど無いか非常に狭いため、ＧａＮ層１０が成長しない。 As shown in FIG. 3, the GaN layer 10 grows from the main surface 3 of the sapphire substrate 1 excluding the protrusions 2, and does not grow from the side surfaces and the tops 4 of the protrusions 2. Since the side surface of the protrusion 2 is not exposed to a crystal plane having a specific plane orientation, it is difficult to generate a nucleus that is the starting point of GaN growth, but the main surface 3 of the sapphire substrate 1 is a specific surface. Since the orientation crystal plane is exposed on the entire surface, GaN nuclei are easily generated, and the GaN layer 10 grows. That is, since the crystal plane continuously changes on the side surface of the protrusion 2, crystal growth of GaN from the side surface of the protrusion 2 is suppressed. Since the top part 4 of the protrusion 2 has almost no flat part or is very narrow, the GaN layer 10 does not grow.
図４に示すように、ＧａＮ層１０が厚くなって行くに連れて、凸起２は横方向（水平方向）に成長するＧａＮ層１０によって全面が覆われる。最終的にＧａＮ層１０の厚みが凸起２の高さ以上になると、凸起２はＧａＮ層１０に覆い隠され、上面から見ると、平らなＧａＮ層１０の表面が観察されるだけとなる。 As shown in FIG. 4, as the GaN layer 10 becomes thicker, the protrusion 2 is entirely covered with the GaN layer 10 growing in the lateral direction (horizontal direction). When the thickness of the GaN layer 10 finally becomes higher than the height of the protrusion 2, the protrusion 2 is covered with the GaN layer 10, and when viewed from above, only the surface of the flat GaN layer 10 is observed. .
図８にＧａＮ層１０の成長の様子を、平面ＳＥＭ写真によって示す。（Ａ）にはサファイア基板１の主面３の平坦な部分（底面）からＧａＮの結晶成長が生じていることが示されており、（Ｂ）には凸起２の表面からはＧａＮの結晶成長が起こってはいないことが、（Ｃ）にはＧａＮ層１０の成長によって凸起２の埋め込みが完了した後では平らなＧａＮ層１０が観察されるだけであることが示されている。 FIG. 8 shows a state of growth of the GaN layer 10 by a planar SEM photograph. (A) shows that GaN crystal growth occurs from the flat portion (bottom surface) of the main surface 3 of the sapphire substrate 1, and (B) shows GaN crystal growth from the surface of the protrusion 2. (C) shows that only the flat GaN layer 10 is observed after the embedding of the protrusion 2 is completed by the growth of the GaN layer 10.
このＧａＮ層１０では、特許文献１に説明されているように、平らなサファイア基板上に成長させたＧａＮ層よりも貫通転位の数が少ない。特に凸起２の側面はＧａＮの横方向成長領域であり、この部分からは転位は発生していない。さらにＰＳＳ上のＧａＮ層では、数本の平行溝の底面および凸部の上面から発生した転位が上に延び貫通転位となりやすいが、本実施形態では凸起２の頂部４平面部分が非常に狭いためそこからＧａＮが実質的に成長しないので、頂部４から発生する転位の数が少なく、全体として貫通転位の数を少なくできる。 In this GaN layer 10, as described in Patent Document 1, the number of threading dislocations is smaller than that of a GaN layer grown on a flat sapphire substrate. In particular, the side surface of the protrusion 2 is a lateral growth region of GaN, and no dislocation is generated from this portion. Further, in the GaN layer on the PSS, dislocations generated from the bottom surfaces of several parallel grooves and the top surfaces of the protrusions tend to extend upward and become threading dislocations. However, in this embodiment, the top 4 plane portion of the protrusion 2 is very narrow. Therefore, since GaN does not substantially grow therefrom, the number of dislocations generated from the top 4 is small, and the number of threading dislocations as a whole can be reduced.
本実施形態においては、最終的にＧａＮ層１０の厚みが６μｍになるまでＧａＮ層１０を成長させた。カソードルミネッセンス（ＣＬ）によって、このＧａＮ層１０の表面の暗点を観察したところ、暗点はランダムに且つ均一な密度で分布しており、この暗点密度は１×１０８個／ｃｍ２であった。ＣＬによって観察される暗点はＧａＮ層１０の表面に現れている貫通転位であり、本実施形態の暗点密度は、従来のストライプ状のサファイア基板（基板表面に複数の平行な溝を形成したＰＳＳ）上に成長させたＧａＮ層において観察される暗点密度よりも低密度であった。なお、次に説明する半導体発光素子を作製する場合には、ＧａＮ層１０を成長させた後に、暗点観察をすることなく、連続して次の化合物半導体層を成長させる。 In the present embodiment, the GaN layer 10 is grown until the thickness of the GaN layer 10 finally becomes 6 μm. When the dark spots on the surface of the GaN layer 10 were observed by cathodoluminescence (CL), the dark spots were randomly distributed at a uniform density, and the dark spot density was 1 × 10 8 pieces / cm 2 . there were. The dark spots observed by CL are threading dislocations appearing on the surface of the GaN layer 10, and the dark spot density of this embodiment is a conventional stripe-shaped sapphire substrate (a plurality of parallel grooves formed on the substrate surface). The density was lower than the dark spot density observed in the GaN layer grown on (PSS). In the case of manufacturing a semiconductor light emitting device to be described next, after the GaN layer 10 is grown, the next compound semiconductor layer is continuously grown without observing dark spots.
＜半導体発光素子の作製＞
上記のサファイア基板１上のＧａＮ層１０の上に更に複数の化合物半導体層および電極を形成して、図７に示す半導体発光素子を作製した。以下にその作製について説明する。
<Fabrication of semiconductor light emitting device>
A plurality of compound semiconductor layers and electrodes were further formed on the GaN layer 10 on the sapphire substrate 1 to fabricate the semiconductor light emitting device shown in FIG. The production will be described below.
まずＧａＮ層１０の上に、ＩｎＧａＮ層とＧａＮ層とを交互に複数回成長させて多重量子井戸層１２を形成した。それから多重量子井戸層１２の上にＭｇをドープしたｐ−ＡｌＧａＮ層１４を成長させ、更にその上にＭｇをドープしたｐ−ＧａＮ層１６を成長させた。それからｐ−ＧａＮ層１６の上に透明電極であるＩＴＯ層１８を電子ビーム蒸着法により形成した。 First, an InGaN layer and a GaN layer were alternately grown a plurality of times on the GaN layer 10 to form a multiple quantum well layer 12. Then, a p-AlGaN layer 14 doped with Mg was grown on the multiple quantum well layer 12, and a p-GaN layer 16 doped with Mg was further grown thereon. Then, an ITO layer 18 as a transparent electrode was formed on the p-GaN layer 16 by an electron beam evaporation method.
次に上記の積層させた化合物半導体層の一部に対してＩＣＰ−ＲＩＥを使ってエッチング加工を行うことによってＧａＮ層１０を露出させる。そして露出したＧａＮ層１０の上にＴｉ／Ａｌ合金からなるｎ型電極２２を電子ビーム蒸着法により形成し、ＩＴＯ層１８の上にＴｉ／Ａｌ合金からなるｐ型電極２１を形成して半導体発光素子を作製した。 Next, the GaN layer 10 is exposed by performing an etching process using ICP-RIE on a part of the laminated compound semiconductor layers. Then, an n-type electrode 22 made of Ti / Al alloy is formed on the exposed GaN layer 10 by electron beam evaporation, and a p-type electrode 21 made of Ti / Al alloy is formed on the ITO layer 18 to emit semiconductor light. An element was produced.
＜半導体発光素子の特性＞
上述のように作製した本実施形態の半導体発光素子（半導体装置）の発光出力を、ＯＰＴＯ-ＳＹＳＴＥＭ社製の自動プローブテスターＷＰＳＲ３１００を用いて測定した。比較のため、サファイア基板として主面がフラット（凸起を形成していない）な基板を用い、それ以外の構成・製法は本実施形態の半導体発光素子と同じ比較用発光素子を作製し、同じように発光出力を測定した。なお、本実施形態の半導体発光素子の発光波長は４２７．６ｎｍであり、比較用発光素子の発光波長は４２３．９ｎｍであった。
<Characteristics of semiconductor light emitting device>
The light emission output of the semiconductor light emitting element (semiconductor device) of this embodiment manufactured as described above was measured using an automatic probe tester WPSR3100 manufactured by OPTO-SYSTEM. For comparison, a substrate having a flat main surface (no protrusions) is used as the sapphire substrate, and other configurations and manufacturing methods are the same as the semiconductor light emitting device of this embodiment, and the same comparative light emitting device is manufactured. The luminescence output was measured as follows. The emission wavelength of the semiconductor light emitting device of this embodiment was 427.6 nm, and the emission wavelength of the comparative light emitting device was 423.9 nm.
２０ｍＡの電流を入力させたときの比較用発光素子の発光出力を１００とすると、本実施形態の半導体発光素子の発光出力は３１９となった。また、本実施形態の半導体発光素子は全面均一に発光していた。このように、サファイア基板１の主面３上に複数の凸起２，２，…をランダムに形成し、そのサファイア基板１上に化合物半導体層を形成して半導体発光素子を作製することにより、発光効率が向上し均一発光する半導体発光素子を得ることができた。 Assuming that the light emitting output of the comparative light emitting element when a current of 20 mA is input is 100, the light emitting output of the semiconductor light emitting element of this embodiment is 319. Further, the semiconductor light emitting device of this embodiment emitted light uniformly over the entire surface. In this way, by forming a plurality of protrusions 2, 2,... On the main surface 3 of the sapphire substrate 1 at random, forming a compound semiconductor layer on the sapphire substrate 1 to produce a semiconductor light emitting device, A semiconductor light emitting device capable of improving the light emission efficiency and emitting uniform light could be obtained.
（実施形態２）
実施形態２では、サファイア基板１の主面３上に複数の凸起２，２，…をランダムに形成する方法が実施形態１と異なっており、それ以外の構成は実施形態１と同じであるので、実施形態１と異なっている部分を以下に説明する。
(Embodiment 2)
In the second embodiment, a method of randomly forming a plurality of protrusions 2, 2,... On the main surface 3 of the sapphire substrate 1 is different from that in the first embodiment, and other configurations are the same as those in the first embodiment. Therefore, parts different from the first embodiment will be described below.
サファイア基板１の主面３上に複数の凸起２，２，…をランダムに形成するに当たって、本実施形態では直径３μｍのプラスチック（ポリスチレン）小球を添加したフォトレジストを用いた。即ち、サファイア基板１の主面にそのレジストを塗布し、フォトマスクを用いないでそのままフォトレジストを感光、フォトレジスト除去（現像）を行った。このとき、ポリスチレン小球がマスクとなってサファイア基板１上にはレジストとポリスチレン小球とが一体になってドット状にランダムに配置された状態となっていた。このサファイア基板１を実施形態１と同様にＩＣＰ−ＲＩＥによってエッチングを行い、サファイア基板１の主面３上に複数の凸起２，２，…をランダムに形成した。これ以降は、実施形態１と同じ方法で半導体発光素子を作製した。 In forming a plurality of protrusions 2, 2,... On the main surface 3 of the sapphire substrate 1 at random, a photoresist added with plastic (polystyrene) spheres having a diameter of 3 μm is used in this embodiment. That is, the resist was applied to the main surface of the sapphire substrate 1, and the photoresist was exposed and removed (developed) as it was without using a photomask. At this time, the polystyrene spheres were used as a mask, and the resist and the polystyrene spheres were integrated on the sapphire substrate 1 and randomly arranged in a dot shape. This sapphire substrate 1 was etched by ICP-RIE as in the first embodiment, and a plurality of protrusions 2, 2,... Were randomly formed on the main surface 3 of the sapphire substrate 1. Thereafter, a semiconductor light emitting device was manufactured by the same method as in the first embodiment.
実施形態２は実施形態１と同じ効果を奏し、さらにフォトマスクが不要なため、コスト削減を図ることができる。 The second embodiment has the same effect as the first embodiment, and further, a photomask is unnecessary, so that the cost can be reduced.
（実施形態３）
実施形態３では、サファイア基板１の主面３上に複数の凸起２，２，…をランダムに形成する方法が実施形態１、２と異なっており、それ以外の構成は実施形態１、２と同じであるので、実施形態１、２と異なっている部分を以下に説明する。
(Embodiment 3)
In the third embodiment, a method of randomly forming a plurality of protrusions 2, 2,... On the main surface 3 of the sapphire substrate 1 is different from those in the first and second embodiments. Since these are the same as those described above, the differences from the first and second embodiments will be described below.
サファイア基板１の主面３上に複数の凸起２，２，…をランダムに形成するに当たって、本実施形態では直径４μｍのポリスチレンの小球をサファイア基板１上に散布した。このとき、ポリスチレンの小球同士が静電気によって凝集してしまうのを防ぐために、事前に小球に適量の電荷を与えておいた。そのポリスチレン小球をサファイア基板１上に噴霧した。ポリスチレン小球をサファイア基板１に効果的に付着させるために、サファイア基板１の電位を適度にコントロールした。これにより、ポリスチレン小球がサファイア基板１上にランダムに配置された状態となっていた。このサファイア基板１を実施形態１と同様にＩＣＰ−ＲＩＥによってエッチングを行い、サファイア基板１の主面３上に複数の凸起２，２，…をランダムに形成した。このときポリスチレン小球はエッチングレジストとして働いている。これ以降は、実施形態１と同じ方法で半導体発光素子を作製した。この方法により、フォトマスクもフォトレジストも用いないで、サファイア基板１の主面３上に複数の凸起２，２，…をランダムに形成することができる。 When randomly forming the plurality of protrusions 2, 2,... On the main surface 3 of the sapphire substrate 1, polystyrene spheres having a diameter of 4 μm are dispersed on the sapphire substrate 1 in this embodiment. At this time, in order to prevent the polystyrene spheres from aggregating due to static electricity, an appropriate amount of charge was given to the spheres in advance. The polystyrene spheres were sprayed on the sapphire substrate 1. In order to effectively attach the polystyrene spheres to the sapphire substrate 1, the potential of the sapphire substrate 1 was controlled appropriately. As a result, polystyrene spheres were randomly arranged on the sapphire substrate 1. This sapphire substrate 1 was etched by ICP-RIE as in the first embodiment, and a plurality of protrusions 2, 2,... Were randomly formed on the main surface 3 of the sapphire substrate 1. At this time, the polystyrene spheres act as an etching resist. Thereafter, a semiconductor light emitting device was manufactured by the same method as in the first embodiment. By this method, a plurality of protrusions 2, 2,... Can be randomly formed on the main surface 3 of the sapphire substrate 1 without using a photomask or a photoresist.
実施形態３は実施形態１及び２と同じ効果を奏し、さらにフォトマスクおよびフォトレジストが不要なため、コスト削減をさらに図ることができる。 The third embodiment has the same effects as the first and second embodiments, and further eliminates the need for a photomask and a photoresist, thereby further reducing the cost.
（その他の実施形態）
上記の実施形態は本発明の例示であって、本発明はこれらの例に限定されない。凸起２の形状は略半球形状に限らず、例えば略円錐形状などであっても構わない。
(Other embodiments)
The above embodiments are examples of the present invention, and the present invention is not limited to these examples. The shape of the protrusion 2 is not limited to a substantially hemispherical shape, and may be a substantially conical shape, for example.
凸起２の平均の高さは０．２μｍ以上１０μｍ以下が好ましく、６μｍ以下がより好ましい。凸起２の高さが０．２μｍよりも小さいと貫通転位の発生数が増え、内部量子効果が低下する。さらに散乱効果が低下するために光取り出し効率が減少するので、好ましくない。凸起２の高さが１０μｍを越えるとＧａＮ層１０をそれ以上の厚みで成長させる必要があり、コストが大きくなってしまう。 The average height of the protrusions 2 is preferably 0.2 μm or more and 10 μm or less, and more preferably 6 μm or less. When the height of the protrusion 2 is smaller than 0.2 μm, the number of threading dislocations increases and the internal quantum effect decreases. Further, since the light extraction efficiency is reduced because the scattering effect is lowered, it is not preferable. If the height of the protrusion 2 exceeds 10 μm, it is necessary to grow the GaN layer 10 with a thickness larger than that, which increases the cost.
凸起２の底部６の形状は円形に限定されず、楕円形や曲線で囲まれた不定形などであってもよい。底部６の長径Ｒは０．５μｍ以上５μｍ以下が好ましい。 The shape of the bottom 6 of the protrusion 2 is not limited to a circle, and may be an ellipse or an indefinite shape surrounded by a curve. The major axis R of the bottom 6 is preferably 0.5 μm or more and 5 μm or less.
凸起２の分布密度は、１×１０５個／ｃｍ２以上５×１０７個／ｃｍ２以下が好ましい。１×１０５個／ｃｍ２未満であると転位密度の低減効果及び光取り出し効率の向上効果が小さくなり、５×１０７個／ｃｍ２よりも大きいと凸起間の重なりが大きくなり結晶成長に不具合が生じる可能性が大きい。 The distribution density of the protrusions 2 is preferably 1 × 10 5 pieces / cm 2 or more and 5 × 10 7 pieces / cm 2 or less. If it is less than 1 × 10 5 pieces / cm 2 , the effect of reducing the dislocation density and improving the light extraction efficiency is reduced, and if it is greater than 5 × 10 7 pieces / cm 2 , the overlap between the protrusions increases and crystal growth occurs. There is a high possibility of malfunction.
半導体発光素子の各構成層は、公知の手法で成長させれば良い。またサファイア基板１の主面上の複数の凸起２，２，…の製法は、レジストあるいはプラスチック（ポリスチレン）小球を用いて作製する方法に限定されず、例えばガラス小球、研磨剤などの種々の固体の微粒子をレジスト代わりにエッチングマスクとして用いる方法としてもよい。また、レジストなどを噴霧して微粒子を作り、基板表面にその微粒子を載せてもよい。 Each constituent layer of the semiconductor light emitting element may be grown by a known method. Further, the method for producing the plurality of protrusions 2, 2,... On the main surface of the sapphire substrate 1 is not limited to a method of using a resist or plastic (polystyrene) globules. Various solid fine particles may be used as an etching mask instead of the resist. Alternatively, fine particles may be formed by spraying a resist or the like, and the fine particles may be placed on the substrate surface.
サファイア基板１の主面上３に成長させる半導体層はＧａＮ層１０に限らず、ＡｌＮやＩｎＧａＮなどの化合物半導体層であってもよい。 The semiconductor layer grown on the main surface 3 of the sapphire substrate 1 is not limited to the GaN layer 10 but may be a compound semiconductor layer such as AlN or InGaN.
以上の実施形態では、サファイア基板上のランダムな位置に設けた複数の凸起が先細構造であって側面が曲面であり、頂部の面積も小さいので凸起の側面及び頂部には特定の面方位の結晶面は露出していないか、露出しているとしてもその面積は非常に小さい。そのため、凸起の側面および頂部においてはＧａＮの成長の始点となる核生成が起こりがたく、凸起２はその周囲のサファイア基板主面上の平担部から成長したＧａＮの横方向成長によって埋め込まれる。その結果転位密度の低減が効果的に生じる。従って、非発光再結合中心として働く貫通転位が少なくなり、凸起配置がランダムであるためＬＥＤ素子からの発光の配向特性に異方性がほとんどなくなる。そしてランダム配置の複数凸起による光取り出し効率の向上効果は、複数本の平行溝によるＰＳＳの効果と同等であり、凸起がないときは全反射の制限でＧａＮ層中に閉じ込められていた光を光散乱効果によりＧａＮ層の外に（さらにＬＥＤ素子の外部に）取り出すことができる。 In the above embodiment, the plurality of protrusions provided at random positions on the sapphire substrate have a tapered structure, the side surface is a curved surface, and the area of the top is small, so the side surface and the top of the protrusion have a specific plane orientation. The crystal plane is not exposed, or even if it is exposed, its area is very small. Therefore, nucleation that is the starting point of the growth of GaN hardly occurs on the side surface and the top of the protrusion, and the protrusion 2 is embedded by lateral growth of GaN grown from the flat portion on the main surface of the surrounding sapphire substrate. It is. As a result, the dislocation density is effectively reduced. Accordingly, threading dislocations that function as non-radiative recombination centers are reduced, and the protruding arrangement is random, so that there is almost no anisotropy in the alignment characteristics of light emitted from the LED element. The effect of improving the light extraction efficiency due to the multiple protrusions in the random arrangement is equivalent to the effect of PSS by the plurality of parallel grooves. When there is no protrusion, the light confined in the GaN layer due to the restriction of total reflection Can be taken out of the GaN layer (and further out of the LED element) by the light scattering effect.
以上説明したように、本発明に係る半導体装置は、均一に且つ効率よく発光するので、照明用途等として有用である。 As described above, since the semiconductor device according to the present invention emits light uniformly and efficiently, it is useful for lighting applications and the like.
１ サファイア基板
２ 凸起
３ 主面
４ 凸起頂部
６ 凸起底部
DESCRIPTION OF SYMBOLS 1 Sapphire substrate 2 Convex 3 Main surface 4 Convex top part 6 Convex bottom part
Claims (6)
前記サファイア基板の前記化合物半導体層が設けられている面には、複数の凸起が形成されており、
前記複数の凸起は、前記面のランダムな位置に設けられているとともに、底部から頂部にかけて先細の形状を有しており、
前記凸起の頂部の平面の面積は、０よりも大きく０．１μｍ２以下である、半導体装置。 A semiconductor device in which a compound semiconductor layer is provided on a sapphire substrate,
A plurality of protrusions are formed on the surface of the sapphire substrate on which the compound semiconductor layer is provided,
The plurality of protrusions are provided at random positions on the surface and have a tapered shape from the bottom to the top,
The area of the plane of the top of the protrusion is a semiconductor device that is greater than 0 and equal to or less than 0.1 μm 2 .
前記凸起の底面の長径は、１μｍ以上５０μｍ以下であり、短径は１μｍ以上１０μｍ以下であり、
前記凸起は、１×１０５個／ｃｍ２以上５×１０７個／ｃｍ２以下の密度で配置されている、半導体装置。 In claim 1,
The major axis of the bottom surface of the protrusion is 1 μm or more and 50 μm or less, and the minor axis is 1 μm or more and 10 μm or less.
The protrusion is, 1 × 10 5 / cm 2 or more 5 × 10 7 cells / cm 2 are arranged in the following densities, the semiconductor device.
前記凸起の側面は曲面である、半導体装置。 In claim 1 or 2,
The semiconductor device, wherein the protruding side surface is a curved surface.
前記凸起の高さは、０．２μｍ以上１０μｍ以下である、半導体装置。 In any one of Claim 1 to 3,
The height of the protrusion is a semiconductor device that is not less than 0.2 μm and not more than 10 μm.
前記凸起の底面は円形又は楕円形である、半導体装置。 In any one of Claims 1-4,
The semiconductor device, wherein a bottom surface of the protrusion is circular or elliptical.
前記遮光部の長径は、１μｍ以上５０μｍ以下であり、短径は１μｍ以上１０μｍ以下であり、
前記遮光部は、１×１０５個／ｃｍ２以上５×１０７個／ｃｍ２以下の密度で配置されている、フォトマスク。 A photomask in which a plurality of light shielding portions are randomly scattered,
The light shielding part has a major axis of 1 μm or more and 50 μm or less, and a minor axis of 1 μm or more and 10 μm or less,
The light shielding unit, 1 × 10 5 / cm 2 or more 5 × 10 7 cells / cm 2 are arranged in the following density photomask.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008258865A JP2010092936A (en) | 2008-10-03 | 2008-10-03 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008258865A JP2010092936A (en) | 2008-10-03 | 2008-10-03 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010092936A true JP2010092936A (en) | 2010-04-22 |
Family
ID=42255406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008258865A Pending JP2010092936A (en) | 2008-10-03 | 2008-10-03 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2010092936A (en) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012005427A1 (en) * | 2010-07-06 | 2012-01-12 | 서울옵토디바이스주식회사 | Light emitting device and method for manufacturing same |
| WO2013031887A1 (en) * | 2011-08-31 | 2013-03-07 | 旭化成株式会社 | Optical substrate and semiconductor light-emitting element |
| JP2013247367A (en) * | 2012-05-28 | 2013-12-09 | Shogen Koden Kofun Yugenkoshi | Light-emitting element having patterned interface and manufacturing method thereof |
| WO2016158931A1 (en) * | 2015-03-31 | 2016-10-06 | デクセリアルズ株式会社 | Method for manufacturing master, optical body, optical member, and display device |
| WO2016167281A1 (en) * | 2015-04-15 | 2016-10-20 | エルシード株式会社 | Led element |
| JP2017069463A (en) * | 2015-09-30 | 2017-04-06 | 旭化成株式会社 | Semiconductor light-emitting element and manufacturing method thereof |
| CN106653963A (en) * | 2017-02-14 | 2017-05-10 | 湘能华磊光电股份有限公司 | Light emitting diode epitaxial wafer and fabrication method therefor |
| CN111244235A (en) * | 2020-01-15 | 2020-06-05 | 湘能华磊光电股份有限公司 | Preparation method of LED chip |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005129896A (en) * | 2003-10-21 | 2005-05-19 | Samsung Electro Mech Co Ltd | Light emitting device |
| JP2007019318A (en) * | 2005-07-08 | 2007-01-25 | Sumitomo Chemical Co Ltd | Semiconductor light emitting element, method for manufacturing substrate therefor, and method for manufacturing the same |
| JP2007294972A (en) * | 2006-04-25 | 2007-11-08 | Lg Innotek Co Ltd | Light emitting element and method of manufacturing same |
| JP2008021886A (en) * | 2006-07-13 | 2008-01-31 | Mitsubishi Cable Ind Ltd | Nitride semiconductor light emitting diode device |
-
2008
- 2008-10-03 JP JP2008258865A patent/JP2010092936A/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005129896A (en) * | 2003-10-21 | 2005-05-19 | Samsung Electro Mech Co Ltd | Light emitting device |
| JP2007019318A (en) * | 2005-07-08 | 2007-01-25 | Sumitomo Chemical Co Ltd | Semiconductor light emitting element, method for manufacturing substrate therefor, and method for manufacturing the same |
| JP2007294972A (en) * | 2006-04-25 | 2007-11-08 | Lg Innotek Co Ltd | Light emitting element and method of manufacturing same |
| JP2008021886A (en) * | 2006-07-13 | 2008-01-31 | Mitsubishi Cable Ind Ltd | Nitride semiconductor light emitting diode device |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012005427A1 (en) * | 2010-07-06 | 2012-01-12 | 서울옵토디바이스주식회사 | Light emitting device and method for manufacturing same |
| WO2013031887A1 (en) * | 2011-08-31 | 2013-03-07 | 旭化成株式会社 | Optical substrate and semiconductor light-emitting element |
| JPWO2013031887A1 (en) * | 2011-08-31 | 2015-03-23 | 旭化成イーマテリアルズ株式会社 | Optical substrate and semiconductor light emitting device |
| RU2565328C1 (en) * | 2011-08-31 | 2015-10-20 | Асахи Касеи И-Матириалс Корпорейшн | Substrate for optical system and semiconductor light-emitting device |
| US9391236B2 (en) | 2011-08-31 | 2016-07-12 | Asahi Kasei E-Materials Corporation | Substrate for optics having a plurality of dot lines, semiconductor light emitting device. and exposure apparatus |
| DE102013105480B4 (en) | 2012-05-28 | 2021-11-04 | Epistar Corporation | Light-emitting device and manufacturing method thereof |
| JP2013247367A (en) * | 2012-05-28 | 2013-12-09 | Shogen Koden Kofun Yugenkoshi | Light-emitting element having patterned interface and manufacturing method thereof |
| WO2016158931A1 (en) * | 2015-03-31 | 2016-10-06 | デクセリアルズ株式会社 | Method for manufacturing master, optical body, optical member, and display device |
| JP2016190417A (en) * | 2015-03-31 | 2016-11-10 | デクセリアルズ株式会社 | Method for manufacturing original plate, optical body, optical member, and display device |
| US10919184B2 (en) | 2015-03-31 | 2021-02-16 | Dexerials Corporation | Master manufacturing method, optical body, optical member, and display device |
| WO2016167281A1 (en) * | 2015-04-15 | 2016-10-20 | エルシード株式会社 | Led element |
| JP2017069463A (en) * | 2015-09-30 | 2017-04-06 | 旭化成株式会社 | Semiconductor light-emitting element and manufacturing method thereof |
| CN106653963A (en) * | 2017-02-14 | 2017-05-10 | 湘能华磊光电股份有限公司 | Light emitting diode epitaxial wafer and fabrication method therefor |
| CN111244235A (en) * | 2020-01-15 | 2020-06-05 | 湘能华磊光电股份有限公司 | Preparation method of LED chip |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5196403B2 (en) | Method for manufacturing sapphire substrate and semiconductor device | |
| JP6607614B2 (en) | Ultraviolet light emitting diode and manufacturing method thereof | |
| JP2010092936A (en) | Semiconductor device | |
| JP5932817B2 (en) | Semiconductor light-emitting device based on crystal relaxation structure | |
| JP5306779B2 (en) | Light emitting device and manufacturing method thereof | |
| JP5283114B2 (en) | Nitride semiconductor light emitting device having pattern forming substrate and method of manufacturing the same | |
| JP2009033180A (en) | Photonic crystal light emitting element, and manufacturing method thereof | |
| JP2007019318A (en) | Semiconductor light emitting element, method for manufacturing substrate therefor, and method for manufacturing the same | |
| JP2010177707A (en) | Method of manufacturing light emitting device | |
| JP2009242130A (en) | Substrate for epitaxial growth and method for manufacturing the same, and group iii nitride semiconductor element | |
| KR101023135B1 (en) | Lihgt Emitting Diode with double concave-convex pattern on its substrate and manufacturing method thereof | |
| JP5181370B2 (en) | Semiconductor device | |
| JP2007035846A (en) | Semiconductor light emitting device, manufacturing method thereof and lighting system using it | |
| JP2011119349A (en) | Semiconductor laser element and method of manufacturing the same | |
| JP2019079994A (en) | Template substrate and manufacturing method thereof, and light-emitting element | |
| JP2007194450A (en) | Semiconductor device, and method of manufacturing same | |
| CN105070793A (en) | Manufacturing method of LED epitaxial structure | |
| CN112201734B (en) | Composite pattern substrate and manufacturing method thereof, and LED structure and manufacturing method thereof | |
| JP2007184433A (en) | Semiconductor laminated structure, and semiconductor element formed thereon | |
| JP2018026514A (en) | Method for forming nano rod, and method for manufacturing semiconductor device | |
| Kim et al. | Improved GaN-based LED light extraction efficiencies via selective MOCVD using peripheral microhole arrays | |
| KR100609972B1 (en) | High output Light emitting diode and method for fabricating the same | |
| Zhao et al. | Enhanced light extraction of InGaN LEDs with photonic crystals grown on p-GaN using selective-area epitaxy and nanospherical-lens photolithography | |
| KR101720864B1 (en) | Manufacturing method of light emitting diode and the light emitting diode | |
| WO2017126569A1 (en) | Semiconductor light-emitting element substrate, and method for manufacturing semiconductor light-emitting element substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110823 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110823 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120918 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121002 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121203 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20121203 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20121203 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130507 |