KR20090009440A - 반도체 패키지 제조용 솔더볼 픽스쳐 - Google Patents

반도체 패키지 제조용 솔더볼 픽스쳐 Download PDF

Info

Publication number
KR20090009440A
KR20090009440A KR1020070072719A KR20070072719A KR20090009440A KR 20090009440 A KR20090009440 A KR 20090009440A KR 1020070072719 A KR1020070072719 A KR 1020070072719A KR 20070072719 A KR20070072719 A KR 20070072719A KR 20090009440 A KR20090009440 A KR 20090009440A
Authority
KR
South Korea
Prior art keywords
solder ball
fixture
groove
ball
solder
Prior art date
Application number
KR1020070072719A
Other languages
English (en)
Inventor
김동영
고양석
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020070072719A priority Critical patent/KR20090009440A/ko
Publication of KR20090009440A publication Critical patent/KR20090009440A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 반도체 패키지 제조용 솔더불 픽스쳐에 관한 것으로서, 기판에 범핑된 솔더볼이 삽입되는 픽스쳐의 각 홈 구조를 변경하여 홈 내측면의 특정 부분에 미세한 가공오차가 발생하더라도 솔더볼이 홈 내부에 꽉 끼이지 않도록 개선함으로써, 볼 넥킹, 볼의 미스 얼라인 등과 같은 종래의 솔더볼 불량 발생을 현저히 줄일 수 있는 반도체 패키지 제조용 솔더볼 픽스쳐에 관한 것이다.
상기한 목적을 달성하기 위하여, 기판에 범핑된 솔더볼들이 넣어질 수 있는 홈들이 저면에 배열을 이루어 형성되어 각 솔더볼이 상기 각 홈의 내부공간에 삽입된 상태로 솔더볼을 흔들림이 발생하지 않도록 잡아주는 반도체 패키지 제조용 솔더볼 픽스쳐에 있어서, 상기 각 홈은 솔더볼이 내부공간에 삽입된 상태에서 솔더볼 주변을 둘러싸게 되는 내측면의 각도가 단면상에서 볼 때 픽스쳐 저면에 대해 수직이 되도록 형성된 것을 특징으로 하는 반도체 패키지 제조용 솔더볼 픽스쳐가 개시된다.
반도체패키지, 볼그리드어레이, BGA, 솔더볼, 픽스쳐, 홈, 원통형, 불량방지

Description

반도체 패키지 제조용 솔더볼 픽스쳐{Solder ball fixture for manufacturing semiconductor package}
본 발명은 반도체 패키지 제조용 솔더불 픽스쳐에 관한 것으로서, 더욱 상세하게는 반도체 패키지의 제조공정 중 솔더볼 부착공정에서 기판 위에 범핑된 솔더볼을 흔들리지 않도록 잡아주기 위하여 사용하는 솔더볼 픽스쳐에 관한 것이다.
일반적으로, 반도체 패키지는 리드프레임, 인쇄회로기판, 회로필름 등 여러 가지 기판을 이용하여 다양한 구조로 제조되고 있으며, 이 기판들은 전자기기상의 마더보드에 고정되어 반도체 칩과 마더보드간의 전기적 신호를 매개해주는 역할을 한다.
상기 인쇄회로기판 및 회로필름의 경우에는 그 입출력단자로서 미세한 구(球) 형상의 솔더볼(solder ball)을 주로 사용하고 있다.
상기 솔더볼을 입출력단자로 사용하는 패키지 중 대표적인 것은 볼 그리드 어레이(BGA) 반도체 패키지이며, 첨부한 도 3을 참조로 그 구조 및 제조방법을 간 략히 살펴보면 다음과 같다.
먼저, 인쇄회로기판의 제공 단계이다.
상기 인쇄회로기판(100)은 열경화성 수지층(1)과, 이 열경화성 수지층(1)을 중심으로 그 상하면에 식각 등의 공정으로 형성되는 구리박막의 전도성패턴(2) 및 볼랜드(3)와, 상면의 전도성패턴(2)과 저면의 볼랜드(3)간을 통전시키기 위하여 관통 형성되는 비아홀(4)과, 상면의 와이어 본딩용 전도성패턴(2)과 솔더볼 부착을 위한 저면의 볼랜드(3) 영역 등을 제외한 표면에 코팅되는 솔더마스크(5: = 커버코트) 등으로 구성되어 있다.
이러한 구성의 인쇄회로기판은 반도체 패키지를 한꺼번에 여러 개를 제조하기 위하여 반도체 패키지 영역이 일 방향으로 여러 개 형성된 스트립 단위 또는 매트릭스 단위로 제조되고 있다.
상기 인쇄회로기판을 사용하여 볼 그리드 어레이 반도체 패키지를 제조하는 과정은, 인쇄회로기판(100)의 칩탑재영역에 반도체 칩(6)을 부착하는 단계와, 상기 반도체 칩(6)의 본딩패드와 상기 전도성 회로패턴중 솔더마스크(5)로 도포되지 않은 와이어 본딩용 전도성패턴(2)간을 전기적 신호 교환을 위하여 와이어(7)로 연결하는 단계와, 상기 반도체 칩(6)과 와이어(7) 등을 외부로부터 보호하기 위하여 수지(8)로 몰딩하는 몰딩 단계가 진행되고, 최종적으로 상기 볼랜드에 입출력단자로서 구 형상의 솔더볼(9)을 융착시키는 단계로 구성된다.
이러한 반도체 패키지가 소형 전자제품이나 이동통신기기 등의 제품에 탑재되면서 보드 레벨 신뢰성, 즉 반도체 패키지가 입출력단자를 통해 메인보드에 견고 히 부착되어 유지되는지가 중요하게 여겨지고 있다.
따라서, 상기 솔더볼을 인쇄회로기판에 부착시킬 때 그 부착력이 견고히 유지되도록 부착하는 것이 중요하며, 솔더볼 부착공정을 첨부한 도 4를 참조하여 살펴보면 다음과 같다.
먼저, 인쇄회로기판(100)의 볼랜드(10)에 플럭스(20: flux)를 도팅(dotting)한다.
상기 플럭스(20)는 접합부의 산화층을 파괴하고 접합 도중에 금속표면이 대기와 접촉하여 산화층이 다시 생성되는 것을 방지함으로써 접합이 쉽게 이루어지도록 하는 역할을 한다.
보다 상세하게는, 솔더볼(30)을 기판(100)의 볼랜드(10)에 융착하기 전에 그 전처리 공정으로 솔더볼(30)이 부착되는 볼랜드(10)의 표면에 산화막이 제거되도록 플럭스(20)를 도팅하게 된다.
다음으로, 상기 볼랜드(10)에 솔더볼(30)이 범핑된다.
상기 솔더볼 범핑은 인쇄회로기판의 볼랜드(10)상에 플럭스(20)를 도팅한 상태에서 그 곳에 솔더볼(30)을 픽업수단을 이용하여 탑재시키는 공정을 말한다.
상기와 같이 솔더볼(30)이 범핑되고 나면 리플로우(reflow) 공정이 진행된다.
상기 리플로우 공정은 기판에 고온의 복사열 또는 열풍을 가하여 플럭스가 휘발되면서 볼랜드(10)에 솔더볼(30)이 융착되도록 하는 공정을 말한다.
상기 리플로우 공정시에 플럭스의 일부는 휘발되지 않고 솔더볼(30)의 전체 표면에 감싸여지는 형태로 퍼지게 된다.
이에 솔더볼(30)을 감싸고 있는 플럭스 제거를 위한 디플럭스 공정이 다음으로 진행된다.
디플럭스 공정은 기판이 디플럭스 장비를 통과할 때 DI 워터를 솔더볼쪽으로 분사하여 솔더볼(30)의 표면에 묻은 플럭스를 제거하는 방법으로 진행되며, 결국 DI 워터에 의하여 솔더볼(30)의 표면으로부터 플럭스(20)가 완전히 제거되어진다.
한편, 기판에 솔더볼이 범핑되고 난 뒤 리플로우시에는 기판에서 솔더볼이 흔들리지 않도록 잡아주는 그라파이트(graphite) 재질의 픽스쳐(fixture)가 사용되는데, 이에 대해 설명하면 다음과 같다.
첨부한 도 5는 종래의 솔더볼 픽스쳐를 도시한 저면도이고, 도 6은 도 5에서 선 'A-A'를 따라 취한 단면도이며, 도 7은 종래의 픽스쳐에서 솔더볼을 잡아주는 홈 구조 및 그 홈에 의해 솔더볼이 고정된 상태의 확대 단면도이다.
도시된 바와 같이, 판상 구조로 제작되는 통상의 솔더볼 픽스쳐(200)에서 그 저면에는 인쇄회로기판(100)에 범핑된 솔더볼(9)들이 넣어질 수 있는 다수의 홈(201)들이 소정 배열을 이루어 형성되고, 솔더볼 픽스쳐(200)의 각 모서리부에는 인쇄회로기판(100)과의 홀딩 결합을 위하여 PCB 유닛 홀더(210)가 설치된다.
이에 따라 솔더볼(9)이 융착된 기판 면 위로 솔더볼 픽스쳐(200)가 씌워져서 PCB 유닛 홀더(210)에 의해 인쇄회로기판(100)과 홀딩되고 나면, 픽스쳐(200)의 각 홈(201) 내부에 기판의 솔더볼(9)이 끼워지며, 이 상태에서 인쇄회로기판이 리플로우 공정을 통과하게 된다.
여기서, 픽스쳐(200)의 각 홈(201)들은 솔더볼 범핑 후 리플로우 공정이 완료될 때까지 내부에 넣어진 솔더볼(9)들을 흔들림이 발생하지 않도록 잡아주는 역할을 하게 되며, 리플로우 공정이 완료되고 나면 픽스쳐는 기판과 분리된다.
상기 픽스쳐(200)에서 각 홈(201)들의 구조를 살펴보면, 각 홈(201)은 입구부분 직경이 상대적으로 크고 바닥부분 직경이 상대적으로 작게 형성된 챔버 구조로 형성되며, 직경이 큰 입구부분을 통해 솔더볼(9) 일부가 넣어질 수 있는 구조로 되어 있다.
따라서, 단면상으로 경사면 구조가 되는 내측면의 중간위치에 솔더볼(9)이 끼워지면서 각 홈(201)이 해당 솔더볼(9)을 잡아주게 된다.
그러나, 상기와 같이 이루어진 종래의 픽스쳐에서는 다음과 같은 문제점을 가지고 있었다.
공정 중 픽스쳐의 각 홈 내부에 기판의 솔더볼이 어떠한 변형도 없이 정확히 넣어지고 쉽게 빠지도록 하기 위해서는 인쇄회로기판에 씌워진 픽스쳐의 높이, 솔더볼의 크기 및 형상, 기판에서의 솔더볼 위치 등을 고려하여 픽스쳐의 홈 형상 및 치수를 정확히 설계하고 정밀하게 제작해야 한다.
만약, 픽스쳐가 제작된 상태에서 각 홈 내부의 형상에 조그마한 오차라도 발생된 경우에는 솔더볼의 불량을 초래하게 된다.
특히, 솔더볼(9)과 접촉하는 부분, 예컨대 단면상 내측면의 경사각 등에 있어서 조그마한 오차라도 발생하였다면(α= α')(도 7에서 좌우 내측면의 경사각 편차 발생 등), 리플로우 공정 후 솔더볼(9)의 빠짐성이 나빠지게 되며, 각 솔더 볼(9)이 픽스쳐(200)의 해당 홈(201) 내부에 끼워진 뒤 리플로어 공정을 통과하여 빠지게 될 때 볼 넥킹(necking) 현상 등 불량이 발생하게 된다.
첨부한 도 8은 종래의 솔더볼 불량상태를 보여주는 사진이다.
전술한 바와 같이, 종래에는 픽스쳐의 홈 형상이 홈 바닥부분으로 갈수록 내경이 점차 축소되는 구조로 되어 있어, 홈 내측면의 특정 부분에 가공오차가 조금이라도 발생할 경우에는 솔더볼이 꽉 끼이는 현상이 발생하며, 이로 인해 볼이 기판의 융착부위에서 납작하게 눌리는 현상, 기판과의 융착부위에서 넥킹이 발생하여 볼이 위로 들린 상태로 고정되는 현상, 볼의 특정 부위가 손상되는 현상, 볼 위치 불량(mis-align) 등 다양한 불량들이 발생하고 있다.
현재 상기의 다양한 불량 발생 및 높은 불량발생률, 낮은 생산수율 등이 큰 문제점으로 제기되고 있는 바, 그 대응방안이 절실한 실정이다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 발명한 것으로서, 픽스쳐의 각 홈 구조를 변경하여 홈 내측면의 특정 부분에 가공오차가 미세한 오차가 발생하더라도 솔더볼이 홈 내부에 꽉 끼이지 않도록 개선하고, 이로써 볼 넥킹 불량, 볼이 정해진 위치로부터 좌우로 치우치는 미스 얼라인 불량 등 종래의 솔더볼 불량 발생을 현저히 줄일 수 있는 반도체 패키지 제조용 솔더볼 픽스쳐를 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위해, 본 발명은, 기판에 범핑된 솔더볼들이 넣어질 수 있는 홈들이 저면에 배열을 이루어 형성되어, 각 솔더볼이 상기 각 홈의 내부공간에 삽입된 상태로 솔더볼을 흔들림이 발생하지 않도록 잡아주는 반도체 패키지 제조용 솔더볼 픽스쳐에 있어서,
상기 각 홈은 솔더볼이 내부공간에 삽입된 상태에서 솔더볼 주변을 둘러싸게 되는 내측면의 각도가 단면상에서 볼 때 픽스쳐 저면에 대해 수직이 되도록 형성된 것을 특징으로 하는 반도체 패키지 제조용 솔더볼 픽스쳐를 제공한다.
이때, 바람직한 실시예로서, 상기 각 홈의 내부공간은 내경이 일정한 원통 형상으로 형성된 것을 특징으로 한다.
상기와 같은 특징을 가지는 본 발명의 솔더볼 픽스쳐에 의하면, 홈 내측면의 특정 부위에 미세한 가공오차가 발생하더라도 솔더볼 외주면이 홈 내측면에 꽉 끼이거나 크게 눌리는 현상이 발생하지 않으며, 단면상 내측면의 경사각 등에 있어서 미세한 오차가 발생하더라도 솔더볼이 홈 내측면에 꽉 끼이지 않게 되어 리플로우 공정 후 솔더볼의 빠짐성은 나빠지지 않는다. 이에 종래와 같은 볼 끼임 현상이 해소되면서 볼 넥킹 등의 불량 발생을 효과적으로 방지할 수 있게 된다.
또한 본 발명의 솔더볼 픽스쳐에 의하면, 볼 위치 정확도(Radius True Position, RTP)의 관리 측면에서 좀더 유리해지는 바, 볼이 정해진 위치로부터 좌우로 치우치는 미스 얼라인 불량을 효과적으로 방지할 수 있게 된다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 설명하면 다음과 같다.
첨부한 도 1과 도 2는 본 발명에 따른 픽스쳐에서 개선된 홈 구조를 도시한 단면도로서, 도 2는 픽스쳐(200)의 홈(201) 내부에 솔더볼(9)이 넣어진 상태의 확대도이다.
도면부호 200은 본 발명의 픽스쳐가고, 도면부호 100은 솔더볼(9)이 융착된 기판을 나타낸다.
본 발명에 따른 픽스쳐(200)의 전체적인 구성 및 형상은 도 5에 도시한 종래 의 픽스쳐 형상과 비교할 때 큰 차이가 없으며, 종래와 같은 솔더볼 불량 발생을 방지하기 위하여 본 발명에서는 솔더볼(9)이 넣어지는 홈(201) 구조만이 개선된다.
보다 상세히 설명하면, 판상 구조로 제작되는 솔더볼 픽스쳐(200)에서 그 저면에는 인쇄회로기판(100)에 범핑된 솔더볼(9)들이 넣어질 수 있는 다수의 홈(201)들이 소정 배열을 이루어 형성되고, 솔더볼 픽스쳐(200)의 각 모서리부에는 인쇄회로기판(100)과의 홀딩 결합을 위하여 PCB 유닛 홀더(201)가 설치된다(도 5 참조).
이에 따라 솔더볼(9)이 융착된 기판 면 위로 솔더볼 픽스쳐(200)가 씌워져서 PCB 유닛 홀더(210)에 의해 인쇄회로기판(100)과 홀딩되고 나면, 픽스쳐(200)의 각 홈(201) 내부에 기판의 솔더볼(9)이 끼워지며, 이 상태에서 인쇄회로기판이 리플로우 공정을 통과하게 된다.
픽스쳐(200)의 각 홈(201)들은 솔더볼 범핑 후 리플로우 공정이 완료될 때까지 내부에 넣어진 솔더볼(9)들을 흔들림이 발생하지 않도록 잡아주는 역할을 하게 되며, 리플로우 공정이 완료되고 나면 픽스쳐는 기판과 분리된다.
이와 같이 픽스쳐의 구성 및 사용목적에 있어서는 종래와 큰 차이가 없으나, 다만 본 발명에서는, 솔더볼 불량 발생을 최소화하기 위하여, 솔더볼(9)이 넣어지는 홈(201)의 구조에서, 종래기술의 경우 각 홈 내측면의 각도가 경사각(α)(도 7 참조)을 이루는 것과 달리, 솔더볼(9)이 픽스쳐(200) 저면에서 수직으로 삽입된다고 할 때 솔더볼(9) 주변을 둘러싸게 되는 각 홈(201) 내측면의 각도가 단면상에서 볼 때 픽스쳐(200) 저면에 대해 수직이 되도록 한다.
이때 솔더볼(9)과의 사이에서 각 홈(201)은, 그 내측면과 솔더볼(9) 표면간 에 미세한 간극이 존재하도록 하여 솔더볼(9)을 움직이지 않도록 잡아줄 수 있으면서도 솔더볼(9)이 홈(201) 내측면에 꽉 끼이지 않도록 하는 약간의 유격을 가지는 구조가 되게 형성한다.
바람직한 실시예에서, 상기 각 홈(201)은 솔더볼(9)이 넣어지는 내부공간의 형상, 즉 챔버의 형상이 원통 형상으로 형성되어, 각 홈(201)의 구조가 종래와 같은 홈 내경이 상이한 구조에서 홈 내경이 일정한 형상으로 변경된다.
그리고, 도 2에 나타낸 바와 같이, 솔더볼(9)의 표면 절반이 픽스쳐(200)의 홈(201) 내부로 끼워지도록 하면서 솔더볼 외경과 홈 내경 사이에 유격을 가지도록 한다.
이와 같이 본 발명의 픽스쳐(200)에서는 솔더볼(9)이 넣어지는 홈(201) 부분에서 그 내경을 일정하게 함으로써 솔더볼의 불량 발생을 현저히 줄일 수 있는데, 홈 내측면에서 미세한 가공오차가 존재하더라도 솔더볼이 꽉 끼이는 현상이 발생하지 않고, 또한 리플로우 공정 완료 후 픽스쳐가 분리될 때 솔더볼의 빠짐성이 개선될 수 있게 된다.
도 2를 참조하면, 솔더볼(9)의 외주면에 미세한 간극을 두고 근접되는 부분이 홈(201) 입구부분(도면상 홈의 하단부)이 된다고 할 때, 은선으로 도시된 바와 같이 홈 내측면의 특정 부위에 미세한 가공오차가 발생한다고 하더라도 솔더볼(9)의 외주면이 홈(201)의 내측면에 꽉 끼이거나 크게 눌리는 현상은 발생하지 않는다.
결국, 단면상 내측면의 경사각 등에 있어서 미세한 오차가 발생하더라도(도 면상 좌우 내측면의 경사각 편차 발생), 솔더볼(9)이 홈(201) 내측면에 꽉 끼이지 않게 되어 리플로우 공정 후 솔더볼의 빠짐성이 나빠지지 않으며, 종래와 같은 볼 끼임 현상이 해소되면서 볼 넥킹(necking) 등의 불량 발생을 효과적으로 방지할 수 있게 된다.
이하, 하기 표 1과 표 2는 종래의 픽스쳐를 사용한 경우와 본 발명의 픽스쳐를 사용한 경우에 불량 발생을 검사한 뒤 생산수율을 산출하여 나타낸 것으로, 이러한 불량 발생 비교를 통해 본 발명의 픽스쳐를 사용할 경우에는 불량 발생이 현저히 감소하고 생산수율이 크게 상승함을 확인하였다.
Figure 112007052685737-PAT00001
Figure 112007052685737-PAT00002
상기 표 1에서, 제품 종류에 따라 적용하는 공정 및 장비에 약간씩의 차이는 있었지만, 종래의 픽스쳐를 사용하는 경우에 대체로 생산수율이 현저히 떨어지고 높은 발생률로 다양한 불량들이 발생함을 알 수 있었다.
또한 상기 표 2를 참조하면, 본 발명의 픽스쳐를 사용할 경우에는 볼 넥킹, 볼 손상 등의 불량 발생이 현저히 감소되고 생산수율도 크게 높아짐을 알 수 있었다.
이와 같이 하여, 본 발명에 따른 픽스쳐에 따르면, 솔더볼이 넣어지는 홈의 내측면이 단면상에서 볼 때 픽스쳐 저면과 수직을 이루도록 하고, 홈 형상이 내경이 일정한 원통 형상이 되도록 개선함으로써, 종래와 같은 솔더볼 불량 발생을 크게 줄일 수 있으며, 생산수율을 크게 높일 수 있게 된다.
도 1과 도 2는 본 발명에 따른 픽스쳐에서 개선된 홈 구조를 도시한 단면도,
도 3은 통상의 볼 그리드 어레이 반도체 패키지의 구조를 설명하기 위한 단면도,
도 4는 기존의 반도체 패키지의 볼 부착 방법을 설명하는 공정도,
도 5는 종래의 솔더볼 픽스쳐를 도시한 저면도,
도 6은 도 5에서 선 'A-A'를 따라 취한 단면도,
도 7은 종래의 픽스쳐에서 솔더볼을 잡아주는 홈 구조 및 그 홈에 의해 솔더볼이 고정된 상태의 확대 단면도,
도 8은 종래의 솔더볼 불량상태를 보여주는 사진.
<도면의 주요 부분에 대한 부호의 설명>
9 : 솔더볼 100 : 기판
200 : 픽스쳐 201 : 홈
210 : PCB 유닛 홀더

Claims (2)

  1. 기판에 범핑된 솔더볼들이 넣어질 수 있는 홈들이 저면에 배열을 이루어 형성되어, 각 솔더볼이 상기 각 홈의 내부공간에 삽입된 상태로 솔더볼을 흔들림이 발생하지 않도록 잡아주는 반도체 패키지 제조용 솔더볼 픽스쳐에 있어서,
    상기 각 홈은 솔더볼이 내부공간에 삽입된 상태에서 솔더볼 주변을 둘러싸게 되는 내측면의 각도가 단면상에서 볼 때 픽스쳐 저면에 대해 수직이 되도록 형성된 것을 특징으로 하는 반도체 패키지 제조용 솔더볼 픽스쳐.
  2. 청구항 1에 있어서,
    상기 각 홈의 내부공간은 내경이 일정한 원통 형상으로 형성된 것을 특징으로 하는 반도체 패키지 제조용 솔더볼 픽스쳐.
KR1020070072719A 2007-07-20 2007-07-20 반도체 패키지 제조용 솔더볼 픽스쳐 KR20090009440A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070072719A KR20090009440A (ko) 2007-07-20 2007-07-20 반도체 패키지 제조용 솔더볼 픽스쳐

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070072719A KR20090009440A (ko) 2007-07-20 2007-07-20 반도체 패키지 제조용 솔더볼 픽스쳐

Publications (1)

Publication Number Publication Date
KR20090009440A true KR20090009440A (ko) 2009-01-23

Family

ID=40489185

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070072719A KR20090009440A (ko) 2007-07-20 2007-07-20 반도체 패키지 제조용 솔더볼 픽스쳐

Country Status (1)

Country Link
KR (1) KR20090009440A (ko)

Similar Documents

Publication Publication Date Title
US20070013038A1 (en) Semiconductor package having pre-plated leads and method of manufacturing the same
US10638597B2 (en) Stand-off block
US8404497B2 (en) Semiconductor device and method of manufacturing the same
JP2005354116A (ja) 半導体集積回路装置
JP2009532912A (ja) 一体型スルーホール熱放散ピンを有するモールドされた半導体パッケージ
US11929259B2 (en) Method for manufacturing leadless semiconductor package with wettable flanks
US20130140664A1 (en) Flip chip packaging structure
JP2007220954A (ja) 半導体装置とその実装方法
JP2006228932A (ja) 半導体パッケージ
KR20090009440A (ko) 반도체 패키지 제조용 솔더볼 픽스쳐
JPS61138476A (ja) ターミナルアセンブリ
JP4737995B2 (ja) 半導体装置
US20040080034A1 (en) Area array semiconductor device and electronic circuit board utilizing the same
KR100199286B1 (ko) 홈이 형성된 인쇄 회로 기판을 갖는 칩 스케일 패키지
WO2020199064A1 (zh) 一种芯片封装、终端设备及制备方法
JPH03157959A (ja) 実装構造及び製造方法
US20220399258A1 (en) Substrate Bonding Pad Having a Multi-Surface Trace Interface
US20240178006A1 (en) Leadless semiconductor package with wettable flanks and method for manufacturing the same
US9698093B2 (en) Universal BGA substrate
TW201701737A (zh) 具在原位列印之感測器之積體電路
JP2001223325A (ja) 半導体装置
JP2000228584A (ja) 多層プリント配線基板
JP2004172647A (ja) 半導体装置
JP2005260266A (ja) 半導体装置の製造方法
JP2010258295A (ja) 高周波モジュール、その製造方法、および電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application