KR20090007057U - Jig used fabricating of fine pitch ball grid array package - Google Patents

Jig used fabricating of fine pitch ball grid array package Download PDF

Info

Publication number
KR20090007057U
KR20090007057U KR2020080000300U KR20080000300U KR20090007057U KR 20090007057 U KR20090007057 U KR 20090007057U KR 2020080000300 U KR2020080000300 U KR 2020080000300U KR 20080000300 U KR20080000300 U KR 20080000300U KR 20090007057 U KR20090007057 U KR 20090007057U
Authority
KR
South Korea
Prior art keywords
jig
manufacturing
window
adhesive
fbga package
Prior art date
Application number
KR2020080000300U
Other languages
Korean (ko)
Inventor
김일규
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR2020080000300U priority Critical patent/KR20090007057U/en
Publication of KR20090007057U publication Critical patent/KR20090007057U/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68778—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by supporting substrates others than wafers, e.g. chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 고안에 따른 FBGA 패키지 제조용 지그는, 접착제를 이용하여 반도체 칩을 부착하기 위한 다이 어태치 공정에서 이용되는 FBGA 패키지 제조용 지그로서, 다수의 유니트 레벨 기판으로 이루어진 스트립 레벨 기판의 상부 및 하부에 각각 부착된 연결바와, 상기 연결바에 의해 일체형으로 연결되며 상기 각 유니트 레벨 기판의 윈도우 부분을 덮도록 배치되어 접착제로부터 상기 반도체 칩에의 본딩패드를 보호하기 위해 내부가 비어있는 형상을 갖는 보호부를 포함한다.The jig for manufacturing FBGA package according to the present invention is a jig for manufacturing FBGA package used in a die attach process for attaching a semiconductor chip using an adhesive, and is attached to upper and lower portions of a strip level substrate made of a plurality of unit level substrates, respectively. And a protective part integrally connected by the connecting bar and disposed to cover the window portions of the unit level substrates, and having a hollow shape to protect the bonding pads from the adhesive to the semiconductor chip.

Description

ＦＢＧＡ 패키지 제조용 지그{JIG USED FABRICATING OF FINE PITCH BALL GRID ARRAY PACKAGE}JIG USED FABRICATING OF FINE PITCH BALL GRID ARRAY PACKAGE}

본 고안은 FBGA 패키지 제조용 지그에 관한 것으로, 보다 자세하게는, FBGA 패키지를 제조하기 위한 다이 어태치 공정 수행 시, 접착제에 의한 반도체 칩의 본딩패드 오염을 방지할 수 있는 FBGA 패키지 제조용 지그에 관한 것이다. The present invention relates to a jig for manufacturing a FBGA package, and more particularly, to a jig for manufacturing a FBGA package that can prevent the bonding pad contamination of the semiconductor chip by the adhesive when performing the die attach process for manufacturing the FBGA package.

반도체 산업에서 집적회로에 대한 패키징 기술은 소형화에 대한 요구 및 실장 신뢰성을 만족시키기 위해 지속적으로 발전되고 있다. 예컨데, 소형화에 대한 요구는 칩 크기에 근접한 패키지에 대한 기술 개발을 가속화시키고 있으며, 실장 신뢰성에 대한 요구는 실장작업의 효율성 및 실장 후의 기계적, 전기적 신뢰성을 향상시킬 수 있는 패키징 기술에 대한 중요성을 부각시키고 있다. In the semiconductor industry, packaging technology for integrated circuits is continuously developed to meet the demand for miniaturization and mounting reliability. For example, the demand for miniaturization is accelerating the development of technology for packages that are close to chip size, and the demand for mounting reliability highlights the importance of packaging technologies that can improve the efficiency of mounting and mechanical and electrical reliability after mounting. I'm making it.

상기 패키지의 소형화를 이룬 한 예로서, 볼 그리드 어레이(BGA : Ball Grid Array Package) 패키지를 들 수 있다. 상기 BGA 패키지는 전체적인 패키지의 크기가 반도체 칩의 크기와 동일하거나 거의 유사하며, 특히, 외부와의 전기적 접속 수단, 즉, 인쇄회로기판(Printed Circuit Board)에의 실장 수단으로서, 솔더 볼이 구비됨에 따라 실장 면적이 감소되고 있는 추세에 매우 유리하게 적용할 수 있다는 잇점이 있다.An example of miniaturization of the package is a ball grid array package (BGA). The BGA package has an overall package size that is substantially the same as or similar to that of a semiconductor chip. In particular, as the solder ball is provided, the BGA package is provided as an electrical connection means to the outside, that is, a mounting means on a printed circuit board. This has the advantage that it can be very advantageously applied to the trend that the mounting area is decreasing.

한편, 반도체 패키지 분야에서는 점점 고용량의 반도체 모듈을 제공하기 위하여 많은 연구가 진행되어 왔으며, 반도체 칩의 패키징 밀도를 높이기 위한 일환으로서 소위 칩 스케일 패키지라 불리는 FBGA 패키지가 개발되었다. 이러한 FBGA 패키지는 비지에이(Ball Grid Array: 이하, BGA라 함)의 일종으로서 BGA에 비해 상대적으로 크기가 작고 매우 좁은 간격으로 배열된 솔더볼(Solder Ball Array) 어레이를 채용하고 있다. On the other hand, in the semiconductor package field, a lot of research has been conducted in order to provide a higher capacity semiconductor module, and as a part to increase the packaging density of semiconductor chips, a so-called FBGA package called a chip scale package has been developed. This FBGA package is a kind of BG (Ball Grid Array), which employs a solder ball array that is relatively smaller than BGA and is arranged at very narrow intervals.

이하에서는, 전술한 FBGA 패키지에 대해 간략하게 설명하도록 한다.Hereinafter, the above-described FBGA package will be briefly described.

중앙부에 윈도우를 갖는 기판의 상면에 접착제를 매개로 하여 센터패드 형의 반도체 칩이 부착되고, 상기 반도체 칩과 기판의 전극단자 간이 상기 윈도우를 관통되도록 본딩된 와이어에 의해 전기적으로 연결된다.A center pad-type semiconductor chip is attached to an upper surface of the substrate having a window in the center portion through an adhesive, and the semiconductor chip and the electrode terminal of the substrate are electrically connected by a wire bonded through the window.

또한, 상기 반도체 칩을 포함하는 기판의 상면 및 상기 기판 윈도우를 포함하는 기판 하면 부분이 상기 반도체 칩을 외부의 스트레스로부터 보호하기 위해 EMC(Epoxy Molding Compound)와 같은 봉지제로 밀봉된다.In addition, an upper surface of the substrate including the semiconductor chip and a lower surface portion of the substrate including the substrate window are sealed with an encapsulant such as an epoxy molding compound (EMC) to protect the semiconductor chip from external stress.

게다가, 상기 기판 하면에는 솔더 볼과 같은 다수의 외부 접속 단자가 부착된다.In addition, a plurality of external connection terminals such as solder balls are attached to the lower surface of the substrate.

그러나, 자세하게 도시하고 설명하지는 않았지만, 상기와 같은 FBGA 패키지는, 기판 상에 접착제를 매개로 반도체 칩이 부착 후, 반도체 칩과 상기 기판 간이 완전하게 부착되도록 큐어링(Curing) 공정이 수행되게 되는데, 이때, 상기 접착제의 숙성 불량, 접착제 자체의 물성 변화 및 상기 큐어링 조건의 이상 등과 같은 요 인으로 인해, 도 1에 도시된 바와 같이, 상기 접착제(106)가 상기 기판(100)의 반도체 칩(102)이 부착되는 영역을 벗어나 상기 기판(100) 윈도우(W) 내부로 까지 침투하게 된다.However, although not shown and described in detail, in the FBGA package as described above, after the semiconductor chip is attached to the substrate through an adhesive, a curing process is performed to completely attach the semiconductor chip to the substrate. At this time, due to factors such as poor maturation of the adhesive, physical properties of the adhesive itself, abnormality of the curing conditions, etc., as shown in FIG. 1, the adhesive 106 may be a semiconductor chip ( It penetrates to the inside of the window (W) of the substrate 100 beyond the area to which the 102 is attached.

이로 인해, 상기 윈도우(W) 내부에서 노출된 상기 반도체 칩(102)의 본딩패드(104)까지 상기 접착제(106)로 인해 오염되게 되어, 그에 따른, 패키지의 후속 공정을 수행하기 어렵게 되어, 그 결과, 모든 공정 수행 후, 패키지의 불량을 발생시키게 된다.This causes contamination of the adhesive 106 to the bonding pads 104 of the semiconductor chip 102 exposed inside the window W, thereby making it difficult to perform subsequent processing of the package. As a result, after performing all the processes, the package may be defective.

본 고안은 접착제로부터의 반도체 칩 본딩패드 오염을 방지할 수 있는 FBGA 패키지 제조용 지그를 제공한다.The present invention provides a jig for fabricating an FBGA package that can prevent semiconductor chip bonding pad contamination from an adhesive.

또한, 본 고안은 상기와 같이 접착제로부터의 반도체 칩 본딩패드 오염을 방지하여 후속 공정을 용이하게 수행할 수 있는 FBGA 패키지 제조용 지그를 제공한다.In addition, the present invention provides a jig for manufacturing a FBGA package that can prevent the semiconductor chip bonding pad contamination from the adhesive as described above to facilitate the subsequent process.

본 고안에 따른 FBGA 패키지 제조용 지그는, 접착제를 이용하여 반도체 칩을 부착하기 위한 다이 어태치 공정에서 이용되는 FBGA 패키지 제조용 지그로서, 다수의 유니트 레벨 기판으로 이루어진 스트립 레벨 기판의 상부 및 하부에 각각 부착된 연결바; 및 상기 연결바에 의해 일체형으로 연결되며 상기 각 유니트 레벨 기판의 윈도우 부분을 덮도록 배치되어 접착제로부터 상기 반도체 칩에의 본딩패드를 보호하기 위해 내부가 비어있는 형상을 갖는 보호부;를 포함한다.The jig for manufacturing FBGA package according to the present invention is a jig for manufacturing FBGA package used in a die attach process for attaching a semiconductor chip using an adhesive, and is attached to upper and lower portions of a strip level substrate made of a plurality of unit level substrates, respectively. Connecting bar; And a protection part integrally connected by the connection bar and disposed to cover the window portions of the unit level substrates and having a hollow shape to protect the bonding pads from the adhesive to the semiconductor chip.

상기 보호부는 직사각형 형상을 포함한다.The protection part has a rectangular shape.

상기 보호부는 상기 윈도우와 동일한 폭을 갖는 것을 특징으로 한다.The protective part may have the same width as the window.

상기 보호부는 서로 이격된 각 유니트 레벨 기판에의 윈도우 간과 동일한 간격을 갖는 홈을 더 포함한다.The protection portion further includes grooves having the same spacing as the windows on each unit level substrate spaced apart from each other.

상기 연결바 및 보호부는 금속 물질로 이루어진 것을 특징으로 한다.The connection bar and the protection unit is characterized in that made of a metallic material.

상기 보호부는 상기 윈도우 내부로 삽입 배치되는 것을 특징으로 한다.The protective part may be inserted into the window.

상기 보호부는 상기 윈도우 내부로 삽입 배치되는 돌출부를 더 포함한다.The protector further includes a protrusion inserted into the window.

본 고안은, FBGA 패키지 제조용 지그로서, 윈도우를 구비한 다수의 유니트 레벨 기판을 포함하는 스트립 레벨 기판 상에 접착제 도포 후, 상기 윈도우 부분에 상기 윈도우를 덮도록 다수의 보호부로 이루어진 지그를 배치시키고, 그런 다음, 상기 지그가 배치된 기판에 대해 큐어링을 수행함으로써, 상기 윈도우 부분에 배치된 지그에 의해, 종래의 상기 큐어링 공정에 의해 유발되는 접착제의 숙성 불량, 접착제 자체의 물성 변화 및 상기 큐어링 조건의 이상 등과 같은 요인으로 인한 상기 접착제에의 윈도우 부분을 향한 침투를 방지할 수 있다.The present invention is a jig for manufacturing a FBGA package, after applying the adhesive on a strip-level substrate including a plurality of unit-level substrate having a window, the jig composed of a plurality of protective parts to arrange the window portion to cover the window, Then, by performing curing on the substrate on which the jig is disposed, by the jig disposed on the window portion, poor maturation of the adhesive caused by the conventional curing process, physical property change of the adhesive itself, and the curing Penetration toward the window portion into the adhesive due to factors such as abnormality of ring conditions can be prevented.

따라서, 본 고안은 상기와 같이 접착제에의 윈도우 부분을 향한 침투를 방지하여 상기 윈도우 내부에서 노출된 상기 반도체 칩의 본딩패드의 오염을 방지할 수 있다.Therefore, the present invention can prevent contamination of the bonding pad of the semiconductor chip exposed inside the window by preventing penetration toward the window portion into the adhesive as described above.

그 결과, 본 고안은 패키지의 불량을 방지할 수 있어, 후속의 나머지 공정을 용이하게 수행할 수 있다.As a result, the present invention can prevent the failure of the package, it is possible to easily perform the subsequent remaining steps.

본 고안은, FBGA 패키지 제조용 지그로서, 다수의 유니트 레벨 기판을 포함하는 스트립 레벨 기판의 전면 상에 접착제 도포 후, 상기 유니트 레벨 기판에의 윈도우 부분에 상기 윈도우를 덮도록 다수의 보호부가 구비된 상기 지그를 배치시키고, 그런 다음, 상기 지그가 배치된 기판에 대해 큐어링을 수행한다.The present invention provides a jig for manufacturing an FBGA package, wherein after the adhesive is applied on the front surface of a strip level substrate including a plurality of unit level substrates, the plurality of protection parts are provided to cover the window portion of the window to the unit level substrate. The jig is placed, and then curing is performed on the substrate on which the jig is placed.

이렇게 하면, 상기와 같이 접착제가 도포된 기판 윈도우 부분에 다수의 보호부로 이루어진 지그를 배치하고, 상기 접착제에 대한 큐어링 공정을 수행함으로써, 상기 윈도우 부분에 배치된 지그에 의해, 큐어링 공정에 의해 유발되는 접착제의 숙성 불량, 접착제 자체의 물성 변화 및 상기 큐어링 조건의 이상 등과 같은 요인으로 인한 상기 접착제에의 윈도우 부분을 향한 침투를 방지할 수 있다.In this way, by placing a jig composed of a plurality of protective parts on the substrate window portion coated with the adhesive as described above, and performing a curing process for the adhesive, by a curing process by the jig disposed on the window portion It is possible to prevent the penetration into the window portion into the adhesive due to factors such as the resulting poor aging of the adhesive, changes in the physical properties of the adhesive itself and abnormality of the curing conditions.

따라서, 상기와 같이 접착제에의 윈도우 부분을 향한 침투를 방지하여 상기 윈도우 내부에서 노출된 상기 반도체 칩의 본딩패드의 오염을 방지할 수 있으므로, 그에 따른, 패키지의 불량을 방지할 수 있다.Therefore, it is possible to prevent contamination of the bonding pad of the semiconductor chip exposed inside the window by preventing the penetration toward the window portion into the adhesive as described above, thereby preventing the defect of the package.

그 결과, 후속의 나머지 공정을 용이하게 수행할 수 있다.As a result, the subsequent remaining steps can be easily performed.

이하에서는, 첨부된 도면을 참조하여 본 고안의 바람직한 실시예를 상세하게 설명하도록 한다. Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.

자세하게, 도 2 및 도 3은 본 고안의 실시예에 따른 FBGA 패키지 제조용 지그를 설명하기 위해 도시한 단면도로서, 이를 설명하면 다음과 같다.2 and 3 are cross-sectional views illustrating the jig for manufacturing a FBGA package according to an embodiment of the present invention.

도시된 바와 같이, 본 고안의 실시예에 따른 FBGA 패키지 제조용 지그(208) 는, 중앙 부분에 윈도우(W)를 구비한 다수의 유니트 레벨 기판(201)으로 이루어진 스트립 레벨 기판(200) 상에 접착제(206)를 매개로 하여 다수의 반도체 칩(202)을 부착시키기 위한 다이 어태치 공정에서 이용되는 FBGA 패키지 제조용 지그(208)로서, 상기 스트립 레벨 기판(200)의 상부 및 하부에 각각 부착된 연결바(209)에 의해 일체형으로 연결되며 상기 각 유니트 레벨 기판(201)의 윈도우(W) 부분을 덮도록 배치되고, 상기 접착제(206)로부터 상기 반도체 칩(202)에의 본딩패드(204)를 보호하기 위해 내부가 비어 있는 형상의 각각의 독립적인 보호부(210)로 이루어진다.As shown, the jig 208 for manufacturing the FBGA package according to the embodiment of the present invention, the adhesive on the strip level substrate 200 composed of a plurality of unit level substrate 201 having a window (W) in the center portion A jig 208 for fabricating an FBGA package used in a die attach process for attaching a plurality of semiconductor chips 202 via a medium 206, the connections attached to upper and lower portions of the strip level substrate 200, respectively. Integrally connected by bars 209 and disposed to cover portions of the window W of each unit level substrate 201, and protect the bonding pads 204 from the adhesive 206 to the semiconductor chip 202. To this end, each of the independent protection unit 210 of the hollow shape.

여기서, 상기 보호부(210)는 도 3에 도시된 바와 같이, 직사각형 형상으로 형성되는 것이 바람직하며, 이때, 상기 보호부(210)는 상기 유니트 레벨 기판(201)의 윈도우(W)와 동일한 폭을 갖도록 형성된다.Here, the protection part 210 is preferably formed in a rectangular shape, as shown in Figure 3, wherein the protection part 210 is the same width as the window (W) of the unit level substrate 201 It is formed to have.

또한, 상기 보호부(210)는 1∼200㎛의 두께로 이루어지며, 상기 보호부(210)는 접착제(206)로부터 반도체 칩(202) 본딩패드(204)로의 침투를 용이하게 방지하기 위해 상기 유니트 레벨 기판(201)의 윈도우(W) 내부로 삽입 배치되는 돌출부(도시안됨)가 구비된다.In addition, the protection unit 210 is made of a thickness of 1 ~ 200㎛, the protection unit 210 is to prevent the penetration of the adhesive chip 202 to the semiconductor chip 202 bonding pad 204 easily A protrusion (not shown) is disposed to be inserted into the window W of the unit level substrate 201.

이때, 상기 보호부(210)는 상기 유니트 레벨 기판(201)의 윈도우(W) 내부로 삽입 배치되는 돌출부의 장방면이 1∼20㎛의 두께로 이루어지는 것이 바람직하다.In this case, the protective part 210 preferably has a long side of the protrusion part inserted into the window W of the unit level substrate 201 having a thickness of 1 to 20 μm.

게다가, 상기 보호부(210)는 서로 이격된 각 유니트 레벨 기판(201)과 윈도우(W) 간의 동일한 간격을 가지며 상기 돌출부에 인접한 다수 개의 홈(H)이 구비된다.In addition, the protection unit 210 is provided with a plurality of grooves H adjacent to the protrusion and having the same distance between the unit level substrate 201 and the window W spaced apart from each other.

아울러, 상기 보호부(210) 및 연결부(209)는 금속 물질로 이루어지며, 서로 인접한 유니트 레벨 기판(201)에 형성된 각 보호부(210)들 간이 상기 연결부(209)를 통해 일체형의 형상으로 이루어진다.In addition, the protection part 210 and the connection part 209 are made of a metal material, and each protection part 210 formed on the unit level substrate 201 adjacent to each other is formed in an integral shape through the connection part 209. .

전술한 바와 같이 본 고안은, FBGA 패키지 제조용 지그로서, 윈도우를 구비한 다수의 유니트 레벨 기판을 포함하는 스트립 레벨 기판 상에 접착제 도포 후, 상기 윈도우 부분에 상기 윈도우를 덮도록 보호부를 포함한 지그를 배치시키고, 그런 다음, 상기 지그가 배치된 기판에 대해 큐어링을 수행함으로써, 상기 윈도우 부분에 배치된 지그에 의해, 종래의 상기 큐어링 공정에 의해 유발되는 접착제의 숙성 불량, 접착제 자체의 물성 변화 및 상기 큐어링 조건의 이상 등과 같은 요인으로 인한 상기 접착제에의 윈도우 부분을 향한 침투를 방지할 수 있다.As described above, the present invention is a jig for fabricating an FBGA package, and after applying adhesive on a strip level substrate including a plurality of unit level substrates having windows, a jig including a protective part is disposed to cover the window in the window portion. Then, by performing the curing on the substrate on which the jig is disposed, by the jig disposed on the window portion, the maturation of the adhesive caused by the conventional curing process, the physical properties of the adhesive itself and Penetration toward the window portion into the adhesive due to factors such as abnormality of the curing condition can be prevented.

따라서, 상기와 같이 접착제에의 윈도우 부분을 향한 침투를 방지하여 상기 윈도우 내부에서 노출된 상기 반도체 칩의 본딩패드의 오염을 방지할 수 있으므로, 그 결과, 패키지의 불량을 방지할 수 있어, 후속의 나머지 공정을 용이하게 수행할 수 있다.Therefore, as described above, it is possible to prevent the penetration toward the window portion into the adhesive, thereby preventing contamination of the bonding pad of the semiconductor chip exposed inside the window, and as a result, failure of the package can be prevented, The remaining process can be easily performed.

이상, 전술한 본 고안의 실시예들에서는 특정 실시예에 관련하고 도시하고 설명하였지만, 본 고안이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 고안의 정신과 분야를 이탈하지 않는 한도 내에서 본 고안이 다양하게 개조 및 변형될 수 있다는 것을 당 업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.In the above-described embodiments of the present invention, the present invention has been described and described with respect to a specific embodiment, but the present invention is not limited thereto, and the scope of the following claims is provided without departing from the spirit and the field of the present invention. It will be readily apparent to those skilled in the art that the present invention may be modified and modified in various ways.

도 1은 종래의 문제점을 설명하기 위해 도시한 단면도.1 is a cross-sectional view illustrating a conventional problem.

도 2 및 도 3은 본 고안의 실시예에 따른 FBGA 패키지 제조용 지그를 설명하기 위해 도시한 단면도.2 and 3 are cross-sectional views illustrating a jig for manufacturing an FBGA package according to an embodiment of the present invention.

Claims (7)

접착제를 이용하여 반도체 칩을 부착하기 위한 다이 어태치 공정에서 이용되는 FBGA 패키지 제조용 지그로서,A jig for manufacturing an FBGA package used in a die attach process for attaching a semiconductor chip using an adhesive, 다수의 유니트 레벨 기판으로 이루어진 스트립 레벨 기판의 상부 및 하부에 각각 부착된 연결바; 및Connecting bars respectively attached to upper and lower portions of a strip level substrate composed of a plurality of unit level substrates; And 상기 연결바에 의해 일체형으로 연결되며 상기 각 유니트 레벨 기판의 윈도우 부분을 덮도록 배치되어 접착제로부터 상기 반도체 칩에의 본딩패드를 보호하기 위해 내부가 비어있는 형상을 갖는 보호부;A protection part integrally connected by the connection bar and disposed to cover the window portions of the unit level substrates and having a hollow shape to protect a bonding pad from the adhesive to the semiconductor chip; 를 포함하는 것을 특징으로 하는 FBGA 패키지 제조용 지그.Jig for manufacturing a FBGA package comprising a. 제 1 항에 있어서,The method of claim 1, 상기 보호부는 직사각형 형상을 포함하는 것을 특징으로 하는 FBGA 패키지 제조용 지그.Jig for manufacturing the FBGA package, characterized in that the protective portion comprises a rectangular shape. 제 1 항에 있어서,The method of claim 1, 상기 보호부는 상기 윈도우와 동일한 폭을 갖는 것을 특징으로 하는 FBGA 패키지 제조용 지그.The protective part jig for manufacturing a FBGA package, characterized in that the same width as the window. 제 1 항 또는 제 2 항에 있어서,The method according to claim 1 or 2, 상기 보호부는 서로 이격된 각 유니트 레벨 기판에의 윈도우 간과 동일한 간격을 갖는 홈을 더 포함하는 것을 특징으로 하는 FBGA 패키지 제조용 지그.The protection unit jig for manufacturing a FBGA package further comprises a groove having the same spacing between the windows on each unit level substrate spaced apart from each other. 제 1 항에 있어서,The method of claim 1, 상기 연결바 및 보호부는 금속 물질로 이루어진 것을 특징으로 하는 FBGA 패키지 제조용 지그.Jig for manufacturing the FBGA package, characterized in that the connecting bar and the protection portion made of a metallic material. 제 1 항에 있어서,The method of claim 1, 상기 보호부는 상기 윈도우 내부로 삽입 배치되는 것을 특징으로 하는 FBGA 패키지 제조용 지그.The jig for manufacturing an FBGA package, wherein the protection part is inserted into the window. 제 6 항에 있어서,The method of claim 6, 상기 보호부는 상기 윈도우 내부로 삽입 배치되는 돌출부를 더 포함하는 것을 특징으로 하는 FBGA 패키지 제조용 지그.The protective part jig for manufacturing a FBGA package, characterized in that further comprising a protrusion inserted into the window.
KR2020080000300U 2008-01-08 2008-01-08 Jig used fabricating of fine pitch ball grid array package KR20090007057U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2020080000300U KR20090007057U (en) 2008-01-08 2008-01-08 Jig used fabricating of fine pitch ball grid array package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2020080000300U KR20090007057U (en) 2008-01-08 2008-01-08 Jig used fabricating of fine pitch ball grid array package

Publications (1)

Publication Number Publication Date
KR20090007057U true KR20090007057U (en) 2009-07-13

Family

ID=41334291

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2020080000300U KR20090007057U (en) 2008-01-08 2008-01-08 Jig used fabricating of fine pitch ball grid array package

Country Status (1)

Country Link
KR (1) KR20090007057U (en)

Similar Documents

Publication Publication Date Title
KR100472286B1 (en) Semiconductor chip package that adhesive tape is attached on the bonding wire
US6664615B1 (en) Method and apparatus for lead-frame based grid array IC packaging
US7772036B2 (en) Lead frame based, over-molded semiconductor package with integrated through hole technology (THT) heat spreader pin(s) and associated method of manufacturing
US10008472B2 (en) Method for making semiconductor device with sidewall recess and related devices
US7598599B2 (en) Semiconductor package system with substrate having different bondable heights at lead finger tips
KR100825784B1 (en) Semiconductor package suppressing a warpage and wire open defects and manufacturing method thereof
US11854947B2 (en) Integrated circuit chip with a vertical connector
US20110241187A1 (en) Lead frame with recessed die bond area
US11004776B2 (en) Semiconductor device with frame having arms and related methods
US11869831B2 (en) Semiconductor package with improved board level reliability
JPWO2004030075A1 (en) Manufacturing method of semiconductor device
US9490146B2 (en) Semiconductor device with encapsulated lead frame contact area and related methods
KR100769204B1 (en) Semiconductor Package and Manufacture Method The Same
JP4038021B2 (en) Manufacturing method of semiconductor device
KR20090007057U (en) Jig used fabricating of fine pitch ball grid array package
US9214447B2 (en) Non-leaded type semiconductor package and method of assembling same
US20090096070A1 (en) Semiconductor package and substrate for the same
US11495511B2 (en) Semiconductor package structure and method for manufacturing the same
KR100923999B1 (en) Fabrication method of Structure of Stack Semiconductor Package Without PCB
KR20080084075A (en) Stacked semiconductor package
KR20070079654A (en) Printed circuit board for flip chip bonding and ball grid array package manufacturing method using the same
KR20030054066A (en) Stack package and manufacturing method thereof
KR100772107B1 (en) Ball grid array package
KR100800159B1 (en) Semiconductor package and method of fabricating the same
CN101494210A (en) Conductor frame and encapsulation structure

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination