KR20090004868A - 구리의 전자-이동 저항성을 고양하기 위한 코팅 방법 - Google Patents

구리의 전자-이동 저항성을 고양하기 위한 코팅 방법 Download PDF

Info

Publication number
KR20090004868A
KR20090004868A KR1020087021661A KR20087021661A KR20090004868A KR 20090004868 A KR20090004868 A KR 20090004868A KR 1020087021661 A KR1020087021661 A KR 1020087021661A KR 20087021661 A KR20087021661 A KR 20087021661A KR 20090004868 A KR20090004868 A KR 20090004868A
Authority
KR
South Korea
Prior art keywords
group
copper
solution
layer
amine
Prior art date
Application number
KR1020087021661A
Other languages
English (en)
Other versions
KR101413803B1 (ko
Inventor
이사벨르 비스포
나탈리 티에리에
파올로 만기아갈리
Original Assignee
알쉬메
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알쉬메 filed Critical 알쉬메
Publication of KR20090004868A publication Critical patent/KR20090004868A/ko
Application granted granted Critical
Publication of KR101413803B1 publication Critical patent/KR101413803B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Paints Or Removers (AREA)

Abstract

본 발명은 다음의 단계를 포함하는 다층 복합 장치를 제조하는 방법에 관한 것이다: (A) 복합체 물질의 표면을 다음의 어느 하나와 접촉하게 함에 의해 유전체 층에 구리 영역을 갖는 표면 상에 유전체 층을 형성하는 단계: a) 아닐린의 디아조늄 염, 적어도 하나의 관능기를 담지하는 디아조늄 염, 또는 청구항 1에서 정의된 바와 같은 구조식 H2N-A-X-Z의 아민 화합물로: b) 또는
-　아릴 디아조늄 염을 포함하는 제일 용액과 연속적으로
- 실란, 실라잔, 실록산, 아민, 하이드록시 및 카복실기로 구성된 군으로부터 선택된 적어도 하나의 관능기를 담지하고 그리고 제일 용액에 의해 복합체 물질의 표면 상에 그라프트된 아릴 라디칼과 반응할 수 있는 적어도 하나의 관능기를 담지하는 화합물을 포함하는 제이 용액;
(B) Si-함유 유전체 Cu-식각 중단 층 및/또는 구리 확산 배리어로 구성되는 표층을 형성하는 단계.

Description

구리의 전자-이동 저항성을 고양하기 위한 코팅 방법{COATING METHOD FOR ENHANCED ELECTROMIGRATION RESISTANCE OF COPPER}
본 발명은 일반적으로 구리와 식각-정지 층(etch-stop layer; ESL) 사이의 접합 강도를 증진하고, 그리고 이에 따라서 구리의 표면 확산, 특히, 예를 들어 반도체 장비의 작동 중에 전기장 하에서 전자이동을 제한하는 방법 및 조성물에 관한 것이다.
구리는 알루미늄에 비하여 그의 보다 낮은 비저항과 그의 개선된 전자이동 저항성에 기인하여 오늘날의 극초대규모 집적회로(ultra large scale integration; ULSI) 반도체 장치에 필요로 한 멀티레벨 인터컨넥터를 형성하기 위해 광범위하게 채용되어 왔다.
멀티레벨 인터컨넥터는 다양한 신호 뿐 아니라 전력을 분배하고 그리고 직접회로의 다른 영역에 그라운드하기 위해 사용되는 (트렌치 내에 형성된) 구리 라인의 네트워크를 구성한다. 실질적인 이스테이트-효율성을 개선하기 위해, 이들 라인들은 유전체 물질에 의해 분리된 몇몇 준위로 스택되고 그리고 준위들은 비아스로 불리는 수직 간극을 통해 상호에 대해 연결되어 진다.
라인들과 비아스는 상감공정(Damascene process) 시퀀스[예를 들어 S. Wolf: "Silicon processing for the VLSI Era", Vol.4, p.671-687 참고]를 사용하여 형성되어 지는데 여기서, 인터컨넥터 시스템의 각 준위에서, 형상은 유전체 물질로 에칭되고 그리고 연속적으로 평탄화되어 지기 전에 구리로 충진되어 진다. 이 시퀀스의 단순화된 버젼은 다음과 같이 기술되어 질 수 있다:
- 트렌치 및/또는 비아스를 형성하기 위해 유전체 물질의 드라이 에칭;
- 구리는 유전체를 통한 빠른 확산제이고 그리고 실리콘으로 구성되는 하부에 놓인 트랜지스터에 도달할 수 있어 장치 결함을 야기할 수 있기 때문에 Cu 확산 배리어(통상적으로 TaN/Ta)의 증착(전통적으로 물리적 증착 - PVD에 의함);
- 통상적으로 PVD에 의한 구리의 "시드 층"의 증착;
- 비아스와 트렌치를 충진하기 위해 구리의 전기화학적 증착;
- 상감세공한 구리 라인, 즉 구리의 표면을 주위 유전체의 표면과 같은 동일한 레벨로 하기 위해 화학적 기계적 연마(chemical mechanical polishing; CMP)에 의한 평탄화;
- 위에 놓여진 중간-금속 유전체 물질의 패터닝 및 에칭을 하는 동안에 구리 확산 배리어 뿐 아니라 식각-정지 층(ESL)으로 작용하는 유전체 캡슐화 층(일반적으로 플라즈마-고양 화학적 증기 증착(plasma-enhanced chemical vapor deposition; PECVD)에 의해 증착된 SiCN, SiN, SiC, SiOCN 또는 SiON)의 상감세공한 구리 라인 상에의 증착;
- 중간-금속 유전체 물질(일반적으로 4.0 이하의 낮은 유전율을 갖는 물질) 의 다음 레벨의 증착.
장치 직접 밀도가 증가함에 따라, 회로 상의 라인의 깊이, 비아스 및 다른 특성이 감소한다. 결과적으로, 라임 및 비아스의 횡단면은 감소하고 구리 라인을 통해 수행된 전류 밀도는 증가한다.
전류 밀도에 있어서의 증가는 구리 인터컨넥터에서 전자이동 현상을 고양한다. 전자이동은 전류 흐름의 방향에서 인터컨넥터 라인에서 금속 원자의 배치에 의해 기술되어 질 수 있다.
구리 원자의 이동의 결과로, 간극과 그런 다음 보이드가 구리 라인의 어떤 영역에 형성되어, 인터컨넥터 시스템과 그리고 연속적으로 직접회로 그 자체의 신뢰성 문제 및 시간과 관련하여 완전한 실패를 야기한다.
구리 라인에서, 구리의 표면 확산 계수가 그 자체-확산 계수 보다 높기 때문에, 전자 이동은 주로 구리 원자 또는 이온의 표면 확산을 통하여 진행된다는 것이 알려져 있다 (예를 들어, C.K.Hu et al., Microelectronics and Reliability, Vol.46, Issues 2-4, p.213-231 참고). 구리의 표면 확산은 바람직하기로는 구리 라인의 가장 약한 계면을 따라 발생하는 반면 느슨하게 결합한 구리 원자는 보다 많은 이동성을 가진다.
구리 라인에서, 가장 약한 계면은 ESL과 접촉한 라인의 상단 표면이다 (예를 들어, T.C. Wang et al., Thin Solid Films, 498 (2006) p.36-42 참고).
따라서, 구리의 표면 확산을 제한하기 위해 구리와 ESL 사이의 접합 강도를 고양하고, 인터컨넥트 시스템의 신뢰성 및 전자이동 저항성을 개선하는 것이 바람 직하다.
구리에 대해 ESL의 양호한 접합력과 보다 양호한 전자이동 저항성을 달성하기 위하여 몇 가지의 기술들이 제안되었다.
암모니아 또는 수소와 같은 환원 분위기 하에서 플라즈마 처리(예를 들어, US 특허 6946401, 6764952 및 6593660 참고)가 구리 산화물을 환원하고 그리고 구리 표면에 존재하는 다른 오염물질을 제거하기 위해 채용되어 졌으며, 따라서 ESL의 보다 양호한 접합력을 초래하였다. 그러나, 처리의 물리적 및 직접적인 특성은 보다 높은 라인-대-라인 누설의 위험을 초래하는 주위 유전 영역 상에 약간의 구리 스퍼터링을 유발한다. 몇몇의 상단 표면 구리는 공정 간에 제거되어, 인터컨넥터 수행성을 감소하는 증가된 라인 저항성을 초래한다.
구리 표면의 실리콘 화합물화는 Si-기재 ESL로 접합력을 고양하기 위해 제안되었다 (예를 들어, 미국 특허 6492266, 6977218 및 5447887 참고). 실리콘화합물화 공정 동안에, 라인으로부터의 약간의 구리가 소비되어 져 보다 저항성의 실리콘화 구리를 형성한다. 이것은 또한 증가된 라인 저항성을 초래한다.
전자이동에 대한 저항성을 고양하기 위해, 전기화학적 충진 단계 동안 라인의 벌크에서 뿐 아니라, 구리 라인의 상단 표면 상에 국소화된 방식으로, Ag 또는 Zr과 같은 다른 금속으로 구리를 도핑하는 것이 또한 제안되어 있다 (예를 들어, 미국 특허 6387806 및 6268291 참고). 이 경우에, 도판트는 물리적으로 구리 확산 방지제로서 작용하게 될 뿐 아니라, 구리 확산 경로를 제거하기 위해 보다 큰 구리 그레인을 만드는데 일조할 것이다.
다시 한번, 구리에 비교하여 보다 낮은 전기 전도성을 갖는 도판트의 사용은 라인 저항성을 증진할 것이다.
무전해 증착 공정에 의해 증착된 CoWP 층과 같은 구리 라인 상에 선택적 및 전도성 캡핑 층의 사용이 또한 제안되었다 (예를 들어, 미국 특허 6893959 및 6902605 및 US 특허출원 번호 2005/0266673 참고). 이 경우에 있어서, 구리 표면 확산은 금속-대-금속 결합에 의해 제한되어 진다. 이러한 캡핑 층은 또한 구리 확산 배리어 특성을 가질 수 있고, 따라서 이론적으로 SiCN 층에 대한 필요성을 제거할 수 있다.
그러나, ESL들의 사용 없이 이중 상감공정 시퀀스에 있어서 이들의 합체는 수월한 일이 아니고; 특히 비아 오배열이 고려되어 져야 할 때는 수월한 일이 아니다.
더욱이, 증착 선택성은 라인 밀도가 증가할 때 유지하는 것이 매우 어렵다. 이것은 증가된 라인-대-라인 누설을 야기하고, 그리고 어떤 경우에 있어서는 라인-대-라인 단락을 일으킨다.
인터컨넥터 전자이동 저항성을 증가함에 의해 ULSI 장치의 신뢰성을 개선하고, 그리고 상기 언급된 종래기술에 있어서의 단점을 완화하기 위하여, (1) 구리 라인에서 구리 원자 또는 이온의 상단 표면 확산을 제한하거나 또는 제거할 수 있고, (2) 구리/ESL 계면의 접합 강도 및 전자 이동 저항성을 고양함에 의해 구리/ESL 계면을 개선할 수 있고, (3) 인터컨넥터 시스템의 전기적 특성, 특히 라인 저항성 및 라인-대-라인 누설을 보전할 수 있는 방법에 대한 명확한 필요성이 있다.
본 발명은, 새로운 접근법으로, 인터컨넥터 와이어의 상단 표면에 구리 전자이동에 기인한, 불만족스러운 장치의 신뢰성의 상기 언급된 이슈에 대한 것이다.
본 발명에 따르면, 다수의 특정한 화합물이, 공여 또는 공유결합 그라프팅에 의해, 무전해 증착 단계의 필요 없이 화학적-기계적 연마 후 구리 또는 구리합금 와이어의 상단에 비-전도성(유전체) 캡핑 층을 형성하기 위해 사용되어 질 수 있다는 것이 밝혀졌다.
이 캡핑 층의 주요 목적은 구리-식각 중단 층(ESL) / 확산 배리어 계면의 질을 개선하기 위한 것이다.
본 발명의 캡핑 층의 비-전도성 특성은 이것이 구리 라인 상에 선택적으로 또는 전체 웨이퍼 표면상에 비-선택적으로 증착하는 가능성을 남긴다.
본 발명의 제일 측면에 따르면, 본 발명은 따라서 다음의 단계를 포함하는 반도체 장치와 같은 다층 복합 장치를 제조하는 방법에 관한 것이다
(A) 복합체 물질의 표면은 다음의 어느 하나와 접촉하게 함에 의해, 유전체 물질로 만들어진 적어도 하나의 영역 및 구리 또는 구리합금으로 만들어진 적어도 하나의 영역을 갖는 상기 복합체 물질의 상기 표면 상에 유전체 층을 형성하는 단계:
a) 다음을 포함하는 용액:
- 아닐린의 디아조늄 염;
- 실란, 실라잔, 실록산, 아민, 하이드록시 및 카복실기로 구성된 군으로부터 선택된 적어도 하나의 관능기를 담지하는 디아조늄 염; 또는 상기 디아조늄 염의 전구체;
- 구조식 H2N-A-X-Z의 아민 화합물로, 여기서:
-　A는 치환되지 않거나 또는 수산기, 저급 알킬기 또는 할로겐 원자로 치환될 수 있는 아릴기, 바람직하기로는 폐닐 기; -CH-X-B 기로 구성된 군으로부터 선택되어 지고, 여기서 -　B는 아릴 또는 헤테로아릴 기이고, 바람직하기로는 페닐 기 또는 5 또는 6 부재와 1 내지 3 질소 원자를 갖는 헤테로아릴 기이고;
- X는 단일 결합이거나 또는 1 내지 4 탄소 원자를 갖는 알킬렌 기로, 바람직하기로는 -CH2- 또는 -CH2- CH2- 기이고;
-　Z는 실란, 실라잔, 실록산, 아민, 하이드록시 및 카복실기로 구성된 군으로부터 선택된 관능기로, 바람직하기로는 아민 또는 카르복실 기임;
b) 또는
-　아릴 디아조늄 염을 포함하는 제일 용액과 연속적으로
- 실란, 실라잔, 실록산, 아민, 하이드록시 및 카복실기로 구성된 군으로부터 선택된 적어도 하나의 관능기를 담지하고 그리고 제일 용액에 의해 복합체 물질의 표면 상에 그라프트된 아릴 라디칼과 반응할 수 있는 적어도 하나의 관능기를 담지하는 화합물을 포함하는 제이 용액;
(B) 상기 단계 (A)에서 얻어진 상기 복합체 물질의 상기 표면 상에 표층(overlayer)을 형성하는 단계로, 상기 표층은 Si-함유 유전체 Cu-식각 중단 층 및/또는 구리 확산 배리어로 구성됨.
상기에 정의된 바와 같은 아닐린의 디아조늄 염 뿐 아니라 디아조늄 염류 및 아민 화합물류는 뜻밖에도
i) 금속성 구리와 자발적인 반응 또는 강력한 상호작용(그라프팅으로 요약됨)을 보이고 그리고 전자이동에 대하여 Cu 또는 Cu 합금 계면의 안정화를 가능하게 하고;
ii) 부가적인 단계의 높은 상존성, 특히 PECVD 증착 Si-함유 구리 또는 구리 합금 확산 배리어 및/또는 식각 중단 층에 대한 매우 양호한 접합력을 제공한다는 것이 밝혀졌다.
더욱이, 이들 화합물은 연속하는 단계와 합체를 공고하게 하는 양호한 열적 안정성을 나타낸다.
본 발명의 근본은 따라서 양호한 전자이동 저항성을 공고하게 하기 위해 구리와 ESL 사이의 개선된 접합력을 유도하는 비-전도성 캡핑 층의 전구체인 상기에 정의된 바와 같은 하나 또는 그 이상의 특정한 화합물을 포함하는 신규한 용액의 사용에 있다.
본 상세한 설명에서, 용어 "저급 알킬기"는 1 내지 4 탄소 원자를 갖는 직쇄 또는 분지된 탄화수소 사슬을 의미하는 것으로 이해되어 진다. 이러한 알킬기는 예를 들어 메틸, 에틸, 프로필, 또는 1-메틸-에틸기로, 바람직하기로는 메틸기이다.
용어 "1 내지 4 탄소 원자를 갖는 알킬렌기"는, 여기서 n이 1, 2, 3 또는 4인, 구조식 -(CH2)n-의 직쇄의 2가 탄화수소 사슬, 또는 예를 들어 -CH(CH3)-, -CH(CH3)-CH2-, -CH(CH3)-CH2-CH2- 또는 -C(CH3)2-CH2-와 같은 1 내지 4 탄소 원자를 갖는 분지된 2가 탄화수소 사슬을 의미하는 것으로 이해되어 진다.
용어 "할로겐 원자"는 불소, 염소 또는 브롬을 의미하는 것으로 이해되어 지고 바람직하기로는 불소 또는 염소 원자이다.
아닐린의 디아조늄은 다음 구조식의 화합물을 의미하는 것으로 이해되어 진다.
Figure 112008063004588-PCT00001
본 발명에서, 유전체 (또는 캡핑) 층 증착은 유익하기로는 상기 층의 하나 또는 그 이상의 전구체를 포함하는 단일 용액이나 또는 두 가지 용액으로 웨이퍼 표면을 함침, 스프레이 또는 스핀-코팅함에 의해 수행되어 진다.
선택되어 진 용액 조성물에 의존하여, 캡핑 층은 구리 또는 구리 합금 라인 상에 선택적으로 증착되어 질 수 있고 또는 구리 또는 구리 합금 라인 및 유전체 표면 상에 비-선택적으로 증착되어 질 수 있다.
용액에 노출한 후, 웨이퍼 표면은 탈이온수 또는 이소프로필 알코올로 수세되어 질 수 있고 그리고 표준 ESL 증착 공정을 진행하기 전에 건조되어 질 수 있다.
얻어진 캡핑 층은 양호한 열적 및 플라즈마 저항성을 보여 ESL 증착과 상용성을 공고하게 한다.
본 발명의 용액 조성물, 그리고 특히 전구체의 농도는 스택의 유전체의 유전율에 대한 충격을 최소화하기 위해 캡핑 층 두께가 유익하기로는 15 nm 보다 적게, 보다 바람직하기로는 10 nm 보다 적게, 더욱 보다 바람직하기로는 8 nm 보다 적게, 가장 보다 바람직하기로는 1 내지 8 nm 사이가 되도록 하는 것이다. 이 분야의 통상인은 이러한 농도를 사용된 화합물들의 화학적 특성에 의존하여 쉽게 결정할 것이다.
본 발명의 제일 실시형태에 따르면, 유전체 물질로 된 적어도 하나의 영역 및 구리 또는 구리 합금으로 된 적어도 하나의 영역을 갖는 복합 물질의 표면은, 바람직하기로는, 함침, 스프레이 또는 스핀 코팅함에 의해 단일 용액과, 바람직하기로는 층에 전자이동 및 PECVD 증착 Si-함유 구리 또는 구리 합금 확산 배리어 및/또는 식각 중단 층에 대한 매우 양호한 접합력에 대하여 Cu 또는 Cu 합금 계면의 안정화가 제공되어 얻어지도록 하는 화합물을 함유하는, 수성 용액과 접촉되어 진다.
하나의 특정한 실시형태에 따르면, 상기 화합물은 그대로 발생되거나 또는 미리 합성되어 진 것일 수 있는 아닐린의 디아조늄 염이다. 월등한 결과가, 캡핑 층의 두께가 1 내지 8 nm가 되도록 하는, 5 내지 50 mM, 바람직하기로는 약 10 mM의 농도로 그대로 생성된 아닐린의 디아조늄 염을 포함하는 수성 용액으로 얻어졌다.
다른 특정한 실시형태에 따르면, 상기 화합물은 실란, 실라잔, 실록산, 아민, 하이드록시 및 카복실기로 구성된 군으로부터 선택된 적어도 하나의 관능기를 담지하는 디아조늄 염이다. 이들 관능기는 PECVD 증착 Si-함유 구리 또는 구리 합금 확산 배리어 및/또는 식각 중단 층에 대한 매우 월등한 접합력을 제공하는 것이 관찰되었다.
이들 디아조늄 염은 그대로 생성된 것이거나 또는 미리 합성되어 진 것일 수 있다. 디아조늄 염의 그대로 생성된 것인 경우에는, 디아조화 반응은 니트로실이나 또는 예를 들어 아질산나트륨, 이소아밀 니트라이트 테트라플루오로보로하이드라이드, 아질산칼륨, 니트로실테트라플루오로보레이트, 니트로실술퍼릭 에시드의 혼합물, 등과 같은 질화물 유도체를 사용함에 의해, 아닐린의 디아조늄 염을 제조하기 위한 것으로서 진행되어 질 수 있다.
본 발명의 구조 내에서, 바람직한 디아조늄 염은 구조식 N=N-D-X-Z의 화합물의 것으로, 여기서:
-　D는 치환되지 않거나 또는 수산기, 저급 알킬기 또는 할로겐 원자로 치환될 수 있는 아릴기, 바람직하기로는 폐닐기이고;
-　X는 단일 결합이거나 또는 1 내지 4 탄소 원자를 가지는 알킬렌기로, 바람직하기로는 -CH2- 또는 -CH2- CH2- 기이고;
-　Z는 실란, 실라잔, 실록산, 아민, 하이드록시 및 카복실기로 구성된 군으로부터 선택된 적어도 하나의 관능기로, 바람직하기로는 아민 또는 카르복실기이다.
특히 바람직한 것으로는, 여기서 이다.
월등한 결과는 다음의 용액으로부터 얻어졌다:D 가 페닐기이고, X 가 1 내지 4 탄소 원자를 가지는 알킬렌기, 바람직하기로는 -CH2- 또는 -CH2- CH2- 기이고; 그리고 Z는 카르복실기인 구조식 N=N-D-X-Z를 갖는 페닐 알카노인산의 디아조늄 염
- 캡핑 층의 두께가 1 내지 8 nm가 되도록 하는, 5 내지 50 mM, 바람직하기로는 약 10 mM의 농도로, 아질산나트륨 및 4-아미노페닐 아세트산으로부터 그대로 생성된 4-디아조페닐 초산의 수성 용액;
- 캡핑 층의 두께가 1 내지 8 nm가 되도록 하는, 5 내지 50 mM, 바람직하기로는 약 10 mM의 농도로, 아질산나트륨 및 4-(2-아미노에틸) 아닐린으로부터 그대로 생성된 4-(2-아미노에틸) 페닐 디아조늄 염의 수성 용액;
- 캡핑 층의 두께가 1 내지 8 nm가 되도록 하는, 5 내지 50 mM, 바람직하기로는 약 10 mM의 농도로, 미리 합성된 4-디아조페닐 아세트산 테트라플루오로보레이트의 수성 용액.
다른 특정한 실시형태에 따르면, 상기 화합물은 상기에 정의된 바와 같은 구조식 H2N-A-X-Z의 아민 화합물이다.
본 발명의 구조 내에서, 바람직한 아민 화합물은 구조식 H2N-A-X-Z의 화합물의 것으로, 여기서:
-　A는 -CH-X-B 기로, 여기서 -B는 페닐기이거나 또는 5 또는 6 부재를 가지고 1 내지 3 질소원자를 갖는 헤테로아릴기이고, 바람직하기로는 이미다조릴기이고;
-　X는 단일 결합이거나 또는 -CH2- 또는 -CH2- CH2- 기이고;
-　Z는 카르복실기이다.
월등한 결과는 다음의 용액으로부터 얻어졌다:
- 캡핑 층의 두께가 1 내지 8 nm가 되도록 하는, 5 내지 50 mM, 바람직하기로는 약 10 mM의 농도로, 히스티딘의 수성 용액;
- 캡핑 층의 두께가 1 내지 8 nm가 되도록 하는, 5 내지 50 mM, 바람직하기로는 약 10 mM의 농도로, 3-아미노-3-페닐 프로피온산의 수성 용액.
본 발명의 제이의 실시형태에 따르면, 유전체 물질로 된 적어도 하나의 영역 및 구리 또는 구리 합금으로 된 적어도 하나의 영역을 갖는 복합 물질의 표면은, 바람직하기로는, 함침, 스프레이 또는 스핀 코팅함에 의해 아릴 디아조늄 염을 포함하는 제일 용액, 바람직하기로는 수성 용액과, 그리고 연속적으로 실란, 실라잔, 실록산, 아민, 하이드록시 및 카복실기로 구성된 군으로부터 선택된 적어도 하나의 관능기를 담지하고 그리고 아릴 디아조늄 역에 의해 복합체 물질의 표면 상에 그라프트된 아릴 라디칼과 반응할 수 있는 적어도 하나의 관능기를 담지하는 화합물을 포함하는 제이 용액과 접촉되어 진다.
하나의 특정한 실시형태에 따르면, 상기 아릴 디아조늄 염은 구조식 N=N-D-X-Z의 화합물로, 여기서:
-　D는 치환되지 않거나 또는 수산기, 저급 알킬기 또는 할로겐 원자로 치환될 수 있는 아릴기, 바람직하기로는 폐닐기이고;
-　X는 단일 결합이거나 또는 1 내지 4 탄소 원자를 가지는 알킬렌기로, 바람직하기로는 -CH2- 또는 -CH2- CH2- 기이고;
-　Z는 실란, 실라잔, 실록산, 아민, 하이드록시 및 카복실기로 구성된 군으로부터 선택된 적어도 하나의 관능기로, 바람직하기로는 아민 또는 카르복실기이다.
이들 디아조늄 염은 본 발명의 제일 실시형태와 관련하여 상기에서 기술한 바와 같은 그대로 생성되어 진 것이거나 또는 미리 합성되어 질 수 있다.
다른 특정한 실시형태에 따르면, 상기 제이 용액의 적어도 하나의 관능기를 담지하는 상기 화합물은 폴리실라잔이다.
월등한 결과가 다음의 용액으로 얻어졌다:
- 아질산나트륨 및 4-아미노살리실산으로부터 그대로 생성된 4-디아조살리실산의 제일 수성 용액;
- 실라잔 유도체 (KIONⓡ Cerasetⓡ 20 폴리실라잔)와 디아조늄 염 사이에서 전통적인 펩티드 커플링 반응을 가능하게 하는 제이 용액.
본 발명의 용액에 노출 후, 복합체 물질의 표면은 유익하기로는 예를 들어 탈이온수 또는 이소프로필 알코올로 린스되어 지고, 그리고 표준 ESL 증착 공정 및/또는 구리 확산 배리어의 증착을 진행하기 전에 건조되어 진다.
이러한 관점에서, 본 발명의 공정은 PECVD SiCN인 ESL/배리어에 대한 오늘날의 산업 표준으로 사용될 수 있는 것일 뿐 아니라, SiN, SiC, SiOCN 또는 SiON 뿐 아니라 공지된 타입의 Cu 확산 배리어와 사용될 수 있는 것이 인지되어 진다.
본 발명에 따른 방법에서, 유전체 또는 캡핑 층은 바람직하기로는 화학적-기계적 연마(chemical-mechanical polishing; CMP) 후 그리고 세정 후 형성되어 진다. 대안적으로, 이 층은 화학적-기계적 연마(CMP) 동안에 또는 CMP 후 세정 동안에 형성되어 질 수 있다.
본 발명의 하나의 바람직한 실시형태에 있어서, 복합체 물질은 구리 또는 구리 합금 라인을 포함하는 플라즈마 고양 화학적 증기 증착(PECVD)에 의하여 증착되어 진 Si-함유 저 k 유전체 층 또는 이산화실리콘으로 도포된 실리콘 작업 편으로 구성된다.
보다 유익하기로는 복합체 물질은 반도체 장치, 특히 직접회로의 다층 인터컨넥터 시스템이다.
제이 측면에 따르면, 본 발명은 위에서 기술된 방법에 의하여 얻어질 수 있는 다층 복합체 장치에 관한 것이다.
본 발명에 따른 장치는 따라서 일반적으로 복합체 물질의 구리 또는 구리 합금 영역의 표면 상에 그라프트된 유전체 층을 포함하며, 여기서 복합물질의 이 유전체 층 및 유전체 영역은 유전체 Cu-식각 중단 층 및/또는 구리 확산 배리어로 도포되어 진다.
보다 자세하게는, 이 반도체 장치는 다음을 포함한다:
- 하나 또는 그 이상의 트렌치를 갖는 유전체 층;
- 상기 트렌치에 형성된 구리 라인;
- 구리 라인 상에 형상되고 따라서 Si-함유 유전체 Cu-식각 중단 층 및/또는 구리 확산 배리어를 구성하는 표층에 의해 형성되고 커버된 캡핑 층;
- 상기 식각 중단 층 및/또는 구리 확산 배리어 상에 형성된 이산화실리콘 층 또는 Si-함유 저 k 유전체 층.
유익하기로는 이 유전체 캡핑 층은 15 nm 보다 적은 두께, 보다 바람직하기로는 10 nm 보다 적은 두께, 더욱 보다 바람직하기로는 8 nm 보다 적은 구께, 가장 보다 바람직하기로는 1 내지 8 nm 사이의 두께를 갖는다.
본 발명의 제 삼의 측면에 따르면, 본 발명은 위에서 기술된 방법에 있어서 유전체 캡핑 층을 형성하기 위해 사용되는 용액에 것이다.
이들 용액은 솔벤트, 바람직하기로는 물 또는 물과 수용성 알코올의 혼합물 및 유익하기로는 캡핑 층이 15 nm 보다 적은 두께, 보다 바람직하기로는 10 nm 보다 적은 두께, 더욱 보다 바람직하기로는 8 nm 보다 적은 구께, 가장 보다 바람직하기로는 1 내지 8 nm 사이의 두께가 얻어지도록 하기에 충분한 농도로, 상기에 정의된 아닐린의 디아조늄 염, 디아조늄 염 및 아민 화합물로 구성된 군으로부터 선택된 적어도 하나의 화합물을 포함한다.
유익하기로는 이들 용액은 더욱이 황산과 같은 산을 포함한다.
본 발명은 반도체 장치용 구리 인터컨넥터 구조를 제조하기 위하여 본 발명에 따른 방법이 사용된 다음의 비 제한적인 실시예에 의하여 보다 자세하게 설명될 것이다.
이들 실시예에서, 조 조성물은 단지 캡핑 층의 전구체와 물 만을 포함하는 것으로 인지되어야 한다. 물론 부가적인 부가제가 더 포함되어 질 수 있다.
실시예 1
본 실시예에서 사용된 기판은 플라즈마-고양 화학적 증기 증착(PECVD)에 의하여 증착된 400 nm 층의 이산화실리콘으로 도포된 실리콘 작업편으로 구성된다. 이 이산화실리콘 층은 PVD에 의해 증착된 15　nm의 두께를 갖는 탄탈륨 (Ta) 층의 상단에 상에 또한 PVD에 의해 증착된 10　nm의 두께를 갖는 질화 탄탈륨 (TaN)의 층으로 도포되어 진다. 100 nm의 구리 시드 층이 Ta 층의 상단에 PVD에 의하여 증착되어 지고 그리고 1 ㎛ 구리 층이 구리 시드 층 상에 전기화학적으로 증착되어 진다.
화학적 기계적 연마(CMP)가 그런 다음 기판의 표면에 적용되어 전체 구리 두께를 500 nm로 줄인다.
이 기판은 첫 번째로 0.1% wt. 황산을 포함하는 용액에 30초 동안 함침하고 그리고 나서 2.5% wt. 시트르 산에 10초 동안 함침함에 의하여 세정한다.
기판은 그런 다음 탈 이온수(DIW)로 린스되고 그리고 질소로 건조되어 진다.
기판은 그런 다음 본 발명의 용액을 사용하여 도포되어 진다(코팅 프로토콜은 아래 참고).
코팅은 푸리에 변환 적외선(Fourier Transform Infrared; FT-IRRAS) 스펙트 로스코피에 의하여 특징되어 진다.
본 발명의 용액을 사용하여 기판을 코팅한 후, 80 nm 두께의 질화 실리콘(SiN) 층이 실란(SiH4) / 암모니아 (NH3) 화학을 사용하여 PECVD에 의하여 기판 상에 증착되어 진다.
구리 상에 SiN 층의 접합은 마이크로스크래칭 테스트로 SiN 층의 층간 분리를 생성하는 임계력을 측정함에 의해 평가되어 진다.
본 특정 실시예에 있어서 본 발명의 용액은 0.93 그램 / 리터 (10 mM)의 아닐린과 0.7 그램 / 리터 (10 mM)의 아질산나트륨을 포함하는 수성 황산 용액(0.01 N)이다.
코팅 프로토콜
위에서 기술한 절차를 사용하여 기판을 세정한 후, 기판은 초음파 교반 하에서 본 발명의 용액 내에 10분 동안 침지되어 졌다. 기판은 그런 다음 에탄올로 린스되어 지고, 그런 다음 DIW로 린스되고 그리고 나서 아세톤으로 린스되고 그리고 질소로 건조되었다.
결과;
FT - IRRAS 특징화
아래의 표는 도포된 필름의 다른 변환 밴드를 나타낸다.
상응하는 결합이 아닐린 분자의 특징이다.
파수(cm-1) 동정
1488 γCH 아로마틱 사이클
1166 δCH 아로마틱 사이클(평면상)
840,827 δCH (평면외)
접합력:
구리 상에 SiN의 접합은 구리 상에 코팅이 적용되어 지지 않은 상황에 비교하여 본 발명의 코팅을 사용함에 의해 10% 개선되었다.
전기적 결과:
상술한 처리가 수행되어진, SiO2에 내재된 구리 라인을 가지고 그리고 전기적 수행성 평가를 위해 디자인된 구조를 갖는 패턴화된 기판은 이 기술 분야의 통상인에 의해 잘 알려져 있다. 처리 후, 기판은 80 nm SiN 층으로 증착되어 지고, 그런 다음 실질적인 직접회로의 조립을 하는 동안과 같은 동일한 시퀀스를 사용하여 부동태화 되어졌다.
처리된 기판 뿐 아니라 비처리된 기판이 전기적 연속성, 라인-대-라인 누설, 및 라인 저항성에 대해 평가되었다. 이 평가는 위에서와 같이 처리된 구조는 비 처리된 구조와 유사한 수행성을 나타낸다는 것을 보여주었다.
신뢰성 결과:
전기적 평가 후, 상기에서 사용된 구조인 처리 및 비처리 양자가 다른 다이 에 고정되고 그리고 이 기술 분야에 통상인에게 잘 알려진 절차를 사용하여 팩키지 되었다. 팩키지된 다이는 전자이동 시험되었다. 처리된 다이의 라이프타임은 비처리된 다이의 라이프타임보다 유의적으로 높았다.
실시예 2
본 실시예에서 사용된 기판은 플라즈마-고양 화학적 증기 증착(PECVD)에 의하여 증착된 400 nm의 이산화실리콘 층으로 도포된 실리콘 작업편으로 구성된다. 이 이산화실리콘 층은 물리적 증기 증착(PVD)에 의해 증착된 10　nm의 두께를 갖는 탄탈륨 (Ta) 층의 상단에 또한 PVD에 의해 증착된 15　nm의 두께를 갖는 질화 탄탈륨 (TaN)의 층으로 도포되어 진다. 100 nm의 구리 시드 층이 Ta 층의 상단에 PVD에 의하여 증착되어 지고 그리고 1 ㎛ 구리 층이 구리 시드 층 상에 전기화학적으로 증착되어 진다.
화학적 기계적 연마(CMP)가 그런 다음 기판의 표면에 적용되어 전체 구리 두께를 500 nm로 줄인다.
이 기판은 첫 번째로 0.1% wt. 황산을 포함하는 용액에 30초 동안 함침하고 그리고 나서 2.5% wt. 시트르 산에 1분 동안 함침함에 의하여 세정한다.
기판은 그런 다음 탈 이온수(DIW)로 린스되고 그리고 질소로 건조되어 진다.
기판은 그런 다음 본 발명의 용액을 사용하여 도포되어 진다(코팅 프로토콜은 아래 참고).
코팅은 푸리에 변환 적외선(FT-IRRAS) 스펙트로스코피, 타임-오브-플라이트 세컨더리 이온 매스 (time-of-flight secondary ions mass; TOF-SIMS) 스펙트로스코피에 의하여 특징되어 진다.
본 발명의 용액을 사용하여 기판을 코팅한 후, 80 nm 두께의 질화 실리콘(SiN) 층이 실란(SiH4) / 암모니아 (NH3) 화학을 사용하여 PECVD에 의하여 기판 상에 증착되어 진다.
구리 상에 SiN 층의 접합은 마이크로스크래칭 테스트로 SiN 층의 층간 분리를 생성하는 임계력을 측정함에 의해 평가되어 진다.
본 특정 실시예에 있어서 본 발명의 용액은 1.52 그램 / 리터 (10 mM)의 4-아미노페닐 아세트산과 0.7 그램 / 리터 (10 mM)의 아질산나트륨을 포함하는 수성 황산 용액(0.01 N)이다.
코팅 프로토콜
위에서 기술한 절차를 사용하여 기판을 세정한 후, 기판은 초음파 교반 하에서 본 발명의 용액 내에 10분 동안 침지되어 졌다. 기판은 그런 다음 에탄올로 린스되어 지고, 그런 다음 DIW로 린스되고 그리고 나서 아세톤으로 린스되고 그리고 질소로 건조되었다.
결과;
FT - IRRAS 특징화
아래의 표는 도포된 필름의 다른 변환 밴드를 나타낸다.
상응하는 결합이 4-아미노페닐 아세트산 분자의 특징이다.
파수(cm-1) 동정
3226 νO-H
2937 νCH, CH2
1730 νC=O
1646, 1514 γCH 아로마틱 사이클
1394 νOC-OH
1146 δCH 아로마틱 사이클(평면상)
811,704 δCH 아로마틱 사이클(평면외)
TOF - SIMS :
다음의 피크는 TOF - SIMS 스펙트로스코피에 의한 코팅된 필름에 기인되어 진다:
질량/전하 비 레퍼런스 Cu(비코팅) 실시예 2(코팅됨)
m/z 정상화된 강도 정상화된 강도
양성 이온화
C6H4 76 18.43 236.06
63Cu 63 8724.71 1823.24
65Cu 65 4002.25 830.62
접합력:
구리 상에 SiN의 접합은 구리 표면 상에 코팅이 적용되어 지지 않은 상황에 비교하여 본 발명의 코팅을 사용함에 의해 64% 개선되었다.
실시예 3
본 실시예에서 사용된 기판은 플라즈마-고양 화학적 증기 증착(PECVD)에 의하여 증착된 400 nm의 이산화실리콘 층으로 도포된 실리콘 작업편으로 구성된다. 이 이산화실리콘 층은 물리적 증기 증착(PVD)에 의해 증착된 10　nm의 두께를 갖는 탄탈륨 (Ta) 층의 상단에 또한 PVD에 의해 증착된 15　nm의 두께를 갖는 질화 탄탈륨 (TaN)의 층으로 도포되어 진다. 100 nm의 구리 시드 층이 Ta 층의 상단에 PVD에 의하여 증착되어 지고 그리고 1 ㎛ 구리 층이 구리 시드 층 상에 전기화학적으로 증착되어 진다.
화학적 기계적 연마(CMP)가 그런 다음 기판의 표면에 적용되어 전체 구리 두께를 500 nm로 줄인다.
이 기판은 첫 번째로 0.1% wt. 황산을 포함하는 용액에 30초 동안 함침하고 그리고 나서 2.5% wt. 시트르 산을 포함하는 용액에 1분 동안 함침함에 의하여 세정한다.
기판은 그런 다음 탈 이온수(DIW)로 린스되고 그리고 질소로 건조되어 진다.
기판은 그런 다음 본 발명의 용액을 사용하여 도포되어 진다(코팅 프로토콜은 아래 참고).
코팅은 푸리에 변환 적외선(FT-IRRAS) 스펙트로스코피, 타임-오브-플라이트 세컨더리 이온 매스 (TOF-SIMS) 스펙트로스코피에 의하여 특징되어 진다.
본 발명의 용액을 사용하여 기판을 코팅한 후, 80 nm 두께의 질화 실리콘(SiN) 층이 실란(SiH4) / 암모니아 (NH3) 화학을 사용하여 PECVD에 의하여 기판 상에 증착되어 진다.
구리 상에 SiN 층의 접합은 마이크로스크래칭 테스트로 SiN 층의 층간 분리 를 생성하는 임계력을 측정함에 의해 평가되어 진다.
본 특정 실시예에 있어서 본 발명의 용액은 1.4 밀리리터 / 리터 (10 mM)의 4-(2-아미노에틸) 아닐린과 0.7 그램 / 리터 (10 mM)의 아질산나트륨을 포함하는 수성 황산 용액(0.01 N)이다.
코팅 프로토콜
위에서 기술한 절차를 사용하여 기판을 세정한 후, 기판은 초음파 교반 하에서 본 발명의 용액 내에 10분 동안 침지되어 졌다. 기판은 그런 다음 에탄올로 린스되어 지고, 그런 다음 DIW로 린스되고 그리고 나서 아세톤으로 린스되고 그리고 질소로 건조되었다.
결과;
FT - IRRAS 특징화
아래의 표는 도포된 필름의 다른 변환 밴드를 나타낸다.
상응하는 결합이 4-(2-아미노에틸) 아닐린 분자의 특징이다.
파수(cm-1) 동정
3226 νN-H
2910,2834 νCH, CH2
1592 δN-H
1502,1364 γCH 아로마틱 사이클
1213 νN-C
1117 δCH 아로마틱 사이클
825 δNH2
TOF - SIMS :
다음의 피크는 TOF - SIMS 스펙트로스코피에 의한 코팅된 필름에 기인되어 진다:
질량/전하 비 레퍼런스 Cu( 비코팅 ) 실시예 3(코팅됨)
음성 이온화 m/z 정상화된 강도 정상화된 강도
NH 15 7.15 132.01
CH 26 2278.49 6583.31
양성 이온화
NH3 17 2.29 178.17
C6H4 76 20.71 111.19
C8H10N 120 30.31 426.73
접합력:
구리 상에 SiN의 접합은 구리 표면 상에 코팅이 적용되어 지지 않은 상황에 비교하여 본 발명의 코팅을 사용함에 의해 64% 개선되었다.
실시예 4
본 실시예에서 사용된 기판은 플라즈마-고양 화학적 증기 증착(PECVD)에 의하여 증착된 400 nm의 이산화실리콘 층으로 도포된 실리콘 작업편으로 구성된다. 이 이산화실리콘 층은 물리적 증기 증착(PVD)에 의해 증착된 10　nm의 두께를 갖는 탄탈륨 (Ta) 층의 상단에 또한 PVD에 의해 증착된 15　nm의 두께를 갖는 질화 탄탈륨 (TaN)의 층으로 도포되어 진다. 100 nm의 구리 시드 층이 Ta 층의 상단에 PVD에 의하여 증착되어 지고 그리고 1 ㎛ 구리 층이 구리 시드 층 상에 전기화학적으로 증착되어 진다.
화학적 기계적 연마(CMP)가 그런 다음 기판의 표면에 적용되어 전체 구리 두께를 500 nm로 줄인다.
이 기판은 먼저 0.1% wt. 황산을 포함하는 용액에 30초 동안 함침하고 그리고 나서 2.5% wt. 시트르 산을 포함하는 용액에 1분 동안 함침함에 의하여 세정된다.
기판은 그런 다음 탈 이온수(DIW)로 린스되고 그리고 질소로 건조되어 진다.
기판은 그런 다음 본 발명의 용액을 사용하여 도포되어 진다(코팅 프로토콜은 아래 참고).
코팅은 푸리에 변환 적외선(FT-IRRAS) 스펙트로스코피, 타임-오브-플라이트 세컨더리 이온 매스 (TOF-SIMS) 스펙트로스코피에 의하여 특징되어 진다.
본 발명의 용액을 사용하여 기판을 코팅한 후, 80 nm 두께의 질화 실리콘(SiN) 층이 실란(SiH4) / 암모니아 (NH3) 화학을 사용하여 PECVD에 의하여 기판 상에 증착되어 진다.
구리 상에 SiN 층의 접합은 마이크로스크래칭 테스트로 SiN 층의 층간 분리를 생성하는 임계력을 측정함에 의해 평가되어 진다.
본 특정 실시예에 있어서 본 발명의 용액은 2.2 그램 / 리터 (10 mM)의 4-(디아조)페닐 아세트산 테트라플루오보레이트를 포함하는 수성 황산 용액(0.01 N)이다.
코팅 프로토콜
위에서 기술한 절차를 사용하여 기판을 세정한 후, 기판은 초음파 교반 하에서 본 발명의 용액 내에 10분 동안 침지되어 졌다. 기판은 그런 다음 에탄올로 린스되어 지고, 그런 다음 DIW로 린스되고 그리고 나서 아세톤으로 린스되고 그리고 질소로 건조되었다.
결과;
FT - IRRAS 특징화
아래의 표는 도포된 필름의 다른 변환 밴드를 나타낸다.
상응하는 결합은 4-(디아조) 페닐아세트산 플루오로보레이트 분자의 특징이다.
파수(cm-1) 동정
3256 νO-H
2947 νCH, CH2
1730 νC=O
1653,1517 γCH 아로마틱 사이클
1399 νOC-OH
1155 δCH 아로마틱 사이클(평면상)
811,707 δCH (평면외)
TOF - SIMS :
다음의 피크는 TOF - SIMS 스펙트로스코피에 의한 코팅된 필름에 기인되어 진다:
질량/전하 비 레퍼런스 Cu( 비코팅 ) 실시예 2(코팅됨)
음성 이온화 m/z 정상화된 강도 정상화된 강도
CHO 45 100.28 1854.62
CH2COOH 59 56.54 249.6
양성 이온화
63Cu 63 8724.71 1823.24
65Cu 65 4002.25 830.62
접합력:
구리 상에 SiN의 접합은 구리 표면 상에 코팅이 적용되어 지지 않은 상황에 비교하여 본 발명의 코팅을 사용함에 의해 10% 개선되었다.
실시예 5
본 실시예에서 사용된 기판은 플라즈마-고양 화학적 증기 증착(PECVD)에 의하여 증착된 400 nm의 이산화실리콘 층으로 도포된 실리콘 작업 편으로 구성된다. 이 이산화실리콘 층은 물리적 증기 증착(PVD)에 의해 증착된 10　nm의 두께를 갖는 탄탈륨 (Ta) 층의 상단에 또한 PVD에 의해 증착된 15　nm의 두께를 갖는 질화 탄탈륨 (TaN)의 층으로 도포되어 진다. 100 nm의 구리 시드 층이 Ta 층의 상단에 PVD에 의하여 증착되어 지고 그리고 1 ㎛ 구리 층이 구리 시드 층 상에 전기화학적으로 증착되어 진다.
화학적 기계적 연마(CMP)가 그런 다음 기판의 표면에 적용되어 전체 구리 두께를 500 nm로 줄인다.
이 기판은 먼저 0.1% wt. 황산을 포함하는 용액에 30초 동안 함침하고 그리고 나서 2.5% wt. 시트르 산에 1분 동안 함침함에 의하여 세정한다.
기판은 그런 다음 탈 이온수(DIW)로 린스되고 그리고 질소로 건조되어 진다.
기판은 그런 다음 각각 특정한 용액을 사용하여 두 단계로 도포되어 진다(아래의 코팅 프로토콜 참고).
코팅은 푸리에 변환 적외선(FT-IRRAS) 스펙트로스코피에 의하여 특징되어 진다.
본 발명의 용액을 사용하여 기판을 코팅한 후, 80 nm 두께의 질화 실리콘(SiN) 층이 실란(SiH4) / 암모니아 (NH3) 화학을 사용하여 PECVD에 의하여 기판 상에 증착되어 진다.
구리 상에 SiN 층의 접합은 4-포인트 벤드 기술에 의해 측정되어 졌다.
본 특정 실시예에 있어서, 두 가지의 용액이 연속적으로 사용되어 세정된 기판을 도포하였다.
본 특정 실시예에서 사용된 제일의 용액은 1.54 그램 / 리터 (10 mM)의 4-아미노살리실산과 0.7 그램 / 리터 (10 mM)의 아질산나트륨을 포함하는 수성 황산 용액(0.01 N)이다.
본 특정 실시예에서 사용된 제이의 용액은 용매로서 N,N'-디메틸 포름아미드(DMF)를 사용하였고 그리고 43.2 그램 / 리터 (0.3 M)의 N-하이드록시벤조트리아졸 (HOBt), 52 밀리리터 / 리터 (0.3 M)의 N,N'-디이소프로필아민, 50 밀리리터 / 리터 (0.3 M)의 N,N'-디이소프로필카르보디이미드(DIPCDI) 및 20 그램 / 리터의 KIONⓡ Cerasetⓡ 20 폴리실라잔을 포함했다.
코팅 프로토콜:
단계 1:
위에서 기술한 절차를 사용하여 기판을 세정한 후, 기판은 초음파 교반 하에서 제일 용액 내에 10분 동안 침지되어 졌다. 기판은 그런 다음 에탄올로 린스되어 지고, 그런 다음 DIW로 린스되고 그리고 나서 아세톤으로 린스되고 그리고 질소로 건조되었다.
단계 2:
위에서 기술한 절차를 사용하여 단계 1을 수행한 후, 기판은 초음파 교반 하에서 제이 용액 내에 30분 동안 침지되어 졌다. 기판은 그런 다음 DMF로 린스되어 지고, 그런 다음 DIW로 린스되고 그리고 나서 아세톤으로 린스되고 그리고 질소로 건조되었다.
결과;
FT - IRRAS 특징화
아래의 표는 코팅 프로토콜의 단계 1 후에 기판 상에 존재하는 다른 변환 밴드를 나타낸다.
상응하는 결합이 4-아미노살리실산 분자의 특징이다.
파수(cm-1) 동정
3431,3258 νO-H
2993 νCH, CH2
1610 νC=O
1529,1393 γCH 아로마틱 사이클
1273 νOC-OH
1053,997,839 δCH 아로마틱 사이클(평면외) δOC-OH (평면상 및 외)
아래의 표는 코팅 프로토콜의 단계 2 후에 기판 상에 존재하는 다른 변환 밴드를 나타낸다.
상응하는 결합이 4-아미노살리실산 및 실라잔 분자의 특징이다.
파수(cm-1) 동정
3354 νN-H
2178 νSi-H
1530 νN-Si
1064 γNH-Si,N-H,SiCH=CH2,n-Si
1273 νOC-OH
1053,997,839 δCH 아로마틱 사이클(평면외) δOC-OH (평면상 및 외)
접합력:
구리 상에 SiN의 접합은 구리 표면 상에 코팅이 적용되어 지지 않은 상황에 비교하여 본 발명의 코팅을 사용함에 의해 60% 개선되었다.
실시예 6 및 7
실시예 1의 프로토콜에 따라서, 히스티딘의 수성 용액 및 3-아미노-3-페닐 프로피온산의 수성 용액이 시험되었다.
따라서 얻어진 결과는 다음 표에 요약되어 있다.
전구체 구조식 용액/프로토콜 접합력 개선율 (%)
히스티딘 C3H2N2H-CH2- CH-NH2-COOH 10mM 수성용액/실시예 1과 같이 세정+10분 함침+탈이온수로 린스+건조 18%
3-아미노-3-페닐 프로피온산 C6H5-CH-NH2-COOH 10mM 수성용액/실시예 1과 같이 세정+10분 함침+이소프로필 알콜로 린스+건조 21%
상기의 상세한 설명 및 실시예로부터 알 수 있는 바와 같이, 본 발명에 따른 신규한 용액은 양호한 전자이동 저항성을 공고하게 하기 위해 구리와 ESL 사이의 개선된 접합력을 유도하는 유전체 캡핑 층이 얻어질 수 있도록 한다.

Claims (10)

  1. 다음의 단계를 포함하는 반도체 장치와 같은 다층 복합 장치를 제조하는 방법:
    (A) 복합체 물질의 표면은 다음의 어느 하나와 접촉하게 함에 의해, 유전체 물질로 만들어진 적어도 하나의 영역 및 구리 또는 구리합금으로 만들어진 적어도 하나의 영역을 갖는 상기 복합체 물질의 상기 표면 상에 유전체 층을 형성하는 단계:
    a) 다음을 포함하는 용액:
    - 아닐린의 디아조늄 염;
    - 실란, 실라잔, 실록산, 아민, 하이드록시 및 카복실기로 구성된 군으로부터 선택된 적어도 하나의 관능기를 담지하는 디아조늄 염; 또는 상기 디아조늄 염의 전구체;
    - 구조식 H2N-A-X-Z의 아민 화합물로, 여기서:
    -　A는 치환되지 않거나 또는 수산기, 저급 알킬기 또는 할로겐 원자로 치환될 수 있는 아릴기, 바람직하기로는 폐닐 기; -CH-X-B 기로 구성된 군으로부터 선택되어 지고, 여기서 -　B는 아릴 또는 헤테로아릴 기이고, 바람직하기로는 페닐 기 또는 5 또는 6 부재와 1 내지 3 질소 원자를 갖는 헤테로아릴 기이고;
    - X는 단일 결합이거나 또는 1 내지 4 탄소 원자를 갖는 알킬렌 기로, 바람 직하기로는 -CH2- 또는 -CH2- CH2- 기이고;
    -　Z는 실란, 실라잔, 실록산, 아민, 하이드록시 및 카복실기로 구성된 군으로부터 선택된 관능기로, 바람직하기로는 아민 또는 카르복실 기임;
    b) 또는
    -　아릴 디아조늄 염을 포함하는 제일 용액과 연속적으로
    - 실란, 실라잔, 실록산, 아민, 하이드록시 및 카복실기로 구성된 군으로부터 선택된 적어도 하나의 관능기를 담지하고 그리고 제일 용액에 의해 복합체 물질의 표면 상에 그라프트된 아릴 라디칼과 반응할 수 있는 적어도 하나의 관능기를 담지하는 화합물을 포함하는 제이 용액;
    (B) 상기 단계 (A)에서 얻어진 상기 복합체 물질의 상기 표면 상에 표층(overlayer)을 형성하는 단계로, 상기 표층은 Si-함유 유전체 Cu-식각 중단 층 및/또는 구리 확산 배리어로 구성됨.
  2. 제 1항에 있어서, 상기 적어도 하나의 관능기를 담지하는 디아조늄 염은 구조식 N=N-D-X-Z의 화합물로, 여기서:
    -　D는 치환되지 않거나 또는 수산기, 저급 알킬기 또는 할로겐 원자로 치환될 수 있는 아릴기, 바람직하기로는 폐닐기이고;
    -　X는 단일 결합이거나 또는 1 내지 4 탄소 원자를 가지는 알킬렌기로, 바람 직하기로는 -CH2- 또는 -CH2- CH2- 기이고;
    -　Z는 실란, 실라잔, 실록산, 아민, 하이드록시 및 카복실기로 구성된 군으로부터 선택된 관능기로, 바람직하기로는 아민 또는 카르복실기임을 특징으로 하는 방법.
  3. 제 1항에 있어서, 상기 단계 (A)b)에 제일 용액으로 사용된 상기 디아조늄 염은 구조식 N=N-D-X-Z의 화합물로, 여기서:
    -　D는 치환되지 않거나 또는 수산기, 저급 알킬기 또는 할로겐 원자로 치환될 수 있는 아릴기, 바람직하기로는 폐닐기이고;
    -　X는 단일 결합이거나 또는 1 내지 4 탄소 원자를 가지는 알킬렌기로, 바람직하기로는 -CH2- 또는 -CH2- CH2- 기이고;
    -　Z는 실란, 실라잔, 실록산, 아민, 하이드록시 및 카복실기로 구성된 군으로부터 선택된 관능기로, 바람직하기로는 아민 또는 카르복실기임을 특징으로 하는 방법.
  4. 제 3항에 있어서, 상기 제이 용액의 적어도 하나의 관능기를 담지하는 상기 화합물은 폴리실라잔임을 특징으로 하는 방법.
  5. 제 2항에 있어서, 상기 디아조늄 염은 D 가 페닐기이고, X 가 1 내지 4 탄소 원자를 가지는 알킬렌기, 바람직하기로는 -CH2- 또는 -CH2- CH2- 기이고; 그리고 Z는 카르복실기인 구조식 N=N-D-X-Z의 페닐 알카노인산의 디아조늄 염임을 특징으로 하는 방법.
  6. 제 1항 또는 제 5항 중 어느 한 항에 있어서, 상기 복합체 물질의 표면을 상기 용액과 접촉하게 하는 단계는 상기 복합체 물질의 상기 표면 상에 상기 용액을 함침, 스프레이 또는 스핀-코팅을 포함함을 특징으로 하는 방법.
  7. 제 1항 내지 제 6항 중 어느 한 항에 있어서, 상기 복합체 물질은 반도체 장비로, 특히 다층 인터컨넥터 시스템임을 특징으로 하는 방법.
  8. 청구항 1 내지 청구항 7 중 어느 한 항에 따른 방법에 의하여 얻어진 것임을 특징으로 하는 다층 복합체 장치.
  9. 용매, 바람직하기로는 물 또는 물과 수용성 알코올의 혼합물 및 다음으로 구성된 군으로부터 선택된 적어도 하나의 화합물을 포함하는 용액으로 구성된 청구항 1 내지 청구항 6 중 어느 한 항에 따른 방법에 사용되는 조성물:
    - 아닐린의 디아조늄 염;
    - 실란, 실라잔, 실록산, 아민, 하이드록시 및 카복실기로 구성된 군으로부터 선택된 적어도 하나의 관능기를 담지하는 디아조늄 염; 또는 상기 디아조늄 염의 전구체;
    - 구조식 H2N-A-X-Z의 아민 화합물로, 여기서:
    -　A는 치환되지 않거나 또는 수산기, 저급 알킬기 또는 할로겐 원자로 치환될 수 있는 아릴기, 바람직하기로는 폐닐 기; -CH-X-B 기로 구성된 군으로부터 선택되어 지고, 여기서 -　B는 아릴 또는 헤테로아릴 기이고, 바람직하기로는 페닐 기 또는 5 또는 6 부재와 1 내지 3 질소 원자를 갖는 헤테로아릴 기이고;
    - X는 단일 결합이거나 또는 1 내지 4 탄소 원자를 갖는 알킬렌기로, 바람직하기로는 -CH2- 또는 -CH2- CH2- 기이고;
    -　Z는 실란, 실라잔, 실록산, 아민, 하이드록시 및 카복실기로 구성된 군으로부터 선택된 관능기로, 바람직하기로는 아민 또는 카르복실 기임.
  10. 제 9항에 있어서, 상기 화합물은 캡핑 층이 15 nm 보다 적은 두께, 보다 바람직하기로는 10 nm 보다 적은 두께, 더욱 보다 바람직하기로는 8 nm 보다 적은 구께, 가장 보다 바람직하기로는 1 내지 8 nm 사이의 두께가 얻어지도록 하기에 충분한 농도로 존재함을 특징으로 하는 조성물.
KR1020087021661A 2006-03-06 2007-03-06 구리의 전자-이동 저항성을 고양하기 위한 코팅 방법 KR101413803B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US77892306P 2006-03-06 2006-03-06
US60/778,923 2006-03-06
PCT/EP2007/052091 WO2007101851A1 (en) 2006-03-06 2007-03-06 Coating method for enhanced electromigration resistance of copper

Publications (2)

Publication Number Publication Date
KR20090004868A true KR20090004868A (ko) 2009-01-12
KR101413803B1 KR101413803B1 (ko) 2014-06-30

Family

ID=38050057

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087021661A KR101413803B1 (ko) 2006-03-06 2007-03-06 구리의 전자-이동 저항성을 고양하기 위한 코팅 방법

Country Status (9)

Country Link
US (1) US8405217B2 (ko)
EP (1) EP1992014B1 (ko)
JP (1) JP5554928B2 (ko)
KR (1) KR101413803B1 (ko)
CN (1) CN101395713B (ko)
CA (1) CA2644473A1 (ko)
IL (1) IL193811A (ko)
TW (1) TWI390668B (ko)
WO (1) WO2007101851A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2910010B1 (fr) 2006-12-19 2009-03-06 Commissariat Energie Atomique Procede de preparation d'un film organique a la surface d'un support solide dans des conditions non-electrochimiques, support solide ainsi obtenu et kit de preparation
US9725602B2 (en) * 2006-12-19 2017-08-08 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method for preparing an organic film at the surface of a solid support under non-electrochemical conditions, solid support thus obtained and preparation kit
KR101119649B1 (ko) * 2007-03-13 2012-03-14 후지쯔 가부시끼가이샤 반도체 장치 및 반도체 장치의 제조 방법
WO2010051831A1 (en) * 2008-11-04 2010-05-14 Alchimer New organo-metallic wet coating method to enhance electro-migration resistance
FR2943930B1 (fr) * 2009-04-02 2011-09-30 Commissariat Energie Atomique Procede pour modifier l'energie de surface d'un solide
US8647535B2 (en) 2011-01-07 2014-02-11 International Business Machines Corporation Conductive metal and diffusion barrier seed compositions, and methods of use in semiconductor and interlevel dielectric substrates
PL444426A1 (pl) * 2023-04-16 2023-12-18 Politechnika Śląska Pro-adhezyjna powłoka organiczna i sposób jej otrzymywania

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004095865A (ja) * 2002-08-30 2004-03-25 Nec Electronics Corp 半導体装置およびその製造方法
FR2868085B1 (fr) 2004-03-24 2006-07-14 Alchimer Sa Procede de revetement selectif d'une surface composite, fabrication d'interconnexions en microelectronique utilisant ce procede, et circuits integres

Also Published As

Publication number Publication date
KR101413803B1 (ko) 2014-06-30
EP1992014A1 (en) 2008-11-19
US20070262449A1 (en) 2007-11-15
CA2644473A1 (en) 2007-09-13
US8405217B2 (en) 2013-03-26
CN101395713A (zh) 2009-03-25
JP2009529229A (ja) 2009-08-13
WO2007101851A1 (en) 2007-09-13
TW200739807A (en) 2007-10-16
IL193811A (en) 2013-06-27
EP1992014B1 (en) 2017-05-03
CN101395713B (zh) 2012-05-09
TWI390668B (zh) 2013-03-21
JP5554928B2 (ja) 2014-07-23

Similar Documents

Publication Publication Date Title
KR101480198B1 (ko) 오염 및 표면 열화를 최소화하기 위한 층간 유전체의 표면 개질
KR100632162B1 (ko) 반도체 다층 배선판 및 그 형성방법
EP1390972B1 (en) Method of fabicating low-dielectric constant interlevel dielectric films for beol interconnects with enhanced adhesion and low-defect density
KR101413803B1 (ko) 구리의 전자-이동 저항성을 고양하기 위한 코팅 방법
US7544606B2 (en) Method to implement stress free polishing
US20230377959A1 (en) In-situ cmp self-assembled monolayer for enhancing metal-dielectric adhesion and preventing metal diffusion
US8089138B2 (en) Surface-hydrophobicized film, material for formation of surface-hydrophobicized film, wiring layer, semiconductor device and process for producing semiconductor device
US20040266184A1 (en) Post-deposition modification of interlayer dielectrics
JP2008010610A (ja) 半導体装置の製造方法
KR100701675B1 (ko) 반도체 소자의 구리배선 형성방법
US8252685B2 (en) Techniques to improve characteristics of processed semiconductor substrates
WO2010051831A1 (en) New organo-metallic wet coating method to enhance electro-migration resistance

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170324

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180404

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190605

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200310

Year of fee payment: 7