KR20090003841A - 발광 표시 패널 및 그 제조 방법 - Google Patents

발광 표시 패널 및 그 제조 방법 Download PDF

Info

Publication number
KR20090003841A
KR20090003841A KR1020070067550A KR20070067550A KR20090003841A KR 20090003841 A KR20090003841 A KR 20090003841A KR 1020070067550 A KR1020070067550 A KR 1020070067550A KR 20070067550 A KR20070067550 A KR 20070067550A KR 20090003841 A KR20090003841 A KR 20090003841A
Authority
KR
South Korea
Prior art keywords
substrate
light emitting
seal pattern
moisture
cell
Prior art date
Application number
KR1020070067550A
Other languages
English (en)
Other versions
KR101362159B1 (ko
Inventor
박종현
이강주
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070067550A priority Critical patent/KR101362159B1/ko
Publication of KR20090003841A publication Critical patent/KR20090003841A/ko
Application granted granted Critical
Publication of KR101362159B1 publication Critical patent/KR101362159B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/846—Passivation; Containers; Encapsulations comprising getter material or desiccants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 발광 표시 패널의 합착 공정 시에 수분이나 산소의 투과를 막을 수 있는 발광 표시 패널 및 그 제조 방법을 제공하는 것이다.
본 발명에 따른 발광 표시 패널의 제조 방법은 기판 상에 발광 셀을 형성하는 단계; 및 상기 발광 셀이 형성된 기판 상에 상기 발광 셀로부터의 수분을 제거함과 아울러 상기 수분과 반응하여 상기 기판과의 접착력을 증가시키는 제1 실 패턴을 형성하는 단계를 포함한다.
실 패턴부, 폴리실라잔, 발광 표시 패널

Description

발광 표시 패널 및 그 제조 방법{LUMINESCENCE DISPALY PANEL AND FABRICATING METHOD TEREROF}
본 발명은 발광 표시 패널에 관한 것으로, 특히 발광 표시 패널의 합착 공정 시에 수분이나 산소의 투과되는 것을 막을 수 있는 발광 표시 패널 및 그 제조 방법에 관한 것이다.
다양한 정보를 화면으로 구현해 주는 영상 표시 장치는 정보 통신 시대의 핵심 기술로 더 얇고 더 가볍고 휴대가 가능하면서도 고성능의 방향으로 발전하고 있다. 이에 음극선관(CRT)의 단점인 무게와 부피를 줄일 수 있는 평판 표시 장치로 유기 발광층의 발광량을 제어하여 영상을 표시하는 유기 전계 발광 표시 장치(OLED) 등이 각광 받고 있다. OLED는 전극 사이의 얇은 발광층을 이용한 자발광 소자로 종이와 같이 박막화가 가능하다는 장점을 갖고 있다.
액티브 매트릭스 OLED(AMOLED)는 3색(R, G, B) 서브 화소로 구성된 화소들이 매트릭스 형태로 배열되어 화상을 표시하게 된다. 각 서브 화소는 유기 전계 발광(OEL) 셀과, 그 OEL 셀을 독립적으로 구동하는 셀 구동부를 구비한다. 셀 구동부는 스캔 신호를 공급하는 게이트 라인과, 비디오 데이터 신호를 공급하는 데이터 라인과, 공통 전원 신호를 공급하는 공통 전원 라인 사이에 접속된 적어도 2개의 박막 트랜지스터T)와 스토리지 캐패시터로 구성되어 OEL 셀의 화소 전극을 구동한다. OEL 셀은 셀 구동부와 접속된 화소 전극과, 화소 전극 위에 유기층과, 유기층 위에 음극으로 구성된다. 이때, 발광 표시 패널은 박막 트랜지스터와 OEL 셀이 형성된 하부 기판과 상부 기판이 합착되어 형성된다. 여기서, 발광 표시 패널은 상/하부 기판을 합착하기 위해 상부 또는 하부 기판에 에폭시 성분의 합착제를 액티브 영역을 둘러싸도록 형성한다. 이러한 에폭시 성분을 사용한 상/하부 기판의 합착 공정 시에 에폭시 또는 상부 기판과 에폭시 계면 사이로 수분, 산소가 침투된다. 이에 따라, OEL 셀은 수분 및 산소와 반응하여 쉬링키즈(Shrinkage) 현상이 발생됨으로써 OEL 셀의 수명이 줄어들게 되는 문제점이 발생된다.
상기와 같은 문제점을 위하여, 본 발명은 발광 표시 패널의 합착 공정 시에 수분이나 산소의 투과를 막을 수 발광 표시 패널 및 그 제조 방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 발광 표시 패널의 제조 방법은 기판 상에 발광 셀을 형성하는 단계; 및 상기 발광 셀이 형성된 기판 상에 상기 발광 셀로부터의 수분을 제거함과 아울러 상기 수분과 반응하여 상기 기판과의 접착력을 증가시키는 제1 실 패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 발광 표시 패널은 기판 상에 형성되는 발광 셀; 및 상기 발광 셀이 형성된 기판 상에 형성되며 상기 발광 셀로부터의 수분을 제거함과 아울러 상기 수분과 반응하여 상기 기판과의 접착력을 증가시키는 제1 실 패턴을 포함하는 것을 특징으로 한다.
본 발명에 따른 발광 표시 패널 및 그 제조 방법은 폴리실라잔(Polysilazane)의 제1 실 패턴과, 에폭시(Epoxy) 성분의 제2 실 패턴이 포함된 실 패턴부를 형성한다. 이러한 실 패턴부의 제1 실 패턴은 상/하부 기판의 합착 공정 시에 외부로부터 침투하는 수분과 반응하여 산화규소(SiO2)를 형성한다. 이에 따라, 폴리실라잔의 제1 실 패턴으로 인해 OEL 셀이 형성된 기판 내부로 수분을 막을 수 있으므로 OEL 셀의 수명을 연장시킬 수 있다.
또한, OEL 셀이 형성된 하부 기판을 폴리실라잔으로 둘러싸도록 형성함으로써 인캡 글래스 없이 폴리실라잔으로 직접 글래스화 할 수 있다. 이에 따라, 인캡 글래스를 형성하는 공정이 필요없게 된다.
이하, 본 발명의 바람직한 실시 예를 도 1 내지 도 7d를 참조하여 상세히 설명하기로 한다.
도 1은 본 발명에 따른 발광 표시 패널을 나타낸 사시도이고, 도 2는 도 1에 도시된 발광 표시 패널의 단면도를 나타낸 도면이다.
도 1 및 도 2를 참조하면, 발광 표시 패널은 서로 마주보고 합착된 상부 기판(170)과 하부 기판(120)을 구비한다.
상부 기판(170)은 하부 기판(120)과 마주보며 투명 물질로 형성된다. 상부 기판(170)은 유리나 폴리머와 같은 절연물을 사용하는 것이 바람직하다.
하부 기판(120)은 게이트 라인(GL), 데이터 라인(DL) 및 전원 라인(PL)과 접속된 셀 구동부(110)와, 셀 구동부(110)와 전원 라인(PL)과 접속된 OEL 셀을 포함한다.
셀 구동부(110)는 게이트 라인(GL) 및 데이터 라인(DL)과 접속된 스위치 박막 트랜지스터(T1)와, 스위치 박막 트랜지스터(T1) 및 전원 라인(PL)과 OEL 셀의 양극 사이에 접속된 구동 박막 트랜지스터(T2)와, 전원 라인(PL)과 스위치 박막 트랜지스터(T1)의 드레인 전극 사이에 접속된 스토리지 커패시터(C)를 구비한다.
스위치 박막 트랜지스터(T1)의 게이트 전극은 게이트 라인(GL)과 접속되고 소스 전극은 데이터 라인(DL)과 접속되며 드레인 전극은 구동 박막 트랜지스터(T2)의 게이트 전극 및 스토리지 캐패시터(C)와 접속된다. 구동 박막 트랜지스터(T2)의 소스 전극은 전원 라인(PL)과 접속되고 드레인 전극은 OEL 셀의 양극 역할을 하는 화소 전극과 접속된다. 스토리지 캐패시터(C)는 전원 라인(PL)과 구동 박막 트랜지스터(T2)의 게이트 전극 사이에 접속된다.
스위치 박막 트랜지스터(T1)는 게이트 라인(GL)에 스캔 펄스가 공급되면 턴-온되어 데이터 라인(DL)에 공급된 데이터 신호를 스토리지 캐패시터(C) 및 구동 박 막 트랜지스터(T2)의 게이트 전극으로 공급한다. 구동 박막 트랜지스터(T2)는 게이트 전극으로 공급되는 데이터 신호에 응답하여 전원 라인(PL)으로부터 OEL 셀로 공급되는 전류(I)을 제어함으로써 OEL 셀의 발광량을 조절하게 된다. 그리고, 스위치 박막 트랜지스터(T1)가 턴-오프되더라도 스토리지 캐패시터(C)에 충전된 전압에 의해 구동 박막 트랜지스터(T2)는 다음 프레임의 데이터 신호가 공급될 때까지 일정한 전류(I)를 공급하여 OEL 셀이 발광을 유지하게 한다.
구동 박막 트랜지스터(T2)는 도 3에 도시된 바와 같이 절연 기판(120) 위에 형성된 게이트 전극(122)과, 게이트 전극(122)을 덮는 게이트 절연막(124)과, 게이트 절연막(124) 위에 형성된 반도체층(126)과, 반도체층(126)을 덮는 층간 절연막(128)과, 층간 절연막(128)을 관통하는 제1 및 제2 컨택홀(130,132)을 통해 반도체층(126)의 소스 영역(126S) 및 드레인 영역(126D)과 각각 접속된 소스 전극(134) 및 드레인 전극(136)을 구비한다. 반도체층(126)은 LTPS 박막으로 형성되고 게이트 전극(122)과 중첩된 채널 영역(126C)과, 채널 영역(126C)을 사이에 두고 게이트 전극(122)과 비중첩되며 불순물이 주입된 소스 영역(126S) 및 드레인 영역(126D)으로 구성된다.
OEL 셀은 구동 박막 트랜지스터(T2)를 덮는 보호막(138) 위에 형성된 투명 도전 물질의 화소 전극(142)과, 화소 전극(142)을 노출시키는 화소 홀(146)이 형성된 뱅크 절연막(144)과, 화소 홀(146)을 통해 노출된 화소 전극(142) 위에 형성된 발광층을 포함하는 유기층(148)과, 유기층(148) 위에 형성된 음극(150)으로 구성된다. 유기층(148)은 화소 전극(142)으로부터 적층된 정공 주입층, 정공 수송층, 발 광층, 전자 수송층, 전자 주입층으로 구성된다. 이러한 유기층(146)에 포함된 발광층은 화소 전극(142)에 공급된 전류량에 따라 발광하여 화소 전극(142)을 경유하여 하부 기판(120) 쪽으로 빛을 방출하게 된다. 여기서, 음극(150)은 유기층(146) 특히, 정공 주입층과 접촉됨으로써 누설 전류가 흐를 수 있는 경로인 기생 저항이 발생된다.
실 패턴부(160)는 하부 기판(120)의 액티브 영역 주변에 따라 형성되며 하부 기판(120)과 상부 기판(170)을 합착시키기 위해 이중 실 패턴으로 제1 및 제2 실 패턴(162,164)이 형성한다. 제1 실 패턴(162)은 폴리실라잔(Polysilazane)을 사용하며, 제2 실 패턴(164)은 에폭시(Epoxy) 성분을 포함하는 일반적인 실재를 사용한다. 여기서, 제1 실 패턴(162)은 제2 실 패턴(164)을 따라 안쪽으로 형성되어 합착제 역할뿐만 아니라 외부로부터 침투하는 수분(H2O)에 의하여 소자 특성이 저하되는 현상을 없애기 위한 건조제 즉, 게터(getter) 역할을 한다. 다시 말하여, 제1 실 패턴(162)은 수분(H2O)과 반응하여 산화규소(SiO2)를 발생시킴으로써 수분(H2O)을 막을 수 있다.
이때, 실 패턴부(160)는 상부 기판(170)의 형태에 따라 제1 및 제2 실 패턴(162,164)을 변경할 수 있다. 다시 말하여, 도 2에 도시된 바와 같이 상부 기판(170)이 평판으로 형성될 경우에는 하부 기판(120)에 형성된 OEL 셀의 외곽 영역을 따라서 제1 및 제2 실 패턴(162,164)으로 둘러싸도록 형성되어 상부 및 하부 기판(120,170)을 합착시킨다. 그리고, 도 3 및 도 4에 도시된 바와 같이 상부 기 판(170)이 하부 기판(120)에 형성된 OEL 셀을 전체적으로 덮도록 인캡(Encap) 형태로 형성될 수 있다. 이때, 제1 실 패턴(162)은 OEL 셀이 형성된 하부 기판(120)과 이를 덮도록 형성된 인캡(Encap) 형태의 상부 기판(170) 사이에 형성되어 하부 기판(120)과 상부 기판(170)을 합착시킨다. 또한, 도 5 및 도 6에 도시된 바와 같이 실 패턴부(160)는 제1 실 패턴(162)만으로 OEL 셀이 형성된 하부 기판(120)을 덮도록 형성될 수 있다. 즉, 제1 실 패턴(162)은 경화되면서 산화규소(SiO2) 글래스화되므로 상부 기판(170) 대신에 사용할 수 있다.
도 7a 내지 도 7d는 본 발명에 따른 발광 표시 패널의 제조 방법을 설명하기 위한 단면도들이다.
도 7a를 참조하면, 하부 기판(120) 상에 게이트 전극(122), 게이트 절연막(124), 채널 영역(126C) 및 소스/드레인 영역(126S,126D)을 포함하는 반도체층(126), 제1 및 제2 컨택홀(130,132)을 포함하는 층간 절연막(128), 소스/드레인 전극(134,136) 등이 포함된 박막 트랜지스터를 형성한다.
도 7b를 참조하면, 박막 트랜지스터가 형성된 하부 기판(120) 상에 화소 홀(146)이 포함된 뱅크 절연막(144)이 형성된다.
구체적으로, 박막 트랜지스터가 형성된 하부 기판(120) 상에 스핀리스 또는 스핀 코팅 등의 코팅 방법을 통해 감광성 유기 절연 물질이 전면 도포된다. 이러한 유기 절연 물질은 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 화소 전극을 노출시키는 화소 홀(146)이 포함된 뱅크 절연막(144)이 형성된다.
도 7c를 참조하면, 화소 홀(146)이 포함된 뱅크 절연막(144)이 형성된 하부 기판(120) 상에 유기층(148), 음극(150)이 순차적으로 형성된다.
구체적으로, 화소 홀(146) 상에는 정공 주입층과 정공 수송층, 발광층, 전자 수송층이 포함된 유기층(148)이 순차적으로 형성된다. 이후, 유기층(148)이 형성된 하부 기판(120) 상에 음극(150)이 형성된다. 이때, 음극(150)은 유기층(148)이 형성된 하부 기판(120) 상에 알루미늄(Al) 등의 반사율이 높은 금속이 도포됨으로써 형성된다.
도 7d를 참조하면, 상부 또는 하부 기판(120,170) 상에 실 패턴부(160)를 도포한 후, 상/하부 기판(120,170)을 합착한다. 예로 들어, 실 패턴부(160)는 하부 기판(120) 상에 도포하는 것을 후술하기로 하지만, 상부 기판(170)에 도포할 수 있다.
구체적으로, OEL 셀이 형성된 하부 기판(120) 상에 제1 및 제2 실 패턴(162,164)으로 이루어진 실 패턴부(170)가 도포된다. 여기서, 실 패턴부(160)는 하부 기판(120) 상에 폴리실라잔(Polysilazane)으로 이루어진 제1 실 패턴(162)을 도포하고, 에폭시(Epoxy) 성분으로 이루어진 제2 실 패턴(164)을 도포함에 따라 이중으로 형성된다. 이후, 하부 기판(120) 상에 도포된 실 패턴부(160)를 이용하여 상부 기판(170)과 하부 기판(120)을 합착하며, 실 패턴부(160)를 UV 경화 또는 열 경화한다. 이때, 제1 실 패턴(162)의 폴리살라잔(Polysilazane)은 내부에서 발생되는 수분(H20)이나 외부에서 들어오는 수분(H20)에 의해 반응하여 산화규소(SiO2) 글래스화되어 형성된다. 즉, 폴리실라잔(Polysilazane)은 수분(H20)과 반응하여 산화규소(SiO2)를 형성하고 암모니아(NH3)와 수소 가스를(H2) 발생한다.
SiH2NH +2H2O = SiO2 + NH3 + 2H2
이와 같은 화학식에 의해 시간 지남에 따라 수분(H20)과 지속적으로 반응하면서 수분(H20)은 제거되고 산화규소(SiO2) 글래스가 더욱 단단해지게 되어 상부 기판(170)과 하부 기판(120) 간의 접착력이 증가되어 합착제 특성을 나타나게 된다. 또한, 폴리실라잔(Polysilazane)은 내부에서 생기는 수분(H20)이나 외부에서 들어오는 수분(H20)에 의해 반응하여 산화규소(SiO2) 글래스를 형성하므로 합착제 및 게터(getter) 역할을 할 수 있다. 실 패턴부(160)가 경화됨에 따라, 상부 기판(170) 및 하부 기판(120)을 서로 대향하도록 합착되어 다수의 발광 표시 패널이 마련된다.
이상에서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술 될 특허청구범위에 기재된 본 발명의 사상 및 기술영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 자명하다.
도 1은 본 발명에 따른 발광 표시 패널을 나타낸 사시도이다.
도 2는 도 1에 도시된 발광 표시 패널의 단면도이다.
도 3은 본 발명에 다른 실시 예에 따른 발광 표시 패널의 사시도이다.
도 4는 도 3에 도시된 발광 표시 패널의 단면도이다.
도 5는 본 발명에 또 다른 실시 예에 따른 발광 표시 패널의 사시도이다.
도 6은 도 5에 도시된 발광 표시 패널의 단면도이다.
도 7a 내지 도 7d는 본 발명의 발광 표시 패널의 제조 방법을 나타낸 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
110 : 셀 구동부 120 : 하부 기판
122 : 게이트 전극 124 : 게이트 절연막
126 : 반도체층 126C : 채널 영역
126S : 소스 영역 126D : 드레인 영역
128 : 층간 절연막 130, 132, 140 : 컨택홀
134 : 소스 전극 136 : 드레인 전극
138 : 보호막 142 : 화소 전극
144 : 뱅크 절연막 146 : 화소홀
148 : 유기층 150 : 음극
162 : 제1 실 패턴 164 : 제2 실 패턴

Claims (10)

  1. 기판 상에 발광 셀을 형성하는 단계; 및
    상기 발광 셀이 형성된 기판 상에 상기 발광 셀로부터의 수분을 제거함과 아울러 상기 수분과 반응하여 상기 기판과의 접착력을 증가시키는 제1 실 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 발광 표시 패널의 제조 방법.
  2. 제1항에 있어서,
    상기 제1 실 패턴은 상기 기판 전면에 형성되거나 상기 기판의 외곽 영역을 따라서 형성되는 것을 특징으로 하는 발광 표시 패널의 제조 방법.
  3. 제2항에 있어서,
    상기 기판의 외곽 영역을 따라 형성된 제1 실 패턴의 외주변 또는 내주변과 인접하게 제2 실 패턴을 에폭시로 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 발광 표시 패널의 제조 방법.
  4. 제2항 또는 제3항에 있어서,
    상기 제1 및 제2 실 패턴 중 적어도 어느 하나를 이용하여 상기 기판과 인캡 글래스(Encap Glass)을 합착하는 단계를 추가로 포함하는 것을 특징으로 하는 발광 표시 패널의 제조 방법.
  5. 제1항에 있어서,
    상기 제1 실 패턴은 수분과 반응하여 산화규소(SiO2)를 발생시키는 폴리실라잔(Polysilazane)으로 형성되는 것을 특징으로 하는 발광 표시 패널의 제조 방법.
  6. 기판 상에 형성되는 발광 셀; 및
    상기 발광 셀이 형성된 기판 상에 형성되며 상기 발광 셀로부터의 수분을 제거함과 아울러 상기 수분과 반응하여 상기 기판과의 접착력을 증가시키는 제1 실 패턴을 포함하는 것을 특징으로 하는 발광 표시 패널.
  7. 제6항에 있어서,
    상기 제1 실 패턴은 상기 기판 전면에 형성되거나 상기 기판의 외곽 영역을 따라서 형성되는 것을 특징으로 하는 발광 표시 패널.
  8. 제7항에 있어서,
    상기 기판의 외곽 영역을 따라 형성된 상기 제1 실 패턴의 외주변 또는 내주변과 인접하게 에폭시로 형성되는 제2 실 패턴을 추가로 포함하는 것을 특징으로 하는 발광 표시 패널.
  9. 제7항 또는 제8항에 있어서,
    상기 제1 및 제2 실 패턴 중 적어도 어느 하나를 이용하여 상기 기판과 합착되는 인캡 글래스(Encap Glass)을 추가로 포함하는 것을 특징으로 하는 발광 표시 패널의 제조 방법.
  10. 제6항에 있어서,
    상기 제1 실 패턴은 수분과 반응하여 산화규소(SiO2)를 발생시키는 폴리실라잔(Polysilazane)으로 형성되는 것을 특징으로 하는 발광 표시 패널.
KR1020070067550A 2007-07-05 2007-07-05 발광 표시 패널 및 그 제조 방법 KR101362159B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070067550A KR101362159B1 (ko) 2007-07-05 2007-07-05 발광 표시 패널 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070067550A KR101362159B1 (ko) 2007-07-05 2007-07-05 발광 표시 패널 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20090003841A true KR20090003841A (ko) 2009-01-12
KR101362159B1 KR101362159B1 (ko) 2014-02-13

Family

ID=40486405

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070067550A KR101362159B1 (ko) 2007-07-05 2007-07-05 발광 표시 패널 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101362159B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140073809A (ko) * 2012-12-07 2014-06-17 엘지디스플레이 주식회사 유기 발광 다이오드 표시 장치 및 이의 제조 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW515062B (en) * 2001-12-28 2002-12-21 Delta Optoelectronics Inc Package structure with multiple glue layers
JP2005158373A (ja) * 2003-11-25 2005-06-16 Toyota Industries Corp 発光デバイス及び当該デバイスの製造方法
KR100700000B1 (ko) * 2004-10-19 2007-03-26 삼성에스디아이 주식회사 표시장치와 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140073809A (ko) * 2012-12-07 2014-06-17 엘지디스플레이 주식회사 유기 발광 다이오드 표시 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
KR101362159B1 (ko) 2014-02-13

Similar Documents

Publication Publication Date Title
CN110034239B (zh) 显示装置
US6699739B2 (en) Thin film forming device, method of forming a thin, and self-light-emitting device
US7291970B2 (en) Light-emitting apparatus with improved bank structure
KR100831889B1 (ko) 디스플레이 장치
US8044582B2 (en) Organic display apparatus comprising moisture propagation preventing means
US7576354B2 (en) Organic light emitting diode display and method of fabricating the same
KR20040025383A (ko) 유기 전계 발광 표시 장치 및 그 제조방법
KR20120114685A (ko) 유기 전계 발광 표시 장치 및 그의 제조 방법
KR20110000818A (ko) 유기전계발광 표시장치 및 그 제조방법
US9287525B2 (en) Organic light emitting diode display and method for manufacturing the same
US7049744B2 (en) Organic electroluminescence panel having a substrate and a sealing panel sealed by adhering an inorganic film and the sealing panel using a sealing material
KR101362164B1 (ko) 유기 전계 발광 표시 장치 및 그 제조 방법
JP5691167B2 (ja) 発光装置の製造方法
KR101480005B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US7768060B2 (en) Organic electroluminescent display device and method of fabricating the same
KR100691567B1 (ko) 유기 전계 발광다이오드 디스플레이 패널의 구동회로 및이를 이용한 디스차아지 방법
US9276044B2 (en) Display device and method for manufacturing display device
JP5267845B2 (ja) 表示装置の製造方法
KR101362159B1 (ko) 발광 표시 패널 및 그 제조 방법
US7220603B2 (en) Method for manufacturing display device and manufacturing apparatus
JP4900876B2 (ja) 表示装置の製造方法
KR101595470B1 (ko) 유기발광 표시장치의 제조방법
JP2005093335A (ja) 電気光学装置及びその製造方法並びに表示装置
KR20100000208A (ko) 유기 발광 표시장치 및 그의 제조 방법
CN117651438A (zh) Oled显示面板及其制备方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200116

Year of fee payment: 7