KR101362164B1 - 유기 전계 발광 표시 장치 및 그 제조 방법 - Google Patents
유기 전계 발광 표시 장치 및 그 제조 방법 Download PDFInfo
- Publication number
- KR101362164B1 KR101362164B1 KR1020070128386A KR20070128386A KR101362164B1 KR 101362164 B1 KR101362164 B1 KR 101362164B1 KR 1020070128386 A KR1020070128386 A KR 1020070128386A KR 20070128386 A KR20070128386 A KR 20070128386A KR 101362164 B1 KR101362164 B1 KR 101362164B1
- Authority
- KR
- South Korea
- Prior art keywords
- blocking
- electrode
- thin film
- film transistor
- light emitting
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 238000005401 electroluminescence Methods 0.000 title claims 2
- 230000000903 blocking effect Effects 0.000 claims abstract description 107
- 239000010409 thin film Substances 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 230000000149 penetrating effect Effects 0.000 claims abstract description 8
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims abstract description 7
- 239000010410 layer Substances 0.000 claims description 96
- 238000000034 method Methods 0.000 claims description 21
- 239000011229 interlayer Substances 0.000 claims description 19
- 238000002161 passivation Methods 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 6
- 239000012044 organic layer Substances 0.000 description 10
- 239000010408 film Substances 0.000 description 7
- 239000011810 insulating material Substances 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 238000003860 storage Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000005525 hole transport Effects 0.000 description 2
- 238000001764 infiltration Methods 0.000 description 2
- 230000008595 infiltration Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229920001621 AMOLED Polymers 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/84—Passivation; Containers; Encapsulations
- H10K50/846—Passivation; Containers; Encapsulations comprising getter material or desiccants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
- H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/84—Passivation; Containers; Encapsulations
- H10K50/842—Containers
- H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
본 발명은 화상이 표시되는 화소 표시부로 수분이 침투되는 것을 막을 수 있는 유기 전계 발광 표시 장치 및 그 제조 방법을 제공하는 것이다.
본 발명에 따른 유기 전계 발광 표시 장치는 기판 상에 형성되는 박막 트랜지스터와; 상기 박막 트랜지스터와 접속되는 발광 셀과; 상기 발광 셀에 기저 전압을 공급하는 기저 전압 공급 라인과; 상기 발광 셀이 형성된 화소 표시부를 둘러싸도록 형성되며, 제1 차단 전극과 상기 발광 셀의 음극과 접속된 제2 차단 전극이 차례로 적층되어 수분을 차단하는 수분 차단부를 구비한다.
수분, 발광셀, 기저 전압 라인
Description
본 발명은 유기 전계 발광 표시 장치에 관한 것으로, 특히 화상이 표시되는 화소 표시부로 수분이 침투되는 것을 막을 수 있는 유기 전계 발광 표시 장치 및 그 제조 방법에 관한 것이다.
다양한 정보를 화면으로 구현해 주는 영상 표시 장치는 정보 통신 시대의 핵심 기술로 더 얇고 더 가볍고 휴대가 가능하면서도 고성능의 방향으로 발전하고 있다. 이에 음극선관(CRT)의 단점인 무게와 부피를 줄일 수 있는 평판 표시 장치로 유기 발광층의 발광량을 제어하여 영상을 표시하는 유기 전계 발광 표시 장치(OLED) 등이 각광 받고 있다. OLED는 전극 사이의 얇은 발광층을 이용한 자발광 소자로 종이와 같이 박막화가 가능하다는 장점을 갖고 있다.
액티브 매트릭스 OLED(AMOLED)는 3색(R, G, B) 서브 화소로 구성된 화소들이 매트릭스 형태로 배열되어 화상을 표시하게 된다. 각 서브 화소는 유기 전계 발광(OEL) 셀과, 그 OEL 셀을 독립적으로 구동하는 셀 구동부를 구비한다. 셀 구동부는 스캔 신호를 공급하는 게이트 라인과, 비디오 데이터 신호를 공급하는 데이터 라인과, 공통 전원 신호를 공급하는 공통 전원 라인 사이에 접속된 적어도 2개의 박막 트랜지스터와 스토리지 캐패시터로 구성되어 OEL 셀의 화소 전극을 구동한다. OEL 셀은 셀 구동부와 접속된 화소 전극과, 화소 전극 위에 유기층과, 유기층 위에 음극으로 구성된다. 여기서, 발광 표시 패널은 박막 트랜지스터와 OEL 셀이 형성된 하부 기판과 상부 기판이 합착되어 형성된다. 이때, 발광 표시 패널의 실과 상부 기판 계면을 통해 수분이 침투된다. 이에 따라, OEL 셀은 수분 및 산소와 반응하여 쉬링키즈(Shrinkage) 현상이 발생됨으로써 OEL 셀의 수명이 줄어들게 되는 문제점이 발생된다.
상기와 같은 문제점을 위하여, 본 발명은 화상이 표시되는 화소 표시부로 수분이 침투되는 것을 막을 수 있는 유기 전계 발광 표시 장치 및 그 제조 방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 유기 전계 발광 표시 장치는 기판 상에 형성되는 박막 트랜지스터와; 상기 박막 트랜지스터와 접속되는 발광 셀과; 상기 발광 셀에 기저 전압을 공급하는 기저 전압 공급 라인과; 상기 발광 셀이 형성된 화소 표시부를 둘러싸도록 형성되며, 제1 차단 전극과 상기 발광 셀의 음극과 접속된 제2 차단 전극이 차례로 적층되어 수분을 차단하는 수분 차단부를 구비하는 것을 특징으로 한다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 유기 전계 발광 표시 장치의 제조 방법은 기판 상에 박막트랜지스터를 형성하는 단계와; 상기 박막트랜지스터와 접속되는 발광셀을 형성하는 단계와; 상기 발광셀에 기저 전압을 공급하는 기저 전압 공급 라인을 형성하는 단계와; 제1 차단 전극과 상기 발광 셀의 음극과 접속된 제2 차단 전극이 차례로 적층되며, 상기 발광셀이 형성된 화소표시부를 둘러싸서 수분을 차단하는 수분 차단부를 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 따른 유기 전계 발광 표시 장치 및 그의 제조 방법은 수분 차단부 를 화소 표시부의 사면을 따라 형성하며, 수분 차단부는 기저 전압 공급 라인과 접속된다. 이때, 수분 차단부는 화소 표시부의 구동 박막 트랜지스터의 게이트 전극과 동일 재질로 형성되는 제1 차단 전극과, 층간 절연막을 관통하여 제1 차단 전극과 접속되며 구동 박막 트랜지스터의 소스 및 드레인 전극과 동일 재질로 형성되는 제2 차단 전극을 포함한다.
이에 따라, 수분 차단부는 외부로부터 침투된 수분을 제1 차단 전극, 층간 절연막, 제2 차단 전극으로 블록킹하여 수분 침투로 인해 발생되었던 쉬링키즈(Shrinkage) 현상을 방지할 수 있어 신뢰성 문제를 크게 개선할 수 있다.
이하, 본 발명의 바람직한 실시 예를 도 1 내지 도 5i을 참조하여 상세히 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 유기 전계 발광 표시 장치를 도시한 회로 블록도이다.
도 1을 참조하면, 유기 전계 발광 표시 장치는 화상을 표시하는 화상 표시부(100)와 함께 화소 표시부(100)의 게이트 라인(GL1 내지 GLn)을 구동하는 게이트 구동부(230)가 내장된 발광 표시 패널(200)과, 데이터 라인(DL1 내지 DLm)을 구동하는 데이터 구동부(미도시)를 포함한다.
발광 표시 패널(200)은 서로 마주보고 합착된 상부 기판(160)과 하부 기판(101)을 구비한다. 발광 표시 패널(200)의 화소 표시부(100)에는 다수의 발광 영역(EL)이 형성된다. 다수의 발광 영역(EL)은 전원부(미도시)로부터 구동 전압(VDD)과 기저 전압(GND)을 공급받는다. 이때, 수분 차단부(242)는 기저 전압(GND)을 공급하는 기저 전압 공급 라인(210)과 접속되어 화소 표시부(100)를 둘러싸도록 사면으로 형성한다. 발광 표시 패널(200)의 비표시부(202)에는 게이트 구동부(230)와, 화소 표시부(100) 주변을 따라 상부 기판(160)과 하부 기판(101)을 합착하기 위한 실(170)이 형성된다. 또한, 상부 기판(160)은 하부 기판(101)과 마주보며 투명 물질로 형성되며, 앤캡 (Encap)형태로 형성할 수 있다. 상부 기판(160)은 유리나 폴리머와 같은 절연물을 사용할 수 있다.
발광 영역(EL)은 도 2에 도시된 바와 같이 게이트 라인(GL), 데이터 라인(DL) 및 전원 라인(PL)과 접속된 셀 구동부(240)와, 셀 구동부(240)와 전원 라인(PL)과 접속된 OEL 셀을 포함한다.
셀 구동부(240)는 게이트 라인(GL) 및 데이터 라인(DL)과 접속된 스위치 박막 트랜지스터(T1)와, 스위치 박막 트랜지스터(T1) 및 전원 라인(PL)과 OEL 셀의 양극 사이에 접속된 구동 박막 트랜지스터(T2)와, 전원 라인(PL)과 스위치 박막 트랜지스터(T1)의 드레인 전극 사이에 접속된 스토리지 캐패시터(C)를 구비한다.
스위치 박막 트랜지스터(T1)의 게이트 전극은 게이트 라인(GL)과 접속되고 소스 전극은 데이터 라인(DL)과 접속되며 드레인 전극은 구동 박막 트랜지스터(T2)의 게이트 전극 및 스토리지 캐패시터(C)와 접속된다. 구동 박막 트랜지스터(T2)의 소스 전극은 전원 라인(PL)과 접속되고 드레인 전극은 OEL 셀의 양극 역할을 하는 화소 전극과 접속된다. 스토리지 캐패시터(C)는 전원 라인(PL)과 구동 박막 트랜지스터(T2)의 게이트 전극 사이에 접속된다.
스위치 박막 트랜지스터(T1)는 게이트 라인(GL)에 스캔 펄스가 공급되면 턴-온되어 데이터 라인(DL)에 공급된 데이터 신호를 스토리지 캐패시터(C) 및 구동 박막 트랜지스터(T2)의 게이트 전극으로 공급한다. 구동 박막 트랜지스터(T2)는 게이트 전극으로 공급되는 데이터 신호에 응답하여 전원 라인(PL)으로부터 OEL 셀로 공급되는 전류(I)을 제어함으로써 OEL 셀의 발광량을 조절하게 된다. 그리고, 스위치 박막 트랜지스터(T1)가 턴-오프되더라도 스토리지 캐패시터D(C)에 충전된 전압에 의해 구동 박막 트랜지스터(T2)는 다음 프레임의 데이터 신호가 공급될 때까지 일정한 전류(I)를 공급하여 OEL 셀이 발광을 유지하게 한다.
구동 박막 트랜지스터(T2)는 도 3에 도시된 바와 같이 하부 기판(101) 위에 형성된 버퍼막(116) 및 게이트 절연막(112) 상에 게이트 라인(GL)과 접속된 제1 게이트 전극(106), 데이터 라인(DL)에 포함된 제1 소스 전극(108), 보호막(118)을 관통하는 화소 컨택홀(120)을 통해 화소 전극(122)과 접속된 제1 드레인 전극(110), 제1 게이트 전극(106)에 의해 제1 소스 전극(108) 및 제1 드레인 전극(110) 사이에 채널을 형성하는 제1 액티브층(114)를 구비한다.
제1 액티브층(114)은 버퍼막(116)을 사이에 두고 하부 기판(101) 위에 형성된다. 게이트 라인(GL)과 접속된 제1 게이트 전극(106)은 제1 액티브층(114)의 채널 영역(114C)과 게이트 절연막(112)을 사이에 두고 중첩되게 형성된다. 제1 소스 전극(108) 및 제1 드레인 전극(110)은 제1 게이트 전극(106)과 층간 절연막(126)을 사이에 두고 절연되게 형성된다. 그리고, 데이터 라인(DL)에 포함된 제1 소스 전극(108)과, 제1 드레인 전극(110)은 층간 절연막(126) 및 게이트 절연막(112)을 관 통하는 제1 소스 컨택홀(124S) 및 제1 드레인 컨택홀(124D) 각각을 통해 n+ 불순물이 주입된 제1 액티브층(114)의 제1 소스 영역(114S) 및 제1 드레인 영역(114D) 각각과 접속된다. 또한, 제1 액티브층(114)은 오프 전류를 감소시키기 위하여 채널 영역(114C)과 제1 소스 및 제1 드레인 영역(114S, 114D) 사이에 n- 불순물이 주입된 엘디디(Lightly Doped Drain ; LDD) 영역(미도시)을 더 구비하기도 한다.
OEL 셀은 구동 박막 트랜지스터(T2)를 덮는 보호막(118) 위에 형성된 투명 도전 물질의 화소 전극(122)과, 화소 전극(122)을 노출시키는 화소홀(132)이 형성된 뱅크 절연막(130)과, 화소홀(132)을 통해 노출된 화소 전극(122) 위에 형성된 발광층을 포함하는 유기층(134)과, 유기층(134) 위에 형성된 음극(136)으로 구성된다. 유기층(134)은 화소 전극(122)으로부터 적층된 정공 주입층, 정공 수송층, 발광층, 전자 수송층, 전자 주입층으로 구성된다. 이러한 유기층(134)에 포함된 발광층은 화소 전극(122)에 공급된 전류량에 따라 발광하여 화소 전극(122)을 경유하여 상부 기판(160) 쪽으로 빛을 방출하게 된다.
게이트 구동부(230)는 게이트 라인(GL1 내지 GLn)에 순차적으로 스캔 펄스를 공급한다. 이러한 게이트 구동부(230)는 다수의 박막 트랜지스터로 구성되고 화상 표시부(100)와 함께 하부 기판(101)에 형성된다. 게이트 구동부(230)의 박막 트랜지스터는 화소 표시부(100)의 구동 박막 트랜지스터(T2)와 동일한 구성을 갖는다. 게이트 구동부(230)의 박막 트랜지스터는 기판(101) 위의 버퍼막(116) 상에 형성된 제2 액티브층(214)과, 게이트 절연막(112)을 사이에 두고 제2 액티브층(214)의 채널 영역(214C)과 중첩된 제2 게이트 전극(206)과, 층간 절연막(126)을 관통하는 제 2 소스 및 드레인 컨택홀(224S,224D) 각각을 통해 제2 액티브층(214)의 제2 소스 영역(214S) 및 제2 드레인 영역(214D)과 각각 접속된 제2 소스 전극(208) 및 제2 드레인 전극(210)을 구비한다. 제2 액티브층(214)의 제2 소스 영역(214S) 및 제2 드레인 영역(214D)은 n+ 불순물이 도핑되어 형성된다.
수분 차단부(242)는 버퍼막(116) 및 게이트 절연막(112) 상에 제1 차단 전극(140)과 층간 절연막(126)을 관통하는 다수의 제1 차단홀(144)에 의해 제2 차단 전극(146)과 접속되며, 제2 차단 전극(146) 상에 음극(136)이 형성된다.
이때, 수분 차단부(242)는 실(170)과 층간 절연막(126) 계면을 통해 침투된 수분(H2O)이 수분 차단부(242)로 경로를 형성하여 수분 차단부(242)로 흐르게 됨으로써 화소 표시부(100)로 흐르지 않을 수 있다. 다시 말하여, 수분 차단부(242)는 외부로부터 침투된 수분(H2O)을 제1 차단 전극(140), 층간 절연막(126), 제2 차단 전극(146)으로 블록킹할 수 있게 된다. 이에 따라, 수분 침투로 인해 발생되었던 쉬링키즈(Shrinkage) 현상을 방지할 수 있다. 본 발명의 수분 차단부(242)를 형성한 유기 전계 발광 표시 장치는 500hr 경과후, 85℃의 고온, 85%의 고습의 조건에서 신뢰성 테스트 결과 도 6에 도시된 바와 같이 쉬링키즈 불량 발생율이 0% 인 것을 알 수 있다.
또한, 도 4에 도시된 바와 같이 음극(136)은 제2 차단 전극(146) 상을 덮을 뿐만 아니라, 게이트 구동부(230) 상의 뱅크 절연막(130)까지 덮도록 형성하여 수분 침투 경로를 방지하는데 더욱 효과적으로 할 수 있다.
수분 차단부(242)는 기저 전압(GND)을 공급하는 기저 전압 공급 라인(210)과 제1 차단 전극(140)이 접속되어 화소 표시부(100)를 둘러싸도록 사면으로 형성한다. 이에 따라, 기저 전압 공급 라인(210)과 연결된 수분 차단부(242)가 사면으로 둘러싸서 화소 표시부(100)로 기저 전압(GND)을 공급하고 있으므로 화소 표시부(100)는 거리에 따른 저항의 크기에 영향을 받지 않고 기저 전압(GND)을 일정하게 공급받을 수 있다. 또한, 다수의 제1 차단홀(144)은 제1 차단 전극(140)과 제2 차단 전극(146)의 표면적을 증가시켜 접속 면적을 넓게 형성할 수 있다.
한편, 수분 차단부(242)는 제1 차단 전극(140) 및 제2 차단 전극(146)과 같이 이중으로 형성할 수 있으며, 제1 차단 전극(140) 또는 제2 차단 전극(146) 중 어느 하나로 단일로 형성할 수 있다. 그리고, 제1 차단 전극(140)은 구동 박막 트랜지스터의 제1 게이트 전극(106), 게이트 구동부(230)의 제2 게이트 전극(206)과 동일 재질로 형성되며, 제2 차단 전극(146)은 구동 박막 트랜지스터의 제1 소스 및 제1 드레인 전극(108,110), 게이트 구동부(230)의 제2 소스 및 제2 드레인 전극(208,210)과 동일 재질로 형성된다.
도 5a 내지 도 5i는 본 발명에 따른 OLED의 발광층의 제조방법을 설명하기 위한 단면도들이다.
도 5a를 참조하면, 하부 기판(101) 상에 버퍼막(116)이 형성되고, 그 위에 액티브층(113)이 형성된다.
구체적으로, 버퍼막(116)은 하부 기판(101) 상에 SiO2 등과 같은 무기 절연 물질이 전면 증착되어 형성된다. 액티브층(113)은 버퍼막(116) 상에 아몰퍼스-실리콘을 증착한 후 그 아몰퍼스-실리콘을 레이져로 결정화하여 폴리-실리콘이 되게 한 다음, 그 폴리-실리콘을 포토리소그래피 공정과 식각 공정으로 패터닝함으로써 게이트 구동부 및 화소 표시부에 형성된다.
도 5b를 참조하면, 제1 및 제2 액티브층(114,214)이 형성된 버퍼막(116) 상에 게이트 절연막(112)이 형성되고, 제1 및 제2 게이트 전극(106,206), 제1 차단 전극(140)을 포함하는 제1 도전 패턴군이 형성된다.
게이트 절연막(112)은 액티브층(114)이 형성된 버퍼막(116) 상에 SiO2 등과 같은 무기 절연 물질이 전면 증착되어 형성된다.
제1 및 제2 게이트 전극(106,206), 제1 차단 전극(140)은 게이트 절연막(112) 상에 게이트 금속층을 형성한 후, 그 게이트 금속층을 포토리소그래피 공정 및 식각 공정으로 패터닝함으로써 형성된다.
그리고, 제1 및 제2 게이트 전극(106,206)을 마스크로 이용하여 제1 및 제2 액티브층(114,214)에 n+ 불순물을 주입하여 제1 게이트 전극(106)과 비중첩된 제1 액티브층(114)의 제1 소스 영역(114S) 및 제1 드레인 영역(114D)이 형성되며, 제2 게이트 전극(206)과 비중첩된 제2 액티브층(214)의 제2 소스 영역(214S) 및 제2 드레인 영역(214D)이 형성된다. 이러한 제1 액티브층(114)의 제1 소스 및 제1 드레인 영역(114S, 114D)은 제1 게이트 전극(106)과 중첩되는 채널 영역(114C)을 사이에 두고 마주하게 되고, 제2 액티브층(214)의 제2 소스 및 제2 드레인 영역(214S, 214D)은 제2 게이트 전극(206)과 중첩되는 채널 영역(214C)을 사이에 두고 마주하게 된다.
도 5c를 참조하면, 게이트 전극 패턴군이 형성된 게이트 절연막(112) 상에 층간 절연막(126)이 형성되고, 층간 절연막(126) 및 게이트 절연막(112)을 관통하는 제1 및 제2 소스 컨택홀(124S,224S), 제1 및 제2 드레인 컨택홀(124D,224D), 다수의 제1 차단홀(144)이 형성된다.
층간 절연막(126)은 제1 및 제2 게이트 전극(106,206), 제1 차단 전극(140)을 포함하는 제1 도전 패턴군이 형성된 게이트 절연막(112) 상에 SiO2 등과 같은 무기 절연 물질이 전면 증착되어 형성된다.
이어서, 포토리소그래피 공정 및 식각 공정으로 층간 절연막(126) 및 게이트 절연막(112)을 관통하여 제1 액티브층(114)의 제1 소스 및 제1 드레인 영역(114S, 114D)을 각각 노출시키는 제1 소스 및 제1 드레인 컨택홀(124S,124D)이 형성되고, 제2 액티브층(214)의 제2 소스 및 제2 드레인 영역(214S,214D)을 각각 노출시키는 제2 소스 및 제2 드레인 컨택홀(224S,224D)이 형성되고, 제1 차단 전극(140)을 노출시키는 다수의 제1 차단홀(144)이 형성된다.
도 5d를 참조하면, 층간 절연막(126) 상에 제1 및 제2 소스 전극(108,208), 제1 및 제2 드레인 전극(110,210), 제2 차단 전극(146)을 포함하는 제2 도전 패턴군이 형성된다.
제1 및 제2 드레인 전극(110,210), 제1 및 제2 소스 전극(108,208), 제2 차 단 전극(146)을 포함하는 제2 도전 패턴군은 층간 절연막(126) 상에 소스/드레인 금속층을 형성한 후, 그 소스/드레인 금속층을 포토리소그래피 공정 및 식각 공정으로 패터닝함으로써 형성된다.
제1 소스 전극(108) 및 제1 드레인 전극(110)은 소스 및 드레인 컨택홀(124S, 124D) 각각을 통해 제1 액티브층(114)의 제1 소스 영역(114S) 및 제1 드레인 영역(114D) 각각과 접속되고, 제2 소스 및 제2 드레인 전극(208,210)은 제2 소스 및 제2 드레인 컨택홀(224S,224D) 각각을 통해 제2 액티브층(214)의 제2 소스 영역(214S) 및 제2 드레인 영역(214D) 각각과 접속된다. 또한, 제2 차단 전극(146)은 다수의 제1 차단홀(144)을 통해 제1 차단 전극(140)과 접속된다.
도 5e를 참조하면, 제2 도전 패턴군이 형성된 층간 절연막(126) 상에 보호막(118)이 형성되고, 그 보호막(118)을 관통하는 화소 컨택홀(120), 제2 차단홀(152)이 형성된다.
보호막(118)은 제1 및 제2 소스 전극(108,208), 제1 및 제2 드레인 전극(110,210), 제2 차단 전극(146)이 형성된 층간 절연막(126) 상에 무기 절연 물질 또는 포토 아크릴 등과 같은 유기 절연 물질이 전면 증착되어 형성된다.
이어서, 포토리소그래피 공정 및 식각 공정으로 보호막(118) 및/또는 층간 절연막(126)을 관통하는 화소 컨택홀(120), 제2 차단홀(152)이 형성된다. 화소 컨택홀(120)은 보호막(118)을 관통하여 구동 박막 트랜지스터의 드레인 전극(110)을 노출시키고, 제2 차단홀(152)은 보호막(118)을 관통하여 제2 차단 전극(146)을 노출시킨다.
도 5f를 참조하면, 보호막(118) 상에 화소 전극(122)을 포함하는 제3 도전패턴군이 형성된다.
화소 전극(122)을 포함하는 제3 도전패턴군은 보호막(118) 상에 ITO 등의 투명 도전막을 증착한 후, 그 투명 도전막을 포토리소그래피 공정 및 건식 식각 공정으로 패터닝함으로써 형성된다.
도 5g를 참조하면, 제3 도전 패턴군이 형성된 하부 기판(101) 상에 화소 홀(132), 제3 차단홀(154)이 포함된 뱅크 절연막(130)이 형성된다.
구체적으로, 화소 전극(122)이 형성된 하부 기판(101) 상에 스핀리스 또는 스핀 코팅 등의 코팅 방법을 통해 감광성 유기 절연 물질이 전면 도포된다. 이러한 유기 절연 물질은 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 화소 전극을 노출시키는 화소 홀(132), 제3 차단홀(154)이 포함된 뱅크 절연막(130)이 형성된다.
도 5h를 참조하면, 화소 홀(132) 및 제3 차단홀(154)이 포함된 뱅크 절연막(130)이 형성된 하부 기판(101) 상에 유기층(134), 음극(136)이 순차적으로 형성된다.
구체적으로, 화소 홀(132) 및 제3 차단홀(154) 상에는 정공 주입층과 정공 수송층, 발광층, 전자 수송층이 포함된 유기층(134)이 순차적으로 형성된다. 이후, 유기층(134)이 형성된 하부 기판(101) 상에 음극(136)이 형성된다. 이때, 음극(136)은 유기층(134)이 형성된 하부 기판(101) 상에 알루미늄(Al) 등의 반사율이 높은 금속이 도포됨으로써 형성되며, 음극(136)은 제2 차단 전극(146)을 덮도록 형성한다.
도 5i를 참조하면, 상부 또는 하부 기판(101,160) 상에 실(170)을 도포한 후, 상/하부 기판(101,160)을 합착한다.
이상에서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술 될 특허청구범위에 기재된 본 발명의 사상 및 기술영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 자명하다.
도 1은 본 발명의 실시 예에 따른 유기 전계 발광 표시 장치를 도시한 회로 블록도이다.
도 2는 도 1에 도시된 발광 영역을 나타낸 회로도이다.
도 3은 도 1에 도시된 A 영역의 확대 단면도이다.
도 4는 본 발명의 다른 실시 예에 따른 단면도이다..
도 5a 내지 도 5i는 본 발명에 따른 OLED의 제조방법을 설명하기 위한 단면도들이다.
도 6은 본 발명의 실시 예에 따른 실험 결과를 나타낸 도면이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 화소 표시부 101,160 : 기판
106,206 : 게이트 전극 108,208 : 소스 전극
110,210 : 드레인 전극 114,214 : 액티브층
118 : 보호막 122 : 화소 전극
130 : 뱅크 절연막 134 : 발광층
136 : 음극 140 : 제1 차단 전극
142,152,154 : 차단홀 146 : 제2 차단 전극
170 : 실
Claims (9)
- 기판 상에 형성되는 박막 트랜지스터와;상기 박막 트랜지스터와 접속되는 발광 셀과;상기 발광 셀에 기저 전압을 공급하는 기저 전압 공급 라인과;상기 발광 셀이 형성된 화소 표시부를 둘러싸도록 형성되며, 제1 차단 전극과 상기 발광 셀의 음극과 접속된 제2 차단 전극이 차례로 적층되어 수분을 차단하는 수분 차단부를 구비하는 것을 특징으로 하는 유기 전계 발광 표시 장치.
- 제 1 항에 있어서,상기 수분 차단부는상기 제1 차단 전극과;상기 제1 차단 전극을 덮도록 형성된 층간 절연막을 관통하는 다수의 제1 차단홀과;상기 제1 차단홀을 통해 상기 제1 차단 전극과 접속되는 제2 차단 전극과;상기 제2 차단 전극을 덮도록 형성된 보호막을 관통하여 상기 제2 차단 전극이 노출되도록 하는 제2 차단홀과;상기 제2 차단홀과 연결된 제3 차단홀을 구비하는 것을 특징으로 하는 유기 전계 발광 표시 장치.
- 제 2 항에 있어서,상기 제1 차단 전극은 상기 박막 트랜지스터의 게이트 전극과 동일 재질로 형성되며, 상기 제2 차단 전극은 상기 박막 트랜지스터의 소스 및 드레인 전극과 동일 재질로 형성되는 것을 특징으로 하는 유기 전계 발광 표시 장치.
- 제 1 항에 있어서,상기 수분 차단부는 상기 박막트랜지스터의 게이트 전극과 동일 평면 상에 형성되거나 상기 박막트랜지스터의 소스 및 드레인 전극과 동일 평면 상에 형성되는 차단 전극을 구비하는 것을 특징으로 하는 유기 전계 발광 표시 장치.
- 제 1 항에 있어서,상기 기판과 마주보는 제2 기판과,상기 기판 및 제2 기판을 합착하는 실과;상기 실과 상기 수분 차단부 사이에 형성되며 상기 음극과 중첩되는 구동 회로부를 추가로 구비하는 것을 특징으로 하는 유기 전계 발광 표시 장치.
- 기판 상에 박막 트랜지스터를 형성하는 단계와;상기 박막 트랜지스터와 접속되는 발광 셀을 형성하는 단계와;상기 발광 셀에 기저 전압을 공급하는 기저 전압 공급 라인을 형성하는 단계와;제1 차단 전극과 상기 발광 셀의 음극과 접속된 제2 차단 전극이 차례로 적층하여 상기 발광 셀이 형성된 화소표시부를 둘러싸서 수분을 차단하는 수분 차단부를 형성하는 단계를 포함하는 것을 특징으로 하는 유기 전계 발광 표시 장치의 제조 방법.
- 제 6 항에 있어서,상기 수분 차단부를 형성하는 단계는상기 박막 트랜지스터와 게이트 전극과 동시에 상기 제1 차단 전극을 형성하는 단계와;상기 제1 차단 전극을 덮도록 형성된 층간 절연막을 관통하는 다수의 제1 차단홀을 형성하는 단계와;상기 제1 차단홀을 통해 상기 제1 차단전극과 접속되는 상기 제2 차단 전극을 상기 박막 트랜지스터의 소스 및 드레인 전극과 동시에 형성하는 단계와;상기 제2 차단 전극을 덮도록 형성된 보호막을 관통하여 상기 제2 차단 전극이 노출되도록 하는 제2 차단홀을 형성하는 단계와;상기 제2 차단홀과 연결된 제3 차단홀을 형성하는 단계를 포함하는 것을 특징으로 하는 유기 전계 발광 표시 장치의 제조 방법.
- 제 7 항에 있어서,상기 수분 차단부를 형성하는 단계는상기 박막 트랜지스터의 게이트 전극 또는 상기 박막 트랜지스터의 소스 및 드레인 전극과 동시에 차단 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 것을 특징으로 하는 유기 전계 발광 표시 장치의 제조 방법.
- 제 7 항에 있어서,상기 기판에 상기 박막 트랜지스터의 게이트 전극 또는 소스 전극에 구동 신호를 공급하는 구동 회로부를 형성하는 단계와;상기 기판과 마주보는 제2 기판을 마련하는 단계와,상기 기판 및 제2 기판을 실을 이용하여 합착하는 단계를 추가로 포함하며,상기 구동 회로부는 상기 실과 상기 수분 차단부 사이에 형성되며 상기 음극과 중첩되는 것을 특징으로 하는 유기 전계 발광 표시 장치의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070128386A KR101362164B1 (ko) | 2007-12-11 | 2007-12-11 | 유기 전계 발광 표시 장치 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070128386A KR101362164B1 (ko) | 2007-12-11 | 2007-12-11 | 유기 전계 발광 표시 장치 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090061387A KR20090061387A (ko) | 2009-06-16 |
| KR101362164B1 true KR101362164B1 (ko) | 2014-02-12 |
Family
ID=40990862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070128386A KR101362164B1 (ko) | 2007-12-11 | 2007-12-11 | 유기 전계 발광 표시 장치 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101362164B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024204905A1 (ko) * | 2023-03-30 | 2024-10-03 | 주식회사 야스 | 유기발광 표시장치 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9013461B2 (en) | 2010-03-18 | 2015-04-21 | Samsung Display Co., Ltd. | Organic light emitting diode display |
| KR101519916B1 (ko) | 2011-04-07 | 2015-05-13 | 엘지디스플레이 주식회사 | 유기 전계 발광 표시 장치 및 그의 제조 방법 |
| JP6391917B2 (ja) | 2013-07-03 | 2018-09-19 | 株式会社ジャパンディスプレイ | 発光素子表示装置及びその製造方法 |
| KR102210210B1 (ko) | 2014-01-06 | 2021-02-02 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| KR102214476B1 (ko) * | 2014-03-17 | 2021-02-10 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| KR102477299B1 (ko) * | 2015-06-12 | 2022-12-14 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
| KR102527230B1 (ko) * | 2018-03-09 | 2023-05-02 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005302738A (ja) * | 2002-01-16 | 2005-10-27 | Seiko Epson Corp | 有機エレクトロルミネッセンス装置、および電子機器 |
| KR20070080834A (ko) * | 2006-02-08 | 2007-08-13 | 캐논 가부시끼가이샤 | 유기 ｅｌ소자 어레이 |
-
2007
- 2007-12-11 KR KR1020070128386A patent/KR101362164B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005302738A (ja) * | 2002-01-16 | 2005-10-27 | Seiko Epson Corp | 有機エレクトロルミネッセンス装置、および電子機器 |
| KR20070080834A (ko) * | 2006-02-08 | 2007-08-13 | 캐논 가부시끼가이샤 | 유기 ｅｌ소자 어레이 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024204905A1 (ko) * | 2023-03-30 | 2024-10-03 | 주식회사 야스 | 유기발광 표시장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090061387A (ko) | 2009-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10418430B2 (en) | Display device | |
| KR101519916B1 (ko) | 유기 전계 발광 표시 장치 및 그의 제조 방법 | |
| CN103794631B (zh) | 柔性有机电致发光装置及其制造方法 | |
| KR101362164B1 (ko) | 유기 전계 발광 표시 장치 및 그 제조 방법 | |
| US7963816B2 (en) | Organic electro luminescence device and fabrication method thereof | |
| US9741782B2 (en) | Active matrix organic light-emitting display and display apparatus | |
| KR101679850B1 (ko) | 유기발광다이오드 표시장치 | |
| CN110010652B (zh) | 电致发光显示设备及其制造方法 | |
| US20120305952A1 (en) | Organic el device | |
| KR20040025383A (ko) | 유기 전계 발광 표시 장치 및 그 제조방법 | |
| KR20050107840A (ko) | 유기전계발광 소자 및 그 제조방법 | |
| TWI596755B (zh) | 有機發光二極體顯示器及其製造方法 | |
| CN109979968B (zh) | 电致发光显示设备及其制造方法 | |
| KR101480005B1 (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| KR20090058283A (ko) | 유기 전계 발광 표시 장치 및 그 제조 방법 | |
| KR20100123056A (ko) | 발광 표시장치 및 이의 제조방법 | |
| KR101782165B1 (ko) | 유기전계 발광표시장치 및 그 제조 방법 | |
| KR101928407B1 (ko) | 유기전계 발광표시장치 및 그 제조 방법 | |
| KR102037487B1 (ko) | 유기전계 발광소자의 제조 방법 및 그 방법에 의해 제조된 유기전계 발광소자 | |
| KR101818470B1 (ko) | 유기 발광 표시 장치 및 이의 제조 방법 | |
| KR100746163B1 (ko) | 디스플레이장치 및 그 제조방법 | |
| US11991893B2 (en) | Display device having an auxiliary electrode including a concave portion or a convex portion | |
| KR101362159B1 (ko) | 발광 표시 패널 및 그 제조 방법 | |
| KR20100013533A (ko) | 발광 표시장치 및 이의 제조방법 | |
| KR101231843B1 (ko) | 전계 발광 소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20170116 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20190114 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20200116 Year of fee payment: 7 |