KR20090002624A - An isolation layer in semiconductor device and method for forming the same - Google Patents
An isolation layer in semiconductor device and method for forming the same Download PDFInfo
- Publication number
- KR20090002624A KR20090002624A KR1020070066132A KR20070066132A KR20090002624A KR 20090002624 A KR20090002624 A KR 20090002624A KR 1020070066132 A KR1020070066132 A KR 1020070066132A KR 20070066132 A KR20070066132 A KR 20070066132A KR 20090002624 A KR20090002624 A KR 20090002624A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- insulating film
- trench
- insulating
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 59
- 238000002955 isolation Methods 0.000 title claims abstract description 33
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 230000001681 protective effect Effects 0.000 claims abstract description 21
- 238000005530 etching Methods 0.000 claims description 24
- 230000005641 tunneling Effects 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 238000002161 passivation Methods 0.000 claims description 10
- 150000004767 nitrides Chemical class 0.000 claims description 8
- 229910052723 transition metal Inorganic materials 0.000 claims description 6
- 150000003624 transition metals Chemical class 0.000 claims description 6
- 229910052761 rare earth metal Inorganic materials 0.000 claims description 5
- 150000002910 rare earth metals Chemical class 0.000 claims description 5
- 229910045601 alloy Inorganic materials 0.000 claims description 4
- 239000000956 alloy Substances 0.000 claims description 4
- 238000004528 spin coating Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 49
- 230000008569 process Effects 0.000 description 34
- 238000004519 manufacturing process Methods 0.000 description 11
- 239000007789 gas Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 238000007517 polishing process Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 150000005837 radical ions Chemical class 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 238000009279 wet oxidation reaction Methods 0.000 description 2
- 229910001928 zirconium oxide Inorganic materials 0.000 description 2
- 229910052684 Cerium Inorganic materials 0.000 description 1
- 229910052692 Dysprosium Inorganic materials 0.000 description 1
- 229910052691 Erbium Inorganic materials 0.000 description 1
- 229910052689 Holmium Inorganic materials 0.000 description 1
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 1
- 229910052765 Lutetium Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 1
- 229910052772 Samarium Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910052771 Terbium Inorganic materials 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- GWXLDORMOJMVQZ-UHFFFAOYSA-N cerium Chemical compound [Ce] GWXLDORMOJMVQZ-UHFFFAOYSA-N 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- KBQHZAAAGSGFKK-UHFFFAOYSA-N dysprosium atom Chemical compound [Dy] KBQHZAAAGSGFKK-UHFFFAOYSA-N 0.000 description 1
- UYAHIZSMUZPPFV-UHFFFAOYSA-N erbium Chemical compound [Er] UYAHIZSMUZPPFV-UHFFFAOYSA-N 0.000 description 1
- OMRRUNXAWXNVFW-UHFFFAOYSA-N fluoridochlorine Chemical compound ClF OMRRUNXAWXNVFW-UHFFFAOYSA-N 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000008570 general process Effects 0.000 description 1
- KJZYNXUDTRRSPN-UHFFFAOYSA-N holmium atom Chemical compound [Ho] KJZYNXUDTRRSPN-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010169 landfilling Methods 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 1
- OHSVLFRHMCKCQY-UHFFFAOYSA-N lutetium atom Chemical compound [Lu] OHSVLFRHMCKCQY-UHFFFAOYSA-N 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- KZUNJOHGWZRPMI-UHFFFAOYSA-N samarium atom Chemical compound [Sm] KZUNJOHGWZRPMI-UHFFFAOYSA-N 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- GZCRRIHWUXGPOV-UHFFFAOYSA-N terbium atom Chemical compound [Tb] GZCRRIHWUXGPOV-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- -1 tungsten nitride Chemical class 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
Description
본 발명은 반도체 소자 및 제조 기술에 관한 것으로, 특히 비휘발성 메모리 소자 및 그 제조방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor devices and manufacturing techniques, and more particularly to nonvolatile memory devices and methods of manufacturing the same.
비휘발성 메모리 장치인 낸드 플래시 메모리 장치(NAND type flash memory device)는 고집적을 위해 복수의 셀이 직렬 연결되어 단위 스트링(string)을 구성하며, 주로 메모리 스틱(memory stick), USB 드라이버(Universal Serial Bus driver), 하드 디스크(hard disk)를 대체할 수 있는 장치로 그 적용 분야를 넓혀 가고 있다. NAND type flash memory devices, which are nonvolatile memory devices, form a unit string by connecting a plurality of cells in series for high integration, and are mainly a memory stick and a USB driver (Universal Serial Bus). As a device that can replace a driver and a hard disk, the application field is expanding.
현재, 낸드 플래시 메모리 소자의 제조방법에 있어서 플로팅 게이트 형성방법은 활성영역(active region)과 플로팅 게이트 간의 중첩 마진(overlay margin)의 감소에 따라 ASA-STI(Advanced Self Aligned Shallow Trench Isolation) 공정을 적용하고 있다. Currently, in the method of manufacturing a NAND flash memory device, the floating gate forming method adopts an ASA-STI (Advanced Self Aligned Shallow Trench Isolation) process according to a decrease in an overlay margin between an active region and a floating gate. Doing.
도 1a 내지 도 1g는 종래기술에 따른 ASA-STI 공정을 설명하기 위하여 도시 한 공정 단면도이다. 1A to 1G are cross-sectional views illustrating the ASA-STI process according to the prior art.
먼저, 도 1a에 도시된 바와 같이, 기판(100) 상에 터널링 절연막(101), 플로팅 게이트용 도전막(미도시)을 형성한 후 식각하여 트렌치(trench, 103)를 형성한다. First, as shown in FIG. 1A, a tunneling
이어서, 도 1b에 도시된 바와 같이, 트렌치(103, 도 1a참조)가 일부 매립되도록 내측벽을 따라 소자 분리막용 라이너(liner) HDP(High Density Plasma)막(104)을 형성한 후, 트렌치(103)가 매립되도록 SOD(Spin On Dielectric)막(105)을 형성한다. Subsequently, as shown in FIG. 1B, the liner isolation film HDP (High Density Plasma)
이어서, 도 1c에 도시된 바와 같이, SOD막(105A)을 일정 깊이 후퇴(recess)시킨다. Subsequently, as shown in FIG. 1C, the
이어서, 도 1d에 도시된 바와 같이, 도 1c에서, SOD막(105A)의 후퇴에 따라 형성된 트렌치 내부의 홈이 모두 매립되도록 기판(100) 상부에 HDP막(106)을 형성한다. Next, as shown in FIG. 1D, in FIG. 1C, the
이어서, 도 1e에 도시된 바와 같이, HDP막(104A, 106A)을 평탄화한다. Subsequently, as shown in Fig. 1E, the
이어서, 도 1f에 도시된 바와 같이, 소자 분리막의 EFH(Effective Field oxide Height)를 조절하기 위해 HDP막(104B, 106B)을 일정 깊이 후퇴시킨다. 여기서, EFH라 함은 소자 분리막에 의해 정의되는 활성영역의 표면으로부터 유전체막까지의 거리를 의미한다. Subsequently, as shown in FIG. 1F, the
이어서, 도 1g에 도시된 바와 같이, 기판(100) 상부의 단차면을 따라 유전체막(107)을 형성한다.Subsequently, as illustrated in FIG. 1G, the
이어서, 유전체막(107) 상에 콘트롤 게이트(108)를 형성한다. Subsequently, the
그러나, 이러한 종래기술에 따른 ASA-STI 공정은 다음과 같은 문제점이 발생한다. However, the ASA-STI process according to the prior art has the following problems.
전술한 바와 같이, ASA-STI 공정은 SA-STI(Self Aligned-STI) 공정에 비해 종횡비가 높다. 이 때문에 소자분리막을 SA-STI 공정에서와 같이 HDP 단일막으로 형성하는 것이 아니라, HDP막-SOD막-HDP막이 적층된 적층 구조로 형성할 수밖에 없다. 즉, 매립 특성이 우수한 SOD막을 이용하여 매립 특성을 확보한 상태에서 SOD막에 비해 경도(hardness)가 높은 HDP막을 이용하여 최종 매립시킴으로써 연마 공정과 후속 EFH 조절을 위한 식각공정시 공정 제어를 쉽게 가져갈 수 있는 효과를 얻고자 하였다.As described above, the ASA-STI process has a higher aspect ratio than the Self Aligned-STI (SA-STI) process. For this reason, the device isolation film is not formed as a single HDP film as in the SA-STI process, but is formed as a laminated structure in which the HDP film-SOD film-HDP film is laminated. In other words, it is possible to easily control the process during the polishing process and the etching process for the subsequent EFH control by final landfilling using HDP film having higher hardness than SOD film while using the SOD film having excellent embedding characteristics. To achieve the effect that can be.
하지만, 도 1f에 설명된 EFH 조절을 위한 식각공정시 웨이퍼(wafer) 전 지역에서 EFH가 균일하게 제어되는 것이 아니라 불균일하게 제어된다. 그 이유는 패턴 밀도에 따른 연마 불균일성 때문이다. 이에 따라, 지역에 따라서는 HDP막(106B)이 낮게 제어되어 그 하부에 형성된 SOD막(105A)이 식각공정에 노출되는 문제가 발생된다. SOD막(105A)은 HDP막(106B)에 비해 식각율이 현저하게 높기 때문에 노출되는 순간 식각된다. 이로 인해 HDP막(104B, 106B) 사이에 공극(void)이 발생되는 문제가 야기된다. However, in the etching process for controlling the EFH described in FIG. 1F, the EFH is not uniformly controlled but uniformly controlled in the entire region of the wafer. The reason is because of the polishing nonuniformity depending on the pattern density. Accordingly, depending on the region, the
도 2의 (a)는 EFH 조절을 위한 식각공정 후 소자 분리 영역을 도시한 평면도이고, (b)는 단면도이다. 또한, 도 3은 도 2의 (b)에 도시된 단면도를 확대하여 도시한 단면도이다. FIG. 2A is a plan view illustrating a device isolation region after an etching process for controlling EFH, and FIG. 2B is a cross-sectional view. 3 is an enlarged cross-sectional view of the cross-sectional view shown in FIG.
도 2 및 도 3을 참조하면, EFH 조절을 위한 식각공정 후 SOD막이 지역에 따라 불균일하게 제어되는 것을 알 수 있으며, 특히 도 3에 도시된 'A' 부위와 같이 SOD막이 EFH 조절을 위한 식각공정에 노출되어 그 부위에서 공극이 발생된 것을 알 수 있다. Referring to FIGS. 2 and 3, it can be seen that the SOD film is unevenly controlled according to the region after the etching process for controlling EFH, and in particular, the etching process for controlling the EFH of the SOD film, such as the 'A' region shown in FIG. 3. It can be seen that the voids are generated at the site when exposed to the.
이와 같이, SOD막의 손실에 기인한 문제점으로는 이웃하는 플로팅 게이트 사이에 개재된 유전체막의 펀치 쓰루(punch through) 현상을 유발한다는데 있다. 즉, 상대적으로 SOD막의 손실에 기인하여 EFH가 낮게 제어되는 영역에서 유전체막이 파괴되어 콘트롤 게이트와 기판이 직접 접속되는 전기적인 단락이 발생되는 문제이다. 콘트롤 게이트와 기판이 전기적으로 단락되는 경우 이 부위에서 누설전류가 발생되고, 이러한 누설전류는 안정적인 소자의 기입 또는 소거 동작을 방해하여 결국 소자가 페일(fail)되어 폐기 처분되고, 이로 인해 소자의 수율이 저하되는 문제가 발생된다. As described above, a problem caused by the loss of the SOD film is that it causes a punch through phenomenon of the dielectric film interposed between neighboring floating gates. That is, due to the loss of the SOD film, the dielectric film is destroyed in the region where the EFH is controlled to be low, and an electrical short circuit occurs in which the control gate and the substrate are directly connected. When the control gate and the substrate are electrically shorted, a leakage current is generated in this region, and this leakage current prevents a stable writing or erasing operation of the device, which eventually causes the device to fail and discard, thereby resulting in a yield of the device. This deterioration problem occurs.
따라서, 본 발명은 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 다음과 같은 목적들이 있다. Therefore, the present invention has been proposed to solve the problems of the prior art, and has the following objects.
첫째, 본 발명은 웨이퍼 전 영역에서 EFH의 불균일성을 최소화하여 문턱 전압의 균일성을 확보할 수 있는 반도체 소자의 소자 분리막 및 그 형성방법을 제공하는데 그 목적이 있다. First, an object of the present invention is to provide a device isolation film of a semiconductor device and a method for forming the same, which can secure uniformity of threshold voltage by minimizing non-uniformity of EFH in the entire wafer area.
둘째, 본 발명은 셀 영역에서 EFH의 감소에 기인한 유전체막의 펀치 쓰루 현상을 방지할 수 있는 반도체 소자의 소자 분리막 및 그 형성방법을 제공하는데 다른 목적이 있다. Second, another object of the present invention is to provide a device isolation film of a semiconductor device and a method of forming the same, which can prevent the punch-through phenomenon of the dielectric film due to the reduction of the EFH in the cell region.
상기한 목적을 달성하기 위한 일 측면에 따른 본 발명은, 트렌치가 형성된 기판과, 상기 트렌치가 일부 매립되도록 내측벽을 따라 형성된 제1 절연막과, 스핀 코팅 방식으로 상기 트렌치가 일부 매립되도록 상기 제1 절연막 상에 형성된 제2 절연막과, 상기 제2 절연막 상에 형성되며, 상기 제1 절연막의 측면을 따라 라이너 형태로 형성된 보호막과, 상기 트렌치가 매립되도록 상기 보호막 상에 형성된 제3 절연막을 포함하는 반도체 소자의 소자 분리막을 제공한다. According to an aspect of the present invention, there is provided a substrate in which a trench is formed, a first insulating film formed along an inner side wall of the trench to partially fill the trench, and the first trench to partially fill the trench by spin coating. A semiconductor including a second insulating film formed on the insulating film, a protective film formed on the second insulating film, a liner-shaped protective film formed along the side surface of the first insulating film, and a third insulating film formed on the protective film so that the trench is buried. The device isolation film of the device is provided.
또한, 상기한 목적을 달성하기 위한 다른 측면에 따른 본 발명은, 기판 상에 터널링 절연막 및 플로팅 게이트용 도전막을 형성하는 단계와, 상기 플로팅 게이트 용 도전막, 상기 터널링 절연막 및 상기 기판을 일부 식각하여 트렌치를 형성하는 단계와, 상기 트렌치가 일부 매립되도록 내측벽을 따라 소자 분리막용 제1 절연막을 형성하는 단계와, 상기 트렌치가 일부 매립되도록 상기 제1 절연막 상에 소자 분리막용 제2 절연막을 형성하는 단계와, 상기 제2 절연막 상에 형성하고, 상기 제1 절연막의 측벽을 따라 라이너 형태로 보호막을 형성하는 단계와, 상기 트렌치가 매립되도록 상기 보호막 상에 소자 분리막용 제3 절연막을 형성하는 단계를 포함하는 반도체 소자의 소자 분리막 형성방법을 제공한다.In addition, according to another aspect of the present invention, there is provided a method of forming a tunneling insulating film and a floating gate conductive film on a substrate, and partially etching the conductive film for the floating gate, the tunneling insulating film, and the substrate. Forming a trench; forming a first insulating film for device isolation film along an inner wall to partially fill the trench; and forming a second insulating film for device isolation film on the first insulating film so that the trench is partially filled. Forming a protective film in the form of a liner along the sidewalls of the first insulating film, and forming a third insulating film for the isolation layer on the protective film so that the trench is buried. It provides a device isolation film forming method of a semiconductor device comprising.
이상에서 설명한 바와 같이, 본 발명에 의하면, 다음과 같은 효과들을 얻을 수 있다. As described above, according to the present invention, the following effects can be obtained.
첫째, 본 발명에 의하면, 소자 분리막을 구성하는 스핀 코팅막 상에 보호막을 형성하여 후속 EFH 조절을 위한 식각공정으로부터 SOD막을 보호함으로써 SOD막 손실에 기인한 소자 분리막 내부에서의 공극 발생을 억제하여 소자가 페일되는 것을 방지할 수 있으며, 이를 통해 소자의 수율을 개선시킬 수 있다. 또한, SOD막 손실에 기인한 웨이퍼 전 영역에서 EFH의 불균일성을 최소화하여 문턱 전압의 균일성을 확보하고, 셀 영역에서 EFH의 감소에 기인한 유전체막의 펀치 쓰루 현상을 방지할 수 있다. First, according to the present invention, by forming a protective film on the spin coating film constituting the device isolation film to protect the SOD film from the etching process for subsequent EFH control by suppressing the generation of voids in the device isolation film caused by the loss of the SOD film Fail can be prevented, thereby improving the yield of the device. In addition, the uniformity of the threshold voltage can be secured by minimizing the non-uniformity of the EFH in the entire wafer due to the SOD film loss, and the punch-through phenomenon of the dielectric film due to the reduction of the EFH in the cell region can be prevented.
둘째, 본 발명에 의하면, 소자 분리막 내에 보호막을 도전막으로 형성하여 이웃하는 메모리 셀(플로팅 게이트) 사이의 기생 정전용량을 최소화함으로써 메모 리 셀 간 간섭 효과를 최소화할 수 있으며, 이를 통해 문턱 전압 분포를 개선시킬 수 있다. Second, according to the present invention, by forming a passivation layer as a conductive layer in the device isolation layer, the parasitic capacitance between neighboring memory cells (floating gate) can be minimized, thereby minimizing the interference effect between the memory cells, and thereby the threshold voltage distribution. Can be improved.
보충 설명하면, 종래기술에 따른 비휘발성 메모리 소자에서는 이웃하는 플로팅 게이트 사이에 소자 분리막만이 존재하게 되지만, 본 발명의 실시예에 따른 비휘발성 메모리 소자에서는 플로팅 게이트 사이에 소자 분리막 외외에 도전막이 개재되기 때문에 종래기술에 비해 플로팅 게이트 사이의 기생 정전용량을 감소시킬 수 있다. In addition, in the nonvolatile memory device according to the related art, only an isolation layer exists between neighboring floating gates, but in the nonvolatile memory device according to an exemplary embodiment of the present invention, a conductive film is interposed between the floating gate and the device isolation layer. As a result, the parasitic capacitance between the floating gates can be reduced as compared with the prior art.
이하에서는, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다. 또한, 도면들에 있어서, 층 및 영역들의 두께와 간격은 설명의 편의와 명확성을 기하기 위하여 과장되어진 것이며, 층이 다른 층 또는 기판 '상' 또는 '상부'에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나, 또는 그들 사이에 제3의 층이 개재될 수도 있다. 또한, 명세서 전체에 걸쳐서 동일한 도면번호로 표시된 부분은 동일한 층을 나타내며, 각 도면번호에 영문을 포함하는 경우 동일층이 식각 또는 연마 공정을 통해 일부가 변형된 것을 의미한다. Hereinafter, with reference to the accompanying drawings, the most preferred embodiment of the present invention will be described. In addition, in the drawings, the thicknesses and spacings of layers and regions are exaggerated for ease of explanation and clarity, and when referred to as being on or above another layer or substrate, it is different. It may be formed directly on the layer or the substrate, or a third layer may be interposed therebetween. In addition, the parts denoted by the same reference numerals throughout the specification represent the same layer, and when the reference numerals include the English, it means that the same layer is partially modified through an etching or polishing process.
실시예Example
도 4는 본 발명의 실시예에 따른 반도체 소자의 소자 분리막을 설명하기 위하여 도시한 단면도이다. 여기서는 설명의 편의를 위해 비휘발성 메모리 소자를 도 시하였다. 4 is a cross-sectional view illustrating a device isolation layer of a semiconductor device in accordance with an embodiment of the present invention. Here, a nonvolatile memory device is illustrated for convenience of description.
도 4를 참조하면, 본 발명의 실시예에 따른 비휘발성 메모리 소자에서, 소자 분리막은 제1 내지 제3 절연막(205B, 206A, 208B)을 포함하고, 제2 및 제3 절연막(206A, 208B) 사이에 제2 절연막(206A)을 보호하기 위해 형성된 보호막(207B)을 더 포함한다. Referring to FIG. 4, in the nonvolatile memory device according to the embodiment of the present invention, the device isolation layer may include first to third insulating
보호막(207B)은 제3 절연막(208B)과 높은 식각 선택비를 갖는 이종의 물질로 이루어진다. 예컨대, 제3 절연막(208B)이 산화막으로 형성된 경우 질화막으로 형성한다. 더욱 구체적으로, 제3 절연막(208B)이 HDP막으로 형성된 경우 실리콘질화막(Si3N4)으로 형성한다. 하지만, 이에 한정되는 것은 아니며, 보호막(207B)은 제3 절연막(208B)과 높은 식각 선택비를 갖는 물질은 모두 사용할 수 있다. 예컨대, 다결정실리콘막, 전이 금속, 희토류 금속 또는 이들의 합금막으로 형성할 수도 있다. 이 경우, 플로팅 게이트(202) 간의 간섭 효과 또한 방지할 수 있는 효과를 얻을 수도 있다. The
이하, 도 4에 도시된 본 발명의 실시예에 따른 비휘발성 메모리 소자의 제조방법 설명하기로 한다. Hereinafter, a method of manufacturing a nonvolatile memory device according to an embodiment of the present invention shown in FIG. 4 will be described.
도 5a 내지 도 5g는 본 발명의 실시예에 따른 비휘발성 메모리 소자의 제조방법을 설명하기 위하여 제조공정 순서대로 도시한 공정 단면도이다. 여기서는 일례로 ASA-STI 공정을 적용한 낸드 플래시 메모리 소자의 제조방법에 대해 설명하기로 한다. 5A through 5G are cross-sectional views illustrating manufacturing processes in order to explain a method of manufacturing a nonvolatile memory device according to an exemplary embodiment of the present invention. As an example, a method of manufacturing a NAND flash memory device using the ASA-STI process will be described.
먼저, 도 5a에 도시된 바와 같이, 반도체 기판(200), 예컨대 p형 기판 내에 트리플 n-웰(triple n-type well)(미도시)과 p-웰(p-type well)(미도시)을 형성한다.First, as shown in FIG. 5A, triple n-type wells (not shown) and p-type wells (not shown) in a
이어서, p-웰 내의 채널 영역 내에 문턱전압 조절용 이온주입 공정을 실시한다.Subsequently, an ion implantation process for adjusting the threshold voltage is performed in the channel region in the p-well.
이어서, 기판(200) 상에 실질적으로 F-N 터널링(Fouler-Nordheim Tunneling)이 일어나는 터널링 절연막(201)을 형성한다. 이때, 터널링 절연막(201)은 산화막, 예컨대 실리콘산화막(SiO2)으로 형성하거나, 실리콘산화막(SiO2)을 형성한 후 질소, 예컨대 N2 가스를 이용한 열처리 공정을 실시하여 실리콘산화막(SiO2)과 기판(200) 계면에 질화층을 형성할 수도 있다. 이외에도, 금속 산화물, 예컨대 알루미늄산화막(Al2O3), 하프늄산화막(HfO2), 지르코늄산화막(ZrO2)과 같이 유전율이 3.9 이상인 고유전막으로 형성할 수도 있다. 이러한 터널링 절연막(201)은 50~100Å 정도의 두께로 형성할 수 있다. Subsequently, a tunneling insulating
예컨대, 터널링 절연막(201)을 실리콘산화막으로 형성하는 경우, 그 제조방법으로는 건식 산화, 습식 산화 공정 또는 라디컬 이온(radical ion)을 이용한 산화 공정을 이용할 수도 있으나, 터널링 절연막(201) 특성 측면에서 라디컬 이온을 이용한 산화 공정 대신에 건식 산화, 습식 산화 공정으로 실시하는 것이 바람직하다. 한편, 질소 가스를 이용한 열처리 공정은 퍼니스(furnace) 장비를 이용하여 실시할 수 있다. For example, when the tunneling insulating
이어서, 터널링 절연막(201) 상에 플로팅 게이트로 기능하는 도전막(202)(이하, 제1 도전막이라 함)을 형성한다. 이때, 제1 도전막(202)은 도전성을 갖는 물질은 모두 사용가능하며, 예컨대 다결정실리콘, 전이 금속 또는 희토류 금속 중 선택된 어느 하나의 물질로 형성할 수 있다. 예컨대, 다결정실리콘막은 불순물 이온이 도핑되지 않은 언-도프트(un-doped) 다결정실리콘막 또는 불순물 이온이 도핑된 도프트(doped) 다결정실리콘막 모두 사용가능하며, 언-도프트 다결정실리콘막의 경우 후속 이온주입공정을 통해 별도로 불순물 이온을 주입한다. 이러한 다결정실리콘막은 저압 화학 기상 증착(Low Pressure Chemical Vapor Deposition, 이하 LPCVD라 함) 방식으로 형성하고, 이때 소스 가스로는 실란(SiH4) 가스를 사용하며, 도핑 가스로는 포스핀(PH3), 3염화불소(BCl3) 또는 지보란(B2H6) 가스를 사용한다. 전이 금속으로는 철(Fe), 코발트(Co), 텅스텐(W), 니켈(Ni), 팔라듐(Pd), 백금(Pt), 몰리브덴(Mo) 또는 티타늄(Ti) 등을 사용하고, 희토류 금속으로는 어븀(Er), 이터륨(Yb), 사마륨(Sm), 이트륨(Y), 란탄(La), 세륨(Ce), 테르븀(Tb), 디스프로슘(Dy), 홀뮴(Ho), 톨륨(Tm) 및 루테튬(Lu) 등을 사용한다. Subsequently, a conductive film 202 (hereinafter referred to as a first conductive film) is formed on the tunneling insulating
이어서, 제1 도전막(202) 상에 완충막(미도시)을 형성할 수도 있는데, 이때, 완충막(미도시)은 후속 공정을 통해 형성될 하드 마스크(203) 증착공정 및 제거공정시 제1 도전막(202)의 손상을 방지하기 위해 형성하며, 하드 마스크(203)와 높은 식각 선택비를 갖는 물질로 형성하는 것이 바람직하다. 예컨대, 하드 마스크(203)가 질화막, 예컨대 실리콘질화막(Si3N4)으로 형성된 경우 실리콘산화막(SiO2)으로 형성한다.Subsequently, a buffer film (not shown) may be formed on the first
이어서, 완충막 상에 하드 마스크(203)를 형성할 수도 있다. 이때, 하드 마스크(203)는 후속 공정을 통해 형성될 감광막 패턴(미도시)의 두께 부족을 보상하기 위한 것으로, 완충막이 형성되지 않는 경우 제1 도전막(202)과 높은 식각 선택비를 갖는 물질로 형성한다. 예컨대, 제1 도전막(202)이 다결정실리콘막으로 형성된 경우 실리콘질화막(Si3N4)으로 형성한다. 이러한 하드 마스크(203)는 증착공정시 스트레스(stress)를 최소화하기 위해 LPCVD 방식으로 형성하며, 700~800℃의 온도, 0.3~0.4Torr의 압력에서, 질소(N2) 유량을 40~60cc로 하고, DCS(Diclorosilane, SiCl2H2) 유량을 800~1000cc로 하며, 암모니아(NH3) 유량을 800~1000cc로 하여 형성한다. Subsequently, a
이어서, 하드 마스크(203), 제1 도전막(202), 터널링 절연막(201) 및 기판(200)을 일부 식각하여 기판(200) 내부에 일정 깊이를 갖는 트렌치(trench, 204)를 형성한다. 이때, 트렌치(204)는 낸드 플래시 메모리 소자의 경우 라인 형태(line type)로 형성할 수 있다. Subsequently, the
이어서, 도 5b에 도시된 바와 같이, 트렌치(204, 도 5a참조)가 일부 매립되도록 내측벽을 따라 증착 공정을 통해 소자 분리막용 제1 절연막(205)을 증착한다. 이때, 제1 절연막(205)은 저부가 내측벽보다 두껍게 증착되는 라이너 형태(liner type)로 증착된다. 이러한 제1 절연막(205)은 높은 종횡비에서도 매립 특성이 우수한 HDP막으로 형성할 수 있다. Subsequently, as shown in FIG. 5B, the first insulating
이어서, 트렌치(204, 도 5a참조)가 완전히 매립되도록 제1 절연막(205) 상에 스페이서용 제2 절연막(206)을 증착한다. 이때, 제2 절연막(206)은 매립 특성이 우수한 스핀 코팅(spin coating)막인 SOD막으로 형성한다. 예컨대, SOD막으로는 PSZ(polisilazane)막을 사용한다. Subsequently, a second
한편, 제2 절연막(206)을 SOD막으로 형성하는 경우, SOD막을 경화시키기 위한 베이크(bake) 공정을 실시할 수도 있다. 이때, 베이크 공정은 600~900℃로 실시할 수 있다. On the other hand, when the second
이어서, 도 5c에 도시된 바와 같이, 제2 절연막(206A)을 일정 깊이 후퇴시킨다. 이때, 제2 절연막(206A)은 터널링 절연막(201)의 하부까지 후퇴시킬 수도 있다. 또한, 제2 절연막(206A) 후퇴 공정은 건식식각 또는 습식식각방식으로 실시할 수 있다. Subsequently, as shown in FIG. 5C, the second
이어서, 도 5d에 도시된 바와 같이, 도 5c에서 제2 절연막(206A)이 후퇴됨에 따라 형성된 공간, 즉 제1 절연막(205) 상부 단차면을 따라 보호막(207)을 형성한다. 이때, 보호막(207)은 제2 절연막(206A) 상에도 형성한다. 이러한 보호막(207)은 후속 EFH 조절을 위한 식각공정시 사용되는 산화막용 식각용액(또는, 식각가스)으로부터 제2 절연막(206A)을 보호하기 위해 식각 저지막으로 기능할 수 있는 질화막으로 형성하는 것이 바람직하다. 이외에도, 도전막, 예컨대 다결정실리콘막, 전이 금속, 희토류 금속 또는 이들이 혼합된 합금막 중 선택된 어느 하나의 도전막으로 형성할 수도 있다. Subsequently, as shown in FIG. 5D, the
이어서, 도 5e에 도시된 바와 같이, 트렌치(204, 도 5a참조)가 완전히 매립 되도록 보호막(207) 상에 소자 분리막용 제3 절연막(208)을 형성한다. 이때, 제3 절연막(208)은 보호막(207)과 식각 선택비를 갖는 물질로 형성한다. 예컨대, 제1 절연막(205)과 동일한 HDP막으로 형성한다. Subsequently, as shown in FIG. 5E, a third insulating film 208 for device isolation film is formed on the
이어서, 도 5f에 도시된 바와 같이, 제1 및 제3 절연막(205A, 208A), 보호막(207A)에 대해 평탄화 공정, 예컨대 화학적 기계적 연마(Chemical Mechanical Polishing, 이하 CMP라 함) 공정을 실시하여 평탄화한다. 이때, CMP 공정은 하드 마스크(203)를 연마 정지막으로 산화막 연마용 슬러리(slurry)를 사용하여 실시한다. 또한, 하드 마스크(203) 상에 제1 및 제3 절연막(205A, 208A)이 잔류되지 않도록 과도 연마공정으로 실시하여 하드 마스크(203)를 일정 두께로 연마할 수도 있다.Subsequently, as shown in FIG. 5F, the first and third
이어서, 도 5g에 도시된 바와 같이, 하드 마스크(203, 도 5f 참조)를 제거한다. 이때, 하드 마스크(203) 제거공정은 인산(H3PO4)을 사용할 수 있다. Then, as shown in FIG. 5G, the hard mask 203 (see FIG. 5F) is removed. In this case, the
이어서, 제1 및 제3 절연막(205B, 208B), 보호막(207B)을 일정 깊이 후퇴시킨다. 이때, 후퇴되는 깊이는 소자의 EFH와 커플링 비(coupling ratio)를 고려하여 적절히 선택될 수 있으며, 예컨대 제1 도전막(202) 높이의 1/2 정도까지 후퇴시킨다. 또한, 후퇴시키기 위한 식각공정은 건식식각 또는 습식식각방식 모두 가능하다. 건식식각방식의 경우 제1 도전막(202)에 대한 선택비는 높고, 제1 및 제3 절연막(205B, 208B)과 보호막(207B) 간의 식각 선택비는 낮은 식각 조건으로 실시한다. 예컨대, CF4와 H2가 혼합된 혼합가스를 사용한다. 또한, 습식식각방식을 적용하는데 있어서 제1 및 제3 절연막(205B, 208B)과 보호막(207B) 동시 식각시 식각 선택비 제어가 어려운 경우 제1 및 제3 절연막(205B, 208B)을 먼저 식각한 후 보호막(207B)을 식각하거나, 보호막(207B)을 먼저 식각한 후 제1 및 제3 절연막(205B, 208B)을 식각할 수도 있다. Subsequently, the first and third insulating
한편, 상기에서는 하드 마스크(203)를 제거한 후 후퇴 공정을 실시하였으나, 이는 일례로서 하드 마스크(203)를 식각 장벽층으로 이용하여 후퇴 공정을 실시한 후 하드 마스크(203)를 제거할 수도 있다. 이 경우, 후퇴 공정시 제1 도전막(202)이 식각공정에 노출되어 손상되는 것을 하드 마스크(203)를 통해 방지할 수도 있다. Meanwhile, although the retreat process is performed after removing the
이어서, 도 5h에 도시된 바와 같이, 기판(200) 상부의 단차면을 따라 유전체막(209)을 형성한다. 이때, 유전체막(209)은 산화막-질화막-산화막의 적층 구조로 형성하거나, 유전율이 실리콘산화막(SiO2)보다 높은 3.9 이상인 금속 산화물층, 예컨대 알루미늄산화막(Al2O3), 지르코늄산화막(ZrO2) 또는 하프늄산화막(HfO2) 중 선택된 어느 하나의 막으로 형성하거나, 또는 이들이 혼합된 혼합막 또는 이들의 적층막으로 형성할 수도 있다. Subsequently, as shown in FIG. 5H, the
이어서, 유전체막(209) 상에 콘트롤 게이트용 도전막(210)(이하, 제2 도전막이라 함)을 형성한다. 이때, 제2 도전막(210)은 제1 도전막(202)과 동일한 물질로 형성할 수 있다. Subsequently, a control gate conductive film 210 (hereinafter referred to as a second conductive film) is formed on the
이어서, 제2 도전막(210) 상에 비저항을 낮추기 위해 금속 질화물, 금속 실 리사이드층 또는 이들이 적층된 적층막을 더 형성할 수도 있다. 예컨대, 금속 질화물로는 티타늄질화막(TiN), 탄탈늄질화막(TaN), 텅스텐질화막(WN)으로 사용하고, 금속 실리사이드층으로는 티타늄실리사이드층(TiSi2), 텅스텐실리사이드층(Wsi) 등을 사용한다. Subsequently, a metal nitride, a metal silicide layer, or a laminated film in which these layers are laminated may be further formed on the second
이어서, 도시되진 않았지만 제2 도전막(210), 유전체막(209), 제1 도전막(202), 터널링 절연막(201)을 순차적으로 식각하여, 섬(island) 형태로 분리된 플로팅 게이트와, 활성영역과 수직으로 직교하는 방향으로 콘트롤 게이트를 형성한다. Subsequently, although not shown, a floating gate separated in an island form by sequentially etching the second
이후, 공정은 일반적인 공정과 동일하기 때문에 그에 대한 설명은 생략하기로 한다. Since the process is the same as the general process, description thereof will be omitted.
본 발명의 기술 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 특히, 본 발명의 실시예는 낸드 플래시 메모리 소자의 제조방법을 예로 들어 기술되었으나, 노아(NOR type) 플래시 메모리 소자를 포함한 모든 비휘발성 메리 소자에 적용할 수 있다. 또한, 본 발명은 이 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예들이 가능함을 이해할 수 있을 것이다.Although the technical spirit of the present invention has been described in detail in the preferred embodiments, it should be noted that the above-described embodiments are for the purpose of description and not of limitation. In particular, although the embodiment of the present invention has been described using a method of manufacturing a NAND flash memory device as an example, the present invention can be applied to all nonvolatile Mary devices including NOR type flash memory devices. In addition, it will be understood by those skilled in the art that various embodiments are possible within the scope of the technical idea of the present invention.
도 1a 내지 도 1g는 종래기술에 따른 낸드 플래시 메모리 소자의 제조방법을 도시한 공정 단면도.1A to 1G are cross-sectional views illustrating a method of manufacturing a NAND flash memory device according to the prior art.
도 2 및 도 3은 종래기술에서 발생되는 문제점을 설명하기 위하여 도시한 SEM(Scanning Electron Microscope) 사진.2 and 3 are SEM (Scanning Electron Microscope) photographs shown to explain the problems occurring in the prior art.
도 4는 본 발명의 실시예에 따른 비휘발성 메모리 소자를 도시한 단면도.4 is a cross-sectional view illustrating a nonvolatile memory device according to an embodiment of the present invention.
도 5a 내지 도 5h는 본 발명의 실시예에 따른 비휘발성 메모리 소자의 제조방법을 도시한 공정 단면도.5A through 5H are cross-sectional views illustrating a method of manufacturing a nonvolatile memory device in accordance with an embodiment of the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
100, 200 : 반도체 기판 100, 200: semiconductor substrate
101, 201 : 터널링 절연막101, 201: tunneling insulating film
102, 202 : 제1 도전막(플로팅 게이트)102 and 202: first conductive film (floating gate)
103, 204 : 트렌치103, 204: trench
104, 104A, 104B, 205, 205A, 205B : 제1 절연막(HDP막)104, 104A, 104B, 205, 205A, 205B: First insulating film (HDP film)
105, 105A, 206, 206A : 제2 절연막(SOD막)105, 105A, 206, 206A: second insulating film (SOD film)
106, 106A, 106B, 208, 208A, 208B : 제3 절연막(HDP막)106, 106A, 106B, 208, 208A, 208B: third insulating film (HDP film)
107, 209 : 유전체막107 and 209 dielectric films
108, 210 : 제2 도전막(콘트롤 게이트)108, 210: second conductive film (control gate)
207, 207A : 보호막207, 207A: Shield
Claims (11)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070066132A KR101050454B1 (en) | 2007-07-02 | 2007-07-02 | Device Separation Film of Semiconductor Device and Formation Method Thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070066132A KR101050454B1 (en) | 2007-07-02 | 2007-07-02 | Device Separation Film of Semiconductor Device and Formation Method Thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090002624A true KR20090002624A (en) | 2009-01-09 |
KR101050454B1 KR101050454B1 (en) | 2011-07-19 |
Family
ID=40485602
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070066132A KR101050454B1 (en) | 2007-07-02 | 2007-07-02 | Device Separation Film of Semiconductor Device and Formation Method Thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101050454B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20130108794A (en) * | 2012-03-26 | 2013-10-07 | 에스케이하이닉스 주식회사 | Semiconductor device with isolation layer, electromagnetic device having the same and method for fabriacting the same |
Families Citing this family (61)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9324576B2 (en) | 2010-05-27 | 2016-04-26 | Applied Materials, Inc. | Selective etch for silicon films |
US8741778B2 (en) | 2010-12-14 | 2014-06-03 | Applied Materials, Inc. | Uniform dry etch in two stages |
US8771539B2 (en) | 2011-02-22 | 2014-07-08 | Applied Materials, Inc. | Remotely-excited fluorine and water vapor etch |
US8999856B2 (en) | 2011-03-14 | 2015-04-07 | Applied Materials, Inc. | Methods for etch of sin films |
US9064815B2 (en) | 2011-03-14 | 2015-06-23 | Applied Materials, Inc. | Methods for etch of metal and metal-oxide films |
US8771536B2 (en) | 2011-08-01 | 2014-07-08 | Applied Materials, Inc. | Dry-etch for silicon-and-carbon-containing films |
US8679982B2 (en) | 2011-08-26 | 2014-03-25 | Applied Materials, Inc. | Selective suppression of dry-etch rate of materials containing both silicon and oxygen |
US8679983B2 (en) | 2011-09-01 | 2014-03-25 | Applied Materials, Inc. | Selective suppression of dry-etch rate of materials containing both silicon and nitrogen |
US8927390B2 (en) * | 2011-09-26 | 2015-01-06 | Applied Materials, Inc. | Intrench profile |
US8808563B2 (en) | 2011-10-07 | 2014-08-19 | Applied Materials, Inc. | Selective etch of silicon by way of metastable hydrogen termination |
WO2013070436A1 (en) | 2011-11-08 | 2013-05-16 | Applied Materials, Inc. | Methods of reducing substrate dislocation during gapfill processing |
US9373517B2 (en) | 2012-08-02 | 2016-06-21 | Applied Materials, Inc. | Semiconductor processing with DC assisted RF power for improved control |
US9034770B2 (en) | 2012-09-17 | 2015-05-19 | Applied Materials, Inc. | Differential silicon oxide etch |
US9023734B2 (en) | 2012-09-18 | 2015-05-05 | Applied Materials, Inc. | Radical-component oxide etch |
US9390937B2 (en) | 2012-09-20 | 2016-07-12 | Applied Materials, Inc. | Silicon-carbon-nitride selective etch |
US9132436B2 (en) | 2012-09-21 | 2015-09-15 | Applied Materials, Inc. | Chemical control features in wafer process equipment |
US8765574B2 (en) | 2012-11-09 | 2014-07-01 | Applied Materials, Inc. | Dry etch process |
US8969212B2 (en) | 2012-11-20 | 2015-03-03 | Applied Materials, Inc. | Dry-etch selectivity |
US8980763B2 (en) | 2012-11-30 | 2015-03-17 | Applied Materials, Inc. | Dry-etch for selective tungsten removal |
US9064816B2 (en) | 2012-11-30 | 2015-06-23 | Applied Materials, Inc. | Dry-etch for selective oxidation removal |
US9111877B2 (en) | 2012-12-18 | 2015-08-18 | Applied Materials, Inc. | Non-local plasma oxide etch |
US8921234B2 (en) | 2012-12-21 | 2014-12-30 | Applied Materials, Inc. | Selective titanium nitride etching |
US10256079B2 (en) | 2013-02-08 | 2019-04-09 | Applied Materials, Inc. | Semiconductor processing systems having multiple plasma configurations |
US9362130B2 (en) | 2013-03-01 | 2016-06-07 | Applied Materials, Inc. | Enhanced etching processes using remote plasma sources |
US9040422B2 (en) | 2013-03-05 | 2015-05-26 | Applied Materials, Inc. | Selective titanium nitride removal |
US8801952B1 (en) | 2013-03-07 | 2014-08-12 | Applied Materials, Inc. | Conformal oxide dry etch |
US20140271097A1 (en) | 2013-03-15 | 2014-09-18 | Applied Materials, Inc. | Processing systems and methods for halide scavenging |
US8895449B1 (en) | 2013-05-16 | 2014-11-25 | Applied Materials, Inc. | Delicate dry clean |
US9114438B2 (en) | 2013-05-21 | 2015-08-25 | Applied Materials, Inc. | Copper residue chamber clean |
US9493879B2 (en) | 2013-07-12 | 2016-11-15 | Applied Materials, Inc. | Selective sputtering for pattern transfer |
US9773648B2 (en) | 2013-08-30 | 2017-09-26 | Applied Materials, Inc. | Dual discharge modes operation for remote plasma |
US8956980B1 (en) | 2013-09-16 | 2015-02-17 | Applied Materials, Inc. | Selective etch of silicon nitride |
US8951429B1 (en) | 2013-10-29 | 2015-02-10 | Applied Materials, Inc. | Tungsten oxide processing |
US9576809B2 (en) | 2013-11-04 | 2017-02-21 | Applied Materials, Inc. | Etch suppression with germanium |
US9236265B2 (en) | 2013-11-04 | 2016-01-12 | Applied Materials, Inc. | Silicon germanium processing |
US9520303B2 (en) | 2013-11-12 | 2016-12-13 | Applied Materials, Inc. | Aluminum selective etch |
US9245762B2 (en) | 2013-12-02 | 2016-01-26 | Applied Materials, Inc. | Procedure for etch rate consistency |
US9117855B2 (en) | 2013-12-04 | 2015-08-25 | Applied Materials, Inc. | Polarity control for remote plasma |
US9263278B2 (en) | 2013-12-17 | 2016-02-16 | Applied Materials, Inc. | Dopant etch selectivity control |
US9190293B2 (en) | 2013-12-18 | 2015-11-17 | Applied Materials, Inc. | Even tungsten etch for high aspect ratio trenches |
US9287134B2 (en) | 2014-01-17 | 2016-03-15 | Applied Materials, Inc. | Titanium oxide etch |
US9396989B2 (en) | 2014-01-27 | 2016-07-19 | Applied Materials, Inc. | Air gaps between copper lines |
US9293568B2 (en) | 2014-01-27 | 2016-03-22 | Applied Materials, Inc. | Method of fin patterning |
US9385028B2 (en) | 2014-02-03 | 2016-07-05 | Applied Materials, Inc. | Air gap process |
US9299575B2 (en) | 2014-03-17 | 2016-03-29 | Applied Materials, Inc. | Gas-phase tungsten etch |
US9299537B2 (en) | 2014-03-20 | 2016-03-29 | Applied Materials, Inc. | Radial waveguide systems and methods for post-match control of microwaves |
US9299538B2 (en) | 2014-03-20 | 2016-03-29 | Applied Materials, Inc. | Radial waveguide systems and methods for post-match control of microwaves |
US9136273B1 (en) | 2014-03-21 | 2015-09-15 | Applied Materials, Inc. | Flash gate air gap |
US9903020B2 (en) | 2014-03-31 | 2018-02-27 | Applied Materials, Inc. | Generation of compact alumina passivation layers on aluminum plasma equipment components |
US9309598B2 (en) | 2014-05-28 | 2016-04-12 | Applied Materials, Inc. | Oxide and metal removal |
US9847289B2 (en) | 2014-05-30 | 2017-12-19 | Applied Materials, Inc. | Protective via cap for improved interconnect performance |
US9378969B2 (en) | 2014-06-19 | 2016-06-28 | Applied Materials, Inc. | Low temperature gas-phase carbon removal |
US9406523B2 (en) | 2014-06-19 | 2016-08-02 | Applied Materials, Inc. | Highly selective doped oxide removal method |
US9425058B2 (en) | 2014-07-24 | 2016-08-23 | Applied Materials, Inc. | Simplified litho-etch-litho-etch process |
US9378978B2 (en) | 2014-07-31 | 2016-06-28 | Applied Materials, Inc. | Integrated oxide recess and floating gate fin trimming |
US9496167B2 (en) | 2014-07-31 | 2016-11-15 | Applied Materials, Inc. | Integrated bit-line airgap formation and gate stack post clean |
US9159606B1 (en) | 2014-07-31 | 2015-10-13 | Applied Materials, Inc. | Metal air gap |
US9165786B1 (en) | 2014-08-05 | 2015-10-20 | Applied Materials, Inc. | Integrated oxide and nitride recess for better channel contact in 3D architectures |
US9659753B2 (en) | 2014-08-07 | 2017-05-23 | Applied Materials, Inc. | Grooved insulator to reduce leakage current |
US9553102B2 (en) | 2014-08-19 | 2017-01-24 | Applied Materials, Inc. | Tungsten separation |
US9355856B2 (en) | 2014-09-12 | 2016-05-31 | Applied Materials, Inc. | V trench dry etch |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100898580B1 (en) * | 2002-12-07 | 2009-05-20 | 주식회사 하이닉스반도체 | Method of forming isolation layer for semiconductor device |
KR20050002439A (en) * | 2003-06-30 | 2005-01-07 | 주식회사 하이닉스반도체 | Manufacturing method for semiconductor device |
-
2007
- 2007-07-02 KR KR1020070066132A patent/KR101050454B1/en not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20130108794A (en) * | 2012-03-26 | 2013-10-07 | 에스케이하이닉스 주식회사 | Semiconductor device with isolation layer, electromagnetic device having the same and method for fabriacting the same |
Also Published As
Publication number | Publication date |
---|---|
KR101050454B1 (en) | 2011-07-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101050454B1 (en) | Device Separation Film of Semiconductor Device and Formation Method Thereof | |
US8609507B2 (en) | Semiconductor device and method of manufacturing the same | |
KR101026382B1 (en) | Method for fabricating isolation layer in semiconductor device | |
JP2003197782A (en) | Method for manufacturing flash memory cell | |
KR100649974B1 (en) | Flash memory device with recessed floating gate and method for manufacturing the same | |
US8803218B2 (en) | Nonvolatile memory device and method for fabricating the same | |
US7563689B2 (en) | Method for fabricating nonvolatile memory device | |
KR100956599B1 (en) | Method for manufacturing a nonvolatile memory device | |
US20070235836A1 (en) | Method of forming a shallow trench isolation structure with reduced leakage current in a semiconductor device | |
KR20090012831A (en) | Method for manufacturing a nonvolatile memory device | |
KR20090074536A (en) | Method for manufacturing a nonvolatile memory device | |
KR100967098B1 (en) | Method for manufacturing a nonvolatile memory device | |
KR100933812B1 (en) | Manufacturing method of semiconductor device | |
KR100864629B1 (en) | An isolation layer in semiconductor device and method for forming the same | |
KR100871642B1 (en) | Method for manufacturing a nonvolatile memory device | |
KR20100127154A (en) | Gate pattern for nonvolatile memory device and manufacturing method of the same | |
KR100909798B1 (en) | Manufacturing method of nonvolatile memory device | |
KR100874434B1 (en) | Method for manufacturing a nonvolatile memory device | |
KR20090044917A (en) | Method for manufacturing a nonvolatile memory device | |
KR20090002634A (en) | Method for manufacturing a nonvolatile memory device | |
KR20090002617A (en) | Method for manufacturing a semiconductor device | |
KR100898399B1 (en) | Method of manufacturing a flash memory device | |
KR20090012832A (en) | A nonvolatile memory device and method for manufacturing the same | |
KR20090044918A (en) | Method for manufacturing a nonvolatile memory device | |
KR20090002623A (en) | Method for manufacturing a nonvolatile memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |