KR20080112601A - 부트램과 데이터램을 공유하는 메모리 장치 및 상기 메모리장치를 포함하는 시스템 부팅 방법 - Google Patents

Abstract

본 발명은 원낸드 메모리 장치에 관한 것으로, 메모리 제어기; 제1 부트로더, 제2 부트로더, 그리고 오에스이미지를 저장하는 메모리 코어; 상기 메모리 제어기의 신호에 응답하여 상기 제1 부트로더를 저장하고, 상기 오에스이미지를 외부 메모리에 로딩하는 제1 데이터램; 그리고 상기 메모리 제어기의 신호에 응답하여 상기 제2 부트로더와 상기 오에스이미지를 상기 외부 메모리에 로딩하는 제2 데이터램을 포함하되, 상기 제1 데이터램과 상기 제2 데이터램은 상기 메모리 제어기의 신호에 응답하여 상기 오에스 이미지를 상기 외부 메모리에 전송한다.

Description

부트램과 데이터램을 공유하는 메모리 장치 및 상기 메모리 장치를 포함하는 시스템 부팅 방법{MEMORY DEVICE SHARING BOOTRAM AND DATARAM AND SYSTEM BOOTING METHOD INCLUDING THE MEMORY DEVICE}

도 1은 일반적인 원낸드 메모리를 포함하는 시스템의 블록도.

도 2는 도 1에 도시된 원낸드 메모리를 도시한 블록도.

도 3은 도 1과 도 2에 도시된 원낸드 메모리의 동작을 설명하는 블록도.

도 4은 본 발명에 따른 원낸드 메모리를 포함하는 시스템의 블록도.

도 5 내지 도 7은 도 4에 도시된 원낸드 메모리의 동작을 설명하는 블록도.

도 8은 도 4에 도시된 원낸드 메모리의 동작을 설명하는 순서도.

*도면의 주요부분에 대한 부호의 설명*

10 : 원낸드 20 : 디램

30 : 프로세서 11 : 낸드 플래시 메모리

12 : OTP 13 : 스테이트 머신

14 : 에러 교정 로직 15 : 내부 레지스터

16 : 버퍼램 17 : 부트램/데이터램0

18 : 데이터램1 19 : 호스트 인터페이스

본 발명은 반도체 메모리 장치에 관한 것으로, 더욱 상세하게는 낸드 플래시를 메모리 코어로 사용하는 원낸드 플래시(OneNAND Flash) 메모리에 관한 것이다.

일반적으로 낸드(NAND)형 비휘발성 메모리 장치는 전원의 공급 상태와는 관계없이 보존되어야 할 데이터를 기억하는 비휘발성 및 고집적도의 장점이 있다. 이러한 장점에 힘입어 모바일 시스템 및 각종 응용 시스템의 적용에서 급격히 그 이용이 증가되고 있다. 그러나 대용량화의 장점 이면에, 데이터의 읽기 및 쓰기 시간이 램(RAM)에 비해 다소 길다는 단점이 있다. 이러한 단점은 플래시 메모리를 장착하는 시스템의 성능에도 영향을 미치게 된다. 이러한 단점을 보완하고 비휘발성의 장점을 살리기 위한 소위 퓨전 메모리 중의 한 형태가 원낸드(OneNAND)형 플래시 메모리 장치이다. 원낸드형 플래시 메모리 장치는 노어(NOR)형 플래시(혹은 SRAM)의 입출력 프로토콜을 가진다. 그러나 내부에는 고집적도에 적합한 낸드형 플래시 메모리 코어와 고속의 버퍼램 및 레지스터, 에러정정회로(ECC)등을 내장하여 고용량, 고속, 고안정성이라는 보다 진보된 메모리 성능을 구현하고 있다. 고속 버퍼램의 운용은 원낸드 플래시의 고속동작을 보장하기 위해서 두 개의 SRAM으로 구성된 듀얼 버퍼링 방식이 사용된다. 듀얼 버퍼링 방식은 버퍼 사이즈보다 큰 대용량의 데이터를 입출력할 때 호스트 측과 플래시 측의 버퍼점유가 동일한 어드레스로 지정되는 충돌을 피하기 위한 구성이다. 플래시 측에서 데이터를 하나의 버퍼램에 로 드하는 동안 호스트 측에서는 이전에 로드된 다른 하나의 버퍼램으로부터 데이터를 읽어들일 수 있다. 이러한 액세스(Access) 방식을 통해 서로 다른 버퍼램을 점유하면서, 플래시 측으로부터 버퍼램으로의 로드와 버퍼램에서 호스트 측으로의 데이터 전송이 동시에 가능하여 고속동작이 보장된다.

본 발명의 목적은 버퍼램의 크기를 줄이는 메모리 장치 및 방법을 제공하는 데 있다.

상술한 제반 목적을 달성하기 위한 본 발명의 일 특징에 따르면, 본 발명의 메모리 장치는 메모리 제어기; 제1 부트로더, 제2 부트로더, 그리고 오에스이미지를 저장하는 메모리 코어; 상기 메모리 제어기의 신호에 응답하여 상기 제1 부트로더를 저장하고, 상기 오에스이미지를 외부 메모리에 로딩하는 제1 데이터램; 그리고 상기 메모리 제어기의 신호에 응답하여 상기 제2 부트로더와 상기 오에스이미지를 상기 외부 메모리에 로딩하는 제2 데이터램을 포함하되, 상기 제1 데이터램과 상기 제2 데이터램은 상기 메모리 제어기의 신호에 응답하여 상기 오에스 이미지를 상기 외부 메모리에 전송한다.

상술한 본 발명을 설명하기 위하여 이하 상세한 설명에서 사용되는 용어에 대해 간략히 설명한다.

듀얼 버퍼링 방식은 상술한 대용량 데이터의 전송에 있어서, 두 개의 버퍼를 채택하여 버퍼링하는 방식이다. 하나의 버퍼를 이용할 경우 호스트 인터페이스 측 과 플래시 인터페이스 측이 동시에 액세스하지 못하기 때문에 속도의 제한이 따른다. 그러나 두 개의 버퍼를 호스트 인터페이스 측과 플래시 인터페이스 측이 번갈아 사용하면서, 양측의 액세스가 지속적으로 이루어져 고속의 데이터 전송이 가능하게 하는 버퍼링 방식이다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.

도 1은 일반적인 원낸드 메모리를 포함하는 시스템의 블록도이다. 도 1을 참조하면, 원낸드(OneNAND)를 포함하는 일반적인 시스템(100)은 원낸드 메모리(10), DRAM(Dynamic Random Access Memory : 20), 및 프로세서(Processor : 30)를 포함한다.

원낸드 메모리(10)은 DRAM(20)을 초기화하고, 시스템(100)을 부팅하는 소프트웨어(Software)인 부트 코드(Boot code) 및 OS 이미지(Operating System Image)를 저장한다. 프로세서(30)는 원낸드 메모리(10)에 저장된 부트 코드 및 OS 이미지를 DRAM(20)에 로딩(Loading)한다.

도 2는 도 1에 도시된 원낸드 메모리를 도시한 블록도이고, 도 3은 도 1과 도 2에 도시된 원낸드 메모리의 동작을 설명하는 블록도이다.

도 2를 참조하면, 원낸드 플래시 메모리 장치는 비휘발성 메모리 셀로 구성된 낸드 플래시 메모리(11), 보안 또는 제조사에 관한 정보를 저장하는 OTP(One Time Program : 12), 외부에서 주어지는 제어신호와 명령어에 응답하여 읽기와 프 로그램 및 모든 상태를 제어하는 스테이트 머신(13), 낸드 플래시 메모리에 데이터가 독출 동작을 행하는 동안 에러가 발생하는 경우 에러를 교정(Correction)하는 에러 교정 로직(14), 명령어와 어드레스, 메모리 장치 내부의 시스템 동작 환경을 정의하는 설정(Configuration) 등의 데이터가 저장되는 레지스터(15), 메모리 장치를 구동하기 위한 코드를 내장하거나 데이터를 일시적으로 저장하는 버퍼 램(16), 그리고 서로 다른 프로토콜을 사용하는 장치와의 각종 정보 교환을 위한 호스트 인터페이스(19)를 포함한다.

낸드 플래시 메모리(11)는 호스트에서 저장하고자 하는 데이터 및 읽고자 하는 데이터가 저장되는 비휘발성의 낸드형 플래시 메모리 셀 어레이이다.

스테이트 머신(13)는 초기에 호스트로부터 입력되는 시스템 설정 레지스터(System Configuration Register)의 저장된 값을 참조하여, 혹은 실시간으로 입력되는 제어신호에 따라 원낸드 플래시 메모리 내부의 상태들을 감지하고 낸드 플래시 메모리(11)에서의 프로그래밍과 읽기 동작 및 전반적인 내부동작들을 제어하는 상태머신(State machine)이다.

레지스터(15)는 호스트가 원낸드 플래시 메모리 장치로 입력하는 어드레스, 명령어, 설정(Configuration) 정보, 인터럽트 상태 정보 등이 저장되어 제어부에 포함된 상태머신이 이를 참조하여 메모리 장치를 제어한다.

호스트 인터페이스(19)는 도 1에 도시된 프로세서나 칩셋으로 대변되는 호스트의 제어에 따라 호스트로부터 입력되는 데이터와 제어신호를 저장하거나, 원낸드 플래시 메모리 장치의 내부 데이터를 저장하고 있다가 호스트의 제어에 따라 출력 하는 인터페이스 역할을 수행한다. 호스트 인터페이스(19)의 인터페이싱 방식은 다양한 방식들로 구현될 수 있지만, 원낸드 플래시 메모리에서는 주로 노어(NOR) 플래시 메모리의 인터페이싱 방식을 갖도록 구현된다.

버퍼 램(16)은 부팅시 소자의 구동전압 상승을 자동으로 감지하여 필요한 부트코드를 비휘발성 낸드 플래시 셀(40)로부터 복사하여 저장하는 부트 램(17_A)과 입출력 데이터를 일시적으로 저장하는 데이터 램(17_B,18) 등을 포함한다. 버퍼 램(16)은 랜덤 억세스 메모리를 이용하여 구현되며 특히 고속의 에스 램(SRAM:Static Random Access Memory)을 이용하여 구현될 수 있음은 이 분야에서 통상적인 지식을 습득한 자들에게는 자명하다.

일반적으로, 원낸드 메모리(10)의 버퍼램(16)은 1KB의 부트램(boot ram) 1개와 및 2KB의 데이터 램(data ram) 2개를 가진다.

도 1 내지 도 3을 참조하면, 스테이트 머신(13)은 낸드 플래시 메모리(11)에 저장된 제1 부트 로더(Boot Loader1)를 버퍼 램(16)의 부트 램(17_A)에 저장한다.

프로세서(30)는 부트 램(17_A)에 저장된 제1 부트 로더(Boot Loader1)를 실행한다(step 1). 제1 부트 로더(Boot Loader1)는 DRAM을 초기화하고, DRAM에 제2 부트 로더를 저장하게 한다.

제2 부트 로더(Boot Loader2)는 버퍼 램(16)의 제1 데이터 램(17_B)을 통하여 DRAM(20)에 저장된다 (step 2). 제2 부트 로더(Boot Loader2)는 DRAM에 OS 이미지(Operating System Image)를 저장하게 한다.

스테이트 머신(13)은 낸드 플래시 메모리(11)에 저장된 OS 이미지를 버퍼 램(16)의 제2 데이터 램(18)을 통하여 DRAM(20)에 저장한다(step 3). OS 이미지(Operating System Image)는 원낸드 메모리를 포함하는 시스템을 초기화하고, 기타 어플리케이션(Application)을 구동한다.

일반적인 원낸드 메모리의 구조는 갈수록 복잡해지는 프로세서를 대처하는데 한계가 있다. 즉, 1KByte 정도의 초기 부트 로더로는 향후 복잡한 프로세서에서 갈수록 적용이 어려워지고 있고 수행속도도 느릴 수 있다. 따라서, 복잡한 프로세서를 부팅시키기 위해서는 지속적으로 부트 램(boot ram)의 크기를 늘려야 한다.

그러나, 부트 램은 일반적으로 에스램(SRAM:Static Random Access Memory)이기 때문에, 부트 램의 크기가 커질수록 칩(chip) 크기가 커지게 되므로, 제작비가 비싸진다.

따라서, 갈수록 복잡해 지는 프로세서를 위해서는 부트 로더의 크기를 늘려야 하는데 적은 비용으로 부트 로더의 크기를 늘리기 위하여 부트 램을 데이터 램과 공유하여 사용한다. 즉, 부트 램의 사이즈가 줄어든다면 원낸드 칩 크기를 감소시켜 하나의 웨이퍼에서 생산하는 칩의 개수를 증가시킬 수 있다.

도 4는 본 발명에 따른 원낸드 메모리를 포함하는 시스템의 블록도이고, 도 5 내지 도 7은 도 4에 도시된 원낸드 메모리의 동작을 설명하는 블록도이고, 도 8은 도 4에 도시된 원낸드 메모리의 동작을 설명하는 순서도이다.

도 4에 도시된 원낸드 메모리의 블록도는 버퍼램(16)을 제외하고는 도 2에 도시된 일반적인 원낸드 메모리의 블록도와 동일하다. 따라서, 중복되는 설명은 생략한다.

도 4를 참조하면, 원낸드 메모리(10)의 버퍼램(16)은 부트램/제1 데이터램(17)와 제2 데이터램(18)을 포함한다.

본 발명에 따른 원낸드 메모리(10)의 동작에 관해서는 도 5 내지 도 7을 참조하여 상세히 설명한다. 즉, 도 5는 본 발명에 따른 원낸드 메모리의 제1 단계(step 1)을 도시하고, 도 6은 본 발명에 따른 원낸드 메모리의 제2 단계(step 2)을 도시하고, 그리고 도 7은 본 발명에 따른 원낸드 메모리의 제3 단계(step 3)을 도시한다.

도 1 내지 도 8를 참조하면, 전원이 들어온 후 스테이트 머신(13)은 낸드 플래시 메모리(11)의 첫번째 블록(0block) 첫번째 페이지(0page)에 저장된 제1 부트 로더(Boot Loader1) 데이터를 버퍼 램(16)의 부트램/제1 데이터램(17)에 복사한다(81). 이때, 부트램/제1 데이터램(17)의 가상 시작 어드레스를 00000'h로 설정한다. 프로세서(30)는 부트램/제1 데이터램(17)에 저장된 제1 부트 로더(Boot Loader1) 데이터를 실행하여 원낸드 메모리를 포함하는 시스템의 기본적인 초기화 과정을 수행한다. 부트램/제1 데이터램(17)은 전원 인가 후 자동으로 write protect을 활성화하여 실수로 제1 부트 로더(Boot Loader1)를 삭제하는 것을 방지한다.

프로세서(30)는 제1 부트 로더 데이터를 실행하여 낸드 플래시 메모리(11)에 저장된 제2 부트 로더(Boot Loader2) 데이터를 버퍼 램(16)의 제2 데이터 램(18)을 통하여 DRAM(20)에 저장한다(82). 제2 부트 로더(Boot Loader2) 데이터는 DRAM(20)에 OS 이미지(Operating System Image)를 저장하게 한다.

종래의 원낸드 메모리는 2개의 데이터 램을 가지고 있지만 제2 부트 로더 데이터를 DRAM(20)에 로딩하는 단계에서는 듀얼 버퍼링 동작(dual buffering operation)을 사용할 수 없다. 그러므로, 본 발명은 제2 부트 로더 데이터를 로딩하기 위하여 하나의 데이터 램만 사용한다고 해서 성능에 영향을 미치지 않는다. 또한, 제1 부트 로더 데이터를 로딩하는 데이터 램의 용량을 2KB로 늘려서 사용할 수 있기 때문에 제1 부트 로더 데이터는 좀더 많은 프로세서 설정을 지원할 수 있다.

제2 부트 로더 데이터가 실행되면 제1 부트 로더 데이터를 DRAM(20)에 로딩하고 이 부분의 가상 시작 어드레스를 00000`h로 설정한다. 이는 프로그램이 수행되다 발생하는 예외 처리 과정이 제1 부트 로더 데이터에 있기 때문에 부트램이 없어지더라도 예외 처리 과정을 DRAM에 보존하기 위해서이다. 제2 부트 로더 데이터는 OS 이미지를 DRAM에 로딩하기 전에 부트램/제1 데이터램의 write protect를 해제하여 데이터 램의 용도로 사용할 수 있도록 한다. Write protect 가 해제되면 스테이트 머신(13)은 부트램/제1 데이터램(17)의 가상 시작 어드레스를 00200'h(word order임 byte order 일 경우 00400`h)로 설정한다. 이것은 원낸드 플래시를 포함하는 다른 시스템들과의 호환성을 위하여 종래의 제1 데이터램의 시작 어드레스를 일치시키기 위한 것이다. 프로세서(30)는 제2 부트 로더(Boot Loader1) 데이터를 실행하여 낸드 플래시 메모리(11)에 저장된 OS 이미지를 버퍼 램(16)의 부트램/제1 데이터램(17)과 제2 데이터 램(18)을 통하여 DRAM(20)에 저장한다(83). 즉, 원낸드 메모리는 두 개의 버퍼 램인 부트램/제1 데이터램(17)과 제2 데이터 램(18)을 활용 하여 듀얼 버퍼링을 사용한다.

스테이트 머신(13)은 웜 리셋(warm reset)과 핫 리셋(hot reset) 후에 다시 부팅 모드(booting mode)에 들어갈 수 있도록 낸드 플래시 메모리(11)로부터 부트 램에 부트 코드(boot code)를 복사한다.

본 발명은 원낸드 메모리에서 부트 램을 제거할 수 있기 때문에 원낸드 칩 크기에서 부트 램 크기에 해당하는 만큼의 칩 면적을 줄일 수 있다. 일반적인 부트 램 크기가 1KByte로 NAND Flash array의 페이지(Page) 크기보다도 작았는데 boot ram을 페이지 크기만큼 사용할 수 있기 때문에 복잡한 프로세서에서도 쉽게 부트로더를 구현할 수 있다.

또한, 본 발명은 성능과 생산성을 향상시키면서도 제조 공정의 변경 없이 원낸드 메모리의 설계만 변경하면 되기 때문에 추가적인 비용은 거의 없다.

일반적인 임베디드 OS에서 재부팅(Rebooting)을 위해서 리셋 신호를 발생시키지 않고 부트 램 영역으로 프로그램 카운트를 점프시켜 실행시키는 경우가 있다.

이 경우 변경된 원낸드 메모리는 부트 램 영역의 내용을 DRAM으로 복사하고 부트 램이 복사된 DRAM 영역에 가상 시작 어드레스 00000'h를 할당하였기 때문에 프로세서(30)는 프로그램 카운트를 DRAM 영역으로 점프시켜서 재부팅 할 수가 있다. 위 방법은 프로세서(30)가 MMU(Memory Management Unit)를 가지고 있어서 가상의 메모리 어드레스를 설정할 수 있는 경우이며 MMU가 없으면 DRAM에 부트 램을 복사한 후 복사된 부트 램 영역에 00000'h 어드레스를 할당할 수 없기 때문에 이때에는 원낸드 메모리를 리셋(Reset)시킨 후 재부팅을 한다.

이상에서 버퍼 램에 관련하여 본 발명을 설명하였으며 본 발명은 기존 원낸드 메모리를 포함하여 노어 플래시 및 낸드 플래시를 사용하던 곳에서 사용 가능하다. 또한, 본 발명은 하이브리드 HDD(Hybrid Hard Disk Drive)와 퓨전 메모리(Fusion Memory)를 이용한 SSD(Solid State Disk)에 동일하게 적용 가능하다. 이 분야에서 통상의 지식을 습득한 자라면 용이하게 적용할 수 있다.

이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 것을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

상술한 바와 같이 본 발명은 버퍼램의 크기를 감소하여 원낸드 메모리의 생산성을 향상하고, 부트램의 크기를 확장하여 복잡한 프로세서에 적용하는 부트 코드를 탑재할 수 있다.

Claims (18)

1. 메모리 제어기;

   제1 부트로더, 제2 부트로더, 그리고 오에스이미지를 저장하는 메모리 코어;

   상기 메모리 제어기의 신호에 응답하여 상기 제1 부트로더를 저장하고, 상기 오에스이미지를 외부 메모리에 로딩하는 제1 데이터램; 그리고

   상기 메모리 제어기의 신호에 응답하여 상기 제2 부트로더와 상기 오에스이미지를 상기 외부 메모리에 로딩하는 제2 데이터램을 포함하되,

   상기 제1 데이터램과 상기 제2 데이터램은 상기 메모리 제어기의 신호에 응답하여 상기 오에스 이미지를 상기 외부 메모리에 전송하는 메모리 장치.
2. 제 1 항에 있어서,

   상기 외부 메모리는 디램인 것을 특징으로 하는 메모리 장치.
3. 제 1 항에 있어서,

   상기 제1 부트로더는 상기 외부 메모리를 초기화하고, 상기 제2 부트로더를 로딩하도록 초기환경을 설정하는 메모리 장치.
4. 제 1 항에 있어서,

   상기 제2 부트로더는 상기 오에스이미지를 로딩하도록 환경을 설정하는 메모 리 장치.
5. 제 1 항에 있어서,

   상기 오에스이미지는 상기 외부 메모리를 포함하는 시스템을 구동하기 위한 환경을 설정하는 메모리 장치.
6. 제 1 항에 있어서,

   상기 제1 데이터램과 상기 제2 데이터램은 더블 버퍼링을 수행하는 메모리 장치.
7. 제1항에 기재된 메모리 장치를 포함하는 솔리드 스테이트 디스크.
8. 제1항에 기재된 메모리 장치를 포함하는 하이브리드 하드디스크 디바이스.
9. a) 메모리 제어기의 신호에 응답하여 제1 부트로더를 제1 데이터램에 저장하고,

   b) 상기 메모리 제어기의 신호에 응답하여 제2 부트로더를 제2 데이터램을 통하여 외부 메모리에 전송하고,

   c) 상기 메모리 제어기의 신호에 응답하여 오에스 이미지를 상기 제1 데이터램과 상기 제2 데이터램을 통하여 상기 외부 메모리에 전송하는 시스템 부팅방법.
10. 제 9 항에 있어서,

    상기 외부 메모리는 디램인 것을 특징으로 하는 시스템 부팅방법.
11. 제 9 항에 있어서,

    상기 제1 부트로더는 상기 외부 메모리를 초기화하고, 상기 제2 부트로더를 로딩하도록 초기환경을 설정하는 시스템 부팅방법.
12. 제 9 항에 있어서,

    상기 제2 부트로더는 상기 오에스이미지를 로딩하도록 초기환경을 설정하는 시스템 부팅방법.
13. 제 9 항에 있어서,

    상기 오에스이미지는 상기 외부 메모리를 포함하는 시스템을 구동하기 위한 환경을 설정하는 시스템 부팅방법.
14. 제 9 항에 있어서,

    상기 제1 데이터램과 상기 제2 데이터램은 더블 버퍼링을 수행하는 시스템 부팅방법.
15. 제 9 항에 있어서,

    상기 a)에서 상기 제1 데이터램의 기입방지가 활성화되는 시스템 부팅방법.
16. 제 9 항에 있어서,

    상기 b)에서 상기 제1 데이터램의 가상의 시작 어드레스가 "00000'h"로 설정되는 시스템 부팅방법.
17. 제 9 항에 있어서,

    상기 c)에서 상기 제1 데이터램의 기입방지가 불활성화되는 시스템 부팅방법.
18. 제 9 항에 있어서,

    상기 c)에서 상기 제1 데이터램의 가상의 시작 어드레스가 "00400'h"로 설정되는 시스템 부팅방법.

Images