KR20080111266A - Probe substrate assembly - Google Patents

Probe substrate assembly Download PDF

Info

Publication number
KR20080111266A
KR20080111266A KR1020070059448A KR20070059448A KR20080111266A KR 20080111266 A KR20080111266 A KR 20080111266A KR 1020070059448 A KR1020070059448 A KR 1020070059448A KR 20070059448 A KR20070059448 A KR 20070059448A KR 20080111266 A KR20080111266 A KR 20080111266A
Authority
KR
South Korea
Prior art keywords
substrate
probe
silicon substrate
divided pieces
silicon
Prior art date
Application number
KR1020070059448A
Other languages
Korean (ko)
Other versions
KR100906495B1 (en
Inventor
채종현
Original Assignee
(주)엠투엔
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)엠투엔 filed Critical (주)엠투엔
Priority to KR1020070059448A priority Critical patent/KR100906495B1/en
Priority to PCT/KR2008/003406 priority patent/WO2008156278A1/en
Publication of KR20080111266A publication Critical patent/KR20080111266A/en
Application granted granted Critical
Publication of KR100906495B1 publication Critical patent/KR100906495B1/en

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

A probe substrate assembly capable of controlling size is provided to minimize an accumulation error by an assembling tolerance by including an align guide part. A probe substrate assembly capable of controlling size comprises a reinforcement substrate(500), a first silicon substrate array(100), and a first align guide part. The first silicon substrate array is combined in one surface of the reinforcement substrate. The first align guide part is fixed to a surface circumference of the reinforcement substrate in order to surround the first silicon substrate array. The first silicon substrate array includes a plurality of silicon substrate rows in which a plurality of segments(110a, 110b, 120a, 120b) is contacted. An adjacent silicon substrate row is arranged with a formation capable of crossing a junction of the segment.

Description

프로브 기판 조립체 {PROBE SUBSTRATE ASSEMBLY}Probe Board Assembly {PROBE SUBSTRATE ASSEMBLY}

도 1은 종래의 프로브 카드의 개략적인 구성을 도시한 도면.1 is a view showing a schematic configuration of a conventional probe card.

도 2는 종래의 분할편을 이용하여 프로브 기판을 확장하는 경우 발생하는 조립 오차를 모식적으로 도시한 도면.FIG. 2 is a diagram schematically illustrating an assembly error occurring when the probe substrate is expanded using a conventional divided piece. FIG.

도 3은 본 발명의 일 실시예에 따른 복수 개의 분할편을 이용하여 확장된 프로브 기판 조립체를 개략적으로 도시한 도면.3 is a schematic illustration of an extended probe substrate assembly using a plurality of split pieces in accordance with one embodiment of the present invention.

도 4는 본 발명의 일 실시예에 따른 실리콘 기판 어레이와 정렬 가이드부의 배치를 개략적으로 도시한 도면.4 is a schematic view showing the arrangement of the silicon substrate array and the alignment guide portion according to an embodiment of the present invention.

도 5는 본 발명의 일 실시예에 따른 서로 접합되는 분할편 사이에 형성된 정렬부를 도시한 도면.5 is a view showing an alignment portion formed between the divided pieces bonded to each other according to an embodiment of the present invention.

도 6a 내지 6e는 본 발명의 일 실시예에 따른 분할편을 형성하기 위한 공정을 도시한 도면.6A-6E illustrate a process for forming a divided piece according to an embodiment of the present invention.

도 7은 도 6은 프로브 기판 조립체의 단면을 개략적으로 도시한 도면.FIG. 7 schematically illustrates a cross section of the probe substrate assembly. FIG.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

100: 제1 실리콘 기판 어레이 600: 제2 실리콘 기판 어레이100: first silicon substrate array 600: second silicon substrate array

110, 120: 실리콘 기판 행 200: 정렬 가이드부110, 120: silicon substrate row 200: alignment guide portion

300: 콘택 홀 400: 정렬부300: contact hole 400: alignment unit

410: 제1 요철부 420: 제2 요철부410: first uneven portion 420: second uneven portion

500: 보강 기판500: reinforcing substrate

본 발명은 프로브 카드의 실리콘 기판에 관한 것으로서, 보다 상세하게는 프로브가 고정 및 정렬되는 실리콘 기판을 다수로 분할하여 이들을 서로 정렬되도록 결합시켜 크기의 확장 및 조절이 가능한 프로브 기판 조립체에 있어서, 결합에 의해 발생하는 오차를 감소시킬 수 있는 프로브 기판 조립체에 관한 것이다.The present invention relates to a silicon substrate of a probe card, and more particularly, to a probe substrate assembly capable of expanding and adjusting the size by dividing a plurality of silicon substrates to which the probe is fixed and aligned, and combining them so as to be aligned with each other. A probe substrate assembly capable of reducing errors caused by the present invention.

일반적으로 프로브 카드는 반도체 메모리, 평면 디스플레이(FPD) 등의 반도체 소자의 제작 중 또는 제작 후에 그 결함 유무를 테스트하기 위하여, 웨이퍼와 반도체 소자 검사 장비를 전기적으로 연결시켜서 검사 장비의 전기적 신호를 웨이퍼에 형성된 반도체 다이(die)에 전달하여 주고, 반도체 다이로부터 돌아오는 신호를 반도체 소자의 검사 장비에 전달하는 장치이다.In general, the probe card electrically connects the wafer and the semiconductor device inspection equipment to test whether there is a defect during or after fabrication of a semiconductor device such as a semiconductor memory, a flat panel display (FPD), and transmits an electrical signal of the inspection equipment to the wafer. It is a device for transmitting to the formed semiconductor die (die), and the signal returned from the semiconductor die to the inspection equipment of the semiconductor element.

도 1은 종래의 프로브 카드의 개략적인 구성을 도시한 도면이다.1 is a view showing a schematic configuration of a conventional probe card.

종래의 프로브 카드는 인쇄 회로 기판(PCB; Printed Circuit Board)(10)과, 공간 변환기(20)와, 인쇄 회로 기판(10)과 공간 변환기(20)를 전기적으로 접속해 주는 인터페이스 수단(30)과, 공간 변환기(20)에 장착되는 프로브(40)를 구비하고 있다. 또한, 도 1에 도시되어 있지는 않지만 프로브 카드는 통상 공간 변환기(20)의 기하학적 변형을 보상하는 변형 보상 수단 또는 공간 변환기(20)의 평탄도를 조절하는 평탄도 조절 수단을 구비한다.The conventional probe card includes a printed circuit board (PCB) 10, a space converter 20, and interface means 30 for electrically connecting the printed circuit board 10 and the space converter 20. And a probe 40 mounted to the space transducer 20. In addition, although not shown in FIG. 1, the probe card is usually provided with deformation compensation means for compensating for geometric deformation of the space transducer 20 or flatness adjusting means for adjusting the flatness of the space transducer 20.

인쇄 회로 기판(10)은 반도체 검사 장비로부터 송신된 전기 신호를 수신하며, 수신된 전기 신호는 인터페이스 수단(30)을 통하여 공간 변환기(20)에 장착된 프로브(40)로 전달하는 한편, 프로브(40)로부터 전달된 신호를 역방향으로 반도체 검사 장비로 전달하는 회로를 포함한다.The printed circuit board 10 receives an electrical signal transmitted from the semiconductor inspection equipment, and the received electrical signal is transmitted through the interface means 30 to the probe 40 mounted on the spatial transducer 20, while the probe ( And circuitry for forwarding the signal transmitted from 40 to the semiconductor inspection equipment in the reverse direction.

공간 변환기(space transformer)(20)는 통상 세라믹 기판을 다층으로 형성한 MLC (Multi Layer Ceramic)의 형태로 제작된다. 공간 변환기(20)는 상부면 및 하부면에 패드가 형성되는데, 상부면에 형성된 패드 간격(피치)과 하부면에 형성된 패드 간격(피치)이 상이하게 형성되어 피치 변환의 기능을 수행하며, 상부면에 형성된 패드와 하부면에 형성된 패드는 공간 변환기(20)의 내부 배선에 의해 전기적으로 연결된다. 또한, 공간 변환기(20)의 상부면에 형성된 복수 개의 패드(50)에는 MEMS (MicroElectric Mechanical System) 방식으로 제작된 다수의 미세한 프로브(40)가 직접 부착되거나 프로브가 장착된 프로브 기판 조립체를 통해 운반되어 부착된다.The space transformer 20 is usually manufactured in the form of a multi-layer ceramic (MLC) in which a ceramic substrate is formed in multiple layers. The space transducer 20 has pads formed on an upper surface and a lower surface. The pad gaps (pitch) formed on the upper surface and the pad gaps (pitch) formed on the lower surface are formed differently to perform a function of pitch conversion. The pad formed on the surface and the pad formed on the lower surface are electrically connected by the internal wiring of the space converter 20. In addition, the plurality of pads 50 formed on the upper surface of the space transducer 20 are directly attached to a plurality of fine probes 40 manufactured by a MEMS (MicroElectric Mechanical System) method or carried through the probe substrate assembly on which the probe is mounted. Is attached.

한국 특허공개 제10-2006-0058189호에는 프로브 기판 조립체에 관한 기술이 개시되어 있다. 상기 한국 특허공개 제10-2006-0058189호에는 단층 실리콘 기판 형태의 프로브 기판에 형성된 다수의 컨택 홀에 프로브를 삽입하여 고정한 후, 강성을 보강하기 위해 상기 프로브 기판에 보강 기판을 결합시켜 조립체를 형성한 다음 상기 프로브 기판 조립체를 공간 변환기에 장착함으로써, 보강 기판에 형성된 오픈 영역을 통해 노출된 복수 개의 프로브 선단과 공간 변환기에 형성된 복수 개의 패드를 일괄 접촉시키는 방법이 제안되어 있다.Korean Patent Publication No. 10-2006-0058189 discloses a technique relating to a probe substrate assembly. In Korean Patent Publication No. 10-2006-0058189, a probe is inserted into and fixed to a plurality of contact holes formed in a probe substrate in the form of a single layer silicon substrate, and then an assembly is formed by bonding a reinforcement substrate to the probe substrate to reinforce rigidity. Then, by attaching the probe substrate assembly to the space transducer, a method of collectively contacting the plurality of probe tips exposed through the open area formed in the reinforcement substrate and the plurality of pads formed in the space transducer is proposed.

그러나, 이러한 종래의 프로브 카드(10)는 MEMS 공정중의 하나인 딥 실리콘 식각 공정(DRIE)을 이용하여 제작되기 때문에 제작되는 크기에 제한을 가지는 문제점을 가지고 있었다.However, since the conventional probe card 10 is manufactured using a deep silicon etching process (DRIE) which is one of MEMS processes, there is a problem in that the size of the probe card 10 is limited.

또한, 종래의 프로브 카드(10)는 피검사체를 이루는 대상물의 크기에 따라 그 크기 및 프로브가 위치하는 면적이 정해지는데, 프로브 카드(10)의 크기는 제작과정에서 정해지므로 피검사체를 이루는 대상물의 크기 변화에 따라 대응할 수 없기 때문에 이러한 대상물의 크기, 예컨대 웨이퍼의 경우 6인치, 8인치, 12인치 웨이퍼에 해당하는 프로브 카드를 각각 생산하기 위한 장비를 갖추어야 하는 문제점을 가지고 있었다.In addition, the conventional probe card 10 is determined according to the size and the area in which the probe is located according to the size of the object to be tested, the size of the probe card 10 is determined in the manufacturing process, so the object of the test object Since it cannot cope with the change in size, the size of such an object, for example, a wafer had a problem to be equipped with equipment for producing a probe card corresponding to a 6 inch, 8 inch, 12 inch wafer, respectively.

한편, 프로브 카드의 크기 제한을 극복하기 위한 방법으로는 복수 개의 분할편을 조립하여 프로브 기판을 확장하는 방법이 알려져 있으나, 이 경우 복수 개의 분할편을 조립함으로써 평탄도 저하 및 조립 오차가 발생하는 문제점이 있었다.Meanwhile, as a method for overcoming the size limitation of the probe card, a method of expanding a probe substrate by assembling a plurality of split pieces is known, but in this case, the flatness decreases and an assembly error occurs by assembling the plurality of split pieces. There was this.

도 2는 분할편을 이용하여 프로브 기판을 확장하는 경우 발생하는 조립 오차를 모식적으로 도시하고 있다. 도 2에 도시된 바와 같이 분할편(60a, 60b, 60c, 60d)을 이용하여 프로브 기판을 확장하는 경우, 각각의 분할편 간의 조립 공차에 의해 X축 및 Y축 방향으로 발생하는 조립공차에 의해 분할편간의 상대적인 회전이 발생할 수 있고, 이 경우 프로브 기판에 장착되는 프로브의 오정렬을 유발하여 테 스트 결과의 불량을 초래할 수 있다.2 schematically illustrates assembly errors that occur when the probe substrate is expanded by using the divided pieces. As shown in FIG. 2, when the probe substrate is extended using the divided pieces 60a, 60b, 60c, and 60d, the assembly tolerances generated in the X-axis and Y-axis directions are caused by the assembling tolerances between the divided pieces. Relative rotation between the divided pieces may occur, which may cause misalignment of the probe mounted on the probe substrate, resulting in poor test results.

본 발명은 상술한 종래의 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 프로브가 고정 및 정렬되는 실리콘 기판을 분할편으로 하되, 이들을 조립하여 프로브 기판을 확장하는 경우 조립 오차 및 평탄도 저하를 개선할 수 있는 프로브 기판 조립체를 제공하는 것을 목적으로 한다. The present invention is to solve the above-mentioned conventional problems, an object of the present invention is to divide the silicon substrate to which the probe is fixed and aligned as a split piece, when assembling them to extend the probe substrate to improve the assembly error and flatness reduction It is an object of the present invention to provide a probe substrate assembly capable of doing so.

또한, 본 발명은 다수로 분할된 실리콘 기판을 서로 결합함에 있어 그 결합이 용이한 프로브 기판 조립체를 제공함을 목적으로 한다.In addition, an object of the present invention is to provide a probe substrate assembly that is easy to combine in bonding a plurality of divided silicon substrates to each other.

상기 목적을 달성하기 위한 본 발명의 제1 측면은, 보강 기판과; 상기 보강 기판의 일 표면에 결합되는 제1 실리콘 기판 어레이와; 상기 제1 실리콘 기판 어레이를 둘러싸도록 상기 보강 기판의 상기 일 표면 둘레에 고정되는 제1 정렬 가이드부를 포함하며, 상기 제1 실리콘 기판 어레이는, 복수 개의 분할편이 접합된 실리콘 기판 행을 복수 개 포함하되, 서로 인접하는 상기 실리콘 기판 행은, 상기 분할편의 접합부가 서로 엇갈리도록 배치되는 것을 특징으로 하는 프로브 기판 조립체를 제공한다.A first aspect of the present invention for achieving the above object is a reinforcing substrate; A first silicon substrate array coupled to one surface of the reinforcing substrate; A first alignment guide portion fixed around the surface of the reinforcement substrate to surround the first silicon substrate array, wherein the first silicon substrate array includes a plurality of silicon substrate rows having a plurality of divided pieces bonded thereto; And the rows of silicon substrates adjacent to each other are arranged such that the junctions of the divided pieces are staggered from each other.

또한, 본 발명의 일 실시예에 따른 프로브 기판 조립체는 상기 복수 개의 분할편의 측면에 인접하는 분할편과 요철 결합을 위한 정렬부를 더 포함할 수 있으 며, 상기 정렬부는, 제1 요철부와, 제1 요철부와는 다른 형상으로 상기 제1 요철부 사이에 형성되는 제2 요철부를 포함할 수 있다.In addition, the probe substrate assembly according to an embodiment of the present invention may further include an alignment part for uneven coupling with the divided pieces adjacent to the side surfaces of the plurality of divided pieces, wherein the alignment part includes a first uneven part and a first uneven part; It may include a second uneven portion formed between the first uneven portion in a shape different from the 1 uneven portion.

이때, 상기 제2 요철부의 폭은 상기 제1 요철부의 폭보다 넓게 형성되는 것이 바람직하다.At this time, the width of the second uneven portion is preferably formed to be wider than the width of the first uneven portion.

나아가, 본 발명에 따른 프로브 기판 조립체는 상기 보강 기판의 다른 일 표면에는 제2 실리콘 어레이 및 제2 정렬 가이드가 결합될 수 있다. 상기 제2 실리콘 어레이는 상기 제1 실리콘 어레이와 마찬가지로 복수 개의 분할편을 결합하는 방식으로 형성될 수 있다.Furthermore, in the probe substrate assembly according to the present invention, the second silicon array and the second alignment guide may be coupled to the other surface of the reinforcing substrate. Like the first silicon array, the second silicon array may be formed by combining a plurality of divided pieces.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention. In the drawings, parts irrelevant to the description are omitted in order to clearly describe the present invention, and like reference numerals designate like parts throughout the specification.

명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. Throughout the specification, when a part is "connected" to another part, this includes not only "directly connected" but also "electrically connected" with another element in between. . In addition, when a part is said to "include" a certain component, which means that it may further include other components, except to exclude other components unless otherwise stated.

도 3에는 본 발명의 일 실시예에 따른 복수 개의 분할편을 이용하여 확장된 프로브 기판 조립체가 개략적으로 도시되어 있다.3 schematically illustrates a probe substrate assembly expanded using a plurality of split pieces according to an embodiment of the present invention.

도시된 바와 같이, 본 발명의 제1 실시예에 따른 프로브 기판 조립체는 보강 기판(500)과, 상기 보강 기판(500)의 일 표면에 결합되는 제1 실리콘 기판 어레이(100)와, 상기 제1 실리콘 기판 어레이(100)를 둘러싸도록 상기 보강 기판(500)의 상기 일 표면 둘레에 고정되는 제1 정렬 가이드부(210)을 포함한다.As shown, the probe substrate assembly according to the first embodiment of the present invention includes a reinforcement substrate 500, a first silicon substrate array 100 coupled to one surface of the reinforcement substrate 500, and the first substrate. And a first alignment guide portion 210 fixed around the one surface of the reinforcing substrate 500 to surround the silicon substrate array 100.

제1 실리콘 기판 어레이(100)는 제1 및 제2 실리콘 기판 행(110; 120)을 포함하며, 제1 및 제2 실리콘 기판 행(110; 120) 각각은 복수 개의 분할편, 예컨대 두개의 분할편(110a, 110b; 120a, 120b)을 일렬로 연결하여 접합된다.The first silicon substrate array 100 includes first and second silicon substrate rows 110 and 120, each of the first and second silicon substrate rows 110 and 120 each having a plurality of split pieces, such as two splits. The pieces 110a, 110b; 120a, 120b are connected in a row and joined.

각각의 분할편(110a, 110b, 120a, 120b)은 실리콘 재질로 형성되고, 각각의 분할편(110a, 110b, 120a, 120b)에는 프로브가 삽입 장착되어 정렬되는 다수의 콘택홀(300)이 수직으로 관통하도록 형성된다. 분할편(110a, 110b, 120a, 120b)은 서로 수평되게 배열되어 연속된 하나의 면을 가지게 되며, 분할편(110a, 110b, 120a, 120b)의 배열 개수에 따라 프로브가 설치되는 면적의 크기가 조절된다. Each of the divided pieces 110a, 110b, 120a, and 120b is made of a silicon material, and each of the divided pieces 110a, 110b, 120a, and 120b has a plurality of contact holes 300 vertically inserted and aligned with a probe. It is formed to penetrate through. The divided pieces 110a, 110b, 120a, and 120b are arranged horizontally with each other to have one continuous surface, and the size of the area where the probes are installed depends on the number of arrays of the divided pieces 110a, 110b, 120a, and 120b. Adjusted.

상기 제1 실리콘 기판 어레이(100)는 보강 기판(500)의 일 표면에 장착된다.The first silicon substrate array 100 is mounted on one surface of the reinforcement substrate 500.

보강 기판(500)에는 복수 개의 오픈 영역(510)이 형성되어, 분할편(110, 120)에 형성된 컨택홀(300)을 통해 삽입 장착되는 프로브가 통과하게 된다. 보강 기판 (500)은 실리콘, 유리, 세라믹 또는 금속으로 밀링 등의 기계 가공에 의해 제작될 수 있다. A plurality of open regions 510 are formed in the reinforcing substrate 500 so that the probe inserted through the contact holes 300 formed in the divided pieces 110 and 120 passes. The reinforcement substrate 500 may be fabricated by machining such as milling with silicon, glass, ceramic or metal.

제1 정렬 가이드부(210)는 보강 기판(500)의 상기 일 표면에 장착된 제1 실리콘 기판 어레이(100)를 둘러싸도록 보강 기판(500)의 둘레를 따라 장착되어, 그 내측으로 제1 실리콘 기판 어레이(100)가 배치된다. 제1 정렬 가이드부(210)는 보강 기판(500)에 접착 또는 가이드 핀 등의 결합수단에 의해 고정될 수 있다.The first alignment guide part 210 is mounted along the circumference of the reinforcement substrate 500 to surround the first silicon substrate array 100 mounted on the one surface of the reinforcement substrate 500, and the first silicon guide element 210 is disposed inside the first alignment guide portion 210. The substrate array 100 is disposed. The first alignment guide part 210 may be fixed to the reinforcing substrate 500 by a coupling means such as an adhesive or a guide pin.

제1 정렬 가이드부(210)에 의해 정의되는 영역의 내측으로 제1 실리콘 기판 어레이(100)가 배치되므로, 복수 개의 분할편(110a, 110b, 120a, 120b)이 조립되는 경우 그 접합부에서 발생하는 조립 공차에 의한 누적 오차가 제1 정렬 가이드부에 의해 제한된다.Since the first silicon substrate array 100 is disposed inside the region defined by the first alignment guide part 210, when the plurality of divided pieces 110a, 110b, 120a, and 120b are assembled, Cumulative errors due to assembly tolerances are limited by the first alignment guide portion.

한편, 도 2의 부분 확대도에 도시된 바와 같이, 각각의 분할편(110a, 110b, 120a, 120b)의 서로 접합되는 측면에는 요철 결합을 위한 정렬부(400)가 형성된다. 정렬부(400)는 분할편(110a, 110b, 120a, 120b)을 모든 방향에서 안정적으로 결합시키도록 분할편(110a, 110b, 120a, 120b)의 가장자리를 따라 마련됨이 바람직하다.On the other hand, as shown in the partial enlarged view of Figure 2, the side of the divided pieces (110a, 110b, 120a, 120b) bonded to each other is formed with an alignment unit 400 for the uneven coupling. Alignment unit 400 is preferably provided along the edges of the divided pieces (110a, 110b, 120a, 120b) to stably couple the divided pieces (110a, 110b, 120a, 120b) in all directions.

도 4는 보강 기판(500)의 일 표면에 접합되는 제1 실리콘 기판 어레이(100)와 제1 정렬 가이드부(210)의 배치를 개략적으로 도시한 도면이다. 4 is a diagram schematically illustrating an arrangement of the first silicon substrate array 100 and the first alignment guide part 210 bonded to one surface of the reinforcing substrate 500.

도 4에 도시된 바와 같이, 제1 실리콘 기판 어레이(100)는 두개의 실리콘 기판 행(110, 120)을 포함하며, 각각의 실리콘 기판 행(110, 120)은 직렬로 결합된 두개의 분할편(110a, 110b, 120a, 120b)을 포함한다.As shown in FIG. 4, the first silicon substrate array 100 includes two silicon substrate rows 110, 120, and each silicon substrate row 110, 120 is divided into two divided pieces in series. (110a, 110b, 120a, 120b).

실리콘 기판 행(110)에 포함된 두개의 분할편(110a, 110b)은, Y축 방향으로 접합부(130a)를 형성하는 한편, X축 방향으로는 분할편(110a)의 길이가 나머지 분할편(110b)의 길이보다 길게 형성된다.The two divided pieces 110a and 110b included in the silicon substrate row 110 form the junction portion 130a in the Y-axis direction, while the length of the divided piece 110a in the X-axis direction is the remaining divided piece ( It is formed longer than the length of 110b).

또한, 다른 실리콘 기판 행(120)에 포함된 두개의 분할편(120a, 120b)은, Y 축 방향으로 접합부(130b)를 형성하는 한편, X축 방향으로 분할편(120b)의 길이가 나머지 분할편(120a)의 길이보다 길게 형성된다. In addition, the two divided pieces 120a and 120b included in the other silicon substrate rows 120 form the junction portion 130b in the Y-axis direction, while the length of the divided piece 120b is divided in the X-axis direction. It is formed longer than the length of the piece (120a).

위와 같이 형성된 두개의 실리콘 기판 행(110, 120)은 다시 X축 방향으로 연장되는 접합부(130c)를 형성하도록 결합되며, 각각의 실리콘 기판 행(110, 120)을 구성하는 분할편의 X축 방향 길이 차이에 의해 접합부(130a)와 접합부(130b)는 Y축 방향으로 서로 엇갈리도록 형성된다. The two silicon substrate rows 110 and 120 formed as above are combined to form a junction portion 130c extending in the X-axis direction again, and the X-axis length of the divided pieces constituting each of the silicon substrate rows 110 and 120. By the difference, the junction part 130a and the junction part 130b are formed so that they may cross each other in the Y-axis direction.

위와 같이, 접합부(130a)와 접합부(130b)를 Y축 방향으로 서로 엇갈리도록 배치하면, 두개의 실리콘 기판 행(110, 120)이 접합되는 접합부(130c)에 있어서, 서로 대각선상으로 위치하는 분할편(110a)과 분할편(120b)을 정렬부(400)을 통해 서로 요철 결합시킬 수 있다.As described above, when the junction portion 130a and the junction portion 130b are arranged to be staggered with each other in the Y-axis direction, in the junction portion 130c where the two silicon substrate rows 110 and 120 are bonded, the divisions are positioned diagonally to each other. The pieces 110a and the divided pieces 120b may be unevenly coupled to each other through the alignment unit 400.

즉, 도 2에 도시된 종래기술과 달리, 대각선 방향으로 배치되는 분할편(110a)을 분할편(120b)과 접합시킴으로써, 분할편(110a, 110b; 120a, 120b)의 정렬부(400)에 형성된 요철 구조물이 갖는 조립 공차, 즉 여유 공간에 의해 분할편(110a, 110b; 120a, 120b)이 제1 실리콘 기판 어레이(100)의 중심부에서 미세하게 회전하여 발생하는 조립 오차를 감소시킬 수 있다.That is, unlike the prior art illustrated in FIG. 2, by dividing the divided pieces 110a arranged in the diagonal direction with the divided pieces 120b, the alignment pieces 400 of the divided pieces 110a and 110b; The assembly tolerance of the formed uneven structure, that is, the free space may reduce the assembly error caused by minute rotation of the divided pieces 110a, 110b; 120a, 120b in the center of the first silicon substrate array 100.

또한, 제1 실리콘 기판 어레이(110)의 분할편(110a)과 분할편(110b)이 제2 실리콘 어레이(120)의 분할편(120b)에 동시에 요철 결합하므로, 분할편(110a)과 분할편(120a) 사이 및 분할편(110b)와 분할편(120b) 사이에서 X축 방향으로의 오차가 최소화 될 수 있다.In addition, since the divided pieces 110a and the divided pieces 110b of the first silicon substrate array 110 are unevenly coupled to the divided pieces 120b of the second silicon array 120 at the same time, the divided pieces 110a and the divided pieces. The error in the X-axis direction between 120a and between the divided piece 110b and the divided piece 120b may be minimized.

나아가, 제1 실리콘 기판 어레이(100)의 둘레에 구비되는 제1 정렬 가이드 부(210)는 접합된 분할편(110a, 110b; 120a, 120b)의 외곽 경계선을 정의하므로, 이와 같이 외곽 경계선이 제한되면 분할편(110a, 110b; 120a, 120b)이 연속적으로 결합됨으로써 발생하는 조립 공차에 의한 누적 오차를 최소화할 수 있다. Furthermore, since the first alignment guide part 210 provided around the first silicon substrate array 100 defines an outer boundary line of the divided pieces 110a, 110b; 120a and 120b, the outer boundary line is thus limited. When the divided pieces (110a, 110b; 120a, 120b) are continuously coupled can be minimized the cumulative error due to the assembly tolerance generated.

한편, 상기 보강 기판(500)의 다른 일 표면에는 제2 실리콘 어레이(600; 도 7 도시) 및 제2 정렬 가이드(220; 도 7 도시)가 결합될 수 있다. 상기 제2 실리콘 어레이(600)는 상기 제1 실리콘 어레이(100)와 마찬가지로 복수 개의 분할편을 결합하는 방식으로 형성될 수 있다. 다만, 제1 실리콘 어레이(100)과 제2 실리콘 어레이(600)는 이들을 구성하는 복수 개의 분할편의 배치가 상이할 수 있으며, 프로브가 장착되는 컨택 홀에 있어서도 그 위치가 상호 대응되는 것으로 충분하고 구체적인 컨택 홀의 크기에 있어서는 상이할 수 있다.Meanwhile, a second silicon array 600 (FIG. 7) and a second alignment guide 220 (FIG. 7) may be coupled to another surface of the reinforcing substrate 500. Like the first silicon array 100, the second silicon array 600 may be formed by combining a plurality of divided pieces. However, the first silicon array 100 and the second silicon array 600 may have different arrangements of the plurality of divided pieces constituting them, and even in contact holes to which the probe is mounted, the positions thereof may correspond to each other. The size of the contact hole may be different.

상기 보강 기판(500)의 다른 일 표면에는 상기 일 표면과 마찬가지로 복수 개의 분할편동일한 형태로 제2 실리콘 기판 어레이(600; 도 7 도시) 및 제2 정렬 가이드부(220; 도 7 도시)가 결합될 수 있다.The second silicon substrate array 600 (shown in FIG. 7) and the second alignment guide unit 220 (shown in FIG. 7) are coupled to the other surface of the reinforcing substrate 500 in the same form as the one surface. Can be.

본 실시예에서는 두개의 분할편으로 이루어진 실리콘 기판 행(110, 120) 두개를 포함하는 실리콘 기판 어레이(100)을 예시하였으나, 실리콘 기판 행을 이루는 분할편의 개수 및 실리콘 기판 행이 개수가 두개 이상일 수 있음은 자명하다.In the present exemplary embodiment, the silicon substrate array 100 including two silicon substrate rows 110 and 120 formed of two divided pieces is illustrated, but the number of divided pieces and the number of silicon substrate rows constituting the silicon substrate rows may be two or more. It is self-evident.

도 5에는 서로 접합되는 분할편 사이에 형성된 정렬부(400)에 관한 일 실시예가 도시되어 있다. 5 illustrates an embodiment of an alignment unit 400 formed between the divided pieces joined to each other.

도 5에 도시된 바와 같이, 정렬부(400)는 접합되는 분할편의 대응하는 양 측면이 요철 결합되도록 형성되며, 제1 요철부(410) 및 제1 요철부(410)와는 다른 형 상의 제2 요철부(420)를 포함한다.As shown in FIG. 5, the alignment part 400 is formed such that corresponding side surfaces of the divided pieces to be joined are unevenly coupled, and a second shape having a different shape from that of the first uneven part 410 and the first uneven part 410. The uneven portion 420 is included.

제1 요철부(410)는 서로 접합되는 분할편의 대응하는 두 측면에 돌출부(411a)과 돌출부(411a)를 수용하는 수용부(412b)를 포함하여 형성되며, 수용부(412b)로 삽입되는 돌출부(411a)의 종단은 삽입이 용이하도록 테이퍼부(412)를 형성한다.The first uneven portion 410 is formed to include a protrusion 411a and a receiving portion 412b for receiving the protrusion 411a on two corresponding side surfaces of the divided pieces joined to each other, and a protrusion inserted into the receiving portion 412b. The end of 411a forms a tapered portion 412 to facilitate insertion.

한편, 제2 요철부(420)는 제1 요철부(410) 명확하게 구분되는 상이한 형상을 갖는데, 이러한 구분되는 형상은 분할편간의 접합시 그 접합 위치를 명확하게 하기 위한 식별 표지로서의 역할을 수행한다. 즉, 후술하는 MEMS 공정에 의해 정렬부(400)의 요철 구조물을 형성하는 경우, 반복되는 미세한 요철 구조를 정확한 위치에서 접합시키는 것이 용이하지 않기 때문에, 연속적으로 형성되는 제1 요철부(410) 사이에 제1 요철부(410) 구분되는 형상의 제2 요철부(420)를 형성하여 식별 표지로 이용한다. 또한, 위와 같이 제2 요철부(420)를 제1 요철부(410)와 구분되는 형상으로 형성하면 제2 요철부(420)의 결합에 의해 제1 요철부(410)가 자동적으로 안내되어 결합되므로 분할편간의 결합 작업이 용이해진다.On the other hand, the second concave-convex portion 420 has a different shape that is clearly distinguished from the first concave-convex portion 410, this distinctive shape serves as an identification mark to clarify the joining position when joining the divided pieces do. That is, when forming the uneven structure of the alignment unit 400 by the MEMS process to be described later, since it is not easy to join the repeated fine uneven structure at the correct position, between the first uneven portions 410 continuously formed A second uneven portion 420 having a shape that is distinguished from the first uneven portion 410 is formed on the first uneven portion 410 and used as an identification mark. In addition, when the second concave-convex portion 420 is formed in a shape distinct from the first concave-convex portion 410 as described above, the first concave-convex portion 410 is automatically guided by the combination of the second concave-convex portion 420. Therefore, the joining operation between the divided pieces becomes easy.

나아가, 제2 요철부(420)를 제1 요철부(410)의 요철 형상보다 상대적으로 크게 육안으로도 식별이 가능한 정도로 형성한다면, 분할편간 결합 작업을 별도의 장비 없이 육안으로 수행할 수 있으므로 결합 작업이 더욱 용이해진다.Furthermore, if the second concave-convex portion 420 is formed to be identifiable even with the naked eye relatively larger than the concave-convex shape of the first concave-convex portion 410, the coupling between the divided pieces can be performed by the naked eye without any additional equipment. Work becomes easier.

제2 요철부(420)는 서로 접합되는 분할편의 대응하는 두 측면에 각각 돌출부(422a) 및 돌출부(422a)를 수용하는 수용부(422b)를 포함하여 형성되며, 수용부(422b)의 가장자리 양측에는 소정의 공차(w)가 마련되는데, 상기 공차(w)는 제1 요철부(410)의 요철 폭 보다 작도록, 바람직하게는 제1 요철부(410)의 요철 폭의 1/2 이하가 되도록 형성하여, 제1 요철부(410)의 요철들이 정위치에서 벗어난 다른 위치에서 결합되는 것을 방지한다.The second concave-convex portion 420 is formed to include the projection 422a and the accommodation portion 422b for receiving the projection 422a and the projection 422a, respectively, on two corresponding side surfaces of the divided pieces joined to each other, and both sides of the edge of the accommodation portion 422b. There is a predetermined tolerance (w) is provided, so that the tolerance (w) is smaller than the uneven width of the first uneven portion 410, preferably less than 1/2 of the uneven width of the first uneven portion 410 It is formed so as to prevent the concavities and convexities of the first concave-convex portion 410 is coupled at another position away from the correct position.

한편, 제2 요철부(420)에 계단 형태의 스토퍼(421a, 421b; 421)를 형성함으로써 Y축 방향으로의 이동을 제한하며, 이를 통해 Y축 방향으로의 결합 오차를 감소시킬 수 있다. 나아가, 제2 요철부(420)는 그 삽입의 편의성을 위해 테이퍼부(423a, 423b; 423)를 포함할 수 있다.On the other hand, by forming the stopper (421a, 421b; 421) of the step shape in the second uneven portion 420 to limit the movement in the Y-axis direction, thereby reducing the coupling error in the Y-axis direction. Further, the second uneven portion 420 may include tapered portions 423a, 423b; 423 for ease of insertion.

도 6a 내지 6e에는 각각의 분할편을 형성하기 위한 공정의 일 실시예가 도시되어 있다.6A-6E illustrate one embodiment of a process for forming each divided piece.

도 6a에 도시된 바와 같이, 실리콘 웨이퍼(111)상에 스핀 코팅(spin coating) 방식으로 포토레지스트층(112)을 형성한다. 이 후, 도 6b에 도시된 바와 같이, 포토레지스트층(112) 상부에 복수개의 콘택홀 어레이 패턴을 가지는 마스크(114)를 이용하여 포토레지스트층(112)을 노광한다. 이 때, 포토레지스트층 (112)은 자외선 노광 장치, 엑스레이(X-ray) 노광 장치, 전자 빔(E-beam) 노광 장치 등을 이용하여 노광될 수 있다.As shown in FIG. 6A, the photoresist layer 112 is formed on the silicon wafer 111 by spin coating. Thereafter, as shown in FIG. 6B, the photoresist layer 112 is exposed using a mask 114 having a plurality of contact hole array patterns on the photoresist layer 112. In this case, the photoresist layer 112 may be exposed using an ultraviolet exposure apparatus, an X-ray exposure apparatus, an electron beam exposure apparatus, or the like.

도 6c에 도시된 바와 같이, 노광된 포토레지스트층(112)에 현상 공정을 진행하여 마스크(114)의 콘택홀 어레이 패턴에 따라 패터닝된 포토레지스트층(112a)을 형성한다.As shown in FIG. 6C, a development process is performed on the exposed photoresist layer 112 to form a patterned photoresist layer 112a according to the contact hole array pattern of the mask 114.

다음으로, 도 6d에 도시된 바와 같이, 패터닝된 포토레지스트층(112a)에 의해 오픈된 실리콘 웨이퍼(111)를 예컨대, 딥(deep) 실리콘 건식 식각 공정을 이용 하여 실리콘 웨이퍼(111)가 수직으로 관통되는 복수개의 콘택홀 어레이(116)와 정렬부(400; 도 3)를 형성한다.Next, as illustrated in FIG. 6D, the silicon wafer 111 opened by the patterned photoresist layer 112a is vertically oriented using, for example, a deep silicon dry etching process. A plurality of penetrating contact hole arrays 116 and alignment units 400 (FIG. 3) are formed.

제1 요철부(410)과 제2 요철부(420)을 포함하는 정렬부(400)를 MEMS 공정에 의해 콘택홀 어레이(116)과 함께 형성함으로써, 정렬부(400)의 돌출부 및 수용부의 의 높이를 정밀하게 제어할 수 있게 되어 분할편간 조립 공차의 관리가 용이하다. By forming the alignment portion 400 including the first uneven portion 410 and the second uneven portion 420 together with the contact hole array 116 by the MEMS process, the protrusions and the receiving portions of the alignment portion 400 are defined. The height can be precisely controlled, making it easy to manage the assembly tolerance between the divided pieces.

이 때, 딥 실리콘 식각 공정을 위한 마스크는 포토레지스트층 이외에 금속막이나 실리콘 산화막 등의 하드 마스크를 이용할 수도 있다.In this case, a mask for a deep silicon etching process may use a hard mask such as a metal film or a silicon oxide film in addition to the photoresist layer.

계속해서, 도 6e에 도시된 바와 같이, 에싱(ashing) 공정을 진행하여 패터닝된 포토레지스트층(112a)을 제거한다. 포토레지스트층(112a)을 제거하는 또 다른 방법으로, 예를 들면, O2 플라즈마 방법이나 황산과 과산화수소 혼합 용액을 이용하는 방법을 들 수 있다. 그리고, 콘택홀 어레이(116)가 형성된 실리콘 웨이퍼(111) 전체에 실리콘 산화막, 실리콘 질화막 등의 절연 박막(118)을 화학 기상 증착(CVD:Chemical Vapor Deposition) 공정 등으로 얇게 증착하여 분할편을 형성한다.Subsequently, as shown in FIG. 6E, an ashing process is performed to remove the patterned photoresist layer 112a. As another method of removing the photoresist layer 112a, an O2 plasma method or the method of using a sulfuric acid and hydrogen peroxide mixed solution is mentioned, for example. In addition, the insulating thin film 118 such as a silicon oxide film, a silicon nitride film, or the like is thinly deposited on the entire silicon wafer 111 on which the contact hole array 116 is formed by a chemical vapor deposition (CVD) process to form a fragment. do.

도 7은 프로브 기판 조립체의 단면을 개략적으로 도시하고 있다. 7 schematically illustrates a cross section of a probe substrate assembly.

도 7에 도시된 바와 같이, 프로브 기판 조립체는 다수의 오픈 영역(510)을 포함하는 보강 기판(500)과, 보강 기판(500)의 상하 표면 둘레에 장착되는 제1 및 제2 정렬 가이드(210, 220)와, 제1 및 제2 정렬 가이드(210, 220)에 의해 규정되는 영역 내측에 복수 개의 분할편들이 접합되어 제1 및 제2 실리콘 기판 어레이(100, 600)를 형성한다. As shown in FIG. 7, the probe substrate assembly includes a reinforcement substrate 500 including a plurality of open regions 510, and first and second alignment guides 210 mounted around upper and lower surfaces of the reinforcement substrate 500. , 220, and a plurality of divided pieces are bonded inside the region defined by the first and second alignment guides 210 and 220 to form the first and second silicon substrate arrays 100 and 600.

또한, 본 발명의 일 실시예에서는 제1 및 제2 실리콘 기판 어레이(100, 600)에 형성된 복수개의 콘택홀(116)에 하나의 오픈 영역(510)이 대응되도록 하였으나, 콘택홀(116)을 커버할 수 있고 제1 및 제2 실리콘 기판 어레이(100, 600)의 취약한 강성을 보강해 줄 수 있는 형태이면, 예를 들어, 이들 복수개의 오픈 영역(510)을 모두 포함하는 하나의 개구부를 형성하여도 무방하다.In addition, in an embodiment of the present invention, one open area 510 corresponds to the plurality of contact holes 116 formed in the first and second silicon substrate arrays 100 and 600, but the contact hole 116 is not provided. As long as it can cover and reinforce the fragile stiffness of the first and second silicon substrate arrays 100, 600, for example, one opening including all of the plurality of open regions 510 is formed. You may.

도 7에 도시된 프로브 기판 조립체에서는, 제1 및 제2 실리콘 기판 어레이(100, 600)에 형성된 콘택홀(116)과 오픈 영역(510)이 수직으로 정렬된 상태로, 분할편들을 보강 기판(500)에 직접 본딩(direct bonding), 애노딕 본딩(anodic bonding), 중간층 삽입 본딩(intermediate layer bonding) 등에 의해 접합한다.In the probe substrate assembly illustrated in FIG. 7, the divided pieces may be reinforced with the contact holes 116 and the open regions 510 formed in the first and second silicon substrate arrays 100 and 600 aligned vertically. 500) by direct bonding, anodic bonding, intermediate layer bonding, or the like.

나아가, 도시하지는 않았지만 상기 프로브 기판 조립체에는 제1 및 제2 실리콘 기판 어레이(110, 120)에 형성된 콘택홀(116)을 관통하도록 다수의 프로브가 삽입되어 UV 또는 열 에폭시 등의 본딩 물질에 의해 고정된 후, 그 일측 종단이 MLC로 형성된 공간변형기의 패드에 일괄 접합된다.Further, although not shown, a plurality of probes are inserted into the probe substrate assembly to penetrate through the contact holes 116 formed in the first and second silicon substrate arrays 110 and 120, and are fixed by a bonding material such as UV or thermal epoxy. After that, one end thereof is collectively bonded to the pad of the space transformer formed by MLC.

상술한 바와 같이, 본 발명에 따른 프로브 카드의 프로브 기판 조립체는 정렬 가이드부를 구비하여 다수의 분할편을 접합하는 경우 발생하는 조립 공차에 의한 누적 오차를 최소화할 수 있다.As described above, the probe substrate assembly of the probe card according to the present invention may include an alignment guide to minimize the accumulated error due to the assembly tolerance that occurs when the plurality of divided pieces are joined.

또한, 본 발명에 따른 프로브 카드의 프로브 기판 조립체 의하면, 실리콘 기판 어레이에 포함된 복수의 실리콘 기판 행의 분할편간 접합부를 서로 엇갈리도록 형성함으로써, 요철 구조물이 갖는 조립 공차, 즉 여유 공간에 의해 분할편들이 미세하게 회전함으로써 발생하는 조립 오차를 감소시킬 수 있다.Further, according to the probe substrate assembly of the probe card according to the present invention, by forming the junction between the divided pieces of the plurality of rows of silicon substrates included in the silicon substrate array to cross each other, the divided pieces due to the assembly tolerance, that is, the free space of the uneven structure It is possible to reduce the assembly error caused by the fine rotation of these.

또한, 본 발명에 따르면, 프로브 기판 어레이를 형성하기 위해 다수의 분할편을 접합시키는 경우 제1 정렬부 및 제1 정렬부와 구분되는 제2 정렬부를 포함하는 정렬부를 분할편의 접합되는 측면에 형성함으로써, 분할편가 접합을 정확하고 용이하게 수행할 수 있게 된다.Further, according to the present invention, when joining a plurality of divided pieces to form a probe substrate array by forming an alignment portion including a first alignment portion and a second alignment portion separated from the first alignment portion on the side to be bonded to the divided pieces As a result, it is possible to perform the split piece joining accurately and easily.

Claims (10)

보강 기판과;A reinforcing substrate; 상기 보강 기판의 일 표면에 결합되는 제1 실리콘 기판 어레이와; A first silicon substrate array coupled to one surface of the reinforcing substrate; 상기 제1 실리콘 기판 어레이를 둘러싸도록 상기 보강 기판의 상기 일 표면 둘레에 고정되는 제1 정렬 가이드부를 포함하며,A first alignment guide portion fixed around the one surface of the reinforcement substrate to surround the first silicon substrate array, 상기 제1 실리콘 기판 어레이는,The first silicon substrate array, 복수 개의 분할편이 접합된 실리콘 기판 행을 복수 개 포함하되, 서로 인접하는 상기 실리콘 기판 행은, 상기 분할편의 접합부가 서로 엇갈리도록 배치되는 것을 특징으로 하는 프로브 기판 조립체.And a plurality of silicon substrate rows in which a plurality of divided pieces are bonded to each other, wherein the rows of silicon substrates adjacent to each other are arranged such that the joining portions of the divided pieces are staggered from each other. 제1항에 있어서,The method of claim 1, 상기 복수 개의 분할편의 측면에는 인접하는 분할편과 요철 결합을 위한 정렬부를 더 포함하는 것인 프로브 기판 조립체.Probe substrate assembly further comprises an alignment portion for concave-convex coupling with the adjacent divided pieces on the side of the plurality of divided pieces. 제2항에 있어서,The method of claim 2, 상기 정렬부는,The alignment unit, 제1 요철부와, 제1 요철부와는 다른 형상으로 상기 제1 요철부 사이에 형성 되는 제2 요철부를 포함하는 것인 프로브 기판 조립체.A probe substrate assembly comprising a first uneven portion and a second uneven portion formed between the first uneven portion in a shape different from that of the first uneven portion.     제3항에 있어서,The method of claim 3, 상기 제2 요철부의 요철 폭은 상기 제1 요철부의 요철 폭보다 넓게 형성되는 것인 프로브 기판 조립체.Probe convex width of the second concave-convex portion is a probe substrate assembly that is formed wider than the concave-convex width of the first concave-convex portion.     제4항에 있어서,The method of claim 4, wherein 상기 제2 요철부의 요철은 육안으로 식별 가능한 크기로 형성되는 것인 프로브 기판 조립체.Probe concave-convex portion of the second concave-convex portion is formed to a size that can be identified with the naked eye.     제3항에 있어서,The method of claim 3, 상기 제2 요철부의 양측에는 요철 결합을 위한 설정된 공차가 마련되되,On both sides of the second uneven portion is provided a set tolerance for uneven coupling, 상기 공차는 상기 제1 요철부의 폭보다 작도록 형성되는 것인 프로브 기판 조립체.And the tolerance is formed to be smaller than the width of the first uneven portion. 제3항에 있어서,The method of claim 3, 상기 제1 요철부의 돌출부의 종단은 테이퍼지도록 형성되는 것인 프로브 기판 조립체. Probe substrate assembly of which the end of the protrusion of the first uneven portion is formed to be tapered.     제3항에 있어서,The method of claim 3, 상기 제2 요철부는, 결합하는 분할편간의 대응하는 측면의 거리를 제한하는 스토퍼부를 포함하는 것인 프로브 기판 조립체.And the second concave-convex portion includes a stopper portion for limiting a distance of a corresponding side surface between joining divided pieces.     제3항에 있어서,The method of claim 3, 상기 제2 요철부에 있어서, 상기 제2 요철부는 테이퍼부를 포함하는 것인 프로브 기판 조립체.The second uneven portion, the second uneven portion probe substrate assembly comprising a tapered portion.     제1항 내지 제7항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 7, 상기 보강 기판의 다른 일 표면에 결합되는 제2 실리콘 기판 어레이 및 제2 정렬 가이드를 더 포함하는 것인 프로브 기판 조립체.And a second silicon substrate array and a second alignment guide coupled to the other surface of the reinforcement substrate.
KR1020070059448A 2007-06-18 2007-06-18 Probe substrate assembly KR100906495B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070059448A KR100906495B1 (en) 2007-06-18 2007-06-18 Probe substrate assembly
PCT/KR2008/003406 WO2008156278A1 (en) 2007-06-18 2008-06-17 Probe substrate assembly

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070059448A KR100906495B1 (en) 2007-06-18 2007-06-18 Probe substrate assembly

Publications (2)

Publication Number Publication Date
KR20080111266A true KR20080111266A (en) 2008-12-23
KR100906495B1 KR100906495B1 (en) 2009-07-08

Family

ID=40156390

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070059448A KR100906495B1 (en) 2007-06-18 2007-06-18 Probe substrate assembly

Country Status (2)

Country Link
KR (1) KR100906495B1 (en)
WO (1) WO2008156278A1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101054474B1 (en) * 2009-08-11 2011-08-04 (주)엠투엔 Probe card board assembly using sub block
KR101054475B1 (en) * 2009-08-11 2011-08-04 (주)엠투엔 Wafer Assembly Including Subblock Body
KR20220033970A (en) * 2019-11-12 2022-03-17 화인인스트루먼트 (주) Probe array, method for manufacturing the same, and method for manufacturing probe head of probe card using the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3481465B2 (en) 1998-07-14 2003-12-22 シャープ株式会社 Aggregated substrate of active matrix substrate
EP1786562A2 (en) * 2004-07-08 2007-05-23 Nissan Motor Co., Ltd. Catalyst, exhaust gas purification catalyst, and method for manufacturing same
US8058889B2 (en) * 2004-12-02 2011-11-15 Sv Probe Pte. Ltd. Probe card with segmented substrate

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101054474B1 (en) * 2009-08-11 2011-08-04 (주)엠투엔 Probe card board assembly using sub block
KR101054475B1 (en) * 2009-08-11 2011-08-04 (주)엠투엔 Wafer Assembly Including Subblock Body
KR20220033970A (en) * 2019-11-12 2022-03-17 화인인스트루먼트 (주) Probe array, method for manufacturing the same, and method for manufacturing probe head of probe card using the same

Also Published As

Publication number Publication date
WO2008156278A1 (en) 2008-12-24
KR100906495B1 (en) 2009-07-08

Similar Documents

Publication Publication Date Title
JP4786679B2 (en) Probe card and manufacturing method thereof
US7180593B2 (en) Overlay mark for aligning different layers on a semiconductor wafer
US20010055720A1 (en) Alignment method, overlay deviation inspection method and photomask
KR101061593B1 (en) Probe card
US12019111B2 (en) Manufacturing method of a multi-layer for a probe card
JP2007171140A (en) Probe card, interposer, and interposer manufacturing method
KR100906495B1 (en) Probe substrate assembly
KR100381881B1 (en) Alignment mark set and method of measuring alignment accuracy
US8288242B2 (en) Overlay vernier key and method for fabricating the same
KR100996924B1 (en) Probe substrate and probe card having the same
KR100872066B1 (en) Probe substrate assembly
KR200454211Y1 (en) Probe Assembly Having Guide Structure
JPWO2008153140A1 (en) Optical module and manufacturing method thereof
KR101054475B1 (en) Wafer Assembly Including Subblock Body
KR20080109556A (en) Probe substrate assembly
KR100790465B1 (en) Needle of probe card and thereof manufacturing method
CN214669226U (en) Probe substrate assembly
US7875193B2 (en) Method for manufacturing probe structure of probe card
KR100745108B1 (en) Silicon substrate of a probe card
JP4591122B2 (en) Interposer substrate manufacturing method, substrate alignment method, and optoelectronic circuit substrate manufacturing method
JP2007335459A (en) Semiconductor wafer, semiconductor device, and process for fabricating the same
KR100926938B1 (en) Probe card assembly and its manufacturing method
KR101054474B1 (en) Probe card board assembly using sub block
KR100977209B1 (en) Space transformer, probe card having space transformer, and method for manufacturing space transformer
KR100951344B1 (en) Probe card, space transformer and method of manufacturing space transforber

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130506

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140508

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150422

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160512

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170412

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180427

Year of fee payment: 10