KR20080110441A

KR20080110441A - 이동통신 시스템에서의 데이터 송신 방법 및 장치

Info

Publication number: KR20080110441A
Application number: KR1020070088204A
Authority: KR
Inventors: 최종수; 신옌
Original assignee: 삼성전자주식회사
Priority date: 2007-06-15
Filing date: 2007-08-31
Publication date: 2008-12-18
Also published as: KR101411079B1

Abstract

본 발명은 이동통신 시스템에서의 데이터 송신 방법 및 장치에 관한 것이다. 본 발명은 채널 부호화된 비트 S(Systematic)와 P(Parity)를 분배부를 통해서 소정 개수의 서브 블록으로 분배함으로써 시스템 성능을 향상시킬 수 있다.

인터리버, CDMA, EGPRS, 시스테메틱 비트, 패리티 비트

Description

이동통신 시스템에서의 데이터 송신 방법 및 장치{METHOD AND APPARATUS FOR TRANSMITTING DATA IN MOBILE COMMUNICATION SYSTEM}

본 발명은 이동통신 시스템에서 데이터 송신 방법 및 장치에 관한 것으로, 특히 이동통신 시스템에서 병렬 인터리빙을 적용한 이동통신 시스템에서 데이터 송신 장치 및 방법에 관한 것이다.

이동통신 시스템이 급속하게 발전해 나감에 따라 무선 네트워크에서 유선 네트워크의 용량(capacity)에 근접하는 대용량 데이터를 전송할 수 있는 기술 개발이 요구되고 있다. 이렇게, 음성 위주의 서비스를 벗어나 영상, 무선 데이터 등의 다양한 정보를 처리하고 전송할 수 있는 고속 대용량 통신 시스템이 요구됨에 따라 적정한 채널 부호화(channel coding) 방식을 사용하여 시스템 전송 효율을 높이는 것이 시스템 성능 향상에 필수적인 요소로 작용하게 된다. 그러나, 이동통신 시스템은 시스템의 특성상 데이터를 전송할 때 채널의 상황에 따라 잡음(noise), 간섭(interference) 및 페이딩(fading) 등으로 인해 불가피하게 오류(error)가 발생하고, 따라서 상기 오류 발생으로 인한 정보 데이터의 손실이 발생한다.

이러한 오류 발생으로 인한 정보 데이터의 손실을 감소시키기 위해서 채널의 성격에 따라 다양한 오류 제어 방식(error-control scheme)들을 사용함으로써 상기 이동통신 시스템의 신뢰도를 향상시킬 수 있다. 상기 오류 제어 기술들 중에서 가장 보편적으로 사용되고 있는 오류 제어 기술은 오류 정정 부호(error-correcting code)를 사용하는 기술이다. 상기 오류 정정 부호의 대표적인 채널 부호들로는 터보 부호(turbo code)와 길쌈 부호(convolutional Codes) 등이 있다.

상기 터보 부호는 종래 오류 정정을 위해 주로 사용되던 길쌈 부호에 비하여 고속 데이터 전송시에 성능 이득이 우수한 것으로 알려져 있으며, 전송 채널에서 발생하는 잡음에 의한 오류를 효과적으로 정정하여 데이터 전송의 신뢰도를 높일 수 있다는 장점을 가진다.

도 1은 일반적인 병렬 인터리빙을 적용한 이동통신 시스템의 송신기 구조도이다. 도 1을 참조하여, 일반적인 병렬 인터리빙을 적용한 이동통신 시스템에서 데이터 송신 방법을 설명하기로 한다.

채널 부호화(channel encoding)부(110)는 입력된 데이터를 채널 부호화하여 출력한다. 채널 부호화부(110)의 출력은 사용하는 부호화기의 기법에 따라 시스테매틱 비트(Systematic bits, 이하 "S"라 칭함)와 패리티 비트(Parity bits, 이하 "P"라 칭함)로 구분할 수 있다. 부호화된 비트 S 및 P는 레이트 매칭(Rate Matching)부(120)로 입력된다.

상기 레이트 매칭부(120)는 비트 천공 또는 비트 반복을 통해서 데이터 전송률에 적합하도록 레이트 매칭을 수행한다. 레이트 매칭이 수행된 비트 S 및 P는 분배(Distribution)부(130)로 입력된다.

상기 분배부(130)는 레이트 매칭이 수행된 비트 S 및 P를 분배하여 도 1에 도시된 2개의 병렬 인터리버(140, 150)로 출력한다.

제1 인터리버(140)와 제2 인터리버(150)는 분배된 비트 S 및 P를 인터리빙한 후 병/직렬 변환부(160)로 출력한다. 일반적으로 인터리버는 인접한 심볼 또는 비트들을 불규칙한 채널 페이딩 영향을 받게 함으로써 군집 에러(burst errror)가 발생하지 않도록 해준다.

상기 병/직렬 변환(Parallel-to-Serial Converting)부(160)는 인터리빙된 두 데이터 비트들을 직렬 형태로 변환하여 M-ary 변조(M-ary Modulation)부(170)로 출력한다.

상기 M-ary 변조부(170)는 인터리빙된 부호화 비트들을8PSK(Phase Shift Keying), 16QAM(Quadrature Amplitude Modulation), 32QAM, 64QAM 등의 변조 방식에 따라 심볼 매핑하여 전송한다.

도 1에서와 같이 채널 부호화부(110)로부터 출력된 정보를 시스테매틱(또는 정보) 비트 S와 패리티 비트 P를 구분하고, 상기 S 및 P의 중요도(Priority)를 고려한 심볼 매핑을 통해 성능을 향상시키는 방법은 이미 SMP(Symbol Mapping based on Priority) 기술로 알려진 바 있다.

SMP 기술을 적용함에 있어서, 두 개의 인터리버 중에서 제1 인터리버(140)는 S 비트에 대한 인터리빙을 수행하고, 제2 인터리버(150)는 P 비트에 대한 인터리빙을 수행한 후, 상기 M-ary 변조부(170)에서 부호율 및 고차 변조 방식의 신뢰도 패턴에 따라 심볼을 매핑한다. 전송하는 데이터 블록에 대하여 SMP를 적용할 때, 신 뢰도가 높은 비트로 고려할 수 있는 비트 개수는 사용하는 변조 방식의 신뢰도 패턴(예를 들면, 16QAM의 경우 [H H L L], 64QAM의 경우[H H M M L L] )에 의해서 결정된다.

SMP 기술을 적용함에 있어서, 중요도가 높은 비트(예컨대, S 비트)는 신뢰도가 높은 비트 위치 H에 할당하고, 중요도가 낮은 비트(예컨대, P 비트)는 신뢰도가 낮은 비트 위치 L에 할당된다. 그러나 32QAM, 64QAM, 128QAM과 같이 고차 변조 심볼은 중간 정도인 비트 위치 M이 존재한다.

따라서, 다양한 부호율 및 데이터 전송률을 지원하는 시스템의 경우, 채널 부호화부(110)를 통해 부호화된 비트(또는 시퀀스) 블록을 인터리버로 분할하여 보낼 때, 단지 S 및 P 비트로 분류하여 보내게 되면 하기와 같은 문제점이 존재한다.

예를 들면, 데이터 전송률 d는 0.37, 0.55, 0.65, 0.74, 0.88, 0.95, 1.0 등이 있다. 채널 부호화부(110)에서 채널 부호화 후 레이트 매칭부(120)에서 레이트 매칭을 통해서 데이터 전송률을 맞추게 되는데, 레이트 매칭된 데이터 블록을 단지 S 및 P로 분류하여 각각 독립된 인터리버(140, 150)로 보내게 되면 다음과 같은 문제가 발생한다.

만약 데이터 전송률 d가 1.0일 경우, 레이트 매칭을 수행한 후 데이터 블록에는 단지 S 비트만 있다. 이때, P 비트들은 모두 펑처링되어 하나도 남아있지 않다. 그러면, 제2 인터리버(즉, P를 위한 인터리버)(150)에 입력되는 데이터는 없게 된다.

만약 데이터 전송률 d가 0.95일 경우, 레이트 매칭 수행 후 데이터 블록에는 S 비트가 95%를 차지하고 P 비트는 5%만 포함되어 있다. 이 경우는, 불균형 병렬 인터리빙을 수행하게 되는 문제점이 있다. 이렇게 되면 병렬 인터리빙하는 효과는 사라지게 된다.

따라서, 고차 변조 방식에 따른 비트 신뢰도 패턴을 사용하여 레이트 매칭된 데이터를 효율적으로 분할하는 방법 및 장치가 요구된다.

본 발명이 해결하고자 하는 과제는 이동통신 시스템에서 성능 향상을 위해 병렬 인터리버 구조를 이용하는 송신기에서 채널 부호화된 데이터 시퀀스를 서브 블록으로 분할(또는 분배)하는 이동통신 시스템에서 데이터 송신 장치 및 방법을 제공하는 것이다.

또한 본 발명이 해결하고자 하는 과제는 병렬로 인터리빙된 데이터 시퀀스를 변조 심볼에 중요도를 적용하여 전송할 때, S 비트로만 구성되었거나 S 비트가 시퀀스의 대다수를 차지하는 서브 블록은 신뢰도가 높은 비트 위치에 할당하고, P 비트로만 구성되었거나 P 비트가 대다수를 차지하는 서브 블록은 신뢰도가 낮은 비트 위치에 할당하여 전송하는 이동통신 시스템에서 데이터 송신 방법 및 장치를 제공하는 것이다.

본 발명의 실시예에 따르면, 이동통신 시스템에서 데이터 송신 방법은 이동통신 시스템에서 데이터 송신 방법에 있어서, 전송하고자 하는 데이터를 채널 부호화하여 부호화된 비트를 출력하는 과정 상기 부호화된 비트를 데이터 전송률에 적합하도록 레이트 매칭하여 출력하는 과정 상기 레이트 매칭이 수행된 비트를 서브 블록으로 분할하여 출력하는 과정 상기 서브 블록으로 분할된 데이터를 인터리빙하여 출력하는 과정 미리 설정된 변조 방식에 따라 심볼 매핑하여 전송하는 과정을 포함한다.

또한 본 발명의 실시예에 따르면, 이동통신 시스템에서 데이터 송신 장치는 이동통신 시스템에서 데이터 송신 장치에 있어서, 전송하고자 하는 데이터를 채널 부호화하여 부호화된 비트를 출력하는 채널 부호화부 상기 부호화된 비트를 데이터 전송률에 적합하도록 레이트 매칭하여 출력하는 레이트 매칭부 상기 레이트 매칭이 수행된 비트를 서브 블록으로 분할하여 출력하는 분배부 상기 서브 블록으로 분할된 데이터를 인터리빙하여 출력하는 인터리버 미리 설정된 변조 방식에 따라 심볼 매핑하여 전송하는 변조부를 포함한다.

이하에서 개시되는 발명 중 대표적인 것에 의해 얻어지는 효과를 간단히 설명하면 다음과 같다.

본 발명은, 시스템 성능 향상을 위해 병렬 인터리버 구조를 이용하는 이동통신 시스템의 송신 장치에서 채널 부호화된 데이터 시퀀스를 서브 블록으로 효율적으로 분할하여 SMP와 같은 심볼 매핑을 수행한 후 데이터를 전송함으로써 시스템의 성능을 향상시키는 효과를 가져온다.

시스템의 성능을 향상시키는 요인은 여러 가지가 있지만, 본 발명에서 시스템 성능 향상에 영향을 미치는 요인은 다음 두 가지이다.

첫째는 인터리버를 통한 성능 향상이고, 둘째는 병렬로 인터리빙된 데이터 블록에 SMP라는 심볼 매칭을 적용함으로써 얻을 수 있는 성능 향상이다. 따라서, 본 발명은 인터리버에 공급되는 데이터의 불균형(특히, d가 큰 경우 즉 d가 1.0에 가까운 경우)을 해결함으로써 시스템 성능 향상을 기대할 수 있다.

이하 첨부된 도면을 참조하여 본 발명의 실시예에 대한 동작 원리를 상세히 설명한다. 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.

본 발명은 이동통신 시스템에서 데이터 송신 방법 및 장치에 관한 것으로, 상세하게는 도 1에 도시된 송신기(100) 내의 분배부(130)에서 S 비트 및 P 비트를 서브 블록으로 분할하는 방법에 관한 것이다.

도 1에 나타낸 바와 같이, 채널 부호화부(110)에서 채널 부호화된 데이터 시퀀스는 시스테매틱 비트인 S 비트와 패리티 비트인 P 비트로 구분된다. 본 발명에서는 분배부(130)를 통해서 S 비트와 P 비트로 구성된 데이터 시퀀스는 두 개의 서브 블록으로 나뉜 다음 각각 인터리버(140, 150)로 입력된다. 상기 분배부(130)는 S 비트 및 P 비트를 서브 블록으로 분할할 때 고차 변조방식 및 고차 변조 심볼의 비트 신뢰도를 반영할 수 있다.

도 2는 M-ary 변조 심볼에 대한 비트 신뢰도 패턴의 일 예를 도시한 도면이다.

도 2에 나타낸 바와 같이, 고차 M-ary 변조(M>7) 심볼은 비트 오차 확률에 따라 신뢰도가 높은 비트(Higher reliable bit, H) 위치, 신뢰도가 중간 정도인 비트(Medium reliable bit, M) 위치, 신뢰도가 낮은 비트 (Lower reliable bit, L) 위치로 구분할 수 있다. 그러나, 변조 방식의 성상도에 사용된 그레이 심볼 패턴 및 심볼 전송 시 I/Q(In-phase/Quadrature) 비트 배치에 따라 또 다른 형태의 비트 신뢰도 패턴이 존재함을 쉽게 알 수 있다.

도 2에 나타낸 바와 같이 변조 심볼에 대한 비트 신뢰도 배턴은 다음과 같다.

SMP 기술을 심볼 매핑에 적용함에 있어서, 중요도가 높은 비트(예컨대, S 비트)는 신뢰도가 높은 비트 위치(H)에 할당하고 중요도가 낮은 비트(예컨대, P 비트)는 신뢰도가 낮은 비트 위치(L)에 할당하여 심볼을 전송한다. 그러나, 32QAM/64QAM/128QAM 등의 고차 변조 심볼은 신뢰도가 중간 정도인 비트 위치 M이 존재한다. 다시 말하면, M에 해당하는 비트의 비트 오차 확률이 H에 대한 비트 오차 확률과 L에 대한 비트 오차 확률의 평균 정도에 해당한다. 따라서, 신뢰도 중간 정도인 비트 위치 M은 상황에 따라 H 또는 L으로 할당하여 심볼을 매핑 할 수 있다. 예를 들면, 전송하고자 하는 데이터 블록에 P 비트 수에 비해 S 비트 수가 많을 경우 M을 H로 배정하여 심볼 매핑을 수행할 수 있다. 반면에, 데이터 블록에 S 비트 수에 비해 P 비트 수가 많을 경우 M을 L로 배정하여 심볼 매핑을 수행할 수 있다.

본 발명에서는 각 심볼에 포함된 H, M 및 L이 차지하는 비트 수를 고려하여, 레이트 매칭을 거쳐 생성된 부호화된 데이터 블록(S 비트 및 P 비트로 구성됨)을 분배부(130)에서 두 개의 서브 블록으로 분할할 수 있다. 두 개의 데이터 서브 블록을 각각 A 및 B라 하면, 각 고차 변조 방식에 대한 서브 블록 비트수 분할 비율(A:B)을 하기 <표 1>에서와 같이 요약할 수 있다.

도 3a은 본 발명의 실시 예에 따른 이동통신 시스템에서 서브 블록 시퀀스를 분할하는 예를 도시한 도면이다. 도 3a를 참조하여 채널 부호화된 비트를 분배부를 통해서 두 개의 서브 블록 A 및 B로 분류하는 방법을 설명하기로 한다.

예를 들어, 채널 부호화부(110)로 부호율(r)이1/3인 터보 코드가 사용되고 이때 전송율 d는 0.5 라고 가정한다. 부호화된 데이터 비트들은 S 비트 및 P 비트로 구분하여 한 개의 데이터 블록을 구성하고 있다. 이 부호화된 데이터 블록은 레이트 매칭을 통해서 부호화된 비트들에 대한 반복(repetition) 또는 천공(puncturing) 등의 동작을 수행한 후 데이터 전송률에 일치하는 비트 수를 갖는 데이터 블록으로 생성되어 분배부(330)로 입력된다.

상기 분배부(330)는 입력된 전송 데이터 블록을 두 개의 서브 블록 A 및 B로 분할한다. 서브 블록 A 및 B에 포함되는 데이터에 포함되는 비트 수의 비율은 상기 <표 1>에 예시한 바와 같이 고차 변조 심볼에 대한 신뢰도 패턴을 이용하여 결정할 수 있다. 도 3a에 나타낸 바와 같이, 분배부(330)는 서브 블록을 분할함에 있어서, 서브 블록 A에는 시스테매틱 비트 S가 포함되도록 하고, 서브 블록 B에는 패리티 비트가 포함되도록 하여 분할한다. 그러나, 분할하는 비율에 따라 서브 블록 A의 일부 비트는 P 비트를 포함할 수 있다. 동일한 이유로 서브 블록 B에도S 비트가 포함될 수 있음은 쉽게 알 수 있다. 두 서브 블록 A 및 B에 포함된 비트 수의 비율(ratio)은 사용되는 변조 방식에 따라 선택된다. 즉, 서브 블록 내 비트 수 비율은 8PSK가 데이터 전송이 사용될 경우는 2:1, 16QAM의 경우 1:1, 32QAM의 경우 3:2 또는 2:3 등을 선택할 수 있다. 또한 서브 블록 내 비트 수 비율은 64QAM의 경우 2:1, 1:2 또는 1:1로, 128QAM인 경우 4:3 또는 2:5로 선택된다.

도 3b는 본 발명의 실시 예에 따른 이동통신 시스템에서 분할된 서브 블록으로 병렬 인터리빙하는 인터리버를 도시한 도면이다.

상기 분배부(330)를 통해서 분할된 서브 블록 A 및 B는 각각의 인터리버(340, 350)로 입력되어 인터리빙이 수행된다. 병렬 구조 인터리빙을 거친 서브 블록 A' 및 B'는 SMP 방법을 사용하여 심볼 매핑된 후 M-어레이 변조부(170)를 통해서 전송된다. 이 때, 서브 블록 A'에 포함된 비트들은 전부 또는 대다수의 데이터 비트가 S 비트로 구성되기 때문에 신뢰도가 높은 비트 위치에 할당된다. 반면에, 서브 블록 B'에 포함된 비트들은 전부 또는 대다수의 데이터 비트가 P 비트로 구성되기 때문에 신뢰도가 낮은 비트 위치에 할당된다.

한편, 이동통신 시스템에 따라 인터리버는 생략될 수도 있다. 예를 들면, 레이트 매칭 과정에서 이미 독립된 인터리빙이 수행되어 추가적인 외부 인터리버가 필요 없는 전송 시스템 경우에는 서브 블록 A 및 B를 SMP 등의 방식을 사용하여 심볼 매핑을 수행할 수 있다.

시스템 성능 향상의 관점에서, 두 개로 구성되는 병렬 인터리버에 사용되는 인터리버는 전송되는 데이터 비트가 효율적으로 분산되도록 설계되어야 한다. 즉, 버스트, 동일 버스트 내의 비트, 동일 심볼 내의 비트가 효율적으로 분산되어야 한다.

도 4는 본 발명의 실시 예에 따른 이동통신 시스템에서 데이터 송신 방법을 도시한 흐름도이다. 도 4를 참조하여 이동통신 시스템에서 서브 블록 시퀀스 분할 방법을 설명하기로 한다.

먼저, 채널 부호화부(110)는 401 단계에서 전송하고자 하는 데이터를 채널 부호화하여 부호화된 S 비트와 P 비트를 레이트 매칭부(120)로 출력한다.

상기 레이트 매칭부(120,320)는 403 단계에서 상기 부호화된 S 비트와 P 비트를 천공 또는 반복을 통해서 데이터 전송률에 적합하도록 레이트 매칭하여 데이터 전송률에 일치하는 비트 수를 갖는 데이터 블록으로 생성한 후 분배부(130,330)로 출력한다.

상기 분배부(130,330)는 405 단계에서 레이트 매칭이 수행된 비트 S와 P를 서브 블록으로 분할한 후 각각의 인터리버(140/340, 150/350)로 출력한다. 상기 서브 블록 A 및 B에 포함된 비트 수의 비율은 사용되는 변조 방식에 따라 선택됨은 상기에서 설명한 바 있다.

상기 각각의 인터리버(140/340, 150/350)는 407 단계에서 서브 블록으로 분할된 데이터를 인터리빙한 후 M-어레이 변조부(170)로 출력한다.

상기 M-어레이 변조부(170)는 409 단계에서 미리 설정된 변조 방식에 따라 심볼 매핑하여 전송한다.

상기의 실시예에서는 한 개의 RLC (Radio Link Control) 데이터 블록이 전송되는 경우만 고려하였다. 그러나, 이동통신 시스템에서는 여러 개의 RLC 데이터 블록을 독립적으로 채널코딩하고, 모든 데이터를 대상으로 인터리빙을 수행한 다음 여러 개의 버스트로 나누어 전송한다. 예를 들면, EGPRS (Enhanced General Packet Radio Service)의 MCS(Modulation Coding Scheme)-7, MCS-8 및 MCS-9에서는 두 개의 RLC 데이터 블록이 하나의 무선(Radio) 블록당 전송되는 페이로드(payload)를 구성한다. 또한 EGPRS 진화에서는 최대 4개의 RLC 데이터 블록이 한 무선 블록(Radio Block)의 페이로드 데이터로 전송될 수 있다. 이 경우, 도 1에 도시한 송신기 구조는 도 5와 같이 N개의 RLC 블록이 페이로드를 구성하는 경우로 일반화 될 수 있다.

도 5에 보인 바와 같이 N개의 RLC 데이터 블록은 각각채널코딩 및 레이트 매칭부(520,521)를 거쳐 시스테메틱 비트 서브 블록 (S₁,S₂,…,S_N) 및 패리티 비트 서브 블록 (P₁,P₂,…,P_N)으로 구분된다. 서브 블록들은 각각 분배부(530,531)에서 앞서 기술한 방식에 따라 각각 서브 블록 (A₁,A₂,…,A_N) 및 (B₁,B₂,…,B_N)로 분배된다. 병/직렬 변환부(540)에서는 각서브 블록을 도 6에 도시한 바와 같이 두 개의 데이터 블록 A=[A₁,A₂,…,A_N] 및 B=[B₁,B₂,…,B_N]로 통합한 후, 각각 제1인터리버(550) 및 제2인터리버(551)로 입력한다. 인터리빙된 데이터는 병/직렬 변환부(560)를 거친 다음 버스트 매핑 등 일련의 과정을 거처M-어레이 변조부(570)로 보내진다.

한편, GERAN(GSM EDGE Radio Access Network) 표준 릴리즈(Release) 7에서는지연 감소(Reduced Latency, 이하 RL)를 위하여 FANR(Fast Ack/Nack Reporting) 기능을 EGPRS에서 지원한다(이러한 EPGRS를 RL-EPGRS라 칭함). 이 RL 기능을 지원하는 단말기는 헤더부(header part)에 PANI(PAN Indicator) 필드를 사용하여 PAN(Piggy-backed Ack/Nack) 리포트 데이터를 식별하게 된다. PAN 리포트 데이터는 독립된 채널코딩을 거친 다음 페이로드 데이터와 함께 전송된다.

따라서 PAN 리포트 데이터가 사용되는 경우, 체널코딩된 페이로드 데이터를 레이트 매칭부에서 데이터 전송률에 적합하도록 펑처링을 수행할 때 PAN 리포트 데이터가 차지하는 공간을 고려하여 펑처링을 수행해야 한다. 즉, 레이트 매칭부의 출력 비트수는 아래 수학식1과 같다.

레이트 매칭부의 출력 비트 수 = (전송되는 데이터 비트 수 - PAN 비트 수)

분배부는 레이트 매칭부의 출력인 S 비트 및 P 비트 데이터를 서브 블록 A 와 B로 상기한 방법에 의해서 분할할 때 PAN 데이터를 고려해 넣어야 한다. 즉 PAN 데이터는 서브 블록 A에 포함시키거나 서브 블록 B에 포함시킬 수 있다. PAN 데이터는 제어신호에 해당하므로 사용자 데이터보다 중요도가 높은 것으로 고려하므로 서브 블록 A에 PAN 데이터를 할당하는 것이 바람직하다.

도 7a 및 도 7b는 한 개의 RLC 데이터 블록이 사용자 데이터(페이로드)로 전송될 경우, 분배분에서 PAN 데이터를 고려하여 서브 블록 A 및 B로 분할하는 방법을도시하였다. 도 7a는 PAN 데이터를 중요도가 높은 데이터로 고려한 경우이고, 도 7b는 상대적으로 덜 중요한 데이터로 고려한 경우에 해당한다.

두 개 이상의 RLC 데이터 블록이 사용자 데이터를 구성할 경우에도 도7a 및 도 7b에 도시한 서브 블록 분할방법이 각 분배부(730,731)에 적용된다. 단, 각 레이트 메칭부(720,721) 및 분배부(730,731)에서 고려해야 할 PAN 데이터 비트 수는 전체 PAN 비트 수를 RLC 데이터 블록 수로 나눈 만큼만 반영한다. 즉, N개의 RLC 데이터 블록에 대하여, i번째 RLC 데이터 블록(i=1,2,…N)에서 고려해야 할 PAN 비트 수는 아래 수학식 2를 만족한다.

i번째 PAN 데이터 비트 수 = (전체 PAN 데이터 비트 수 / N )

PAN 리포트 데이터는 사용자 데이터와 별도로 채널코딩이 수행된다. PAN 리포트 데이터는 사용자 데이터에 첨부되어 심볼 매핑을 수행한후 전송된다. PAN 데이터를 사용자 데이터에 첨부하는 시기는 도 3b 또는 도 5에서 (병렬)인터리빙을 수행하기 전 또는 인터리빙을 수행한 후일 수 있다.

인터리빙을 수행하기 전에 PAN 데이터를 첨부하는 방법은 도 8a에 도시하였 다. 도 8a는 한 개의 RLC 데이터 블록인 경우에 해당하며, PAN 데이터는 서브 블록 A의 포스트앰블(Postamble) 또는 프리앰블(Preamble) 형태로 첨부되여 A와 함께 인터리빙된다. 또한, 경우에 따라 서브 블록 B의 포스트앰블 또는 프리앰블 형태로 첨부되여 B와 함께 인터리빙된다.

도 8b는 N개의 RLC 데이터 블록이 사용된 경우에 대하여 PAN 데이터를 첨부하는 실시예를 나타낸 것이다. 도 8c는 사용자 데이터 A 및 B에 대한 인터리빙을 수행한 후에 인터리빙된 PAN 데이터를 첨부하는 경우에 대한 실시예를 나타낸 것이다. 이 경우, 채널코딩된 PAN 데이터도 독립적인 인터리빙을 적용한 다음, 인터리빙된 서브 블록 A' 또는 B'에 포스트앰블 또는 프리앰블 형태로 첨부된다.

도 9는 여러 개의 RLC 데이터 블록에 대한 병렬 인터리빙을 적용한 또 다른 송신기 구조를 나타낸 것이다.

도 5의 송신기와는 달리 도 9에서는 분배기를 통해서 서브블록으로 분할하는 방식을 수신단에 도입함에 있어서, 채널 부호화(910, 911) 및 레이트 매칭(920, 921)을 거친 시스테메틱 비트 서브블록(S₁,S₂,…,S_N) 및 패리티 비트 서브블록(P₁,P₂,…,P_N)에 대하여 병/직렬 변환(930)을 수행하고, S 블록 및 P 블록에 대하여 각각 인터리빙(940, 941)을 수행한 후 분배기(950)에서 도 3a에 기술한 본 발명의 실시예에 따른 분배 방식에 따라 두 데이터 블록 S' 및 P'를 데이터 블록 A 및 B로 분할한다. 따라서 N개의 RLC 데이터 블록이 전송된 경우, 도 5에 도시한 송신기는 N개의 분배기를 필요로 하는 반면, 도 9에 도시한 송신기는 단지 한 개의 분 배기만을 필요하다.

또한, 도 9에서는 S 비트 및 P 비트에 대해 완전히 독립적으로 인터리빙(940, 941)을 수행한 다음, 분배기(950)를 통해 인터리빙된 S' 및 P'를 다시 두 개의 데이터 블록 A 및 B로 분배하기 때문에, 터보부호의 복호 시 성능개선에 유리하게 작용할 수 있다.

도 10은 도 5의 송신기에 대응하는 수신기 구조를 도시한 것이다.

도 10을 참조하면, 수신된 데이터 버스트들은 각각 신호처리부(1010)에서 등화 및 복조 등의 신호처리를 거친 다음, 병/직렬 변환부(1020)에서 블록 A' 및 B'로 분리되어 출력된다. 두 데이터 블록 A' 및 B'은 각각 제1 역인터리버(1030) 및 제2 역인터리버(1031)를 통과한 후 데이터 블록 A와 B로 출력된다. 재분배부(1040)에서는 데이터 블록 A와 B를 다시 시스테메틱 비트 블록 S 및 패리티 비트 블록 P로 재분배하여 출력한다. 직/병렬 변환부(1050)에서는 S 및 P를 각각 시스테메틱 비트 서브블록(S₁,S₂,…,S_N) 및 패리티 비트 서브블록(P₁,P₂,…,P_N)으로 변환하여 N개의 버퍼(1060, 1061)에 저장한다. 버퍼(1060, 1061)에 저장된 데이터들은 N개의 채널 복호화부(1070, 1071)를 통해서 N개의 RLC 데이터 블록으로 복호된다. PAN 리포트 데이터가 적용되는 경우에도 앞서 기술한 바와 같이 동일하게 처리할 수 있다.

도 11은 도 9에 도시한 송신기에 대응하는 수신기 구조를 도시한 것이다.

도 11에 도시한 수신기는 재분배부(1130)의 위치가 역인터리버(1140, 1141)의 앞단에 위치해 있는 것을 제외하면 도 10에 도시한 수신기의 구조와 동일하다.

즉, 수신된 데이터 버스트들은 각각 신호처리부(1110)에서 등화 및 복조 등의 신호처리를 거친 다음, 병/직렬 변환부(1120)에서 블록 A' 및 B'로 분리되어 출력된다. 두 데이터 블록 A' 및 B'은 재분배부(1130)를 통해 시스테메틱 비트 블록 S' 및 패리티 비트 블록 P'로 재분배되어 출력되고, S'와 P'는 각각 제1 역인터리버(1130) 및 제2 역인터리버(1131)에서 역인터리빙된다. 그리고 직/병렬 변환부(1150)에서는 역인터리빙된 S 및 P를 각각 시스테메틱 비트 서브블록(S₁,S₂,…,S_N) 및 패리티 비트 서브블록(P₁,P₂,…,P_N)으로 변환하여 N개의 버퍼(1160, 1161)에 저장한다. 버퍼(1160, 1161)에 저장된 데이터들은 N개의 채널 복호화부(1170, 1171)를 통해서 N개의 RLC 데이터 블록으로 복호된다. PAN 리포트 데이터가 적용되는 경우에도 앞서 기술한 바와 같이 동일하게 처리할 수 있다.

이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

도 1은 일반적인 병렬 인터리빙을 적용한 이동통신 시스템의 송신기 구조도

도 2는 M-ary 변조 심볼에 대한 비트 신뢰도 패턴의 일 예를 도시한 도면

도 3a는 본 발명의 실시 예에 따른 이동통신 시스템에서 서브 블록 시퀀스를 분할하는 예를 도시한 도면

도 3b는 본 발명의 실시 예에 따른 이동통신 시스템에서 분할된 서브 블록으로 병렬 인터리빙하는 인터리버를 도시한 도면

도 4는 본 발명의 실시 예에 따른 이동통신 시스템에서 서브 블록 시퀀스 분할 방법을 도시한 흐름도

도 5는 여러 개의 RLC 데이터 블록에 대한 병렬 인터리빙을 적용한 송신기 구조도

도 6은 N개의 RLC 데이터 블록에 대하여 각각의 분배부를 거처 병/직렬 변환부에서 수행한 결과를 도시한 도면

도 7a는 분배기에서 PAN 데이터를 중요도가 높은 데이터로 고려하여 서브 블록 A에 PAN 데이터가 차지하는 비트 공간을 고려하여 분할하는 방법을 도시한 도면

도 7b는 분배기에서 PAN 데이터를 중요도가 낮은 데이터로 고려하여 서브 블록 B에 PAN 데이터가 차지하는 비트 공간을 고려하여 분할하는 방법을 도시한 도면

도 8a는 PAN 데이터를 서브 블록 A 또는 B의 포스트앰블(Postamble) 또는 프리앰블(Preamble)로 첨부하는 실시예를 나타낸 도면

도 8b는 N개의 RLC 데이터 블록에 대하여 는 PAN 데이터를 서브 블록 A 또는 B의 포스트앰블 또는 프리앰블로 첨부하는 실시예를 나타낸 도면

도 8c는 서브 블록 A' 또는 B'에 PAN 데이터를 첨부하는 경우에 대한 실시 예를 나타낸 도면

도 9는 여러 개의 RLC 데이터 블록에 대한 병렬 인터리빙을 적용한 또 다른 송신기 구조도

도 10은 도 5의 송신기에 대응하는 수신기 구조도

도 11은 도 9의 송신기에 대응하는 수신기 구조도

Claims

이동통신 시스템의 데이터 송신 장치에 있어서,

전송하고자 하는 데이터를 채널 부호화하여 부호화된 비트를 출력하는 채널 부호화부와,

상기 부호화된 비트를 데이터 전송률에 적합하도록 레이트 매칭하여 출력하는 레이트 매칭부와,

상기 레이트 매칭이 수행된 비트를 서브 블록으로 분할하여 출력하는 분배부와,

상기 서브 블록으로 분할된 데이터를 인터리빙하여 출력하는 인터리버와,

미리 설정된 변조 방식에 따라 심볼 매핑하여 전송하는 변조부를 포함하는 데이터 송신 장치.
제1항에 있어서,

상기 분배부는,

서브 블록으로 분할 시, 상기 서브 블록에 포함되는 비트 수 비율을, 고차 변조 심볼에 대한 신뢰도 패턴을 이용하여 결정하는 데이터 송신 장치.
제2항에 있어서,

8PSK 변조 방식이 사용될 경우 2:1, 16QAM 변조 방식이 사용될 경우 1:1, 32QAM 변조 방식이 사용될 경우 3:2 또는 2:3, 64QAM 변조 방식이 사용될 경우 2:1, 1:2 또는 1:1, 128QAM 변조 방식이 사용될 경우 4:3 또는 2:5로 서브 블록의 비트 길이로 분할하는 데이터 송신 장치.
제1항에 있어서,

상기 부호화된 비트는,

시스테매틱 비트(Systematic bits) 및 패리티 비트(Parity bit)를 포함하는 데이터 송신 장치.
이동통신 시스템의 데이터 송신 방법에 있어서,

전송하고자 하는 데이터를 채널 부호화하여 부호화된 비트를 출력하는 과정과,

상기 부호화된 비트를 데이터 전송률에 적합하도록 레이트 매칭하여 출력하는 과정과,

상기 레이트 매칭이 수행된 비트를 서브 블록으로 분할하여 출력하는 과정과,

상기 서브 블록으로 분할된 데이터를 인터리빙하여 출력하는 과정과,

미리 설정된 변조 방식에 따라 심볼 매핑하여 전송하는 과정을 포함하는 데이터 송신 방법.
제5항에 있어서,

상기 서브 블록으로 분할 시, 상기 서브 블록에 포함되는 비트 수 비율을, 고차 변조 심볼에 대한 신뢰도 패턴을 이용하여 결정하는 데이터 송신 방법.
제6항에 있어서,

8PSK 변조 방식이 사용될 경우 2:1, 16QAM 변조 방식이 사용될 경우 1:1, 32QAM 변조 방식이 사용될 경우 3:2 또는 2:3, 64QAM 변조 방식이 사용될 경우 2:1, 1:2 또는 1:1, 128QAM 변조 방식이 사용될 경우 4:3 또는 2:5로 서브 블록의 비트 길이를 분할하는 데이터 송신 방법.
제5항에 있어서,

상기 부호화된 비트는,

시스테매틱 비트(Systematic bits) 및 패리티 비트(Parity bit)를 포함하는 데이터 송신 방법.
이동통신 시스템의 데이터 송신 장치에 있어서,

전송하고자 하는 데이터를 채널 부호화하여 부호화된 비트를 출력하는 채널 부호화부와,

상기 부호화된 비트를 데이터 전송률에 적합하도록 레이트 매칭하여 출력하는 레이트 매칭부와,

상기 레이트 매칭이 수행된 비트를 인터리빙하여 출력하는 인터리버와,

상기 서브 블록으로 분할된 데이터를 서브 블록으로 분할하여 출력하는 분배부와,

상기 서브 블록들을 미리 설정된 변조 방식에 따라 심볼 매핑하여 전송하는 변조부를 포함하는 데이터 송신 장치.
이동통신 시스템의 데이터 수신 장치에 있어서,

수신된 데이터를 등화 및 복조하는 신호 처리부와,

상기 신호 처리부에서 출력된 신호를 역인터리빙하는 역인터리버와,

상기 역인터리빙된 데이터를 데이터 비트 블록과 시스테메틱 비트 블록으로 재분배하는 재분배부와,

상기 데이터 비트 블록과 시스테메틱 비트 블록을 각각 서브블록들로 변환하는 직/병렬 변환부와,

상기 서브블록들을 복호화하여 데이터 블록을 출력하는 복호화부를 포함하는 데이터 수신 장치.
이동통신 시스템의 데이터 수신 장치에 있어서,

수신된 데이터를 등화 및 복조하는 신호 처리부와,

상기 신호 처리부에서 출력된 신호를 데이터 비트 블록과 시스테메틱 비트 블록으로 재분배하는 재분배부와,

상기 상기 데이터 비트 블록과 시스테메틱 비트 블록을 역인터리빙하는 역인터리버와,

상기 역인터리빙된 데이터를 각각 서브블록들로 변환하는 직/병렬 변환부와,

상기 서브블록들을 복호화하여 데이터 블록을 출력하는 복호화부를 포함하는 데이터 수신 장치.