KR20080109302A - Liquid crystal display device - Google Patents
Liquid crystal display device Download PDFInfo
- Publication number
- KR20080109302A KR20080109302A KR1020070057449A KR20070057449A KR20080109302A KR 20080109302 A KR20080109302 A KR 20080109302A KR 1020070057449 A KR1020070057449 A KR 1020070057449A KR 20070057449 A KR20070057449 A KR 20070057449A KR 20080109302 A KR20080109302 A KR 20080109302A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- common
- line
- common electrode
- pixel electrode
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title abstract description 58
- 238000000034 method Methods 0.000 claims description 34
- 238000002161 passivation Methods 0.000 claims description 17
- 239000004065 semiconductor Substances 0.000 claims description 8
- 238000002834 transmittance Methods 0.000 abstract description 17
- 230000001681 protective effect Effects 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 63
- 239000010409 thin film Substances 0.000 description 26
- 230000005684 electric field Effects 0.000 description 13
- 239000000758 substrate Substances 0.000 description 13
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 230000005540 biological transmission Effects 0.000 description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 239000010408 film Substances 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 229910001182 Mo alloy Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134318—Electrodes characterised by their geometrical arrangement having a patterned common electrode
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
Abstract
Description
도 1은 종래 액정표시장치의 일례를 나타내는 도면.1 is a view showing an example of a conventional liquid crystal display device.
도 2는 도 1에 도시된 액정표시장치의 투과율 및 개구율을 개선하기 위한 공통라인, 공통 전극 및 화소 전극의 배치구조를 나타내는 단면도.FIG. 2 is a cross-sectional view illustrating an arrangement structure of a common line, a common electrode, and a pixel electrode for improving transmittance and aperture ratio of the liquid crystal display shown in FIG. 1.
도 3은 도 2에 도시된 C영역에서의 투과특성을 나타내는 사진.3 is a photograph showing transmission characteristics in region C shown in FIG. 2.
도 4는 본 발명의 실시 예에 따른 액정표시장치의 박막 트랜지스터 어레이를 나타내는 평면도.4 is a plan view illustrating a thin film transistor array of a liquid crystal display according to an exemplary embodiment of the present invention.
도 5는 도 4에 도시된 선 "I-I'", "Ⅱ-Ⅱ'","Ⅲ-Ⅲ'"를 따라 절취하여 나타내는 단면도.FIG. 5 is a cross-sectional view taken along the lines " I-I '", " II-II' ", " III-III '"
도 6은 도 5에 도시된 C영역에서의 투과특성을 나타내는 사진.FIG. 6 is a photograph showing transmission characteristics in region C shown in FIG. 5. FIG.
도 7a 및 도 7b는 본 발명의 실시 예에 따른 박막 트랜지스터 어레이의 제1 마스크 공정을 설명하기 위한 평면도 및 단면도. 7A and 7B are plan and cross-sectional views illustrating a first mask process of a thin film transistor array according to an exemplary embodiment of the present invention.
도 8a 및 도 8b는 본 발명의 실시 예에 따른 박막 트랜지스터 어레이의 제2 마스크 공정을 설명하기 위한 평면도 및 단면도.8A and 8B are plan and cross-sectional views illustrating a second mask process of a thin film transistor array according to an exemplary embodiment of the present invention.
도 9a 및 도 9b는 본 발명의 실시 예에 따른 박막 트랜지스터 어레이의 제3 마스크 공정을 설명하기 위한 평면도 및 단면도.9A and 9B are plan and cross-sectional views illustrating a third mask process of a thin film transistor array according to an exemplary embodiment of the present invention.
도 10a 및 도 10b는 본 발명의 실시 예에 따른 박막 트랜지스터 어레이의 제4 마스크 공정을 설명하기 위한 평면도 및 단면도.10A and 10B are plan and cross-sectional views illustrating a fourth mask process of a thin film transistor array according to an exemplary embodiment of the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
TFT : 박막 트랜지스터 42 : 게이트 라인TFT: thin film transistor 42: gate line
42a : 게이트 전극 46 : 공통 라인42a: gate electrode 46: common line
46a : 공통 라인 수평부 46b, 46c : 공통 라인 수직부46a: common line
43 : 게이트 절연막 44 : 데이터 라인43: gate insulating film 44: data line
44a : 소스 전극 44b : 드레인 전극44a:
55 : 반도체 패턴 53 : 활성층55
54 : 오믹 접촉층 45 : 보호막54: ohmic contact layer 45: protective film
40 : 제1 접촉홀 50 : 제2 접촉홀40: first contact hole 50: second contact hole
48 : 화소 전극 48a : 화소 전극 핑거부48
48b : 화소 전극 연결부 52 : 공통 전극48b: pixel electrode connection portion 52: common electrode
52a : 공통 전극 핑거부 52b : 공통 전극 연결부52a: common
본 발명은 액정표시장치에 관한 것이다. 특히 본 발명은 투과율을 개선한 액정표시장치에 관한 것이다.The present invention relates to a liquid crystal display device. In particular, the present invention relates to a liquid crystal display device having improved transmittance.
액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이러한 액정표시장치는 액정을 구동시키는 전계의 방향에 따라 수직 전계 인가형과 수평 전계 인가형으로 대별된다.The liquid crystal display device displays an image by adjusting the light transmittance of the liquid crystal using an electric field. Such liquid crystal displays are roughly classified into a vertical electric field application type and a horizontal electric field application type according to the direction of the electric field for driving the liquid crystal.
수직 전계 인가형 액정표시장치는 상/하부 기판에 대향되게 배치된 화소 전극과 공통 전극 사이에 형성되는 수직 전계에 의해 액정을 구동한다. 이러한 수직 전계 인가형 액정표시장치는 개구율이 큰 장점을 가지는 반면 시야각이 90도 정도로 좁은 단점을 가진다.In the vertical field application type liquid crystal display, the liquid crystal is driven by a vertical electric field formed between the pixel electrode and the common electrode disposed to face the upper and lower substrates. Such a vertical field application type liquid crystal display device has a large aperture ratio, but has a narrow viewing angle of about 90 degrees.
수평 전계 인가형 액정표시장치는 하부 기판에 나란하게 배치된 화소 전극과 공통 전극 간의 수평 전계에 의해 액정을 구동한다. 이러한 수평 전계 인가형 액정표시장치는 시야각이 160도 정도로 넓은 장점을 가진다.The horizontal field application type liquid crystal display drives a liquid crystal by a horizontal electric field between a pixel electrode and a common electrode arranged side by side on a lower substrate. The horizontal field application liquid crystal display device has an advantage that a viewing angle is wide as about 160 degrees.
도 1을 참조하면, 수평 전계 인가형 액정표시장치는 액정(9)을 사이에 두고 대향하는 박막 트랜지스터 어레이(10) 및 칼라 필터 어레이(20)를 포함한다.Referring to FIG. 1, a horizontal field application type liquid crystal display includes a thin
칼라 필터 어레이(20)는 상부 기판(1) 상에 순차적으로 형성된 블랙 매트릭스(3), 칼라 필터(5), 오버코트층(7)을 포함한다. 블랙 매트릭스(3)는 빛 샘을 방지하고 이웃하는 칼라 필터 간의 광 간섭을 방지하는 역할을 한다. 칼라 필터(5)는 적색(R), 녹색(G), 청색(B)의 패턴을 포함함으로써 칼라를 표시할 수 있게 한다. 오버코트층(7)은 블랙 매트릭스(3)와 칼라 필터(5)가 형성된 상부 기판(1)을 평탄화시키는 역할을 한다.The
박막 트랜지스터 어레이(10)는 서로 교차하여 화소 영역을 정의하는 게이트 라인(12) 및 데이터 라인(14)과, 게이트 라인(12) 및 데이터 라인(14)에 각각에 접속된 박막 트랜지스터(TFT)와, 박막 트랜지스터(TFT)에 접속된 화소 전극(18)과, 화소 전극(18)에 나란한 공통전극(22)과, 공통전극(22)에 접속된 공통 라인(16)을 포함한다. 여기서 공통 전극(22)과 화소 전극(18)은 슬릿 형태로 형성된 부분을 포함하고, 그 슬릿들은 서로 나란하도록 형성된다. 이러한 박막 트랜지스터 어레이(10)는 하부 기판(11) 상에 형성된다.The thin
박막 트랜지스터(TFT)는 게이트 라인(12)으로부터의 게이트 신호에 응답하여 데이터 라인(14)으로부터의 데이터 신호를 화소 전극(18)으로 공급한다. 박막 트랜지스터(TFT)를 통해 데이터 신호가 공급된 화소 전극(18)과 공통 라인(16)을 통해 기준전압이 공급된 공통전극(22) 사이에는 수평 전계가 형성된다. 이러한 수평 전계에 의해 액정(9)이 회전하게 된다. 액정(9)의 회전 정도는 데이터 신호에 따라 조절된다. The thin film transistor TFT supplies the data signal from the
하부 기판(11)의 외부면과 상부 기판(1)의 외부면 각각에는 특정방향으로 진동하는 빛을 투과시키는 제1 편광판(33) 및 제2 편광판(31)이 부착된다. 일반적으로 제1 편광판(33)의 투과축(x)과 제2 편광판(31)의 투과축(y)은 서로 수직을 이루도록 배치된다.A first polarizing
수평 전계 인가형 액정표시장치는 상술한 바와 같이 수평 전계에 의해 액정(9)의 회전 정도를 조절하여 화소 영역을 투과하는 광 투과율이 달라지게 함으로써 화상을 구현한다. 이 때, 수평 전계에 의해 구동되는 액정(9)은 그 장축이 제1 및 제2 편광판(33, 31)의 투과축(x,y)에 비스듬히 배열되어야 액정표시장치의 투과 율에 기여할 수 있다. 즉, 장축이 제1 및 제2 편광판(33, 31)의 투과축(y)과 나란하거나 수직하게 배열된 액정(9)을 투과한 광은 제2 편광판(33)을 투과하지 못하므로 투과율에 기여할 수 없다.As described above, the horizontal field application type liquid crystal display realizes an image by controlling the degree of rotation of the
이와 같은 수평 전계 인가형 액정표시장치는 공통 전극(22)과 화소 전극(18)의 배치 구조를 다양한 방법으로 설계하여 개구율 및 투과율을 개선시키는 방향으로 발전하고 있다. 그 중 도 2에 도시된 바와 같이 공통 전극(22)과 화소 전극(18)이 절연막들(23, 25)상에 나란하게 형성되고, 공통 전극(22)에 신호를 인가하기 위한 공통 라인(16)이 절연막들(23, 25)을 사이에 두고 공통 전극(22)과 화소 전극(18)에 중첩되게 형성되는 구조가 제안된 바 있다. 상기 구조에서 공통 전극(22)은 절연막들(25, 23)을 관통하는 접촉홀(미도시)을 통해 공통 라인(16)에 접속되어 기준 전압을 공급받는다. 이러한 구조로 형성된 화소 전극(18)에 데이터 신호가 공급되고 공통전극(22)에 공통 라인(16)을 통해 기준전압이 공급되면, 화소 영역에 배치된 액정이 구동하여 광을 투과시킨다. 이 때, 화소 전극(18)과 공통 전극(22) 사이의 영역(B)에 배치된 액정은 화소 전극(18)과 공통 전극(22)사이에 형성된 수평전계에 의해 구동되어 투과율에 기여한다. 또한 공통 라인(16)과 화소 전극(18)이 중첩된 부분과 인접한 A영역에 배치된 액정은 공통 라인(16)과 화소 전극(18) 상부에 포물선 형태로 형성된 프린지 필드(Fringe Field)에 의해 구동되어 투과율에 기여한다. 반면, 공통 라인(16)과 공통 전극(22)이 중첩된 부분과 인접한 C영역에 배치된 액정은 공통 라인(16)과 공통 전극(22)에 동일한 전압이 인가되므로 초기배열 상태를 유지한다. 이에 따라 화소 전극(18)에 데이터 신호가 공급 되고 공통전극(22)에 공통 라인(16)을 통해 기준전압이 공급되더라도 도 3에 도시된 바와 같이 C영역에서는 액정의 장축이 제1 및 제2 편광판의 투과축과 나란하거나 수직하게 배열되어 광을 투과시키지 못하고 투과율에 기여할 수 없다. Such a horizontal field application liquid crystal display device has been developed in a direction to improve the aperture ratio and transmittance by designing the arrangement structure of the
본 발명의 목적은 투과율을 개선한 액정표시장치를 제공하는 데 있다.An object of the present invention is to provide a liquid crystal display device having improved transmittance.
상기 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 액정표시장치는 게이트 라인, 상기 게이트 라인에 연결된 TFT의 게이트 전극 및 상기 게이트 라인과 분리된 공통 라인을 포함하는 제1 도전 패턴; 상기 제1 도전 패턴을 덮는 게이트 절연막; 상기 게이트 라인과 교차하여 화소영역을 정의하는 데이터 라인, 상기 데이터 라인에 연결된 TFT의 소스 전극 및 상기 화소 영역에서 서로 연결된 두 변을 따라 형성된 TFT의 드레인 전극을 포함하며, 상기 게이트 절연막 상에 형성된 제2 도전 패턴; 상기 제2 도전 패턴을 덮는 보호막; 및 상기 드레인 전극 중 한변에 접속된 화소 전극 및 상기 공통 라인에 접속되고 상기 드레인 전극 중 다른 한변에 중첩된 공통 전극을 포함하며, 상기 보호막 상에 형성된 제3 도전 패턴을 구비한다.In order to achieve the above object, a liquid crystal display according to an exemplary embodiment of the present invention includes a first conductive pattern including a gate line, a gate electrode of a TFT connected to the gate line, and a common line separated from the gate line; A gate insulating layer covering the first conductive pattern; A data line crossing the gate line to define a pixel area, a source electrode of the TFT connected to the data line, and a drain electrode of the TFT formed along two sides connected to each other in the pixel area; 2 conductive patterns; A passivation layer covering the second conductive pattern; And a third electrode pattern connected to one side of the drain electrode and a common electrode connected to the common line and overlapping the other side of the drain electrode, and formed on the passivation layer.
상기 화소 전극은 서로 나란하게 형성된 다수의 화소 전극 핑거부; 및 상기 화소 전극 핑거부들을 상기 화소 영역 일측에서 연결하는 화소 전극 연결부를 포함 한다.The pixel electrode may include a plurality of pixel electrode finger parts formed parallel to each other; And a pixel electrode connection part connecting the pixel electrode finger parts at one side of the pixel area.
상기 공통 전극은 상기 화소 전극 핑거부들과 나란한 다수의 공통 전극 핑거부; 및 상기 공통 전극 핑거부들을 상기 화소 영역 타측에서 연결하는 공통 전극 연결부를 포함한다.The common electrode may include a plurality of common electrode finger parts parallel to the pixel electrode finger parts; And a common electrode connecting part connecting the common electrode finger parts to the other side of the pixel area.
상기 공통 라인은 상기 게이트 라인과 나란한 수평부; 상기 수평부와 연결되어 상기 화소 전극 연결부와 중첩된 제1 수직부; 및 상기 수평부와 연결되어 상기 공통 전극 연결부와 중첩된 제2 수직부를 포함한다.The common line may include a horizontal portion parallel to the gate line; A first vertical part connected to the horizontal part and overlapping with the pixel electrode connection part; And a second vertical part connected to the horizontal part and overlapping with the common electrode connection part.
상기 드레인 전극과 중첩된 공통 전극은 상기 공통 전극 연결부이다.The common electrode overlapping the drain electrode is the common electrode connection part.
상기 공통 전극 핑거부와 상기 화소 전극 핑거부는 상기 데이터 라인 방향으로 교번되고, 상기 공통 전극 연결부와 상기 화소 전극 연결부는 상기 데이터 라인과 나란하다.The common electrode finger portion and the pixel electrode finger portion are alternated in the data line direction, and the common electrode connection portion and the pixel electrode connection portion are parallel to the data line.
상기 제2 도전 패턴 하부에는 활성층 및 오믹 접촉층을 포함하는 반도체 패턴이 중첩된다.A semiconductor pattern including an active layer and an ohmic contact layer overlaps under the second conductive pattern.
상기 화소 전극은 상기 보호막을 관통하여 상기 드레인 전극을 노출시키는 제1 접촉홀을 통해 상기 드레인 전극과 접속된다.The pixel electrode is connected to the drain electrode through a first contact hole through the passivation layer to expose the drain electrode.
상기 공통 전극은 상기 보호막 및 게이트 절연막을 관통하여 상기 공통 라인을 노출시키는 제2 접촉홀을 통해 상기 공통 라인과 접속된다.The common electrode is connected to the common line through a second contact hole through the passivation layer and the gate insulating layer to expose the common line.
상기 목적외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and advantages of the present invention other than the above object will be apparent from the description of the preferred embodiment of the present invention with reference to the accompanying drawings.
이하 본 발명의 바람직한 실시 예들을 도 4 내지 도 10b를 참조하여 설명하 기로 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to FIGS. 4 to 10B.
도 4는 본 발명의 실시 예에 따른 액정표시장치의 박막 트랜지스터 어레이를 나타내는 평면도이고, 도 5는 도 4에 도시된 선 "I-I'", "Ⅱ-Ⅱ'","Ⅲ-Ⅲ'"를 따라 절취하여 나타내는 단면도이다.4 is a plan view illustrating a thin film transistor array of a liquid crystal display according to an exemplary embodiment of the present invention, and FIG. 5 is a line "I-I '", "II-II'", or "III-III 'shown in FIG. Is a cross-sectional view taken along the line.
본 발명의 실시 예에 따른 액정표시장치는 액정을 사이에 두고 대향하는 박막 트랜지스터 어레이 및 칼라 필터 어레이를 포함한다. 액정은 박막 트랜지스터 어레이에 포함된 화소 전극(48)에 인가되는 전압에 따라 회전하여 광투과율을 조절함으로써 화상을 표시한다.The liquid crystal display according to the exemplary embodiment of the present invention includes a thin film transistor array and a color filter array facing each other with a liquid crystal interposed therebetween. The liquid crystal is rotated according to the voltage applied to the
액정을 구동하기 위하여, 본 발명의 실시 예에 따른 박막 트랜지스터 어레이는 도 4 및 도 5에 도시된 바와 같이 서로 교차하는 게이트 라인(42) 및 데이터 라인(44)과, 게이트 라인(42) 및 데이터 라인(44)에 접속된 박막 트랜지스터(TFT)와, 박막 트랜지스터(TFT)에 접속된 화소 전극(48)과, 화소 전극(48)에 나란한 공통전극(52)과, 공통전극(52)에 접속된 공통 라인(46)을 포함한다. 이러한 박막 트랜지스터 어레이는 하부 기판(41) 상에 형성된다.In order to drive the liquid crystal, a thin film transistor array according to an exemplary embodiment of the present invention may include a
게이트 라인(42)은 박막 트랜지스터(TFT)에 게이트 신호를 공급하고, 데이터 라인(44)은 박막 트랜지스터(TFT)에 데이터 신호를 공급한다. 이러한 게이트 라인(42)과 데이터 라인(44)은 서로 교차하여 화소 영역을 정의한다.The
박막 트랜지스터(TFT)는 게이트 라인(42)의 게이트 신호에 응답하여 데이터 라인(44)의 데이터 신호가 화소 전극(48)에 충전되어 유지되게 한다. 이를 위하여, 박막 트랜지스터(TFT)는 게이트 라인(42)에 연결된 게이트 전극(42a), 데이터 라인(44)에 연결된 소스 전극(44a), 화소 전극(48)에 접속된 드레인 전극(44b), 게이트 전극(42a)과 게이트 절연막(43)을 사이에 두고 중첩되는 반도체 패턴(55)을 구비한다. The thin film transistor TFT keeps the data signal of the
반도체 패턴(55)은 오믹 접촉층(54)과 오믹 접촉층(54) 상에 중첩된 활성층(53)을 포함한다. 활성층(53)은 소스 전극(44a) 및 드레인 전극(44b) 사이에서 노출되어 채널을 형성한다. 오믹 접촉층(54)은 소스전극(44a)과 활성층(53) 사이 및, 드레인 전극(44b)과 활성층(53) 사이에 형성되어 소스 및 드레인 전극(44a, 44b)과 활성층(53)을 오믹 접촉시킨다. 이러한 반도체 패턴(55)은 제조 공정상 특징으로 인하여 데이터 라인(44) 하부에도 중첩될 수 있다.The
화소 전극(48)은 보호막(45)을 관통하는 제1 접촉홀(40)을 통해 박막 트랜지스터(TFT)의 드레인 전극(44b)에 접속된다. 이 때 화소 전극(48)은 서로 나란하게 형성된 다수의 화소 전극 핑거부(48a)들과, 화소 전극 핑거부(48a)들을 연결하는 화소 전극 연결부(48b)로 구분된다.The
공통 전극(52)은 화소 전극(48)에 나란하게 형성된다. 공통 전극(52)은 보호막(45) 및 게이트 절연막(43)을 관통하는 제2 접촉홀(50)을 통해 공통 라인(56)에 접속된다. 이러한 공통 전극(52)은 서로 나란하게 형성된 다수의 공통 전극 핑거부(52a)들과, 공통 전극 핑거부(52a)들을 연결하는 공통 전극 연결부(52b)로 구분된다. The
상술한 공통 전극 핑거부(52a)는 화소 전극 핑거부(48a)와 나란하게 형성된다. 이에 따라 화소 전극 핑거부(48a)에 데이터 신호가 공급되고 공통 전극 핑거 부(52a)에 공통 전압이 공급되면, 화소 전극 핑거부(48a)와 공통 전극 핑거부(52a) 사이의 B영역에 전계가 형성되어 액정이 구동된다. 화소 전극 핑거부(48a)와 공통 전극 핑거부(52a)는 전계가 형성되는 영역이 보다 넓게 형성되도록 데이터 라인(44) 방향으로 교번되게 형성된다. 그 결과, 화소 전극 핑거부(48a)와 공통 전극 핑거부(52a)는 가로방향으로 돌출되게 형성된다. 이에 따라 화소 전극 연결부(48b)는 데이터 라인(44)과 나란하게 형성되어 가로 방향으로 돌출되게 형성된 화소 전극 핑거부(48a)들을 연결한다. 또한, 공통 전극 핑거부(52b)는 데이터 라인(44)과 나란하게 형성되어 가로 방향으로 돌출되게 형성된 공통 전극 핑거부들(52a)을 연결한다. 그리고 화소 전극 연결부(48b)와 공통 전극 연결부(52b)는 화소 전극 및 공통 전극 핑거부(48a, 52a)들을 사이에 두고 마주한다.The common
공통 라인(46)은 공통 전극(52)에 접속되어 액정 구동을 위한 공통 전압을 공통 전극(52)에 공급한다. 공통 라인(46)은 게이트 라인(42)에 나란한 수평부(46a), 수평부(46a)에 연결되고 화소 전극 연결부(48b)에 중첩된 제1 수직부(46b)와, 수평부(46a)에 연결되고 공통 전극 연결부(52b)에 중첩된 제2 수직부(46c)로 구분된다. The
수평부(46a)는 화소 영역 외곽에서 구동회로와 접속된 패드부(미도시)에 연결되어 패드부로부터 공통 전압을 공급받는다.The
화소 전극 연결부(48b)와 제1 수직부(46b)는 게이트 절연막(43) 및 보호막(45)을 사이에 두고 중첩되어 화소 전극 연결부(48b)에 인접한 A영역에 포물선 형태의 프린지 필드가 형성되게 한다. A영역에 배치된 액정들은 화소 전극(48)에 인가되는 데이터 전압과 공통 라인(46)에 인가되는 공통 전압에 의해 형성된 프린지 필드에 의해 구동하여 액정표시장치의 투과율에 기여한다.The pixel
공통 전극 연결부(52b)와 제2 수직부(46c)는 게이트 절연막(43), 드레인 전극(44b) 및 보호막(45)을 사이에 두고 중첩되어 공통 전극 연결부(52b)에 인접한 C영역에 포물선 형태의 프린지 필드가 형성되게 한다. C영역에 배치된 액정들은 드레인 전극(44b)에 인가되는 데이터 전압과 공통 전극(52)에 인가되는 공통 전압에 의해 형성된 프린지 필드에 의해 구동하여 액정표시장치의 투과율에 기여한다.The common
상술한 바와 같이 본 발명의 실시 예에 따른 드레인 전극(44b)은 화소 전극(48)과 접속됨과 아울러 공통 전극 연결부(52b)와 중첩되어야 한다. 이를 위하여, 드레인 전극(44b)은 화소 영역에서 연결된 두변을 따라 형성되어 드레인 전극(44b)의 한변은 화소 전극(48)과 접속되게 하고, 드레인 전극(44b)의 나머지 한변은 공통 전극 연결부(52b)와 중첩되게 한다.As described above, the
이와 같이 본 발명의 실시 예에 따른 액정표시장치는 공통 라인(46)과 공통 전극(52) 사이에 드레인 전극(44b)이 중첩되도록 형성하여 공통 전극(52)과 드레인 전극(44b)이 중첩된 C영역에 프린지 필드가 형성되게 한다. 이에 따라 도 6에 도시된 바와 같이 C영역의 액정이 프린지 필드에 의해 구동되어 투과율에 기여할 수 있다.As described above, in the liquid crystal display according to the exemplary embodiment, the
액정표시장치는 액정의 광 투과율을 조절함으로써 화상을 구현한다. 화상 구현시, 시야각 방향에 따라 액정 분자를 투과하는 광의 위상지연 차를 줄이기 위해 공통 전극 핑거부(52a)와 화소 전극 핑거부(48a)는 화소 영역 중앙에서 게이트 라인(42) 방향을 따르는 축을 기준으로 대칭된 제1 방향의 핑거부들과, 제2 방향의 핑거부들을 구비할 수 있다. 여기서, 제1 방향의 핑거부 및 제2 방향의 핑거부는 서로 연결되어 형성된다. 이와 같이 각 전극의 핑거부(52a, 48a)가 기준축을 중심으로 대칭되게 형성되면 액정 분자는 기준축을 중심으로 대칭되게 구동한다. 대칭되게 구동된 액정 분자를 투과한 광의 위상지연 값은 서로 상쇄되므로 시야각 방향에 따른 위상지연차가 줄어들어 액정표시장치의 화질을 향상시킬 수 있다.The liquid crystal display implements an image by adjusting the light transmittance of the liquid crystal. In the image realization, in order to reduce the phase delay difference of the light passing through the liquid crystal molecules according to the viewing angle direction, the common
이러한 구성을 가지는 본 발명의 실시 예에 따른 액정표시장치의 박막 트랜지스터 기판은 다음과 같이 4마스크 공정으로 형성된다.The thin film transistor substrate of the liquid crystal display according to the exemplary embodiment of the present invention having such a configuration is formed by a four mask process as follows.
도 7a 및 도 7b를 참조하면, 제1 마스크 공정으로 기판(41) 상에 게이트 라인(42), 게이트 전극(42a), 공통 라인(46)을 포함하는 제1 도전 패턴이 형성된다. 7A and 7B, a first conductive pattern including a
제1 마스크 공정을 상세히 하면, 기판(41) 상에 스퍼터링 등의 증착 방법을 제1 도전층이 증착된다. 여기서, 제1 도전층으로는 Mo, Ti, Cu, AlNd, Al, Cr, Mo 합금, Cu 합금, Al 합금 등과 같이 금속 물질이 단일층 또는 이중층 이상으로 적층되어 이용된다. 이어서, 제1 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 포토레지스트 패턴이 형성된다. 이러한 포토레지스트 패턴을 마스크로 제1 도전층을 식각하면 게이트 라인(42), 게이트 전극(42a), 공통 라인(46)을 포함하는 제1 도전 패턴이 형성된다.When the first mask process is described in detail, the first conductive layer is deposited on the
이어서, 도 8a 및 도 8b에 도시된 바와 같이 기판(41) 상에 제1 도전 패턴을 덮도록 게이트 절연막(43)을 형성하고, 제2 마스크 공정으로 활성층(53) 및 오믹 접촉층(54)을 포함하는 반도체 패턴(55)과, 데이터 라인(44), 소스 전극(44a), 드레인 전극(44b)을 포함하는 제2 도전 패턴이 형성된다. 이러한 반도체 패턴(55)과 제2 도전 패턴은 회절 노광 마스크 또는 반투과 마스크를 이용한 하나의 마스크 공정으로 형성된다.Subsequently, as shown in FIGS. 8A and 8B, the
제2 마스크 공정을 상세히 설명하면, 기판(41) 상에 게이트 절연막(43), 비정질 실리콘층, 불순물(n+ 또는 p+)이 도핑된 비정질 실리콘층, 제2 도전층이 순차적으로 형성된다. 예를 들면, 게이트 절연막(43), 비정질 실리콘층, 불순물이 도핑된 비정질 실리콘층은 PECVD 방법으로, 소스/드레인 금속층은 스퍼터링 방법으로 형성된다. 게이트 절연막(43)으로는 SiOx, SiNx 등과 같은 무기 절연 물질이, 제2 도전층으로는 Mo, Ti, Cu, AlNd, Al, Cr, Mo 합금, Cu 합금, Al 합금 등과 같이 금속 물질이 단일층 또는 이중층 이상으로 적층되어 이용된다. 그리고, 제2 도전층 위에 포토레지스트가 도포된 다음, 회절 노광 마스크를 이용한 포토리소그래피 공정으로 포토레지스트를 노광 및 현상한다. 현상 후, 채널부에는 다른 부분의 포토레지스트 패턴보다 상대적으로 얇은 포토레지스트 패턴이 형성된다.Referring to the second mask process in detail, the
이어서, 포토레지스트 패턴을 이용한 식각 공정으로 제2 도전층에서 비정질 실리콘층까지 패터닝된다. 이 과정에서 소스 전극(44a)과 드레인 전극(44b)은 데이터 라인(44)에 연결된 형태로 패터닝된다.Subsequently, an etching process using a photoresist pattern is patterned from the second conductive layer to the amorphous silicon layer. In this process, the
그 다음, 산소(O2) 플라즈마를 이용한 애싱 공정으로 포토레지스트 패턴을 애싱함으로써 채널부의 포토레지스트 패턴이 제거된다. 그리고, 애싱된 포토레지 스트 패턴을 이용한 식각 공정으로 노출된 제1 도전층과, 그 아래의 오믹 접촉층(54)이 제거됨으로써 소스 전극(44a)과 드레인 전극(44b)은 분리되고 활성층(53)이 노출된다.Then, the photoresist pattern of the channel portion is removed by ashing the photoresist pattern by an ashing process using an oxygen (O 2 ) plasma. In addition, the first conductive layer exposed by the etching process using the ashed photoresist pattern and the
그리고, 스트립 공정으로 제2 도전 패턴 위에 잔존하던 포토레지스트 패턴이 제거된다.The photoresist pattern remaining on the second conductive pattern is removed by a stripping process.
이 후, 도 9a 및 도 9b에 도시된 바와 같이 제2 도전 패턴이 형성된 게이트 절연막(43) 상에 제3 마스크 공정으로 제1 및 제2 접촉홀(40, 50)을 포함하는 보호막(45)이 형성된다.Thereafter, as shown in FIGS. 9A and 9B, the
제3 마스크 공정을 상세히 설명하면, 제2 도전 패턴이 형성된 게이트 절연막(43) 상에 PECVD, 스핀 코팅(Spin Coating), 스핀리스 코팅(Spinless Coating) 등의 방법으로 보호막(45)이 형성된다. 보호막(45)으로는 게이트 절연막(43)과 같은 무기 절연 물질, 또는 유기 절연 물질이 이용된다. 이어서, 보호막(45) 및 게이트 절연막(43)을 제3 마스크를 이용한 포토리소그래핑 공정 및 식각 공정으로 패터닝함으로써 드레인 전극(44b)을 노출시키는 제1 접촉홀(40) 및 공통 라인(46)을 노출시키는 제2 접촉홀(50)이 형성된다.When the third mask process is described in detail, the
이 후, 도 10a 및 도 10b에 도시된 바와 같이 제4 마스크 공정으로 보호막(45) 상에 화소 전극(48) 및 공통 전극(52)을 포함하는 제3 도전 패턴이 형성된다. 제3 도전 패턴은 보호막(45) 상에 제3 도전층을 형성한 다음 제4 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 패터닝함으로써 형성된다. 여기서, 제3 도전층으로는 인듐 틴 옥사이드(Indium Tin Oxide : ITO), 틴 옥사이드(Tin Oxide : TO), 인듐 징크 옥사이드(Indium Zinc Oxide : IZO), 인듐 틴 징크 옥사이드(Indium Tin Zinc Oxide : ITZO) 등이 이용된다.Thereafter, as shown in FIGS. 10A and 10B, a third conductive pattern including the
상술한 바와 같이 본 발명의 실시 예에 따른 액정표시장치는 드레인 전극이 화소 전극과 접속됨과 아울러 공통 전극에 중첩되도록 형성함으로써 드레인 전극과 공통 전극이 중첩된 영역에 프린지 필드가 형성되게 한다. 이에 따라 본 발명의 실시 예에 따른 액정표시장치는 공통 전극과 드레인 전극이 중첩된 영역의 액정이 프린지 필드에 의해 구동되므로 투과율을 개선할 수 있다.As described above, in the liquid crystal display according to the exemplary embodiment, the fringe field is formed in the region where the drain electrode and the common electrode overlap by forming the drain electrode so as to be connected to the pixel electrode and overlapping the common electrode. Accordingly, in the liquid crystal display according to the exemplary embodiment of the present invention, since the liquid crystal of the region where the common electrode and the drain electrode overlap is driven by the fringe field, the transmittance may be improved.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.
Claims (9)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070057449A KR101308461B1 (en) | 2007-06-12 | 2007-06-12 | Liquid Crystal Display Device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070057449A KR101308461B1 (en) | 2007-06-12 | 2007-06-12 | Liquid Crystal Display Device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080109302A true KR20080109302A (en) | 2008-12-17 |
KR101308461B1 KR101308461B1 (en) | 2013-09-16 |
Family
ID=40368629
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070057449A KR101308461B1 (en) | 2007-06-12 | 2007-06-12 | Liquid Crystal Display Device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101308461B1 (en) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003307748A (en) | 2002-04-15 | 2003-10-31 | Advanced Display Inc | Liquid crystal display device and manufacturing method thereof |
KR100652218B1 (en) | 2004-06-29 | 2006-12-01 | 엘지.필립스 엘시디 주식회사 | In plane switching mode liquid crystal display device and method for fabricating thereof |
KR20060079040A (en) * | 2004-12-31 | 2006-07-05 | 엘지.필립스 엘시디 주식회사 | Thin film transistor substrate of fringe field switch type and fabricating method thereof |
KR101149940B1 (en) * | 2005-06-22 | 2012-06-01 | 엘지디스플레이 주식회사 | Liquid Crystal Display And Method For Fabricating The Same |
-
2007
- 2007-06-12 KR KR1020070057449A patent/KR101308461B1/en active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR101308461B1 (en) | 2013-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5589051B2 (en) | Array substrate for FFS mode liquid crystal display device and manufacturing method thereof | |
KR101125254B1 (en) | Thin Film Transistor Substrate of Fringe Field Switching Type And Fabricating Method Thereof, Liquid Crystal Display Panel Using The Same And Fabricating Method Thereof | |
KR101225440B1 (en) | Liquid crystal display and fabricating method thereof | |
US8860028B2 (en) | Thin film transistor substrate and method of fabricating the same | |
KR101167304B1 (en) | Thin film transistor substrate of fringe field switch type and fabricating method thereof | |
KR20060079040A (en) | Thin film transistor substrate of fringe field switch type and fabricating method thereof | |
KR20120124332A (en) | Thin film transistor substrate and method of fabricating the same | |
KR101980773B1 (en) | Thin film transistor substrate having color filter and method of fabricating the same | |
KR101980774B1 (en) | Thin film transistor substrate having color filter and method of fabricating the same | |
JP5893604B2 (en) | Array substrate for FFS mode liquid crystal display device and manufacturing method thereof | |
KR20070070806A (en) | Thin film transistor substrate and fabricating method thereof | |
KR101085142B1 (en) | Thin film transistor substrate of horizontal electric field and fabricating method thereof | |
KR101107269B1 (en) | Thin Film Transistor Substrate of Horizontal Electric Field And Fabricating Method Thereof, Liquid Crystal Display Panel Using The Same And Fabricating Method Thereof | |
KR101107265B1 (en) | Thin Film Transistor Substrate of Horizontal Electric Field And Fabricating Method Thereof, Liquid Crystal Display Panel Using The Same And Fabricating Method Thereof | |
KR101374108B1 (en) | Liquid crystal display panel and manufacturing method thereof | |
KR101423909B1 (en) | Display substrate and liquid crystal display device having the same | |
KR101096718B1 (en) | Fabricating method of thin film transistor substrate of horizontal electric field | |
KR101016281B1 (en) | Thin Film Transistor array of Horizontal electornic field applying type | |
KR101308461B1 (en) | Liquid Crystal Display Device | |
KR20080054629A (en) | Thin film transistor array substrate and manufacturing method thereof | |
KR101296648B1 (en) | Liquid Crystal Display Device | |
KR101659259B1 (en) | In Plane Switching mode Liquid Crystal Display Device and Method for manufacturing the same | |
KR20110071576A (en) | In plane switching mode liquid crystal display device and method for manufacturing the same | |
KR20040107189A (en) | Liquid crystal display panel and fabricating method thereof | |
KR101396662B1 (en) | Thin Film Transistor array of Horizontal electornic field applying type |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20160816 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20170816 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20180816 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20190814 Year of fee payment: 7 |