KR20080104902A - Fabrication of multi-layer resist structures using physical-vapor deposited amorphous carbon and forming thin film pattern using the same - Google Patents

Fabrication of multi-layer resist structures using physical-vapor deposited amorphous carbon and forming thin film pattern using the same Download PDF

Info

Publication number
KR20080104902A
KR20080104902A KR1020070052323A KR20070052323A KR20080104902A KR 20080104902 A KR20080104902 A KR 20080104902A KR 1020070052323 A KR1020070052323 A KR 1020070052323A KR 20070052323 A KR20070052323 A KR 20070052323A KR 20080104902 A KR20080104902 A KR 20080104902A
Authority
KR
South Korea
Prior art keywords
thin film
etching
gas
amorphous carbon
mask
Prior art date
Application number
KR1020070052323A
Other languages
Korean (ko)
Other versions
KR100899414B1 (en
Inventor
이내응
김희대
박창기
이춘희
홍병유
조형준
Original Assignee
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성균관대학교산학협력단 filed Critical 성균관대학교산학협력단
Priority to KR1020070052323A priority Critical patent/KR100899414B1/en
Publication of KR20080104902A publication Critical patent/KR20080104902A/en
Application granted granted Critical
Publication of KR100899414B1 publication Critical patent/KR100899414B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

A multilayer resist structure and a method for fabricating a thin film pattern using the same are provided to lower the etching aspect ratio of the lower thin film and increase the etching selectivity of the lower thin film using the PVD amorphous carbon mask. A method for fabricating the thin film pattern comprises the step for laminating the PVD amorphous carbon mask(130) on the lower thin film(120); the step for laminating successively the hard mask on the PVD amorphous carbon mask, the bottom anti-reflective coations(150), and the photoresist pattern(160); the step for etching the bottom anti-reflective layer and the hard mask using the photoresist pattern as the etching mask; the step for etching the PVD amorphous carbon layer using the patterned hard mask as the etching mask; the step for etching the lower thin film using the PVD amorphous carbon layer as the etching mask.

Description

물리적 기상 증착법에 의해 형성된 비정질 카본을 이용한 다층 레지스트 구조의 제작 및 이를 이용한 박막 패턴 형성 방법{FABRICATION OF MULTI-LAYER RESIST STRUCTURES USING PHYSICAL-VAPOR DEPOSITED AMORPHOUS CARBON AND FORMING THIN FILM PATTERN USING THE SAME}Fabrication of a multi-layer resist structure using amorphous carbon formed by physical vapor deposition and thin film pattern formation method using the same

도 1a 내지 도 1c는 종래의 ArF(193nm) 레지스트와 하드 마스크 패턴을 이용한 박막 패턴 형성 방법의 문제점을 설명하기 위한 단면 개념도. 1A to 1C are cross-sectional conceptual views illustrating problems of a thin film pattern forming method using a conventional ArF (193 nm) resist and a hard mask pattern.

도 2a 내지 도 2f는 본 발명의 실시예에 따른 박막 패턴 형성 방법을 설명하기 위한 단면도.2A to 2F are cross-sectional views illustrating a method of forming a thin film pattern according to an embodiment of the present invention.

도 3은 본 발명에 따른 다층 레지스트구조 식각을 위한 장치의 개념도.3 is a conceptual diagram of an apparatus for etching a multilayer resist structure according to the present invention.

도 4는 제1 고주파 전원부(220)의 전력을 각기 300와트, 500 와트 및 800와트로 하였을 때에 따른 식각율을 나타낸 그래프.4 is a graph showing an etching rate when the power of the first high frequency power supply unit 220 is 300 watts, 500 watts, and 800 watts, respectively.

도 5는 O2가스의 유량 변화에 따른 식각율을 나타낸 그래프. 5 is a graph showing the etching rate according to the change in the flow rate of O2 gas.

도 6는 N2가스의 유량 변화에 따른 식각율을 나타낸 그래프. Figure 6 is a graph showing the etching rate according to the flow rate change of N2 gas.

도 7은 본 실시예에 따라 식각된 기판의 단면 사진이다.7 is a cross-sectional photograph of a substrate etched according to the present embodiment.

도면의 주요 부분에 대한 부호의 설명>Explanation of symbols for the main parts of the drawings>

10, 110 : 반도체 기판 20, 115, 120 : 하부 박막10, 110: semiconductor substrate 20, 115, 120: lower thin film

30, 130 : 비정질 탄소 마스크막 40, 125, 140 : SiON, 접합층, SiO2 30, 130: amorphous carbon mask film 40, 125, 140: SiON, bonding layer, SiO2

50, 150 : 반사 방지막 60, 160 : 감광막50, 150: antireflection film 60, 160: photosensitive film

본 발명은 박막 패턴 형성 방법에 관한 것으로, 특히 아주 얇은 나노 스케일 비정질 카본을 사용한 다층 레지스트 (multi-layer resist) 구조 제작 및 이를 이용한 박막 패턴 형성 방법에 관한 것이다.The present invention relates to a method for forming a thin film pattern, and more particularly, to a fabrication of a multi-layer resist structure using very thin nanoscale amorphous carbon and a method for forming a thin film pattern using the same.

종래에는 박막 패턴을 형성하기 위해 G-선(436nm) 레지스트 및 I-선(365nm) 레지스트 또는 KrF(248nm) 레지스트를 도포한 다음 마스크를 이용한 포토리소그라피 공정을 실시하여 포토레지스트 패턴을 형성하고, 이를 식각 마스크로 하는 식각 공정을 실시하여 박막 패턴을 형성하였다. Conventionally, to form a thin film pattern, a G-line (436 nm) resist and an I-line (365 nm) resist or KrF (248 nm) resist are applied, and then a photolithography process using a mask is performed to form a photoresist pattern. An etching process as an etching mask was performed to form a thin film pattern.

소자의 선폭 감소와, 포토 리소그라피 공정 한계로 인해 현재 50nm 이하 선폭에서는 ArF(193nm) 감광막패턴과 플라즈마 보조 화학 기상 증착법 (plasma-enhanced chemical vapor deposition PECVD)에 의하여 증착된 비정질 카본 마스크 패턴을 사용하여 초미세 선폭을 갖는 박막 패턴을 형성하는 것이 많은 관심을 받고 있다. Due to the device's reduced linewidth and photolithography process limitations, ultra-thin films are fabricated using ArF (193 nm) photoresist patterns and amorphous carbon mask patterns deposited by plasma-enhanced chemical vapor deposition PECVD at line widths below 50 nm. There is much interest in forming a thin film pattern having a fine line width.

도 1a 내지 도 1b는 종래의 ArF(193nm) 감광막패턴과 PECVD (plasma enhanced chemical vapor deposition) 비정질 하드 마스크 패턴을 이용한 박막 패턴 형성 방법을 설명하기 위한 단면 개념도이다. 도 1a를 참조하면, 기판(10) 상에 패터닝될 박막(20)을 형성한다. 박막(20) 상에 PECVD 비정질 카본층(30)을 형성한 다. 이어서, PECVD 비정질 카본 마스크(30) 상에 SiON(40)과 반사방지층(50)을 차례로 형성한 후 ArF 감광막 패턴(60)을 형성한다. 도 1a 및 도 1b를 참조하면, 카본 마스크막(30)을 식각 마스크로 사용하기 위해 ArF 감광막패턴(60)을 식각 마스크로 하여 반사방지층(50)과 SiON(40)을 식각한다. 이어서, ArF 감광막패턴(60)과 반사방지층(50)을 스트립한다. 이어서, SiON(40)을 식각 마스크로 PECVD 비정질 카본 마스크막(30)을 식각하여 패터닝한다. 이후, 패터닝된 PECVD 비정질 카본막(30)을 식각마스크로 하는 식각을 실시하여 하부 박막(20)을 패터닝한다. 1A to 1B are cross-sectional conceptual views illustrating a method of forming a thin film pattern using a conventional ArF (193 nm) photosensitive film pattern and a plasma enhanced chemical vapor deposition (PECVD) amorphous hard mask pattern. Referring to FIG. 1A, a thin film 20 to be patterned is formed on a substrate 10. The PECVD amorphous carbon layer 30 is formed on the thin film 20. Subsequently, the SiON 40 and the antireflection layer 50 are sequentially formed on the PECVD amorphous carbon mask 30 to form an ArF photosensitive film pattern 60. 1A and 1B, in order to use the carbon mask layer 30 as an etching mask, the antireflection layer 50 and the SiON 40 are etched using the ArF photosensitive film pattern 60 as an etching mask. Subsequently, the ArF photoresist pattern 60 and the antireflection layer 50 are stripped. Subsequently, the PECVD amorphous carbon mask film 30 is etched and patterned using the SiON 40 as an etching mask. Subsequently, the lower thin film 20 is patterned by performing etching using the patterned PECVD amorphous carbon film 30 as an etching mask.

하지만 종래의 기술로는 하부 박막(20)을 50nm 이하 미세 패터닝시 하부 박막(20)과 PECVD 비정질 카본막(30)간의 식각 선택비가 부족하여 하부박막(20)과 동일한 두께 이상의 PECVD 비정질 카본막(30)이 필요하거나 목표로 하는 하부 박막(20) 패턴을 형성하기 전에 PECVD 비정질 카본막(30)이 먼저 식각되는 문제가 발생하였다. However, in the related art, when the lower thin film 20 is finely patterned at 50 nm or less, the etching selectivity between the lower thin film 20 and the PECVD amorphous carbon film 30 is insufficient, so that the PECVD amorphous carbon film having the same thickness or higher as the lower thin film 20 ( A problem arises in that the PECVD amorphous carbon film 30 is first etched before forming the lower thin film 20 pattern, which is required or desired.

즉 도 1b에 도시된 바와 같이 PECVD 비정질 카본막(30)과 하부 박막(20)을 패터닝하여야 하지만, 앞서 설명한 바와 같이 하부 박막(20)과 CVD 비정질 카본막(30) 간의 식각 선택비가 낮기 때문에, 도 1c에 도시된 바와 같이 하부 박막(20) 식각시 PECVD 비정질 카본막(30)이 보다 많이 식각된다. 이후 상술한 PECVD 비정질 카본막(30) 패턴을 식각마스크로 하는 식각공정을 실시하여 하부 박막(20)을 패터닝할 경우 초기 목표로 하는 형상의 박막 패턴이 형성하는데 있어서 문제가 발생할 수 있다.That is, as shown in FIG. 1B, the PECVD amorphous carbon film 30 and the lower thin film 20 should be patterned, but as described above, since the etching selectivity between the lower thin film 20 and the CVD amorphous carbon film 30 is low, As illustrated in FIG. 1C, the PECVD amorphous carbon film 30 is more etched when the lower thin film 20 is etched. Subsequently, when the lower thin film 20 is patterned by performing the etching process using the above-described PECVD amorphous carbon film 30 as an etching mask, a problem may occur in forming a thin film pattern having an initial target shape.

또한 PECVD 비정질 카본막의 두께가 두꺼워 식각 시 종횡비가 크게 증가하게 된다. 현재 50nm 패턴 형성시 PECVD 비정질카본막의 두께가 150 내지 250 nm 정도가 되어 종횡비가 3 내지 5 정도가 된다. 이러한 경우 ARDE (aspect ratio dependent etch rate), 식각속도 감소, 프로필 제어의 어려움 등 다양한 문제가 발생될 가능성이 높아진다. 따라서 이러한 PECVD 비정질 카본층의 하부층에 대한 낮은 식각 선택비 및 높은 종횡비를 갖는 구조를 개선할 필요가 있다.In addition, since the thickness of the PECVD amorphous carbon film is large, the aspect ratio is greatly increased during etching. At present, when the 50 nm pattern is formed, the thickness of the PECVD amorphous carbon film is about 150 nm to about 250 nm, and the aspect ratio is about 3 to 5 nm. In this case, various problems such as aspect ratio dependent etch rate (ARDE), reduction of etching rate, and difficulty in controlling profile are likely to occur. Therefore, there is a need to improve a structure having a low etching selectivity and a high aspect ratio for the underlying layer of such a PECVD amorphous carbon layer.

따라서, 본 발명은 상기의 문제점을 해결하기 위하여 하부 박막에 대한 식각 선택비를 높이고 식각시 종횡비를 낮출 수 있는 아주 얇은 나노스케일 PVD 비정질 카본을 이용한 다층 레지스트 구조 형성 및 이를 이용한 박막 패턴 형성 방법을 제공하는데 그 목적이 있다.Accordingly, the present invention provides a method of forming a multilayer resist structure using a very thin nanoscale PVD amorphous carbon and a method of forming a thin film pattern using the same to increase the etching selectivity of the lower thin film and to reduce the aspect ratio during etching in order to solve the above problems. Its purpose is to.

전술한 목적을 달성하기 위해 본 발명에서는 아래와 같은 단계로 이루어지는 박막 패턴 형성 방법을 제공한다. In order to achieve the above object, the present invention provides a thin film pattern forming method consisting of the following steps.

하부 박막 상에 PVD 비정질 카본 마스크를 적층하는 단계;Depositing a PVD amorphous carbon mask on the lower thin film;

상기 PVD 비정질 카본 마스크 상에 하드 마스크(hard-mask), 하부 반사방지막(bottom anti-reflective coating), 포토 레지스트 패턴을 차례로 적층하는 단계;Sequentially stacking a hard mask, a bottom anti-reflective coating, and a photoresist pattern on the PVD amorphous carbon mask;

포토 레지스트 패턴을 식각 마스크로 하부 반사방지막과 하드마스크를 식각하는 단계;Etching the lower anti-reflection film and the hard mask using the photoresist pattern as an etching mask;

패터닝된 하드마스크를 식각 마스크로 하여 PVD 비정질 카본층을 식각하는 단계; 및 Etching the PVD amorphous carbon layer using the patterned hard mask as an etching mask; And

상기 PVD 비정질 카본층을 식각 마스크로 하부 박막을 식각하는 단계. Etching the lower thin film using the PVD amorphous carbon layer as an etching mask.

상기에서, PVD 비정질 카본층을 적층하는 단계는 PVD를 이용한 탄소결합박막을 이용하고, PVD 비정질 카본층 식각을 위한 하드마스크를 적층하는 단계는 PECVD장비를 이용하는 것이 바람직하다. In the above, the step of laminating the PVD amorphous carbon layer is preferably using a carbon-bonded thin film using PVD, the step of laminating a hard mask for etching the PVD amorphous carbon layer is preferably used PECVD equipment.

상기 포토 레지스트 패턴을 적층하는 단계는 193nm 이하의 파장에서 사용하는 레지스트를 상기 하드 마스크막 상에 도포하는 단계와, 노광 및 현상 공정을 실시하여 상기 레지스트의 일부를 제거하는 단계를 포함하고, 상기 레지스트로서는 ArF(193nm) 레지스트, F2(157nm) 레지스트 및 EUV(extreme ultraviolet) 레지스트 중 어느 하나의 레지스트를 사용하는 것이 바람직하다. The stacking of the photoresist pattern includes applying a resist used at a wavelength of 193 nm or less on the hard mask layer, and performing a exposure and development process to remove a portion of the resist. As the resist, one of an ArF (193 nm) resist, an F 2 (157 nm) resist, and an EUV (extreme ultraviolet) resist is preferably used.

그리고 상기 모든 막을 식각하는 단계는, 상기 기판을 식각 장비의 기판 지지 수단 상에 안착하는 단계와, 상기 식각 장치 내부를 1 내지 500mTorr으로 유지하는 단계와, 상기 식각 장비 내부로 각 단계에 따라 CF4가스, C4F6가스, C4F8가스, CH2F2가스, O2가스, N2가스 및 Ar가스를 적절히 포함하는 식각 가스를 주입하고, 식각장비는 1 내지 3개의 고주파수를 가지고 있으며, 플라즈마 밀도를 제어하기 위한 고주파로는 13.56 내지 100MHz의 고주파 전원을 인가하고 이온의 에너지를 제어하기 위한 셀프 바이어스 전압(self-bias voltage) 발생을 위해서는 400kHz 내지 10MHz의 저주파 전원를 인가하는 것이 효과적이다. 여기서, 상기 이온의 에너지 제어를 위한 고주파 전원은 100 내지 1000와트(W)의 전력으로 인가하고, 상기 플라즈 마 밀도 제어를 위한 저주파 전원은 200 내지 600와트(W)의 전력으로 인가하는 것이 효과적이다.And etching all the films comprises: seating the substrate on a substrate supporting means of an etching apparatus, maintaining the inside of the etching apparatus at 1 to 500 mTorr, and CF 4 according to each step into the etching apparatus. Inject an etching gas containing gas, C 4 F 6 gas, C 4 F 8 gas, CH 2 F 2 gas, O 2 gas, N 2 gas and Ar gas, the etching equipment has 1 to 3 high frequencies In addition, it is effective to apply a high frequency power source of 13.56 to 100 MHz to control the plasma density and to apply a low frequency power source of 400 kHz to 10 MHz to generate a self-bias voltage for controlling energy of ions. Here, the high frequency power for the energy control of the ion is applied to the power of 100 to 1000 watts (W), and the low frequency power for the plasma density control is applied to the power of 200 to 600 watts (W). .

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면 상에서 동일 부호는 동일한 요소를 지칭한다. Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention in more detail. However, the present invention is not limited to the embodiments disclosed below, but will be implemented in various forms, and only the embodiments are intended to complete the disclosure of the present invention, and to those skilled in the art to fully understand the scope of the invention. It is provided to inform you. Like numbers refer to like elements on the drawings.

도 2a 내지 도 2c는 본 발명에 따른 3가지 타입의 다층 박막 구조이고, 도 2d 내지 도 2e는 본 발명의 실시예에 따른 박막 패턴 형성 방법을 설명하기 위한 단면도이다. 도 2a에 도시된 바와 같이 기판(110) 상에 하부 박막(120), PVD 비정질 카본 마스크층(130), SiOx(140), 하부 반사방지막(150)을 형성하고, 반사 방지막(150) 상에 포토레지스트를 도포한 다음 마스크를 이용한 리소그라피 공정을 실시하여 포토레지스트 패턴(160)을 형성한다. 상기 하부 박막(120)은 반도체 소자 및 평판 표시 소자의 제조를 위한 다양한 박막이 될 수 있다. SiON, SiN, SiO2, ㅍ다결정 Si, SiCN과 같은 비전도성 하드마스크 및 Ta, Ti, Cr, TaN, TiN, TaSiN와 같은 전도성 하드마스크를 사용하는 것과 두께는 100 내지 800nm 두께의 사용이 바람직하다. 본 실시예에서는 TEOS-산화물(TEOS-oxide)을 사용하였다. 2A to 2C are three types of multilayer thin film structures according to the present invention, and FIGS. 2D to 2E are cross-sectional views illustrating a method of forming a thin film pattern according to an embodiment of the present invention. As shown in FIG. 2A, a lower thin film 120, a PVD amorphous carbon mask layer 130, a SiOx 140, and a lower anti-reflection film 150 are formed on the substrate 110, and on the anti-reflection film 150. After applying the photoresist, a lithography process using a mask is performed to form the photoresist pattern 160. The lower thin film 120 may be various thin films for manufacturing semiconductor devices and flat panel display devices. It is preferable to use non-conductive hardmasks such as SiON, SiN, SiO2, polycrystalline Si, SiCN and conductive hardmasks such as Ta, Ti, Cr, TaN, TiN, TaSiN, and use a thickness of 100 to 800 nm. In this example, TEOS-oxide was used.

PVD 비정질 카본 마스크(130)는 하부 박막(120)과 높은 식각 선택비를 갖는 마그네트론 스퍼터링이나 이베퍼레이션(evaporation) 방법 등의 PVD 비정질 카본막을 사용하는 것이 바람직하다. 본 실시예에서는 상기 PVD 비정질 카본 마스크(130) 으로 10 내지 50nm의 두께를 가지는 비대칭형 마그네트론원(UnBalanced Magnetron, UBM)을 사용한 PVD 비정질 카본 마스크를 사용하였다. 또한 상기 PVD 비정질 카본 마스크(130)의 패터닝을 위해 50 내지 200nm 두께의 산화실리콘 (SiOx)을 사용하는것이 바람직하다. 본 실시예에서는 100 내지 150nm의 두께를 가지는 SiOx(140)를 사용하였다. PVD 비정질 카본층 식각을 위한 하드 마스크로는 SiOx에 한정되지 않고 SiON, SiNx 등을 사용할 수 있다. 하부 반사방지막(150)은 그 상부에 형성되는 포토레지스트 패턴(160) 형성을 위한 노광 공정 시 발생하는 광반사를 최소할 수 있는 막을 사용하여 10 내지 50nm 두께로 코팅한다.As the PVD amorphous carbon mask 130, it is preferable to use a PVD amorphous carbon film such as magnetron sputtering or evaporation method having a high etching selectivity with the lower thin film 120. In the present embodiment, a PVD amorphous carbon mask using an asymmetric magnetron source (UnBalanced Magnetron, UBM) having a thickness of 10 to 50 nm was used as the PVD amorphous carbon mask 130. In addition, it is preferable to use silicon oxide (SiOx) having a thickness of 50 to 200 nm for patterning the PVD amorphous carbon mask 130. In this embodiment, SiOx 140 having a thickness of 100 to 150 nm was used. The hard mask for etching the PVD amorphous carbon layer is not limited to SiOx, and SiON, SiNx, and the like may be used. The lower anti-reflection film 150 is coated to a thickness of 10 to 50 nm using a film that can minimize light reflection generated during the exposure process for forming the photoresist pattern 160 formed thereon.

이후, 상기 반사 방지막(140) 상에 193nm이하의 파장에서 사용하는 포토레지스트를 회전도포 방식으로 도포한다. 상기의 포토레지스트로 ArF(193nm) 레지스트, F2(157nm) 레지스트 및 EUV(extreme ultraviolet) 레지스트 중 어느 하나의 레지스트를 사용하는 것이 바람직하다. 본 실시예에서는 ArF 레지스트를 도포하였다. 박막 패턴 형성을 위한 마스크를 이용한 포토 리소그라피 공정을 실시하여 ArF 레지스트 패턴(160)을 형성한다. 즉 반사 방지막 상에 회전 도포 방식으로 ArF 레지스트를 도포한 다음 이를 193nm 노광장비 내부로 로딩한다. 이후, 박막을 패터닝 하기 위한 마스크를 이용하여 노광을 실시한 다음 현상공정을 실시하여 ArF 포토레지스트 패턴을 형성한다. Thereafter, a photoresist used at a wavelength of 193 nm or less is applied on the antireflection film 140 by a rotation coating method. It is preferable to use any one of ArF (193 nm) resist, F 2 (157 nm) resist, and extreme ultraviolet (EUV) resist as the photoresist. In this example, an ArF resist was applied. An ArF resist pattern 160 is formed by performing a photolithography process using a mask for forming a thin film pattern. That is, ArF resist is coated on the anti-reflection film by a spin coating method and then loaded into the 193 nm exposure apparatus. Thereafter, exposure is performed using a mask for patterning a thin film, and then a development process is performed to form an ArF photoresist pattern.

즉, 반사 방지막 상에 회전 도포 방식으로 ArF 레지스트를 도포한 다음 이를 193nm 노광장비 내부로 로딩한다. 이후, 박막을 패터닝 하기 위한 마스크를 이용하 여 노광을 실시한 다음 현상공정을 실시하여 ArF 포토 레지스트 패턴을 형성한다. That is, the ArF resist is coated on the anti-reflection film by a rotation coating method and then loaded into the 193 nm exposure apparatus. Thereafter, exposure is performed using a mask for patterning a thin film, and then a development process is performed to form an ArF photoresist pattern.

또한 도 2b에 도시된 바와 같이 기판(110)과 하부 박막(120) 사이에 제2하부박막(115)층을 도입하여 상기 하부 박막(120)을 식각하기 위한 식각 마스크로 하부 박막층(120)을 식각할 수 있다. 또한 제2하부박막(115)층으로는 SiON, SiN, SiO2, 다결정 Si, SiCN과 같은 비전도성 하드마스크 및 Ta, Ti, Cr, TaN, TiN, TaSiN와 같은 전도성 하드마스크를 사용하고, 그 두께는 100 내지 800nm 두께인 것이 바람직하다. 도 2c에 도시한 바와 같이 PVD 비정질 카본 마스크(130)와 하부 박막(120) 사이에 두 층의 접착력을 향상시키고 액상 식각도 용이하여 PVD 비정질 카본막의 제거를 용이하게 할 수 있는 접합층(125)을 도입하여 사용 할 수도 있다. In addition, as shown in FIG. 2B, the lower thin film layer 120 is formed as an etch mask for etching the lower thin film 120 by introducing a second lower thin film 115 between the substrate 110 and the lower thin film 120. It can be etched. As the second lower thin film 115 layer, a non-conductive hard mask such as SiON, SiN, SiO 2, polycrystalline Si, SiCN and a conductive hard mask such as Ta, Ti, Cr, TaN, TiN, TaSiN are used, and the thickness thereof is used. Is preferably from 100 to 800 nm thick. As shown in FIG. 2C, the bonding layer 125 may improve adhesion between the two layers between the PVD amorphous carbon mask 130 and the lower thin film 120 and facilitate liquid phase etching to facilitate removal of the PVD amorphous carbon film. It can also be used by introducing.

본 실시예에서는 도 2a를 사용하였고 상기 다층구조 레지스트의 식각 단계에서 도 2d에 도시된 바와 같이 상기 ArF 레지스트 패턴(160)을 식각 마스크로 하는 식각을 실시하여 노출된 상기 하부 반사방지막(150)을 식각한다. 즉, CF4/O2/C4F6/Ar 혼합가스로 플라즈마 식각을 실시하며 상기 CF4가스는 10 내지 200sccm, 상기 C4F6가스는 1 내지 30sccm, 상기 O2가스는 1 내지 30sccma 및 상기 Ar가스는 200 내지 800sccm의 유량으로 주입하는 것이 효과적이다. 또한 다음 공정으로 노출된 상기 SiOx(140)를 식각한다. 즉, CH2F2/C4F8/O2/Ar 혼합가스로 플라즈마 에칭을 실시하며 상기 CH2F2가스는 5 내지 100sccm, 상기 C4F8가스는 5 내지 100sccm, 상기 O2가스는 5 내지 100sccm 및 상기 Ar가스는 200 내지 800sccm의 유량으로 주입하는게 효과적이다. In FIG. 2A, the lower anti-reflection film 150 exposed by etching the ArF resist pattern 160 as an etch mask is etched as shown in FIG. 2D in the etching of the multilayer resist. Etch it. That is, plasma etching is performed with a mixture of CF 4 / O 2 / C 4 F 6 / Ar and the CF 4 gas is 10 to 200 sccm, the C 4 F 6 gas is 1 to 30 sccm, and the O 2 gas is 1 to 30 scccma. And it is effective to inject the Ar gas at a flow rate of 200 to 800sccm. In addition, the SiOx 140 exposed by the next process is etched. That is, plasma etching is performed with a mixed gas of CH 2 F 2 / C 4 F 8 / O 2 / Ar, and the CH 2 F 2 gas is 5 to 100 sccm, the C 4 F 8 gas is 5 to 100 sccm, the O 2 gas is 5 to 100 sccm, and the Ar gas is 200 to 800 sccm. Injection is effective.

다음으로, 도 2e에 도시된 바와 같이 PVD 비정질 카본 마스크(130)을 식각하되, 거기에 앞서 아세톤으로 변형된 상기 ArF 레지스트 패턴(160)을 스트립하고 CDE 장비로 잔유물(residue)까지 제거하는 것이 바람직하다. 이때 하부 방지막까지 같이 제거된다. PVD 비정질 카본층(130) 식각시, N2/O2/Ar 혼합가스를 사용하며 상기 N2가스는 10 내지 200sccm, 상기 O2가스는 50 내지 600sccma 및 상기 Ar가스는 50 내지 500sccm의 유량으로 주입하는 것이 효과적이다. 마지막으로, 도 2f에 도시된 바와 같이 상기 PVD 비정질 카본층(130)을 식각 마스크로하여 하부 박막(120) 또는 제2 하부 박막(115)을 식각한다. 이때, 하부 박막은 반도체 소자 및 평판 표시 소자의 제조를 위한 박막이나 제2 하부 박막(115)으로 비전도성 하드마스크 및 전도성 하드마스크를 사용하는 것이 바람직하다. 본 실시예에서는 TEOS-산화물(TEOS-Oxide)을 선택하였고, 상기의 식각 가스로는 C4F8/Ar 혼합 가스를 사용한다. 그리고 식각 공정시, 상기 C4F8 가스는 5 내지 100sccm, Ar 가스는 100 내지 1000sccm의 유량으로 주입하는 것이 효과적이다. Next, as shown in FIG. 2E, the PVD amorphous carbon mask 130 is etched, but prior to the stripping, the ArF resist pattern 160 modified with acetone is preferably stripped and removed with CDE equipment. Do. At this time, the lower barrier film is also removed. In etching the PVD amorphous carbon layer 130, N2 / O2 / Ar mixed gas is used, and the N2 gas is 10 to 200 sccm, the O2 gas is 50 to 600 scccma, and the Ar gas is preferably injected at a flow rate of 50 to 500 sccm. to be. Finally, as shown in FIG. 2F, the lower thin film 120 or the second lower thin film 115 is etched using the PVD amorphous carbon layer 130 as an etching mask. In this case, the lower thin film may be a non-conductive hard mask and a conductive hard mask as the thin film for manufacturing the semiconductor device and the flat panel display device or the second lower thin film 115. In the present embodiment, TEOS-oxide (TEOS-Oxide) was selected, and C4F8 / Ar mixed gas is used as the etching gas. And during the etching process, it is effective to inject the C4F8 gas at a flow rate of 5 to 100sccm, Ar gas 100 to 1000sccm.

상기의 식각 공정에 관해 설명하면 다음과 같다, The etching process described above is as follows.

상술한 바와 같은 구조로 패턴이 형성된 기판을 도 3에 도시된 식각 장비(200)의 챔버 내부로 로딩시켜 기판 지지 수단(210) 상에 안착한다. 상기 기판 지지수단(210)으로는 정전척을 사용하는 것이 바람직하다. 그리고 식각 공정시 정전척의 온도는 -10 내지 80도가 되도록 유지하는 것이 바람직하다. 식각 장비(200) 즉 챔버 내부의 압력은 1 내지 500mTorr로 유지한다. 이후, 상술한 CF4가스, C4F6가스, C4F8가스, CH2F2가스, O2가스 N2가스 및 Ar가스를 적절히 포함하는 식각 가스를 상기 식각 장비(200) 내에 주입시키고, 플라즈마를 발생시켜 식각공정을 진행한다. The substrate having the pattern having the structure as described above is loaded into the chamber of the etching equipment 200 shown in FIG. 3 and seated on the substrate support means 210. It is preferable to use an electrostatic chuck as the substrate support means 210. And during the etching process it is preferable to maintain the temperature of the electrostatic chuck to -10 to 80 degrees. Etching equipment 200, that is, the pressure inside the chamber is maintained at 1 to 500mTorr. Subsequently, an etching gas including CF4 gas, C4F6 gas, C4F8 gas, CH2F2 gas, O2 gas, N2 gas, and Ar gas as described above is injected into the etching equipment 200, and a plasma is generated to perform an etching process.

상기의 식각 장비(200)는 도 3의 (a)에 도시된 바와 같이 상기 기판 지지 수단(210)에 각기 다른 고주파 전원을 인가하는 것이 바람직하다. 이때, 이온의 에너지를 제어하기 위한 셀프 바이어스 전압을 발생시키는 제 1 고주파 전원부(220)는 400KHz 내지 10MHz의 주파수를, 제 2 고주파 전원부(230)는 10 내지 30MHz 주파수를, 그리고 플라즈마 밀도를 제어하기 위한 제 3 고주파 전원부(240)는 10 내지 100MHz의 주파수를 인가하는 것이 바람직하다. As shown in FIG. 3A, the etching apparatus 200 preferably applies different high-frequency power to the substrate supporting means 210. At this time, the first high frequency power supply unit 220 for generating a self bias voltage for controlling the energy of the ions has a frequency of 400KHz to 10MHz, the second high frequency power supply unit 230 has a frequency of 10 to 30MHz, and to control the plasma density It is preferable that the third high frequency power supply 240 for applying a frequency of 10 to 100MHz.

또한, 상기의 식각 장비(200)는 도 3의 (b)에 도시된 바와 같이 기판 지지수단(210)에 각기 다른 고주파 전원을 인가하고, 식각 장비 상측의 안테나(250)에 주파수 전원을 인가할 수도 있다. In addition, the etching apparatus 200 applies different high frequency power to the substrate supporting means 210 as shown in FIG. 3 (b), and applies frequency power to the antenna 250 above the etching apparatus. It may be.

즉, 상기 제 1 고주파 전원부(220)와 제 2 고주파 전원부(230)는 각기 400KHz 내지 10MHz의 주파수와 10 내지 30MHz 주파수를 하부 전극인 기판 지지수단(210)에 인가하고, 제 3 고주파 전원부(240)는 기판 지지수단(210) 상측에 마련된 안테나(250)에 10 내지 100MHz의 주파수를 인가한다. That is, the first high frequency power supply unit 220 and the second high frequency power supply unit 230 respectively apply frequencies of 400 KHz to 10 MHz and 10 to 30 MHz to the substrate supporting means 210 which is the lower electrode, and the third high frequency power supply unit 240. ) Applies a frequency of 10 to 100MHz to the antenna 250 provided above the substrate support means 210.

상기에서 제 1 고주파 전원부(220)는 100 내지 1000와트(W)의 전력을 인가하고, 상기 제 2 고주파 전원부(230)는 300 내지 600와트(W)의 전력을 인가하는 것이 바람직하다. 상기와 같은 식각 가스와 식각 장비(200)를 사용하여 박막의 식각률과 식각 선택비를 조절할 수 있다. In the above description, the first high frequency power supply unit 220 may apply power of 100 to 1000 watts (W), and the second high frequency power supply unit 230 may apply power of 300 to 600 watts (W). The etching rate and the etching selectivity of the thin film may be adjusted by using the etching gas and the etching equipment 200 as described above.

도 4는 제1 고주파 전원부의 전력, 즉 바이어스 파워에 따른 식각율을 나타 낸 그래프, 도 5는 O2가스의 유량 변화에 따른 식각율을 나타낸 그래프이고 도 6은 N2가스의 유량 변화에 따른 식각율을 나타낸 그래프이다. 도 7은 본 실시예에 따라 (a)ArF PR 식각, (b)하부 반사방지층과 하드 마스크 식각, (c)포토레지스트 및 잔류물제거, (d)PVD 비정질 카본 식각, (e)TEOS-산화물이 식각된 기판의 단면사진이다. 4 is a graph showing the etching rate according to the power of the first high frequency power supply, that is, bias power, FIG. 5 is a graph showing the etching rate according to the change in the flow rate of O2 gas, and FIG. 6 is the etching rate according to the change in the flow rate of the N2 gas. Is a graph. 7 shows (a) ArF PR etching, (b) lower anti-reflective layer and hard mask etching, (c) photoresist and residue removal, (d) PVD amorphous carbon etching, (e) TEOS-oxide It is a cross-sectional photograph of this etched substrate.

도 4는 O2가스 400sccm, N2가스 50sccm으로 유지하고 제3 고주파 전원부(240)을 600와트로 고정시킨 상태에서 다양한 제1 고주파 전원부(220)와 제3 고주파 전원부(240) 조합에서의 제1 고주파 전원부(220)의 전력을 각기 300와트, 500 와트 및 800와트로 하였을 때의 변화를 나타낸 것이다. 이때, 나머지 공정 조건은 동일하게 유지하였다. 도 4의 그래프를 살펴보면 제1 고주파 전원부(220)의 전력을 증가시킬수록 PVD 비정질 카본막(130)의 식각율도 증가하는 것을 알 수 있다. FIG. 4 shows the first high frequency in various combinations of the first high frequency power source 220 and the third high frequency power source 240 while maintaining the O2 gas at 400 sccm and the N2 gas at 50 sccm and fixing the third high frequency power supply 240 to 600 watts. It shows the change when the power of the power supply unit 220 is 300 watts, 500 watts and 800 watts, respectively. At this time, the remaining process conditions were kept the same. Referring to the graph of FIG. 4, as the power of the first high frequency power supply unit 220 increases, the etching rate of the PVD amorphous carbon film 130 also increases.

도 5는 N2가스의 유량을 50sccm으로 유지시킨 상태에서 다양한 제1 고주파 전원부(220)와 제3 고주파 전원부(240) 조합에서의 O2가스의 유량을 변화시킨 후의 PVD 비정질 카본막(130)의 식각율변화를 나타내었다. 이때 제 1 고주파 전원부(220)의 전력을 800와트, 제3 고주파 전원부(240)의 전력을 600와트로 하였을 때의 변화를 나타낸 것이다. 이때, 나머지 공정 조건은 동일하게 유지하였다. 도 5의 그래프를 살펴보면 O2가스 유량을 증대시킬 경우 PVD 비정질 카본막(130)은 400sccm에서 가장 높은 식각률을 나타냄을 알 수 있다.5 shows that the PVD amorphous carbon film 130 is etched after changing the flow rate of the O 2 gas in the various combinations of the first high frequency power supply 220 and the third high frequency power supply 240 while maintaining the flow rate of N 2 gas at 50 sccm. Rate change was shown. At this time, the power of the first high frequency power supply unit 220 is 800 watts, and the power of the third high frequency power supply unit 240 is 600 watts. At this time, the remaining process conditions were kept the same. Looking at the graph of Figure 5 it can be seen that when increasing the O2 gas flow rate PVD amorphous carbon film 130 has the highest etching rate at 400sccm.

도 6는 O2가스의 유량을 400sccm으로 유지시킨 상태에서 다양한 제1 고주파 전원부(220)와 제3 고주파 전원부(240) 조합에서의 N2가스의 유량을 변화시킨 후의 PVD 비정질 카본막(130)의 식각율변화를 나타내었다. 이때 제 1 고주파 전원부(220)의 전력을 800와트, 제3 고주파 전원부(240)의 전력을 600와트로 하였을 때의 변화를 나타낸 것이다. 이때, 나머지 공정 조건은 동일하게 유지하였다. 도 6의 그래프를 살펴보면 N2가스 유량을 증대시킬 경우 PVD 비정질 카본막(130)은 50sccm에서 가장 높은 식각률을 나타냄을 알 수 있다.FIG. 6 shows the etching of the PVD amorphous carbon film 130 after changing the flow rate of N 2 gas in various combinations of the first high frequency power supply 220 and the third high frequency power supply 240 while maintaining the flow rate of O 2 gas at 400 sccm. Rate change was shown. At this time, the power of the first high frequency power supply unit 220 is 800 watts, and the power of the third high frequency power supply unit 240 is 600 watts. At this time, the remaining process conditions were kept the same. Looking at the graph of Figure 6 it can be seen that when increasing the N2 gas flow rate PVD amorphous carbon film 130 has the highest etching rate at 50sccm.

이를 통해 매우 단단한 PVD 비정질 카본 마스크(130)의 식각특성을 알 수 있었고, MLR구조에 적용함으로써 도 7(e) 사진과 같이 아주 높은 선택비를 가지는 패턴을 구현 할 수 있게 되었다. 따라서, 목표로 하는 하부 박막(130)을 형성할 수 있다. Through this, the etching characteristics of the very hard PVD amorphous carbon mask 130 can be known, and by applying the MLR structure, a pattern having a very high selectivity can be realized as shown in FIG. 7 (e). Therefore, the target lower thin film 130 can be formed.

상기에서 도 7의 (a)는 기판(110) 상에 하부 박막(120), PVD 비정질 카본층(130), SiOx(140), 하부 반사방지막(150)을 형성하고, 반사 방지막(150) 상에 포토레지스트를 도포한 다음 마스크를 이용한 리소그라피 공정을 실시하여 포토레지스트 패턴(160)을 형성한 사진이고, 도 7의 (b)는 상기 ArF 레지스트 패턴(160)을 식각 마스크로 하는 식각을 실시하여 노출된 상기 하부 반사방지막(150)을 식각하고 노출된 상기 SiOx 하드마스크(140)를 식각한 후의 사진이고, 도 7의 (c)는 포토레지스트를 제거한 사진이며, 도 7의 (d)는 SiOx(140)를 식각 마스크로 PVD 비정질 카본층(130)을 식각한 사진이다. 도 7의 (e)는 30nm의 PVD 비정질 카본층을 식각 마스크(130)로 하부 박막인 TEOS-산화물을 420nm 식각한 사진이다. 이것은 PVD 비정질 카본 마스크가 O2/N2 가스조합으로 식각할 수 있지만 매우 단단하고 녹는점이 높으며 화학적 내성이 강하고 부식저항성이 뛰어나므로 가능하다. In FIG. 7A, the lower thin film 120, the PVD amorphous carbon layer 130, the SiOx 140, and the lower anti-reflection film 150 are formed on the substrate 110, and the anti-reflection film 150 is formed on the substrate 110. The photoresist is applied to the photoresist and then subjected to a lithography process using a mask to form a photoresist pattern 160, Figure 7 (b) is performed by etching the ArF resist pattern 160 as an etching mask After etching the exposed lower anti-reflection film 150 and etching the exposed SiOx hard mask 140, Figure 7 (c) is a photo remove the photoresist, Figure 7 (d) is SiOx The PVD amorphous carbon layer 130 is etched using the 140 as an etching mask. FIG. 7E is a photo of etched 420 nm of TEOS-oxide, which is a lower thin film, using an etch mask 130 of a 30 nm PVD amorphous carbon layer. This is possible because PVD amorphous carbon masks can be etched with O2 / N2 gas combinations, but they are very hard, have a high melting point, chemical resistance and corrosion resistance.

상술한 설명에서는 일반적인 박막의 패터닝에 관해 설명하였지만 본 실시예에 따른 도 2b, 도 2c 박막의 패터닝 방법으로 반도체 소자의 소자 분리막, 게이트 전극 및 게이트 라인 패터닝, 그리고, 소스 라인 및 드레인 라인을 포함하는 금속 배선의 패터닝에 적용될 수 있다. In the above description, the patterning of the general thin film has been described, but the device isolation layer, the gate electrode and the gate line patterning of the semiconductor device, and the source line and the drain line are formed by the method of patterning the thin film of FIGS. It can be applied to the patterning of metal wiring.

이와 같이 본 발명은 하부 박막의 형태에 따라 반도체 소자를 제조하기 위한 공정 전반에 적용될 수 있다. 상술한 설명에서는 하부 막막으로 TEOS-산화물 단일막을 형성함에 관해서 설명하였지만 본 발명은 이에 한정되지 않고 다양한 막을 식각 할 수 있다. As such, the present invention can be applied to the overall process for manufacturing a semiconductor device according to the shape of a lower thin film. In the above description, the TEOS-oxide single layer is formed as the lower layer, but the present invention is not limited thereto, and various layers may be etched.

본 발명은 상기에서 서술된 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있다. 즉, 상기의 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 특정 실시예가 아닌 특허 청구 범위에 의해서 정해지는 것으로 이해되어야 한다. The present invention is not limited to the above-described embodiments, but may be implemented in various forms. In other words, the above embodiments are provided to make the disclosure of the present invention complete and to fully inform those skilled in the art of the scope of the present invention, and the scope of the present invention is defined by the claims rather than the specific embodiments. It should be understood as losing.

상술한 바와 같이 본 발명은 193nm 이하의 파장에서 사용하는 포토 레지스트 패턴 하부패터닝시 PVD 비정질 카본 마스크로 하부 박막에 대한 식각 선택비를 높이고 식각시 종횡비를 낮출 수 있는 아주 얇은 나노스케일 PVD 비정질 카본을 이용한 다층 레지스트 구조 형성 및 이를 이용한 박막 패턴 형성 방법을 제공한다.As described above, the present invention uses a very thin nanoscale PVD amorphous carbon that can increase the etch selectivity for the lower thin film and lower the aspect ratio during etching as a PVD amorphous carbon mask for the lower patterning of the photoresist pattern used at a wavelength of 193 nm or less. Provided is a multilayer resist structure and a method of forming a thin film pattern using the same.

Claims (9)

기판 상에 하부 박막과 PVD 비정질 카본층과 비정질 카본 식각을 위한 하드마스크 그리고 포토 레지스트 패턴을 적층하는 다층 레지스트 구조 형성 및 이를 이용하여 패터닝된 10 내지 50 nm 두께를 가지는 PVD 비정질 카본 박막를 이용하여 7:1 내지 20:1 이상의 선택비를 얻는 박막 패턴 형성 방법으로서, Using a PVD amorphous carbon thin film having a thickness of 10 to 50 nm and forming a multi-layer resist structure on which a lower thin film, a PVD amorphous carbon layer, a hard mask for amorphous carbon etching, and a photoresist pattern are stacked on the substrate. A thin film pattern formation method which obtains a selectivity of 1 to 20: 1 or more, 하부 박막 상에 PVD 비정질 카본 마스크를 적층하는 단계;Depositing a PVD amorphous carbon mask on the lower thin film; 상기 PVD 비정질 카본 마스크 상에 하드 마스크(hard-mask), 하부 반사방지막(bottom anti-reflective coating), 포토 레지스트 패턴을 차례로 적층하는 단계;Sequentially stacking a hard mask, a bottom anti-reflective coating, and a photoresist pattern on the PVD amorphous carbon mask; 포토 레지스트 패턴을 식각 마스크로 하부 반사방지막과 하드마스크를 식각하는 단계;Etching the lower anti-reflection film and the hard mask using the photoresist pattern as an etching mask; 패터닝된 하드마스크를 식각 마스크로 하여 PVD 비정질 카본층을 식각하는 단계; 및 Etching the PVD amorphous carbon layer using the patterned hard mask as an etching mask; And 상기 PVD 비정질 카본층을 식각 마스크로 하부 박막을 식각하는 단계를 포함하는 박막 패턴 형성 방법.And etching the lower thin film using the PVD amorphous carbon layer as an etch mask. 청구항 1에 있어서, The method according to claim 1, 상기 하부 박막으로서, 반도체 소자 및 평판 표시 소자의 제조를 위한 박막이나 SiON, SiN, SiO2, 다결정 Si 또는 SiCN으로 이루어지는 비전도성 하드마스크 및 Ta, Ti, Cr, TaN, TiN 또는 TaSiN으로 이루어지는 전도성 하드마스크를 사용하는 박막 패턴 형성 방법.As the lower thin film, a thin film for the manufacture of a semiconductor device and a flat panel display device or a nonconductive hard mask made of SiON, SiN, SiO 2, polycrystalline Si or SiCN and a conductive hard mask made of Ta, Ti, Cr, TaN, TiN or TaSiN Thin film pattern formation method using the. 청구항 1에 있어서, The method according to claim 1, 상기 기판과 하부 박막 사이에 제2 하부 박막층을 도입하여 상기 하부 박막을 식각하기 위한 식각 마스크로 하부 박막층을 형성하며,Introducing a second lower thin film layer between the substrate and the lower thin film to form a lower thin film layer as an etching mask for etching the lower thin film, 상기 제2 하부 박막(115)층으로는 SiON, SiN, SiO2, 다결정 Si 또는 SiCN으로 이루어지는 비전도성 하드마스크 및 Ta, Ti, Cr, TaN, TiN 또는 TaSiN으로 이루어지는 전도성 하드마스크를 사용하는 박막 패턴 형성 방법.Thin film pattern formation using a nonconductive hardmask made of SiON, SiN, SiO2, polycrystalline Si or SiCN and a conductive hardmask made of Ta, Ti, Cr, TaN, TiN or TaSiN as the second lower thin film 115 layer Way. 청구항 1에 있어서, The method according to claim 1, 상기 PVD 비정질 카본 마스크와 하부 박막 사이에 두 층의 접착력을 향상시키고 액상 식각 및 상기 PVD 비정질 카본막 제거를 용이하게 하기 위한 접합층이 형성되는 박막 패턴 형성 방법A thin film pattern forming method in which a bonding layer is formed between the PVD amorphous carbon mask and the lower thin film to improve adhesion between the two layers and to facilitate liquid etching and removal of the PVD amorphous carbon film. 청구항 1에 있어서, The method according to claim 1, 상기 포토 레지스트 패턴을 적층하는 단계는 193nm 이하의 파장에서 사용하는 레지스트를 상기 하드 마스크막 상에 도포하는 단계; 및The stacking of the photoresist pattern may include applying a resist used at a wavelength of 193 nm or less on the hard mask film; And 노광 및 현상 공정을 실시하여 상기 레지스트의 일부를 제거하는 단계를 포함하고, Performing an exposure and development process to remove a portion of the resist, 상기 레지스트로서 ArF(193nm) 레지스트, F2(157nm) 레지스트 및 EUV(extreme ultraviolet) 레지스트 중 어느 하나의 레지스트를 사용하는 박막 패턴 형성 방법.A thin film pattern forming method using any one of an ArF (193 nm) resist, an F2 (157 nm) resist, and an extreme ultraviolet (EUV) resist as the resist. 청구항 1에 있어서, The method according to claim 1, 상기 다층 레지스트 구조를 식각하는 단계는,Etching the multilayer resist structure, 상기 기판을 식각 장비의 기판 지지 수단 상에 안착하는 단계; Mounting the substrate on a substrate support means of an etching apparatus; 상기 식각 장치 내부를 1 내지 500mTorr으로 유지하는 단계; 및Maintaining the inside of the etching apparatus at 1 to 500 mTorr; And 상기 식각 장비 내부로 단계에 따라 CF4가스, C4F6가스, C4F8가스, CH2F2가스, O2가스 N2가스 및 Ar가스를 적절히 포함하는 식각 가스를 주입를 주입하고, 이온의 에너지를 제어하기 위한 셀프 바이어스 전압을 발생시키는 제 1 고주파 전원부는 400KHz 내지 10MHz의 주파수를, 제 2 고주파 전원부는 10 내지 30MHz 주파수를, 그리고 플라즈마 밀도를 제어하기 위한 제 3 고주파 전원부는 10 내지 100MHz의 주파수를 인가하여 식각을 실시하는 단계를 포함하는 박막 패턴 형성 방법.Injecting an etching gas containing CF4 gas, C4F6 gas, C4F8 gas, CH2F2 gas, O2 gas, N2 gas, and Ar gas according to the stage, and generating a self-bias voltage to control energy of ions. Performing etching by applying a frequency of 400 KHz to 10 MHz, a second high frequency power supply to a frequency of 10 to 30 MHz, and a third high frequency power supply to control a plasma density. Thin film pattern formation method comprising. 청구항 6에 있어서, The method according to claim 6, 상기 CF4가스는 10 내지 200sccm, 상기 C4F6가스는 1 내지 30sccm, 상기 C4F8가스는 5 내지 100sccm, CH2F2가스는 5 내지 100sccm, 상기 O2가스는 1 내지 100sccma, 상기 N2가스는 10 내지 200sccm,및 상기 Ar가스는 200 내지 800sccm 유량으로 주입하는 박막 패턴 형성 방법.The CF4 gas is 10 to 200sccm, the C4F6 gas is 1 to 30sccm, the C4F8 gas is 5 to 100sccm, the CH2F2 gas is 5 to 100sccm, the O2 gas is 1 to 100 scccma, the N2 gas is 10 to 200sccm, and the Ar The method of forming a thin film pattern to inject gas at a flow rate of 200 to 800 sccm. 청구항 6에 있어서, The method according to claim 6, 상기 400KHz 내지 10MHz의 고주파 전원은 100 내지 1000와트(W)의 전력으로 인가하고, 상기 10 내지 30MHz의 고주파 전원은 300 내지 600와트(W)의 전력으로 인가하는 박막 패턴 형성 방법.The high frequency power of 400KHz to 10MHz is applied to the power of 100 to 1000 watts (W), and the high frequency power of 10 to 30MHz is applied to the power of 300 to 600 watts (W). 청구항 6에 있어서, 상기 고주파 전원부는, The method according to claim 6, wherein the high frequency power supply unit, 400KHz 내지 10MHz의 고주파 전원을 인가하는 제 1 고주파 전원부;A first high frequency power supply unit applying high frequency power of 400KHz to 10MHz; 10 내지 30MHz의 고주파 전원을 인가하는 제 2 고주파 전원부; 및A second high frequency power supply unit applying high frequency power of 10 to 30 MHz; And 10 내지 100MHz의 고주파 전원을 인가는 제 3 고주파 전원부를 포함하는 식각 장치.Etching apparatus including a third high frequency power supply for applying a high frequency power of 10 to 100MHz.
KR1020070052323A 2007-05-29 2007-05-29 Fabrication of multi-layer resist structures using physical-vapor deposited amorphous carbon and forming thin film pattern using the same KR100899414B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070052323A KR100899414B1 (en) 2007-05-29 2007-05-29 Fabrication of multi-layer resist structures using physical-vapor deposited amorphous carbon and forming thin film pattern using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070052323A KR100899414B1 (en) 2007-05-29 2007-05-29 Fabrication of multi-layer resist structures using physical-vapor deposited amorphous carbon and forming thin film pattern using the same

Publications (2)

Publication Number Publication Date
KR20080104902A true KR20080104902A (en) 2008-12-03
KR100899414B1 KR100899414B1 (en) 2009-05-27

Family

ID=40366439

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070052323A KR100899414B1 (en) 2007-05-29 2007-05-29 Fabrication of multi-layer resist structures using physical-vapor deposited amorphous carbon and forming thin film pattern using the same

Country Status (1)

Country Link
KR (1) KR100899414B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9093500B2 (en) 2013-08-23 2015-07-28 Samsung Electronics Co., Ltd. Methods of forming semiconductor device using bowing control layer
CN117096102A (en) * 2023-10-13 2023-11-21 深圳基本半导体有限公司 Method for etching through hole by dry method

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590223A (en) * 1991-01-22 1993-04-09 Toshiba Corp Manufacture of semiconductor device and semiconductor manufacturing device
US6992371B2 (en) * 2003-10-09 2006-01-31 Freescale Semiconductor, Inc. Device including an amorphous carbon layer for improved adhesion of organic layers and method of fabrication
KR20060127479A (en) * 2005-06-07 2006-12-13 주식회사 하이닉스반도체 Method for forming micropattern in semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9093500B2 (en) 2013-08-23 2015-07-28 Samsung Electronics Co., Ltd. Methods of forming semiconductor device using bowing control layer
CN117096102A (en) * 2023-10-13 2023-11-21 深圳基本半导体有限公司 Method for etching through hole by dry method
CN117096102B (en) * 2023-10-13 2024-01-23 深圳基本半导体有限公司 Method for etching through hole by dry method

Also Published As

Publication number Publication date
KR100899414B1 (en) 2009-05-27

Similar Documents

Publication Publication Date Title
KR101055962B1 (en) Thin film pattern formation method
US10438807B2 (en) Low roughness EUV lithography
TWI479565B (en) The formation of fine graphics
US7718081B2 (en) Techniques for the use of amorphous carbon (APF) for various etch and litho integration schemes
JP5349066B2 (en) Method for etching silicon-containing antireflection coating layer with reduced CD bias
TWI781368B (en) Methods of processing substrates
KR101003475B1 (en) Hydrogen treatment to improve photoresist adhesion and rework consistency
US7858270B2 (en) Method for etching using a multi-layer mask
WO2012048108A2 (en) Radiation patternable cvd film
WO2012129209A2 (en) Etch process for controlling pattern cd and integrity in multi-layer masks
US20100216310A1 (en) Process for etching anti-reflective coating to improve roughness, selectivity and CD shrink
JP2024026599A (en) Plasma processing apparatus
US7465672B2 (en) Method of forming etching mask
KR100899414B1 (en) Fabrication of multi-layer resist structures using physical-vapor deposited amorphous carbon and forming thin film pattern using the same
WO2010024988A2 (en) Methods of forming a photoresist-comprising pattern on a substrate
US11537049B2 (en) Method of line roughness improvement by plasma selective deposition
KR100800165B1 (en) Method of manufacturing semiconductor device
KR100532748B1 (en) Method for manufacturing metal layer in semiconductor device
KR100781445B1 (en) Method for manufacturing metal layer in semiconductor device
JPH07169739A (en) Dry etching method
JPH0637058A (en) Dry etching method
KR100770540B1 (en) Manufacturing method of a semiconductor device
KR100563819B1 (en) Method for fabricating antireflection in semiconductor device
JPH05217960A (en) Semiconductor device and manufacture thereof
KR20020056016A (en) Method for fabricating minute pattern

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120718

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130409

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee