KR20080104854A - ＬａＡＩＯ막의 형성방법 및 이 방법으로 형성된ＬａＡＩＯ막을 포함하는 적층 구조물 - Google Patents

ＬａＡＩＯ막의 형성방법 및 이 방법으로 형성된ＬａＡＩＯ막을 포함하는 적층 구조물 Download PDF

Info

Publication number
KR20080104854A
KR20080104854A KR1020070052219A KR20070052219A KR20080104854A KR 20080104854 A KR20080104854 A KR 20080104854A KR 1020070052219 A KR1020070052219 A KR 1020070052219A KR 20070052219 A KR20070052219 A KR 20070052219A KR 20080104854 A KR20080104854 A KR 20080104854A
Authority
KR
South Korea
Prior art keywords
film
laalo
forming
capping
layer
Prior art date
Application number
KR1020070052219A
Other languages
English (en)
Inventor
이은하
최상무
설광수
박상진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070052219A priority Critical patent/KR20080104854A/ko
Priority to US12/005,371 priority patent/US20080296739A1/en
Publication of KR20080104854A publication Critical patent/KR20080104854A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B1/00—Single-crystal growth directly from the solid state
    • C30B1/02—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C30B29/20—Aluminium oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Thermal Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 LaAlO막의 형성방법 및 이 방법으로 형성된 LaAlO막을 포함하는 적층 구조물에 관한 것이다. 개시된 본 발명의 LaAlO막의 형성방법은 AlxOy 결정막을 형성하는 단계와, 상기 AlxOy막 상에 LaAlO막을 형성하는 단계 및 상기 LaAlO막을 어닐링하여 LaAlO막을 결정화하는 단계를 포함하는 것을 특징으로 한다.

Description

ＬａＡＩＯ막의 형성방법 및 이 방법으로 형성된 ＬａＡＩＯ막을 포함하는 적층 구조물{Method of forming ＬａＡｌＯ layer and stack structure comprising ＬａＡｌＯ layer formed by the method}
도 1a 내지 도 1d는 본 발명의 일 실시예에 따른 LaAlO막의 형성방법을 보여주는 단면도이다.
도 2는 도 1c에 도시한 적층물의 샘플의 TEM(transmission electron microscope) 사진이다.
도 3은 도 1d에 도시한 적층물의 TEM 사진이다.
도 4 및 도 5는 각각 도 2 및 도 3의 샘플의 AES(auger electron spectroscopy) 분석 결과이다.
도 6은 도 3의 샘플의 XRD(X-ray diffraction) 분석 결과이다.
도 7은 도 3의 샘플의 푸리에 디프렉토그램(fourier diffractogram)이다.
도 8은 본 발명의 실시예에 따른 LaAlO막을 포함하는 적층 구조물을 보여주는 단면도이다.
*도면의 주요부분에 대한 부호의 설명*
100 : 기판 110 : 실리콘산화막
120 : 실리콘질화막 130 : AlxOy막
130a, 230a : γ-Al2O3막 140 : LaAlO막
140a : 에피택셜 LaAlO막 150 : 캡핑막
본 발명은 박막 형성방법 및 박막을 포함하는 적층 구조물에 관한 것으로서, 보다 자세하게는 LaAlO막의 형성방법 및 이 방법으로 형성된 LaAlO막을 포함하는 적층 구조물에 관한 것이다.
LaAlO3은 가(假) 입방정계 페로브스카이트(pseudo-cubic perovskite) 결정 구조를 갖는다. 때문에 단결정 LaAlO3 기판 상에 어떤 박막을 형성할 경우, 그 박막은 에피택셜(epitaxial)하게 성장될 수 있다. 이와 같이 단결정 LaAlO3 기판 상에 에피택셜하게 성장된 박막은 입계(grain boundary)의 면적이 작기 때문에, 비정질(amorphous) 또는 다결정(polycystal)으로 성장된 박막보다 우수한 특성을 나타낼 수 있다.
그러므로 단결정의 LaAlO3 기판은 여러 분야에서 소정의 박막 형성을 위한 기판으로 이용될 수 있다. 예를 들어, LaAlO3 기판은 PZT(Plumbum－Zirconate－Titanate)(Pb-Zr-Ti-O)와 같은 강유전체를 성장시키기 위한 기판으로 사용된다. 이 는 LaAlO3 기판이 FRAM(Ferroelectric random access memory)과 같은 메모리 소자용 기판으로 사용될 수 있음을 의미한다. 또한, LaAlO3 기판은 광학 소자 및 초전도 소자용 기판으로도 사용될 수 있다.
종래 기술에 의한 LaAlO막의 에피택셜 성장 방법으로 단결정의 실리콘기판 상에 LaAlO막을 에피택셜하게 성장시킬 수 있다는 보고가 있지만, 실리콘기판이 아닌 다른 기판(또는 막) 상에서 LaAlO막을 에피택셜하게 성장시켰다는 보고는 없다. 실리콘기판이 아닌 다른 기판 상에서 성장시킨 LaAlO막은 후속 열처리 공정에서 랜덤 방향(random orientation)을 갖는 다결정 박막이 된다.
그러므로 기판의 종류에 상관없이 LaAlO막을 에피택셜하게 성장시킬 수 있다면, 상기 에피택셜하게 성장된 LaAlO막(이하, 에피택셜 LaAlO막)은 종래의 LaAlO3 기판의 역할을 대체할 수 있을 뿐만 아니라, 종래의 LaAlO3 기판보다 넓은 응용 범위를 가질 것이다.
한편 종래 기술에 의한 방법으로 성장된 LaAlO3 기판은 실리콘기판이나 유리 기판보다 고가이므로, 소자의 제조 단가를 높이는 하나의 요인이 될 수 있다.
본 발명이 이루고자 하는 기술적 과제는 상술한 종래 기술의 문제점을 개선하기 위한 것으로서, 기판의 종류에 상관없이 LaAlO막을 에피택셜하게 성장시킬 수 있는 방법을 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 상기 방법으로 형성된 LaAlO막을 포함하는 적층 구조물을 제공하는데 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 AlxOy 결정막을 형성하는 단계; 상기 AlxOy막 상에 LaAlO막을 형성하는 단계; 및 상기 LaAlO막을 어닐링하여 LaAlO막을 결정화하는 단계;를 포함하는 것을 특징으로 하는 LaAlO막의 형성방법을 제공한다.
상기 AlxOy막은 γ-Al2O3막일 수 있다.
상기 AlxOy막은 비정질 AlxOy막을 열처리하여 형성할 수 있다.
상기 비정질 AlxOy막의 열처리는 700∼1200℃ 범위의 온도로 수행할 수 있다.
상기 LaAlO막에서 La의 함유량은 Al의 함유량보다 많을 수 있다.
상기 LaAlO막을 형성하는 단계 후, 상기 어닐링 전에 상기 LaAlO막 상에 캡핑막을 형성하는 단계를 더 포함할 수 있다.
상기 LaAlO막을 형성하는 단계와 상기 캡핑막을 형성하는 단계는 인-시츄(in-situ) 공정으로 수행할 수 있다.
상기 AlxOy막은 제1 AlxOy막이고, 상기 캡핑막은 제2 AlxOy막일 수 있다.
상기 제2 AlxOy막은 비정질 AlxOy막일 수 있다.
상기 어닐링은 800∼1000℃ 범위의 온도로 수행할 수 있다.
상기 어닐링시 상기 제2 AlxOy막의 적어도 일부와 상기 LaAlO막이 상호 혼합될 수 있다.
상기 다른 기술적 과제를 달성하기 위하여, 본 발명은 결정화된 AlxOy막; 및 상기 AlxOy막 상에 형성된 LaAlO막;을 포함하되, 상기 LaAlO막은 에피택셜하게 성장된 LaAlO막과 동등한 것을 특징으로 하는 적층 구조물을 제공한다.
상기 AlxOy막은 γ-Al2O3막일 수 있다.
상기 LaAlO막 상에 캡핑막이 더 형성될 수 있다.
상기 AlxOy막은 제1 AlxOy막이고, 상기 캡핑막은 제2 AlxOy막일 수 있다.
상기 제2 AlxOy막은 비정질 AlxOy막일 수 있다.
상기 결정화된 AlxOy막은 질화막 상에 형성된 것일 수 있다.
이러한 본 발명을 이용하면, 기판의 종류에 상관없이 에피택셜하게 성장된 LaAlO막과 동등한 LaAlO막을 형성할 수 있다.
이하, 본 발명의 바람직한 실시예에 따른 LaAlO막의 형성방법 및 이 방법으로 형성된 LaAlO막을 포함하는 적층 구조물을 첨부된 도면들을 참조하여 상세하게 설명한다. 이 과정에서 도면에 도시된 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되게 도시된 것이다.
도 1a 내지 도 1d는 본 발명의 일 실시예에 따른 LaAlO막의 형성방법을 보여 준다.
도 1a를 참조하면, 소정의 기판, 예컨대, 실리콘기판(100) 상에 실리콘산화막(SiOx)(110)과 실리콘질화막(SixNy)(120)을 차례로 형성한다. 실리콘산화막(110)은 열산화(thermal oxidation) 공정으로 형성할 수 있다. 그리고 실리콘질화막(120)은 화학 기상 증착(Chemical Vapor Deposition)(이하, CVD) 방법으로 형성할 수 있다. 실리콘질화막(120)은 비정질막이다.
다음, 실리콘질화막(120) 상에 AlxOy막(130)을 형성한다. AlxOy막(130)은 CVD, 물리 기상 증착(Physical Vapor Deposition)(이하, PVD) 또는 원자층 증착(Atomic Layer Deposition)(ALD) 방법으로 형성하되, 5nm 정도의 두께로 형성할 수 있다. 이때, AlxOy막(130)은 비정질 상태일 수 있다.
AlxOy막(130)을 고온에서 열처리한다. 그 결과 AlxOy막(130)은 도 1b에 도시된 바와 같이 γ-Al2O3막(130a)으로 변환된다. AlxOy막(130)의 열처리는 700∼1200℃ 범위의 온도로 수행할 수 있지만, 900℃ 정도의 온도에서 수행하는 것이 바람직하다. 또한 상기 열처리는 질소 분위기에서 수행하는 것이 바람직하다. γ-Al2O3막(130a)은 입방정계 결정(cubic crystal) 구조를 갖는 다결정막일 수 있다. γ-Al2O3막(130a)은 후속 공정의 LaAlO막(140)을 결정화하는데 필요한 씨드막(seed layer) 또는 템플릿막(template layer)이 될 수 있다.
도 1c를 참조하면, γ-Al2O3막(130a) 상에 LaAlO막(140)을 형성한다. LaAlO 막(140)의 두께는 20∼30nm 정도일 수 있다. LaAlO막(140)은 소정의 증착 방법, 예컨대, CVD, PVD 또는 ALD 방법 등으로 형성할 수 있다. 이때, LaAlO막(140)은 비정질막일 수 있고, LaAlO막(140)에서 La의 함유량은 Al의 함유량보다 많을 수 있다. LaAlO막(140)의 형성 조건에 따라 La 및 Al의 함유량은 조절될 수 있다. LaAlO막(140)에서 라탄(La)과 알루미늄(Al)의 조성비(La/Al)는 1＜(La/Al)≤3 정도일 수 있다.
이어서, LaAlO막(140) 상에 캡핑막(150)을 형성한다. 캡핑막(150)은 비정질 AlxOy막인 것이 바람직하지만, 다른 막일 수도 있다. 캡핑막(150)의 두께는 5∼10nm 정도일 수 있다. LaAlO막(140)을 형성하는 단계와 캡핑막(150)을 형성하는 단계는 인-시츄(in-situ) 공정으로 수행할 수 있다. 캡핑막(150)은 LaAlO막(140)에 수분이 침투되는 것을 방지할 수 있다. 캡핑막(150)의 형성은 선택적이다. 캡핑막(150) 상에 다른 막을 더 형성할 수도 있다.
다음으로, 캡핑막(150)이 형성된 결과물을 어닐링한다. 그 결과, 도 1d에 도시된 바와 같은 에피택셜하게 성장된 LaAlO막과 동등한 LaAlO막(이하, 에피택셜 LaAlO막)(140a)이 형성된다. 상기 결과물의 어닐링은 800∼1000℃ 범위의 온도로 수행할 수 있지만, 900℃의 온도로 수행하는 것이 바람직하다.
상기 결과물의 어닐링을 통해서 LaAlO막(140a)은 C축 방향, 즉, 실리콘기판(100)과 수직한 방향으로 우선 배향된(prefer oriented) 결정 구조를 갖게 된다. 이것이 에피택셜 LaAlO막(140a)의 형성 원리이다.
한편, LaAlO막(140)의 상기 어닐링시, 캡핑막(150)의 적어도 일부는 LaAlO막(140)과 상호 혼합(inter-mixing)될 수 있다. 예컨대, 상기 어닐링 동안에 캡핑막(150)의 전부와 LaAlO막(140)은 상호 혼합(inter-mixing)되어 하나의 에피택셜 LaAlO막(140a)이 될 수 있다. 또한, 상기 어닐링시 γ-Al2O3막(130a)의 일부도 LaAlO막(140)과 상호 혼합(inter-mixing)될 수도 있다. 그러므로 캡핑막(150)이 비정질 AlxOy막인 경우, 에피택셜 LaAlO막(140a)의 Al 함유량은 LaAlO막(140)의 Al 함유량보다 크다. 이와 같이 상기 어닐링에 의해 LaAlO막(140)의 Al의 함유량이 증가하기 때문에, LaAlO막을 안정적으로 결정화하기 위해 도 1c의 LaAlO막(140)을 La-리치(rich)하게 형성하는 것이 바람직하다.
그러나 캡핑막(150)으로 비정질 AlxOy막과 동일한 역할을 할 수 있는 다른 물질막을 사용할 겨우, 도 1c의 LaAlO막(140)을 La-리치(rich)하게 형성하지 않을 수 있다. 이 경우, 도 1c 단계에서 형성하는 LaAlO막(140)의 초기 La/Al 조성을 조절할 수 있다. 캡핑막(150)이 AlxOy막일 때, 캡핑막(150)의 조성 및 두께를 조절함으로써, 에피택셜 LaAlO막(140a)의 조성을 조절할 수 있다.
도 2는 도 1c의 결과물에 대한 TEM(transmission electron microscope) 사진이다. 도 3은 도 1d의 결과물에 대한 TEM 사진, 즉, 도 2의 샘플을 900℃의 온도로 어닐링한 후 찍은 TEM 사진이다. 도 1a 내지 도 3에서 동일한 도면 번호는 동일한 구성 요소를 나타낸다.
도 2 및 도 3을 참조하면, 도 2에는 캡핑막(150)이 존재하지만, 도 3에는 캡 핑막(150)이 존재하지 않는다. 또한, 도 3의 에피택셜 LaAlO막(140a)에는 결이 나타나는데, 도 2의 LaAlO막(140)에는 결이 나타나지 않는다. 도 2 및 도 3의 결과는 캡핑막(150) 형성 후의 상기 어닐링에 의해 캡핑막(150)과 LaAlO막(140)은 상호 혼합(inter-mixing)되고, 에피택셜 LaAlO막(140a)이 형성된 것을 나타낸다.
도 4는 도 1c의 결과물에 대한 AES(auger electron spectroscopy) 분석 결과를 보여주고, 도 5는 도 1d의 결과물에 대한 AES 분석 결과를 보여준다. 도 4는 도 2의 A-A'선을 따라 분석을 수행한 결과이고, 도 5는 도 3의 B-B'선을 따라 분석을 수행한 결과이다.
도 4 및 도 5에서 가로축은 각 결과물을 지정된 선을 따라 깍아내기 위한 스퍼터링 시간을 나타내고, 세로축은 각 결과물의 지정된 선을 따라 측정된 구성 물질의 함유량(atomic%)을 나타낸다.
도 4 및 도 5에서 제1 영역(R1) 및 제2 영역(R2)은 각각 도 2의 LaAlO막(140) 및 도 3의 에피택셜 LaAlO막(140a)에 대응하는 영역이다.
도 4의 제1 영역(R1)을 참조하면, LaAlO막(140)에서 La 함유량을 x1이라 하고, Al의 함유량을 y1이라 하면, x1/y1은 2.2 정도인 것을 알 수 있다.
한편, 도 5의 제2 영역(R2)을 참조하면, 에피택셜 LaAlO막(140a)에서 La의 함유량을 x2라 하고, Al의 함유량을 y2라 하면, x2/y2는 1.4 정도인 것을 알 수 있다. 도 4 및 도 5의 결과로부터, 캡핑막(150) 형성 후, 실시되는 어닐링에 의해 Al 함량이 증가된 LaAlO막(140a)이 형성됨을 알 수 있다. 또한 LaAlO막(140)에서 La과 Al의 조성, 캡핑막(150)의 조성 및 두께를 조절하면, 상기 x2/y2는 1에 더 가까워 질 수 있음을 알 수 있다.
도 6은 도 1d의 결과물에 대한 XRD(X-ray diffraction) 분석 결과를 보여준다.
도 6에는 실리콘기판(100)에 의해 발생된 세 개의 피크들(peaks)(S1, S2, S3) 외에 에피택셜 LaAlO막(140a)에 의해 발생된 두 개의 피크들(L1, L2)이 존재한다. 제1 및 제2 피크(L1, L2)는 각각 2θ가 17.7°및 35.5°일 때 검출된 것이다. 브래그 식(Bragg's equation)으로 계산하면, 제1 피크(L1)에 대응하는 면의 면간 거리는 5.0Å이고, 제2 피크(L2)에 대응하는 면의 면간 거리는 2.5Å이다. 따라서, L1에 대응하는 면과 L2에 대응하는 면은 서로 평행하다.
도 6의 결과는 도 3의 에피택셜 LaAlO막(140a)이 C축 방향, 즉, 실리콘기판(100)에 수직한 방향으로 일정하게 배향된 결정임을 보여준다.
도 7은 TEM 장비를 이용하여 얻은 것으로서, 도 1d의 결과물에 대한 푸리에 디프렉토그램(fourier diffractogram)이다. 푸리에 디프렉토그램(fourier diffractogram)에서는 면이 스폿(spot)으로 나타난다.
도 7에는 실리콘기판(100)의 면들에 의해 발생된 스폿(spot)이 여섯 개 존재하고, 에피택셜 LaAlO막(140a)의 면들에 의해 발생된 스폿(spot)(L1', L2')이 네 개 존재한다. 도 7에서 실리콘기판(100)의 면들로는 (200),(
Figure 112007039418747-PAT00001
00), (111), (
Figure 112007039418747-PAT00002
11), (
Figure 112007039418747-PAT00003
Figure 112007039418747-PAT00004
Figure 112007039418747-PAT00005
) 및 (1
Figure 112007039418747-PAT00006
Figure 112007039418747-PAT00007
)을 볼 수 있다. 그리고 에피택셜 LaAlO막(140a)의 면들로는 도 6의 제1 및 제2 피크(L1, L2)에 대응하는 면들(L1', L2')이 있다.
도 7을 참조하면, 상기 제1 및 제2 피크(L1, L2)에 대응하는 면들(L1', L2')은 실리콘기판(100)의 (100)면과 평행하다. 이것은 에피택셜 LaAlO막(140a)이 실리콘기판(100)의 (100)면과 수직한 방향으로 일정하게 배향된 결정임을 나타낸다. 한편, 도 7에 나타난 면간 거리는 도 6으로부터 얻은 면간 거리와 일치한다.
전술한 본 발명의 실시예에서는 비정질의 실리콘질화막(120) 상에 형성된 결정화된 AlxOy막, 예컨대, γ-Al2O3막(130a)을 씨드막 혹은 템플릿막으로 이용하여 에피택셜 LaAlO막(140a)을 형성한다. γ-Al2O3막(130a)은 비정질의 AlxOy막(130)을 어닐링하여 형성할 수 있다. 비정질의 AlxOy막(130)은 실리콘질화막(120) 뿐만 아니라 다른 물질막 상에도 형성할 수 있다.
그러므로, 본 발명의 방법을 이용하면, 기판 또는 베이스막(base layer)의 종류에 상관없이 에피택셜 LaAlO막을 형성할 수 있다.
이와 같이, 본 발명의 방법을 이용하면, 기판 또는 베이스막(base layer)의 종류에 상관없이 에피택셜 LaAlO막을 형성할 수 있기 때문에, 본 발명의 방법으로 형성한 LaAlO막을 포함하는 적층 구조물의 필수적인 구성 요소는 결정질의 AlxOy막과 상기 AlxOy막 상에 형성된 에피택셜 LaAlO막이다. 그 밖의 다른 구성 요소, 예컨대, 기판 및 캡핑막은 선택적이고 가변적이다.
도 8은 본 발명의 일 실시예에 따른 LaAlO막을 포함하는 적층 구조물을 보여준다.
도 8을 참조하면, 결정질의 AlxOy막(230a) 상에 에피택셜 LaAlO막(240a)이 형성되어 있다. AlxOy막(230a)은 γ-Al2O3막일 수 있다. 에피택셜 LaAlO막(240a)은 본 발명의 방법으로 형성한 도 1d의 에피택셜 LaAlO막(140a)과 동일할 수 있다. 에피택셜 LaAlO막(240a)의 상면 상에는 캡핑막(미도시)이 더 구비될 수 있는데, 상기 캡핑막은 비정질의 AlxOy막인 것이 바람직하지만, 다른 막일 수도 있다. 또한, AlxOy막(230a) 하면 상에는 소정의 하부 구조물(미도시)이 더 구비될 수 있다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 때문에 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
상술한 바와 같이, 본 발명에서는 비정질의 AlxOy막으로부터 결정화된 AlxOy막을 씨드막으로 이용해서 에피택셜 LaAlO막을 형성한다. 그러므로, 본 발명을 이용하면, 기판 또는 베이스막(base layer)의 종류에 상관없이 에피택셜 LaAlO막을 형성할 수 있다.
따라서 본 발명에 의한 에피택셜 LaAlO막은 종래의 단결정 LaAlO3 기판의 역할을 대체할 수 있을 뿐만 아니라, 종래의 단결정 LaAlO3 기판보다 넓은 적용 범위를 갖는다. 또한 종래의 단결정 LaAlO3 기판이 실리콘기판이나 유리기판보다 고가인 것을 고려하면, 본 발명은 소자의 제조 단가를 줄일 수 있을 것이다.

Claims (17)

  1. AlxOy 결정막을 형성하는 단계;
    상기 AlxOy막 상에 LaAlO막을 형성하는 단계; 및
    상기 LaAlO막을 어닐링하여 LaAlO막을 결정화하는 단계;를 포함하는 것을 특징으로 하는 LaAlO막의 형성방법.
  2. 제 1 항에 있어서, 상기 AlxOy막은 γ-Al2O3막인 것을 특징으로 하는 LaAlO막의 형성방법.
  3. 제 1 항에 있어서, 상기 AlxOy막은 비정질 AlxOy막을 열처리하여 형성하는 것을 특징으로 하는 LaAlO막의 형성방법.
  4. 제 3 항에 있어서, 상기 비정질 AlxOy막의 열처리는 700∼1200℃ 범위의 온도로 수행하는 것을 특징으로 하는 LaAlO막의 형성방법.
  5. 제 1 항에 있어서, 상기 LaAlO막에서 La의 함유량은 Al의 함유량보다 많은 것을 특징으로 하는 LaAlO막의 형성방법.
  6. 제 1 항에 있어서, 상기 LaAlO막을 형성하는 단계 후, 상기 어닐링 전에 상기 LaAlO막 상에 캡핑막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 LaAlO막의 형성방법.
  7. 제 6 항에 있어서, 상기 LaAlO막을 형성하는 단계와 상기 캡핑막을 형성하는 단계는 인-시츄(in-situ) 공정으로 수행하는 것을 특징으로 하는 LaAlO막의 형성방법.
  8. 제 6 항에 있어서, 상기 AlxOy막은 제1 AlxOy막이고, 상기 캡핑막은 제2 AlxOy막인 것을 특징으로 하는 LaAlO막의 형성방법.
  9. 제 8 항에 있어서, 상기 제2 AlxOy막은 비정질 AlxOy막인 것을 특징으로 하는 LaAlO막의 형성방법.
  10. 제 1 항에 있어서, 상기 어닐링은 800∼1000℃ 범위의 온도로 수행하는 것을 특징으로 하는 LaAlO막의 형성방법.
  11. 제 8 및 9 항 중 어느 한 항에 있어서, 상기 어닐링시 상기 제2 AlxOy막의 적어도 일부와 상기 LaAlO막이 상호 혼합되는 것을 특징으로 하는 LaAlO막의 형성방법.
  12. 결정화된 AlxOy막; 및
    상기 AlxOy막 상에 형성된 LaAlO막;을 포함하되,
    상기 LaAlO막은 에피택셜하게 성장된 LaAlO막과 동등한 것을 특징으로 하는 적층 구조물.
  13. 제 12 항에 있어서, 상기 AlxOy막은 γ-Al2O3막인 것을 특징으로 하는 적층 구조물.
  14. 제 12 항에 있어서, 상기 LaAlO막 상에 캡핑막이 더 형성된 것을 특징으로 하는 적층 구조물.
  15. 제 14 항에 있어서, 상기 AlxOy막은 제1 AlxOy막이고, 상기 캡핑막은 제2 AlxOy막인 것을 특징으로 하는 적층 구조물.
  16. 제 15 항에 있어서, 상기 제2 AlxOy막은 비정질 AlxOy막인 것을 특징으로 하 는 적층 구조물.
  17. 제 12 항에 있어서, 상기 결정화된 AlxOy막은 질화막 상에 형성된 것을 특징으로 하는 적층 구조물.
KR1020070052219A 2007-05-29 2007-05-29 ＬａＡＩＯ막의 형성방법 및 이 방법으로 형성된ＬａＡＩＯ막을 포함하는 적층 구조물 KR20080104854A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070052219A KR20080104854A (ko) 2007-05-29 2007-05-29 ＬａＡＩＯ막의 형성방법 및 이 방법으로 형성된ＬａＡＩＯ막을 포함하는 적층 구조물
US12/005,371 US20080296739A1 (en) 2007-05-29 2007-12-27 Method of forming a thin film structure and stack structure comprising the thin film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070052219A KR20080104854A (ko) 2007-05-29 2007-05-29 ＬａＡＩＯ막의 형성방법 및 이 방법으로 형성된ＬａＡＩＯ막을 포함하는 적층 구조물

Publications (1)

Publication Number Publication Date
KR20080104854A true KR20080104854A (ko) 2008-12-03

Family

ID=40087195

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070052219A KR20080104854A (ko) 2007-05-29 2007-05-29 ＬａＡＩＯ막의 형성방법 및 이 방법으로 형성된ＬａＡＩＯ막을 포함하는 적층 구조물

Country Status (2)

Country Link
US (1) US20080296739A1 (ko)
KR (1) KR20080104854A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2337064B1 (en) * 2009-12-18 2014-08-06 Imec Dielectric layer for flash memory device and method for manufacturing thereof

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7282773B2 (en) * 2004-09-14 2007-10-16 Advanced Micro Devices Inc. Semiconductor device with high-k dielectric layer
KR100688575B1 (ko) * 2004-10-08 2007-03-02 삼성전자주식회사 비휘발성 반도체 메모리 소자

Also Published As

Publication number Publication date
US20080296739A1 (en) 2008-12-04

Similar Documents

Publication Publication Date Title
US10153155B2 (en) Doped ferroelectric hafnium oxide film devices
US6270568B1 (en) Method for fabricating a semiconductor structure with reduced leakage current density
US7364989B2 (en) Strain control of epitaxial oxide films using virtual substrates
JP6347086B2 (ja) 強誘電体セラミックス
US20050266663A1 (en) Method of forming lattice-matched structure on silicon and structure formed thereby
JP2001068467A (ja) シリコンとの金属酸化物インタフェースを備える半導体構造の作成方法
JP2000294553A (ja) シリコンを有する結晶性アルカリ土類金属酸化物インターフェースを備える半導体構造
WO2004099472A1 (ja) Ｉｉｉ－ⅴ族化合物結晶およびその製造方法
JP5230116B2 (ja) 高配向性シリコン薄膜の形成方法、３次元半導体素子の製造方法及び３次元半導体素子
JPH10313097A (ja) 強誘電体薄膜、製造方法及び強誘電体薄膜を含んでなる素子
JPH05102189A (ja) 薄膜形成方法、シリコン薄膜及びシリコン薄膜トランジスタの形成方法
KR100378276B1 (ko) 절연 재료, 절연막 피복 기판, 그 제조 방법 및 박막 소자
US20080105955A1 (en) Method For Epitaxial Growth of (110)-Oriented SrTiO3 Thin Films on Silicon Without Template
JPWO2005091377A1 (ja) 有機薄膜を有する基板及びそれを用いたトランジスタ並びにそれらの製造方法
KR20080104854A (ko) ＬａＡＩＯ막의 형성방법 및 이 방법으로 형성된ＬａＡＩＯ막을 포함하는 적층 구조물
EP0878847B1 (en) Nonvolatile memory device and manufacturing method
EP0716166B1 (en) Process for preparing single crystal material and composite material for forming such single crystal material
JP3386339B2 (ja) Ｂｉ層状強誘電体薄膜を有する電極構造、その形成方法および強誘電体薄膜メモリ素子
Sakamoto et al. Fabrication and characterization of intergrown Bi4Ti3O12-based thin films using a metal-organic precursor solution
Sakamoto et al. Fabrication and properties of Ge-doped (Bi, Nd) 4Ti3O12 thin films by chemical solution deposition
JPH1197630A (ja) 強誘電体薄膜の製造方法及び強誘電体メモリ素子
JP3485601B2 (ja) 超電導複合薄膜の製造方法
Pronin et al. Thin-film PZT/SiC structure on silicon substrate: Formation, structural features, and dielectric properties
KR20220045712A (ko) 결정질 박막 형성 방법
KR100275195B1 (ko) 핵생성 억제층을 포함하는 실리콘 박막의 고상결정화를 이용한 다결정 실리콘 박막의 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid