KR20080104653A - Probe sheet, probe card and method of manufacturing the same - Google Patents
Probe sheet, probe card and method of manufacturing the same Download PDFInfo
- Publication number
- KR20080104653A KR20080104653A KR1020070051704A KR20070051704A KR20080104653A KR 20080104653 A KR20080104653 A KR 20080104653A KR 1020070051704 A KR1020070051704 A KR 1020070051704A KR 20070051704 A KR20070051704 A KR 20070051704A KR 20080104653 A KR20080104653 A KR 20080104653A
- Authority
- KR
- South Korea
- Prior art keywords
- terminal
- substrate
- conductive
- probe sheet
- base
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0491—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets for testing integrated circuits on wafers, e.g. wafer-level test cartridge
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
도 1은 본 발명의 일실시예에 따른 프로브 시트의 개략적인 단면도이다.1 is a schematic cross-sectional view of a probe sheet according to an embodiment of the present invention.
도 2는 도1에서 도시된 프로브 시트를 포함하는 프로브 카드의 개략적인 평면도이다.FIG. 2 is a schematic plan view of a probe card including the probe sheet shown in FIG. 1.
도 3은 도2에서 도시된 프로브 카드의 단면도이다.3 is a cross-sectional view of the probe card shown in FIG. 2.
도 4는 도3의 프로브 카드를 포함하는 반도체 검사장치의 개략적인 단면도이다.4 is a schematic cross-sectional view of a semiconductor inspection apparatus including the probe card of FIG. 3.
도 5a 내지 도 5h는 본 발명에 따른 프로브 시트의 제조방법을 나타내는 단면도이다.5A to 5H are cross-sectional views showing a method for manufacturing a probe sheet according to the present invention.
<도면의 주요부분에 대한 간단한 설명><Brief description of the main parts of the drawing>
100: 프로브 시트 101: 공간변환기100: probe sheet 101: space transducer
110: 베이스 기판 110a: 베이스 기판의 제1면110:
110b: 베이스 기판의 제2면 111: 제1 기판110b: second surface of base substrate 111: first substrate
112: 제2 기판 113: 제1 단자112: second substrate 113: first terminal
114: 제2 단자 115: 가압패드114: second terminal 115: pressure pad
115a: 도전막 116: 제1 수직연결패턴115a: conductive film 116: first vertical connection pattern
117: 수평연결패턴 118: 제2 수직연결패턴117: horizontal connection pattern 118: second vertical connection pattern
119: 연결패턴 121: 탄성체 베이스119: connection pattern 121: elastic base
121a: 탄성체 베이스의 제1면 121b: 탄성체 베이스의 제2면121a: first side of
122: 도전볼 200: 프로브 카드122: challenge ball 200: probe card
210: 인터포져 220: 인쇄회로기판210: interposer 220: printed circuit board
400: 반도체검사장치 410: 테스트 모듈400: semiconductor inspection device 410: test module
420: 지지대 510: 제1 포토레지스트 패턴420: support 510: first photoresist pattern
510a: 제1 포토레지스트막 520: 제2 포토레지스트막510a: first photoresist film 520: second photoresist film
본 발명은 프로브 시트, 이를 포함하는 프로브 카드 및 이의 제조 방법에 관한 것으로, 보다 상세하게는 프로브 시트, 이를 포함하는 프로브 카드 및 이의 제조 방법에 관한 것이다.The present invention relates to a probe sheet, a probe card including the same, and a method for manufacturing the same, and more particularly, to a probe sheet, a probe card including the same, and a method for manufacturing the same.
일반적으로, 반도체 칩은 산화공정, 확산공정, 이온주입공정, 식각공정 및 금속공정 등을 통해서 제조된다. 이렇게 제조된 반도체 칩은 EDS(Electrical Die Sorting) 공정을 통해서, 정상 또는 비정상으로 선별되고, 비정상으로 판정된 반도체 칩은 리페어 공정을 거치며, 정상으로 판정된 칩만이 절단(Slicing)되어 패키징(Packaging)된다.In general, semiconductor chips are manufactured through an oxidation process, a diffusion process, an ion implantation process, an etching process, and a metal process. The semiconductor chip thus manufactured is sorted as normal or abnormal through an EDS (Electrical Die Sorting) process, and the semiconductor chip determined as abnormal is subjected to a repair process, and only the chip determined as normal is sliced and packaged. do.
이때, EDS는 프로브 카드(Probe Card) 등의 전기적 접촉제를 칩의 패드에 접 촉시켜 전기 신호를 인가하고, 인가된 전기 신호에 대응하는 응답 전기 신호를 검출함으로써, 반도체 칩의 정상 혹은 비정상 여부를 판단한다.At this time, the EDS applies an electrical signal by contacting an electrical contact agent such as a probe card to a pad of the chip, and detects a response electrical signal corresponding to the applied electrical signal, thereby detecting whether the semiconductor chip is normal or abnormal. Judge.
그런데, 반도체 기술이 진보함에 따라, 반도체 칩의 단자 피치가 갈수록 미세화되고 있어 종래 탐침핀(Probe needle)의 적용이 힘들어 지고 있으며, 또한 탐침핀의 길이가 길어질 경우, 정확한 전기적 특성을 측정하지 못하는 문제가 발생하게 되었다.However, as semiconductor technology advances, terminal pitches of semiconductor chips become smaller and smaller, making it difficult to apply a conventional probe needle, and when the length of the probe pin becomes long, it is not possible to measure accurate electrical characteristics. Has occurred.
이러한 문제를 해결하기 위해서, MEMS 타입의 프로브 카드가 개발되었으나, 마이크로 프로브 간의 피치간격이 좁아지면서 간섭문제가 발생할 수 있으며, 제조비용이 상승하는 문제가 발생된다.In order to solve this problem, although a MEMS type probe card has been developed, interference problems may occur as the pitch interval between the micro probes is narrowed, and manufacturing costs may increase.
또한 종래의 프로브 니들 또는 3D MEMS 타입의 프로브를 사용하는 경우, 팁부가 뾰족하여 웨이퍼에 압력을 가하는 경우, 웨이퍼의 반도체 칩에 형성된 단자를 손상시키는 문제가 발생된다.In addition, in the case of using a conventional probe needle or a 3D MEMS type probe, when a tip portion is pointed to pressurize the wafer, a problem occurs that damages the terminal formed on the semiconductor chip of the wafer.
이러한 프로브 니들 또는 3D MEMS 타입의 프로브는 또한 패키지화 된 반도체 칩에도 사용될 수 있는데, BGA(Ball Grid Array) 타입의 패키지에 있어서, 종래 프로브 니들 또는 3D MEMS 타입의 프로브를 사용하는 경우, 팁부가 뾰족하여 BGA타입의 솔더볼에 접촉하기 위해 압력을 가하는 경우, 상기 솔더볼에 크랙이 발생하는 문제가 발생된다.Such probe needles or 3D MEMS type probes can also be used for packaged semiconductor chips. In a BGA (Ball Grid Array) type package, when using conventional probe needles or 3D MEMS type probes, the tip portion is sharp. When pressure is applied to contact the BGA type solder ball, a problem occurs in the solder ball.
본 발명이 이루고자 하는 기술적 과제는 이러한 문제를 해결하기 위해서, 미세 피치에도 보다 정확하게 전기적 특성을 측정할 수 있으며, 간섭을 완화시키며 제조비용을 감소시킬 수 있는 프로브 시트를 제공하는 것이다.The technical problem to be solved by the present invention is to provide a probe sheet that can more accurately measure the electrical properties even in fine pitch, to mitigate interference and reduce the manufacturing cost.
본 발명이 이루고자 하는 다른 기술적 과제는 이러한 프로브 시트를 포함하는 프로브 카드를 제공하는 것이다.Another technical problem to be achieved by the present invention is to provide a probe card comprising such a probe sheet.
본 발명이 이루고자 하는 또 다른 기술적 과제는 이러한 프로브 시트를 제조하는 방법을 제공하는 것이다.Another technical problem to be achieved by the present invention is to provide a method for manufacturing such a probe sheet.
본 발명의 일 실시예에 따른 프로브 시트는 탄성체 베이스 및 다수의 도전볼을 포함한다. 상기 탄성체 베이스는 제1 면 및 상기 제1 면과 대향하는 제2 면을 갖는다. 상기 다수의 도전볼은 상기 제1 면과 상기 제 2면에에 노출되고, 상기 제1 면과 상기 제2 면을 전기적으로 연결시키도록 배열된다.Probe sheet according to an embodiment of the present invention includes an elastic base and a plurality of conductive balls. The elastic base has a first face and a second face opposite the first face. The plurality of conductive balls are exposed to the first surface and the second surface and are arranged to electrically connect the first surface and the second surface.
상기 도전볼은 자석에 붙는 금속을 포함한다. 상기 도전볼은 강자성체를 포함할 수 있으며, 보다 구체적으로 상기 도전볼은 철(Fe), 니켈(Ni), 코발트(Co) 또는 이들의 합금을 포함할 수 있다. 또는 상기 도전볼은 구리 등의 도전성이 우수한 금속을 포함할 수도 있으며, 상기 강자성 물질과 상기 도전성이 우수한 금속물질의 합금을 포함할 수도 있다. 상기 도전볼은 상기 탄성체 베이스의 법선 방향으로 서로 연결되도록 배열된 도전볼 라인을 형성할 수 있다. 상기 도전볼 라인들은 서로 이결된다.The conductive ball includes a metal attached to the magnet. The conductive ball may include a ferromagnetic material, and more specifically, the conductive ball may include iron (Fe), nickel (Ni), cobalt (Co), or an alloy thereof. Alternatively, the conductive ball may include a metal having excellent conductivity, such as copper, and may include an alloy of the ferromagnetic material and the metal material having excellent conductivity. The conductive balls may form conductive ball lines arranged to be connected to each other in a normal direction of the elastic base. The conductive ball lines are connected to each other.
상기 프로브 시트는 베이스 기판, 제1단자, 제2 단자 및 도전패턴을 포함하는 공간변환기를 더 포함할 수 있다. 상기 베이스기판은 제1 면 및 상기 제1 면에 대향하는 제2 면을 포함한다. 상기 제1 단자는 상기 제2 면에 노출된 상기 도전볼 과 접촉되도록 상기 베이스기판의 상기 제1 면에 형성된다. 상기 도전패턴은 상기 베이스기판의 상기 제2 면에 형성된 제2 단자 및 상기 제1 단자와 상기 제2 단자를 전기적으로 연결한다.The probe sheet may further include a space converter including a base substrate, a first terminal, a second terminal, and a conductive pattern. The base substrate includes a first surface and a second surface opposite to the first surface. The first terminal is formed on the first surface of the base substrate to be in contact with the conductive ball exposed on the second surface. The conductive pattern electrically connects the second terminal formed on the second surface of the base substrate and the first terminal and the second terminal.
상기 제2 단자 사이의 간격은 상기 제1 단자 사이의 간격보다 넓게 형성될 수 있으며, 상기 제1 및 제2 단자는 금을 포함할 수 있다.An interval between the second terminals may be wider than an interval between the first terminals, and the first and second terminals may include gold.
상기 프로브 시트는 상기 제1단자와 상기 도전볼 사이에 배치되도록 상기 제1 단자 상부에 형성된 가압단자를 더 포함할 수 있다.The probe sheet may further include a pressing terminal formed on the first terminal to be disposed between the first terminal and the conductive ball.
상기 베이스 기판은 세라믹으로 제조될 수 있으며, 상기 베이스 기판은 제1 기판 및 제2 기판을 포함하는 다층기판으로 형성될 수 있다. 상기 제1 기판은 상기 제1 단자를 포함할 수 있으며, 상기 제2 기판은 상기 제1 기판과 접하고, 상기 제2 단자를 포함할 수 있다.The base substrate may be made of ceramic, and the base substrate may be formed of a multilayer substrate including a first substrate and a second substrate. The first substrate may include the first terminal, and the second substrate may contact the first substrate and include the second terminal.
또한, 상기 도전패턴은 제1 수직연결패턴, 수평연결패턴 및 제2 수직연결패턴을 포함할 수 있다. 상기 제1 수직연결패턴은 상기 제1 단자와 연결되고, 상기 제1기판을 관통하도록 형성된다. 상기 수평연결패턴은 상기 제1 수직연결패턴과 연결되고, 상기 제1 단자와 연결된 면과 대향하는 상기 제1 기판의 면 위에 형성될 수 있다. 상기 제2 수직연결패턴은 상기 제2 기판을 관통하여 상기 제2 단자와 상기 수평연결패턴을 연결할 수 있다.The conductive pattern may include a first vertical connection pattern, a horizontal connection pattern, and a second vertical connection pattern. The first vertical connection pattern is connected to the first terminal and is formed to penetrate the first substrate. The horizontal connection pattern may be formed on a surface of the first substrate that is connected to the first vertical connection pattern and faces a surface connected to the first terminal. The second vertical connection pattern may pass through the second substrate to connect the second terminal and the horizontal connection pattern.
본 발명의 일실시예에 따른 프로브 카드는 프로브 시트, 인쇄회로기판 및 인터포져(interposer)를 포함한다. 상기 프로브 시트는 탄성체 베이스 및 다수의 도전볼을 포함한다. 상기 탄성체 베이스는 제1 면 및 상기 제1 면과 대향하는 제2 면 을 갖는다. 상기 다수의 도전볼은 상기 제1 면과 상기 제 2면에 노출되고, 상기 제1 면과 상기 제2 면을 전기적으로 연결시키도록 배열된다. 상기 인쇄회로기판은 프로브 시트와 대향하게 배치된다. 상기 인터포져는 상기 프로브 시트와 상기 인쇄회로기판 사이에 배치되어 상기 프로브 시트와 상기 인쇄회로기판을 전기적으로 연결한다.A probe card according to an embodiment of the present invention includes a probe sheet, a printed circuit board, and an interposer. The probe sheet includes an elastic base and a plurality of conductive balls. The elastic base has a first face and a second face opposite the first face. The plurality of conductive balls are exposed to the first surface and the second surface and are arranged to electrically connect the first surface and the second surface. The printed circuit board is disposed to face the probe sheet. The interposer is disposed between the probe sheet and the printed circuit board to electrically connect the probe sheet and the printed circuit board.
본 발명의 일실시예에 따른 프로브 시트 제조방법에 따르면, 제1 면 및 상기 제1 면과 대향하는 제2 면을 갖는 탄성체 베이스 및 상기 제1 면과 상기 제 2면에 노출되고, 상기 제1 면과 상기 제2 면을 전기적으로 연결시키도록 배열된 다수의 도전볼을 포함하는 프로브 시트를 제조한다. 다음으로, 제1 면 및 상기 제1 면에 대향하는 제2 면을 포함하는 베이스기판, 상기 베이스기판의 상기 제1면에 형성된 제1 단자, 상기 베이스기판의 상기 제2 면에 형성된 제2 단자 및 상기 제1 단자와 상기 제2 단자를 전기적으로 연결하는 도전패턴을 포함하는 공간변환기를 제조한다. 이후, 상기 제2 면에 노출된 상기 도전볼과 상기 베이스기판의 제1면에 형성된 제1 단자가 서로 접촉되도록 상기 시트와 상기 공간변환기를 결합한다.According to the method for manufacturing a probe sheet according to an embodiment of the present invention, an elastic base having a first surface and a second surface facing the first surface, and exposed to the first and second surfaces, the first surface A probe sheet including a plurality of conductive balls arranged to electrically connect a surface and the second surface is manufactured. Next, a base substrate including a first surface and a second surface facing the first surface, a first terminal formed on the first surface of the base substrate, and a second terminal formed on the second surface of the base substrate. And a conductive pattern electrically connecting the first terminal and the second terminal. Thereafter, the sheet and the space converter are coupled so that the conductive ball exposed on the second surface and the first terminal formed on the first surface of the base substrate are in contact with each other.
상기 프로브 시트는 다음의 공정을 통해서 제조될 수 있다. 먼저, 희생기판 상부에 상기 도전볼을 정렬하고, 상기 도전볼이 정렬된 상기 희생기판 상부에 탄성물질 유체를 도포한다. 이후, 상기 탄성물질 유체를 경화시켜 상기 탄성체 베이스를 형성한 후, 상기 탄성체 베이스를 상기 희생기판으로부터 분리한다.The probe sheet may be manufactured through the following process. First, the conductive balls are aligned on the sacrificial substrate, and an elastic fluid is applied to the sacrificial substrate on which the conductive balls are aligned. Thereafter, the elastic material fluid is cured to form the elastic base, and then the elastic base is separated from the sacrificial substrate.
상기 도전볼은 다음의 과정을 통해서 정렬될 수 있다. 즉, 상기 희생기판상에 도전볼을 배치하고, 상기 희생기판에 자기장을 인가하여 도전볼을 정렬한다.이 때, 상기 자기장은 상기 희생기판의 법선에 수직한 방향으로 인가한다.The conductive balls may be aligned through the following process. That is, the conductive balls are disposed on the sacrificial substrate, and the conductive balls are aligned by applying a magnetic field to the sacrificial substrate. In this case, the magnetic field is applied in a direction perpendicular to the normal of the sacrificial substrate.
상기공간 변환기는 다음의 과정을 통해서 될 수 있다. 제1 단자 및 상기 제1 단자와 전기적으로 결합된 제1 수직 연결패턴을 상기 제1 기판에 형성한다. 상기 제1 수직 연결패턴과 전기적으로 연결된 수평연결패턴을 형성한다. 상기 제1 단자보다 피치가 넓은 제2 단자 및 상기 제2 단자와 전기적으로 결합된 제2 수직 연결패턴을 상기 제2 기판에 형성한다. 이후, 상기 수평연결패턴과 상기 제2 수직 연결패턴이 전기적으로 연결되도록 상기 제1 기판과 제2 기판을 결합한다.The spatial transducer can be through the following process. A first vertical connection pattern electrically connected to the first terminal and the first terminal is formed on the first substrate. A horizontal connection pattern is electrically connected to the first vertical connection pattern. A second terminal having a wider pitch than the first terminal and a second vertical connection pattern electrically coupled to the second terminal are formed on the second substrate. Thereafter, the first substrate and the second substrate are combined to electrically connect the horizontal connection pattern and the second vertical connection pattern.
반대로, 제1 단자 및 상기 제1 단자와 전기적으로 결합된 제1 수직 연결패턴을 상기 제1 기판에 형성한다. 상기 제1 단자보다 피치가 넓은 제2 단자 및 상기 제2 단자와 전기적으로 결합된 제2 수직 연결패턴을 상기 제2 기판에 형성한다. 상기 제2 수직 연결패턴과 전기적으로 연결된 수평연결패턴을 형성한다. 이후, 상기 수평연결패턴과 상기 제1 수직 연결패턴이 전기적으로 연결되도록 상기 제1 기판과 제2 기판을 결합한다.On the contrary, a first vertical connection pattern electrically coupled to the first terminal and the first terminal is formed on the first substrate. A second terminal having a wider pitch than the first terminal and a second vertical connection pattern electrically coupled to the second terminal are formed on the second substrate. A horizontal connection pattern is electrically connected to the second vertical connection pattern. Thereafter, the first substrate and the second substrate are combined to electrically connect the horizontal connection pattern and the first vertical connection pattern.
상기 프로브 시트 제조방법에 의하면 상기 프로브 시트는 상기 제1단자와 상기 도전볼 사이에 배치되도록 상기 제1 단자 상부에 형성된 가압단자를 더 형성할 수 있다.According to the probe sheet manufacturing method, the probe sheet may further form a pressing terminal formed on the first terminal so as to be disposed between the first terminal and the conductive ball.
이러한 가압단자는 다음의 과정을 통해서 형성될 수 있다. 상기 공간변환기의 제1면에 도전막을 형성한다. 상기 도전막 위에 제1 포토레지스트 막을 형성한다. 상기 제1 포토레지스트막을 패터닝한다. 이후, 상기 제1 포토레지스트막을 이용하여 상기 도전막을 패터닝한다.This pressing terminal may be formed through the following process. A conductive film is formed on the first surface of the space transformer. A first photoresist film is formed on the conductive film. The first photoresist film is patterned. Thereafter, the conductive film is patterned using the first photoresist film.
상기 도전막을 패터닝하기 전에, 상기 제2단자를 보호하기 위해서, 상기 공간변환기의 제2 면에 제2 포토레지스트막을 더 형성할 수도 있다. 이러한 제2 포토레지스트막은 상기 도전막을 패터닝한 후, 상기 제2 포토레지스트막을 제거할 수 있다.Before patterning the conductive film, a second photoresist film may be further formed on the second surface of the space converter in order to protect the second terminal. The second photoresist layer may remove the second photoresist layer after patterning the conductive layer.
상기 프로브 시트 제조방법에 의하면 추가적으로 상기 공간변환기의 상기 제2면에 인터포져를 배치하고, 상기 인터포져를 통해서 상기 공간변환기의 상기 제2 단자와 전기적으로 연결되도록 인쇄회로기판을 상기 공간변환기에 결합시킬 수 있다.According to the method of manufacturing the probe sheet, an interposer is additionally disposed on the second surface of the space converter, and a printed circuit board is coupled to the space converter so that the interposer is electrically connected to the second terminal of the space converter. You can.
본 발명에 의하면, 초미세 피치에도 대응가능하고, 전기적 특성이 향상된다.According to the present invention, it is also possible to cope with ultra-fine pitches and to improve electrical characteristics.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다.그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예를 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. Advantages and features of the present invention, and methods of achieving the same will be apparent with reference to the embodiments described below in detail with reference to the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but different from each other. It may be implemented in various forms, only this embodiment is provided to complete the disclosure of the present invention, to fully inform the scope of the invention to those skilled in the art to which the present invention pertains, The invention is only defined by the scope of the claims. Like reference numerals refer to like elements throughout the specification.
본 명세서에서 사용된 용어들은 실시예들을 설명하기 위한 것으로 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 본 명세서에서 사용되는 를 포함한다(comprise), 및/또는, 를 포함하는(comprising) 등의 표현은 언급된 구성 요소, 단계, 동작 및/또 는 소자에 하나 이상의 다른 구성 요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다. 또한 본 명세서에서 '위', '상', '상부' 또는 '아래', '하부'로 지칭되는 것은 중간에 다른 구성요소를 개재한 경우를 포함한다. 또한, 본 명세서에서 사용되는 "중첩"은 하부 구조물과 상부 구조물이 서로 공통된 중심을 갖고 겹쳐져 있는 형상을 나타내고, 하부 구조물과 상부 구조물 사이에 다른 구조물이 개재한 경우를 포함하며, 상부 구조물과 하부 구조물 중 어느 하나의 구조물은 다른 구조물에 완전히 겹쳐지는 것을 의미한다.또한 본 명세서에서 사용되는 용어에 대해 다른 정의가 없다면, 사용되는 모든 용어(기술 및 과학적 용어 포함)는 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. The terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of the invention. In this specification, the singular forms also include the plural unless specifically stated otherwise in the phrases. As used herein, the expressions including “comprise” and / or “comprising” and the like refer to one or more other components, steps, operations and And / or does not exclude the presence or addition of devices. In addition, the term 'up', 'up', 'upper' or 'down', 'lower' in this specification includes a case where another component is interposed therebetween. In addition, as used herein, "overlapping" indicates a shape in which the lower structure and the upper structure have a common center and overlap each other, and includes a case where another structure is interposed between the lower structure and the upper structure, and the upper structure and the lower structure. Either structure is meant to completely overlap the other structure. Also, unless otherwise defined for terms used herein, all terms used (including technical and scientific terms) are conventional in the art. It may be used in a sense that is common to those who have a knowledge of the world.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들을 보다 상세히 설명하고자 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명의 일실시예에 따른 프로브 시트의 개략적인 단면도이다.1 is a schematic cross-sectional view of a probe sheet according to an embodiment of the present invention.
도 1을 참조하면, 본 발명의 일실시예에 따른 프로브 시트(100)는 탄성체 베이스(121) 및 다수의 도전볼(122)을 포함한다. 또한 상기 탄성체 베이스(121)에 부착된 공간 변환기(Space transformer, 101)을 더 포함할 수 있다.Referring to FIG. 1, a
상기 탄성체 베이스(121)는 탄성을 갖는다. 상기 탄성체 베이스(121)은 제1면(121a) 및 제2면(121b)를 갖는다. 상기 도전볼(122)은 상기 탄성체 베이스(121)의 제1면(121a) 과 상기 제2면(121b)에 노출되며, 상기 제1 및 제2 면을 전기적으 로 노출시키도록 배열된다. 상기 도전볼(122)은 상기 탄성체 베이스(121)의 두께 방향으로는 서로 전기적으로 연결된 도전볼 라인을 형성하지만, 상기 도전볼 라인들은 전기적으로 서로 연결되지 않는다. 달리 표현하면, 상기 탄성체 베이스(121)의 제1면(121a) 및 제2면(121b) 방향을 따라 서로 이웃하는 상기 도전볼(122)들은 서로 이결되어 전기적으로 연결되지 않는다. 상기 도전볼 라인들은 예컨대 동일 피치로 이격될 수 있다. The
이러한 도전볼 라인들은 제1면(121a)과 제2면(121b) 전체에 걸쳐 형성되며, 바람직하게는 동일 피치로 배열된다.These conductive ball lines are formed over the entire
상기 도전볼 라인들이 이격되는 피치는 피 검사 대상물인 반도체 칩의 단자 패드에 따라 결정된다. 바람직하게, 상기 탄성체 베이스(121)에 일정 압력이 가해지더라고, 상기 도전볼 라인들은 서로 연결되지 않도록 충분히 이격된다. 만약 일정 압력이 가해지는 경우 상기 도전볼 라인들이 서로 연결되는 경우, 피 검사 대상물이 반도체 칩의 단자가 서로 전기적으로 쇼트가 발생하여 상기 반도체 칩이 손상될 수 있다.The pitch at which the conductive ball lines are spaced apart is determined by the terminal pad of the semiconductor chip to be inspected. Preferably, even if a certain pressure is applied to the
상기 도전볼(122)은 자기장에 분자 배열이 변화되는 금속을 포함한다. 달리 표현하면, 상기 도전볼(122)는 자석에 붙는 금속을 포함한다. 예컨대, 상기 도전볼(122)은 철(Fe), 니켈(Ni), 코발트(Co) 또는 이들의 합금과 같은 강자성체를 포함할 수 있다. 이와달리, 상기 도전볼(122)은 구리(Cu) 등의 높은 전기 전도성을 갖는 물질을 포함할 수도 있다. 또는 높은 전기 전도성을 갖는 물질과 상기 강자성체의 합금을 포함할 수도 있다.The
상기 도전볼(122)은 대략적으로 수 마이크로미터의 크기를 갖는다. 상기 도전볼(122)의 크기는 측정 대상물인 반도체 칩의 단자간의 피치에 따라 달라질 수 있다. 즉, 반도체 칩의 단자간 피치가 적으면, 상기 도전볼(122)의 지름 또한 작게 만들고, 상기 반도체 칩의 단자간 피치가 크면, 상기 도전볼(122)의 지름 또한 크게 만든다.The
예컨대, 상기 제1면(121a)과 상기 제2면(121b)은 서로 대향하며, 상기 도전볼들은 상기 탄성체 베이스(121)의 법선 (또는 두께) 방향으로 배열될 수 있다.For example, the
상기 제1 면과 제2 면의 안정적인 전기적 연결을 위해서, 제1 면 및 제2 면에 상기 탄성체 베이스(121)의 법선 방향으로 형성된 도전볼 라인들이 적어도 하나 이상 배열되는 것이 바람직하다.In order to ensure stable electrical connection between the first and second surfaces, at least one conductive ball line formed in the normal direction of the
상기 공간 변환기(101)는 베이스 기판(110), 제1 단자(113), 제2 단자(114) 및 연결패턴(119)를 포함한다.The
상기 베이스 기판(110)은 예컨대, 세라믹을 포함한다. 상기 탄성체 베이스(121)의 제2 면(121b)와 접하는 제1 면(110a) 및 상기 제1 면(110a)에 대향하는 제2면(110b)를 갖는다.The
상기 제1 단자(113)는 상기1 면(110a)에 형성되고, 상기 제2 단자(114)는 상기 제2 면(110b)에 형성된다. 상기 제2 단자들(114) 사이의 간격은 상기 제1 단자들9113) 사이의 간격보다 넓다. 상기 제1 단자(113) 및 제2 단자(114)는 예컨대, 도전성이 우수한 금(Au)을 포함할 수 있다. 상기 연결패턴(119)은 상기 제1 단자(113) 및 제2 단자(114)를 전기적으로 연결한다.The
이와 같이, 제2 단자(114) 사이의 간격을 상기 제1 단자(113) 사이의 간격보다 크게 하기 위해서, 상기 베이스 기판(110)는 예컨대, 제1 기판(111) 및 제2 기판(112)를 포함하는 다층 구조로 형성될 수 있다. 예시적으로 2개의 층만을 도시하였으나, 3개 이상의 층으로 형성될 수도 있다.As such, the
상기 연결패턴(119)은 제1 수직연결패턴(116), 수평연결패턴(117) 및 제2 수직연결패턴(118)을 포함한다.The
상기 제1 수직연결패턴(116)은 상기 제1 기판(111) 상부에 형성된 제1 단자(113)과 전기적으로 연결되고, 상기 제1 기판(111)을 수직으로 관통하도록 형성된다. 상기 제2 수직연결패턴(118)은 상기 제2 기판(112) 하부에 형성된 제2 단자(114)와 전기적으로 연결되고, 상기 제2 기판(112)을 수직으로 관통하도록 형성된다. 상기 수평연결패턴(117)은 상기 제1 기판(111) 및 제2 기판(112) 사이에 형성되어, 상기 제1 수직연결패턴(116)과 상기 제2 수직연결패턴(118)을 전기적으로 연결한다.The first
이러한 구조를 갖는 상기 공간 변환기(101)는 또는 상기 제1 단자(113) 사이의 피치를 상기 제2 단자(114)의 피치로 증가시킨다. 즉, 실제 웨이퍼 위의 반도체 칩에 형성된 단자들 간의 피치는 매우 작다. 따라서, 공간 변환기(100)는 패드 사이의 피치를 증가시켜 보다 용이한 검사를 가능하도록 한다.The
상기 제1 단자(113) 상부에는 가압패드(115)가 형성될 수 있다. 상기 가압패드(115)는 상기 제1 단자(113)으로부터 돌출되어 상기 탄성체 베이스(121)가 상기 공간변환기(101)에 부착되었을 때, 도전볼(122)을 압착하여 상기 도전볼(122)들 이 상기 탄성체 베이스(121)의 제1면(121a)을 기준으로 돌출되도록 한다. 이와 같이, 도전볼(122)들이 상기 탄성체 베이스(121)의 제1면(121a)을 기준으로 돌출되면, 반도체 칩과의 전기적 연결의 안정성이 증대된다.The
상기 제1 단자(113)가 상기 베이스 기판(110)의 제1 면(110a)로부터 충분한 높이로 돌출되는 경우, 상기 가압패드(115)는 생략될 수 있다.When the
도 2는 도1에서 도시된 프로브 시트를 포함하는 프로브 카드의 개략적인 평면도이고, 도 3은 도2에서 도시된 프로브 카드의 단면도이다.FIG. 2 is a schematic plan view of a probe card including the probe sheet shown in FIG. 1, and FIG. 3 is a cross-sectional view of the probe card shown in FIG.
도 2 및 3을 참조하면, 본 발명의 일 실시예에 따른 프로브 카드(200)는 프로브 시트(100), 인터포져(210) 및 인쇄회로기판(220)을 포함한다. 상기 프로브 시트(100)은 도 1에서 도시된 프로브 시트(100)와 실질적으로 동일하다. 따라서, 더 이상의 설명은 생략한다.2 and 3, the
상기 인쇄회로기판(220)은 상기 프로브 시트(100)과 마주보도록 배치되고, 상기 인터포져(210)은 상기 프로브 시트(100)과 상기 인쇄회로기판(220)의 사이에 배치되어 상기 프로브 시트(100)와 상기 인쇄회로기판(220)을 전기적으로 연결한다.The printed
상기 인터포져(210)는 예컨대, 다수의 포고핀(pogo pin)들을 포함하는 포고블럭으로 형성될 수 있다. 상기 인터포져(210)는 상기 프로브 시트(100) 및 상기 인쇄회로기판(220)의 각 단자들의 높이가 일정하지 않은 경우에도 상기 프로브 시트(100) 및 상기 인쇄회로기판(220)의 전기적 접촉의 신뢰성을 향상시킨다.The
도 4는 도3의 프로브 카드를 포함하는 반도체 검사장치의 개략적인 단면도이 다.4 is a schematic cross-sectional view of a semiconductor inspection apparatus including the probe card of FIG. 3.
도 4를 참조하면, 본 발명의 일 실시예에 따른 반도체 검사장치(400)는 프로브 카드(200), 테스트 모듈(410) 및 지지대(420)를 포함한다. 상기 프로브 카드(200)는 도 2 및 도 3에서 설명된 프로브 카드(200)와 실질적으로 동일하다. 따라서, 더 이상의 설명은 생략한다.Referring to FIG. 4, the
상기 테스트 모듈(410)은 상기 프로브 카드(200)와 접촉하여 전기적으로 연결된다. 상기 테스트 모듈(410)은 상기 프로브 카드(200)를 통해서 프로브 카드(200)와 접촉된 반도체 칩(도시안됨)에 제1 신호를 인가한다.The
반도체 칩은 상기 제1 신호에 응답하여 제2 신호를 생성하며, 상기 제2 신호는 상기 프로브 카드(200)를 통해서 상기 테스트 모듈(410)에 인가된다.The semiconductor chip generates a second signal in response to the first signal, and the second signal is applied to the
테스트 모듈(410)은 상기 제2 신호를 이용하여 상기 반도체 칩의 불량 여부를 판별한다.The
상기 지지대(420)는 상기 테스트 모듈(410) 및 상기 프로브 카드(200)를 지지한다.The
도시되진 않았으나, 상기 반도체 검사장치(400)는 상기 프로브 카드(200)로 반도체 웨이퍼를 이송시키기 위한 이송로봇, 제어부 등을 더 포함할 수 있다.Although not shown, the
도 5a 내지 도 5h는 본 발명에 따른 프로브 시트의 제조방법을 나타내는 단면도이다.5A to 5H are cross-sectional views showing a method for manufacturing a probe sheet according to the present invention.
도 1 및 5a를 참조하면, 희생기판(500) 상부에 다수의 도전볼(122)을 배치한다. 상기 도전볼(122)는 예컨대, 철(Fe), 니켈(Ni), 코발트(Co) 또는 이들의 합금 과 같은 강자성체를 포함한다.1 and 5A, a plurality of
이후, 탄성체 베이스(121)의 제1 면(121a) 및 제2 면(121b)와 대응하는 위치에 자석을 배치하여 상기 희생기판(500)의 법선방향으로 자기장을 형성한다. 이때, 상기 도전볼들이 상기 희생기판(500)의 법선 방향으로 정렬되도록 조절된 자기장을 인가한다.Thereafter, a magnet is disposed at a position corresponding to the
상부에 배치된 자석의 자기장이 너무 약하게 되면, 상기 도전볼(122)들이 상기 희생기판(500)의 법선 방향으로 정렬된 도전볼 라인을 형성하지 못하고, 반대로 상부에 배치된 자석의 자기장이 너무 강하여, 각 도전볼(122)의 질량에 따른 중력 및 하부에 배치된 자석의 자기장에 의한 인력의 합보다 강하게 되면 각 도전볼(122)들이 상부에 배치된 자석으로 끌려 올라간다. 물론 도5a의 방법은 예시적인 방법일 뿐 다른 방법으로 형성될 수 있다. 예컨대, 일정 간격으로 배열된 미세 파이프에 도전볼(122)를 넣고, 완전히 경화되지 않은 탄성체 베이스에 상기 도전볼(122)이 삽입된 미세파이프를 넣고 어느 정도 경화되었을 때 상기 미세 파이프를 인출함으로써 상기 일정 간격으로 배열된 상기 도전볼 라인을 형성할 수도 있다. 이 경우에 상기 도전볼(122) 자기장에 영향을 받지 않는 금속, 예컨대 구리, 등을 포함할 수 있다.If the magnetic field of the magnet disposed above is too weak, the
도 5b를 참조하면, 희생기판(500)의 상부에 도전볼(122)들이 도전볼 라인으로 배열된 상태에서 상기 희생기판(500)의상부에 탄성물질 유체를 도포 후, 탄성물질 유체를 굳힌다.Referring to FIG. 5B, an elastic material fluid is applied to an upper portion of the
도 5c를 참조하면, 탄성물질 유체를 굳게하여 탄성체 베이스(121)를 형성한 후, 상기 탄성체 베이스(121)를 상기 희생기판(500)으로부터 분리시킨다. 바람직하게, 상기 탄성체 베이스(121)의 제1 면(121a) 및 제2 면(121b)을 평탄화하기 위해서 평탄화 공정을 수행한다. 예컨대, 탄성체 베이스(121)의 상기 제1 면(121a) 및 제2 면(121b)을 그라인드할 수 있다.Referring to FIG. 5C, after the elastic material fluid is hardened to form the
도 5d를 참조하면, 제2 기판(112)을 관통하는 제2 수직연결패턴(118)을 형성하고, 상기 제2 기판(112)의 1면에 상기 제2 수직연결패턴(118)과 전기적으로 연결된 수평연결패턴(117)을 형성하고, 상기 제2 기판(112)의 제2 면에 제2 단자(114)를 형성한다. 상기 제2 수직연결패턴(118), 수평연결패턴(117) 및 제2 단자(114)는 임의의 순서대로 형성될 수 있다. 상기 제2 기판(112)은 예컨대 세라믹을 포함할 수 있다. Referring to FIG. 5D, a second
도 5e를 참조하면, 제1 단자(113) 및 상기 제1 단자와 전기적으로 연결된 제1 수평연결패턴(116)을 포함하는 제1 기판(111)을 형성한다. 이후, 상기 제1 수평연결패턴(116)이 상기 수평연결패턴(117)과 전기적으로 연결되도록, 상기 제2 기판(112)의 제1 면에 제1 기판(111)을 부착한다.Referring to FIG. 5E, a
도 5d 및 5e에서는, 상기 수평연결패턴(117)은 상기 제2 기판(112)의 표면에 형성되어 상기 제1 기판(111)과 결합되는 과정을 도시하고 있으나, 상기 수평연결패턴(117)은 상기 제1 기판(111)에 형성되고, 상기 제2 기판(112)의 제2 수평연결패턴(118)과 전기적으로 결합될 수도 있다.In FIGS. 5D and 5E, the
이후, 상기 베이스 기판(110)의 제1 면(110a) 및 제2 면(110b)의 표면을 평탄화하는 평탄화 공정을 수행할 수 있다. 예컨대, 베이스 기판(110)의 상기 제1 면(121a) 및 제2 면(121b)을 그라인드할 수 있다. 한편, 상기 제1 기판(111)과 상기 제2 기판(112)을 결합하기 전에 평탄화공정을 수행할 수도 있다.Thereafter, a planarization process may be performed to planarize the surfaces of the
도 5f를 참조하면, 상기 베이스 기판(110)의 제1 면(110a)에 도전막(115a)을 형성한다. 이후, 상기 도전막(115a) 상부에 제1 포토레지스트막(510a)을 형성한다. 선택적으로 상기 베이스 기판(110)의 제2 면(110b)에 제2 포토레지스트막(520)을 형성할 수 있다.Referring to FIG. 5F, a
도 5g를 참조하면, 상기 제1 포토레지스트막(510a)을 예컨대, 포토리소그래피(Photolithography) 공정을 통해서 패터닝(Patterning)하여 제1 포토레시스트 패턴(510)을 형성하고, 상기 제1 포토리소그래피 패턴(510)을 마스크로 사용하여, 도 5f에 도시된 도전막(115a)을 패터닝함으로써 가압패드(115)를 형성한다. 상기 제2 포토레지스타막(520)은 상기 도전막(115a) 패터닝 시에 상기 제2 단자(114)를 보호한다.Referring to FIG. 5G, the
이후, 상기 제1 포토레지스트 패턴(510) 및 상기 제2 포토레지스트막(520)을 제거한다.Thereafter, the
도 5h를 참조하면, 도 5c에서 도시된 결과물과, 도5f의 결과물을 결합한다. 이때 상기 가압패드(115)는 상기 도전볼(122)을 가압하여 상부로 돌출시킴으로써, 웨이퍼의 반도체 칩과의 접촉시에 전기적 접촉의 신뢰성을 향상시킨다.Referring to FIG. 5H, the output shown in FIG. 5C and the output of FIG. 5F are combined. At this time, the
본 발명에 따르면, 탐침핀(Probe needle)의 접촉방식에서 불안정했던 탐침핀의 접촉방법의 신뢰성을 향상시키고, 탐침핀 방식으로 측정이 불가능한 초미세 피치의 반도체 웨이퍼에 적용될 수 있다.According to the present invention, it is possible to improve the reliability of the contact method of the probe pin, which is unstable in the contact method of the probe pin, and can be applied to an ultra-fine pitch semiconductor wafer that cannot be measured by the probe pin method.
이러한 본 발명의 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명이 여기에 한정되는 것은 아니다.These embodiments of the present invention are merely for illustrating the present invention, but the present invention is not limited thereto.
이상에서 상세하게 설명한 바와 같이, 본 발명에 의한 프로브시트 및 프로브카드는 기존의 탐침핀(Probe needle)의 접촉방식에서 불안정했던 탐침핀의 접촉방법의 신뢰성을 향상시키고, 탐침핀 방식으로 측정이 불가능한 초미세 피치의 반도체 웨이퍼에 적용될 수 있다.As described in detail above, the probe sheet and the probe card according to the present invention improve the reliability of the method of contacting the probe pin, which was unstable in the conventional method of contacting the probe needle, and it is impossible to measure the probe pin method. It can be applied to ultra-fine pitch semiconductor wafers.
또한 MEMS 방식으로 제조된 프로브 카드에 발생될 수 있는 간섭문제를 완화시킬 수 있으며 또한 제조과정을 단순화시켜 제작비용을 절감시킬 수 있으며, 대면적의 검사카드에 용이하게 적용될 수 있다.In addition, interference problems that may occur in the probe card manufactured by the MEMS method can be alleviated, and the manufacturing process can be simplified to reduce the manufacturing cost, and can be easily applied to a large area inspection card.
또한 본 발명에 따른 프로브카드는 웨이퍼에 압력을 가하는 경우에도, 웨이퍼의 반도체 칩에 형성된 단자를 손상시키지 않는다.Further, the probe card according to the present invention does not damage the terminals formed on the semiconductor chip of the wafer even when pressure is applied to the wafer.
더욱이, 본 발명에서 형성된 프로브시트가 BGA패키지에 사용되는 경우, BGA패키지의 솔더볼에 크랙이 발생되지 않는다.Moreover, when the probe sheet formed in the present invention is used in a BGA package, cracks do not occur in the solder balls of the BGA package.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.In the detailed description of the present invention described above with reference to a preferred embodiment of the present invention, those skilled in the art or those skilled in the art having ordinary knowledge in the scope of the invention described in the claims to be described later It will be understood that various modifications and variations can be made in the present invention without departing from the scope of the present invention.
Claims (17)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070051704A KR100929244B1 (en) | 2007-05-28 | 2007-05-28 | Probe sheet, probe card comprising same and method for manufacturing same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070051704A KR100929244B1 (en) | 2007-05-28 | 2007-05-28 | Probe sheet, probe card comprising same and method for manufacturing same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080104653A true KR20080104653A (en) | 2008-12-03 |
KR100929244B1 KR100929244B1 (en) | 2009-12-01 |
Family
ID=40366236
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070051704A KR100929244B1 (en) | 2007-05-28 | 2007-05-28 | Probe sheet, probe card comprising same and method for manufacturing same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100929244B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109545759A (en) * | 2018-12-24 | 2019-03-29 | 芜湖启迪半导体有限公司 | A kind of power module architectures and its manufacturing method |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101886268B1 (en) | 2011-11-08 | 2018-08-08 | 삼성전자주식회사 | Test Apparatus of Semiconductor Package and Methods of Testing the Semiconductor Package Using the Same |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7656176B2 (en) * | 2004-10-29 | 2010-02-02 | Jsr Corporation | Probe member for wafer inspection, probe card for wafer inspection and wafer inspection equipment |
-
2007
- 2007-05-28 KR KR1020070051704A patent/KR100929244B1/en not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109545759A (en) * | 2018-12-24 | 2019-03-29 | 芜湖启迪半导体有限公司 | A kind of power module architectures and its manufacturing method |
Also Published As
Publication number | Publication date |
---|---|
KR100929244B1 (en) | 2009-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI483327B (en) | Probe cards for probing integrated circuits | |
KR100430208B1 (en) | Test assembly | |
US8146245B2 (en) | Method for assembling a wafer level test probe card | |
CN105358991B (en) | The test device and method tested for microcircuit and wafer scale IC | |
KR20190021101A (en) | Probe card, test apparatus comprising the probe card, testing method for testing and manufacturing semiconductor using the probe card | |
TWI281984B (en) | Connector for measuring resistance, apparatus and method for measuring resistance of circuit board | |
KR20080079670A (en) | Circuit board apparatus for wafer inspection, probe card, and wafer inspection apparatus | |
TW201346269A (en) | Space transformer for probe card and method of manufacturing the same | |
US20210102974A1 (en) | Hybrid probe card for testing component mounted wafer | |
US7271611B2 (en) | Method for testing semiconductor components using bonded electrical connections | |
JP5408602B2 (en) | Multilayer wiring board | |
KR101546363B1 (en) | Micro contact array structure for interposer and semiconductor device test and method of manufacturing the same | |
KR100929244B1 (en) | Probe sheet, probe card comprising same and method for manufacturing same | |
JP2004053409A (en) | Probe card | |
KR101340416B1 (en) | Probe sheet, probe card and method of manufacturing the same | |
KR20090030543A (en) | Probe pin and method of manufacturing the same | |
JP4380373B2 (en) | Electrical resistance measurement connector, electrical resistance measurement connector device and manufacturing method thereof, and circuit board electrical resistance measurement device and measurement method | |
KR102270275B1 (en) | Test socket | |
KR101329813B1 (en) | Probe sheet, probe card and method of manufacturing the same | |
KR20140020627A (en) | Method of manufacturing for electric inspection jig | |
US20040032271A1 (en) | Anisotropic probing contactor | |
KR20090079273A (en) | Probe Card having integral Space Transformer with pin | |
KR102671633B1 (en) | Test socket and test apparatus having the same, manufacturing method for the test socket | |
US10802071B2 (en) | Elemental mercury-containing probe card | |
US20170131348A1 (en) | Multi-die Interface for Semiconductor Testing and Method of Manufacturing Same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
N231 | Notification of change of applicant | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121120 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20131101 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20141105 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20151104 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |