KR20080102905A - 디지털 시그널 프로세서의 인터럽트 타이밍 조절장치 및방법 - Google Patents

디지털 시그널 프로세서의 인터럽트 타이밍 조절장치 및방법 Download PDF

Info

Publication number
KR20080102905A
KR20080102905A KR1020070049962A KR20070049962A KR20080102905A KR 20080102905 A KR20080102905 A KR 20080102905A KR 1020070049962 A KR1020070049962 A KR 1020070049962A KR 20070049962 A KR20070049962 A KR 20070049962A KR 20080102905 A KR20080102905 A KR 20080102905A
Authority
KR
South Korea
Prior art keywords
interrupt
digital signal
signal processor
clock
time
Prior art date
Application number
KR1020070049962A
Other languages
English (en)
Inventor
송성욱
김민구
김헌기
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070049962A priority Critical patent/KR20080102905A/ko
Publication of KR20080102905A publication Critical patent/KR20080102905A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microcomputers (AREA)

Abstract

본 발명은 DSP(Digital Signal Processor)의 신호 타이밍을 조절하는 방법 및 장치를 제공한다.
이러한 본 발명은 디지털 시그널 프로세서에서 인터럽트 타이밍을 조절하는 방법에 있어서, 입력된 클럭을 카운트하여 저장부에 미리 저장된 클럭의 개수와 함께 비교기에 전달하는 과정과 상기 카운트된 클럭의 개수와 상기 미리 저장된 클럭의 개수를 프로그램에 따라 비교한 비교값을 구하여 타이머 제어기에 전달하는 과정과 상기 비교값에서 상기 입력된 클럭과 상기 미리 저장된 클럭이 같다면 제1인터럽트를 출력하고, 다르다면 상기 카운터가 클럭을 계속 카운트하도록 제어하는 과정과 지연기는 상기 제1인터럽트를 받아 가변적으로 시간지연을 수행하여 제2인터럽트를 출력하는 과정과 DSP(Digital Signal Processor) 코어는 타이머 제어기에 상기 프로그램을 전달하고 상기 지연기로부터 상기 제2인터럽트를 전달받거나 상기 타이머 제어기로부터 상기 제1인터럽트를 전달받는 과정을 포함함을 특징으로 한다.
DSP, 인터럽트, 타이머, 카운터기, 비교기, Interrupt, 타이밍

Description

디지털 시그널 프로세서의 인터럽트 타이밍 조절장치 및 방법{Apparatus and method for interrupt timing control of Digital Signal Processor}
도 1은 종래기술에 따른 DSP의 동작에 관한 블록도
도 2는 종래기술에 따른 DSP의 동작에 관한 흐름도
도 3은 본 발명의 바람직한 실시예에 따른 DSP의 타이밍도
도 4는 본 발명의 바람직한 실시예에 따른 DSP의 타이밍 조절 블록도
도 5는 본 발명의 바람직한 실시예에 따른 DSP의 타이밍 조절 흐름도
본 발명은 디지털 시그널 프로세서가 신호를 조절하는 장치 및 방법에 관한 것으로, 상기 디지털 시그널 프로세서에서 발생하는 인터럽트를 조절하는 장치 및 방법에 관한 것이다.
통신기술의 발달에 따라 통신규격이 다양화 및 복잡화되어가고, 변화 속도 또한 급격히 증가하고 있다. 상기 통신규격에 따른 개발방식은 ASIC(Application Specific Integrated Circuit)기반 개발방식으로서 비메모리 주문형 반도체를 설계하는데 있어 개발기간이 길고 개발의 유연성이 제한될 뿐 아니라, 디지털 시그널 프로세서 공정비용증가에 따른 개발비용 역시 크게 증가한다. 이를 보완하기 위하여, 상기 비메모리 주문형 반도체의 전체기능 또는 일부의 기능이 DSP(Digital Signal Processor; 이하 "디지털 시그널 프로세서"라 한다.)에서 구현되도록 소프트웨어를 프로그램하는 것이 개발되어 상용화되고 있다. 그 중에서도 통신에 사용되는 신호를 변조 및 복조하는 물리적인 통신장치를 소프트웨어적으로 설계하여 상기 DSP로 구동할 수 있게 개발하였다.
하기에 상기 DSP의 일반적인 동작에 대해 설명한다.
도 1은 종래기술에 따른 DSP의 동작에 관한 블록도이다.
상기 도 1은 DSP(Digital Signal Processor)(100)를 이용한 일반적인 제어방법을 도시한다.
상기 DSP(100)의 내부에는 DSP 코어(110), 타이머(120), 메모리(130)가 구비되어 있으며, 상기 DSP(100)의 외부에는 상기 DSP(100)와 상기 타이머(120)가 구동할 수 있도록 클럭을 공급해주는 클럭 생성기(140) 및 상기 메모리(130)에 데이터를 주고받아 아날로그 또는 디지털 신호로 변조/복조하는 Analog Front End(150) 및 아날로그 데이터를 수신하거나 송신하는 RF(Radio Frequency)(160)로 구성되어 있다. 상기 Analog Front End(150)는 아날로그 신호를 디지털 신호로 상기 디지털 신호를 상기 아날로그 신호로 변환해주는 장치이다.
상기 DSP 코어(110)는 보통의 마이크로프로세서에서 산술논리장치인 ALU(Arithmetic and Logic Unit)의 역할을 하며 처리속도 향상을 위한 캐쉬(Cache)를 구비한다. 상기 DSP 코어(110)는 상기 타이머(120) 및 상기 메모리(130)와 버스(BUS)로 연결되어 데이터를 주고받으며, 상기 메모리(130)는 상기 DSP 코어(110)에서 처리한 데이터 및 상기 Analog Front End(150)가 수신한 데이터를 저장한다. 상기 타이머(120)는 상기 클럭 생성기(140)로부터 입력되는 클럭의 개수를 카운트하고 상기 DSP 코어(110)에서 미리 프로그램 된 일정클럭의 개수와 비교하여 상기 카운트된 크럭의 개수와 같으면 상기 DSP 코어(110)로 인터럽트 신호를 전달하고 상기 RF(160) 및 상기 Analog Front End(150)를 구동신호를 전달한다.
상기 DSP 코어(110)는 상기 인터럽트 신호를 받으면 상기 타이머(120)에 상기 구동신호를 전달하며 버스(BUS)를 통하여 데이터를 전달하거나 받아, 상기 인터럽트 신호에 따른 동작을 처리한다.
상기 RF(160) 및 상기 Analog Front End(150)는 상기 구동신호를 받아 상기 인터럽트 신호에 따른 동작을 시작하고 상기 메모리(130)는 저장되었던 데이터를 상기 Analog Front End(150)로 전달하거나 상기 Analog Front End(150)가 수신한 데이터를 저장한다.
도 2는 종래기술에 따른 DSP의 동작에 관한 흐름도이다.
200단계에서 DSP(100)는 프로그램된 동작을 실행하며 프로그램된 인터럽트를 세팅한다. 210단계에서 DSP 코어(110)는 미리 저장된 프로그램에 따라 타이머(120)가 일정클럭을 카운트하면 인터럽트 신호를 상기 DSP 코어(110)에 출력하도록 세팅한다. 220단계에서 상기 DSP(100)는 주어진 프로그램에 따라 작업을 실시한다. 230 단계에서 상기 타이머(120)는 현재까지 입력된 클럭을 카운트 한 값과 상기 일정클럭이 같은지 비교하여 같다면 250단계로 진행하고 다르다면 240단계로 진행한다. 상기 240단계에서 상기 클럭을 카운트한 값과 상기 일정클럭이 같지 않으므로 상기 프로그램된 작업을 이어서 실시한다. 상기 250단계에서 상기 클럭을 카운트한 값과 상기 일정클럭이 같으므로 상기 타이머(120)는 상기 DSP 코어(110)에 인터럽트 신호를 출력하고 상기 DSP 코어(110)는 상기 타이머(120)에 구동신호를 전달한다. 260단계에서 상기 DSP 코어(110)는 상기 인터럽트 신호에 해당하는 작업을 수행하고 마치면 상기 240단계로 복귀한다.
상기와 같은 동작을 통신시스템에서 구현할 수 있지만 인터럽트가 정확한 시간에 발생될 수 있느냐가 관건이다. 즉, 프로그램이 원하는 시간에 상기 인터럽트가 발생되어야 하는 것인데 통신시스템을 이루는 구성장치들의 특성상 인터럽트 신호가 발생되는데 있어 시간지연이 생기는 문제점이 있었다.
따라서 본 발명의 목적은 디지털 시그널 프로세서에서 프로그램된 동작에 따른 신호의 타이밍을 조절하는 장치 및 방법을 제공한다.
상기 목적을 달성하기 위한 본 발명에 따른 장치는, 디지털 시그널 프로세서에서 인터럽트 타이밍을 조절하는 장치에 있어서, 현재 수행중인 작업을 중단시키기 위한 메인 인터럽트를 호출하기 이전에, 상기 현재 수행중인 작업을 저장하는 데 필요한 가변적인 지연시간을 계산하고, 상기 계산한 지연시간만큼 상기 메인 인 터럽트 호출 이전에 서브 인터럽트를 호출하여 상기 현재 수행중인 작업을 저장하고, 상기 메인 인터럽트가 지시하는 작업을 수행하는 것을 특징으로 한다.
이때, 상기 가변적인 시간지연은 인터럽트가 지시하는 주소번지에서 인터럽트 서비스 함수를 호출하고 상기 인터럽트에 의해 중단된 작업을 저장하는 시간에 따라 정해진다.
상기 목적을 달성하기 위한 본 발명에 따른 장치는, 디지털 시그널 프로세서에서 인터럽트 타이밍을 조절하는 장치에 있어서,미리 저장된 클럭의 개수를 저장하는 저장부와, 입력된 클럭을 카운트하는 카운터기와, 상기 카운트된 클럭의 개수와 상기 미리 저장된 클럭의 개수를 프로그램에 따라 비교하여 비교값을 구하여 출력하는 비교기와, 상기 비교값을 받아 상기 카운트된 클럭의 개수와 상기 미리 저장된 클럭의 개수가 같다면 제1인터럽트를 출력하고, 다르다면 상기 카운터가 클럭을 계속 카운트하도록 제어하는 타이머 제어기와, 상기 제1인터럽트를 받아 가변적으로 시간지연을 수행하여 제2인터럽트를 출력하는 지연기를 포함하는 타이머와, 상기 타이머 제어기에 상기 프로그램을 전달하고 상기 지연기로부터 상기 제2인터럽트를 전달받거나 상기 타이머 제어기로부터 상기 제1인터럽트를 전달받는 DSP(Digital Signal Processor) 코어를 포함함을 특징으로 한다.
이때, 상기 가변적인 시간지연은 인터럽트가 지시하는 주소번지에서 인터럽트 서비스 함수를 호출하고 상기 인터럽트에 의해 중단된 작업을 저장하는 시간에 따라 정해진다.
상기 목적을 달성하기 위한 본 발명의 바람직한 실시예는, 디지털 시그널 프 로세서에서 인터럽트 타이밍을 조절하는 방법에 있어서, 현재 수행중인 작업을 중단시키기 위한 메인 인터럽트를 호출하기 이전에, 상기 현재 수행중인 작업을 저장하는 데 필요한 가변적인 지연시간을 계산하고, 상기 계산한 지연시간만큼 상기 메인 인터럽트 호출 이전에 서브 인터럽트를 호출하여 상기 현재 수행중인 작업을 저장하고, 상기 메인 인터럽트가 지시하는 작업을 수행하는 것을 특징으로 한다.
이때, 상기 가변적인 시간지연은 인터럽트가 지시하는 주소번지에서 인터럽트 서비스 함수를 호출하고 상기 인터럽트에 의해 중단된 작업을 저장하는 시간에 따라 정해진다.
상기 목적을 달성하기 위한 본 발명의 바람직한 실시예는, 디지털 시그널 프로세서에서 인터럽트 타이밍을 조절하는 방법으로서, 입력된 클럭을 카운트하여 저장부에 미리 저장된 클럭의 개수와 함께 비교기에 전달하는 과정과, 상기 카운트된 클럭의 개수와 상기 미리 저장된 클럭의 개수를 프로그램에 따라 비교한 비교값을 구하여 타이머 제어기에 전달하는 과정과, 상기 비교값에서 상기 입력된 클럭과 상기 미리 저장된 클럭이 같다면 제1인터럽트를 출력하고, 다르다면 상기 카운터가 클럭을 계속 카운트하도록 제어하는 과정과, 지연기는 상기 제1인터럽트를 받아 가변적으로 시간지연을 수행하여 제2인터럽트를 출력하는 과정과, DSP(Digital Signal Processor) 코어는 타이머 제어기에 상기 프로그램을 전달하고 상기 지연기로부터 상기 제2인터럽트를 전달받거나 상기 타이머 제어기로부터 상기 제1인터럽트를 전달받는 과정을 포함함을 특징으로 한다.
이때, 상기 가변적인 시간지연은 인터럽트가 지시하는 주소번지에서 인터럽 트 서비스 함수를 호출하고 상기 인터럽트에 의해 중단된 작업을 저장하는 시간에 따라 정해진다.
이하 본 발명의 바람직한 실시예들을 첨부한 도면을 참조하여 상세히 설명한다. 또한 본 발명의 요지를 흐릴 수 있는 공지기능 및 구성에 대한 상세한 설명은 생략한다.
본 발명의 주요한 요지는 디지털 시그널 프로세서에서 타이머의 동작에 따른 인터럽트 타이밍을 조절하는ㅇ방법 및 장치를 제공하는 것이다.
디지털 시그널 프로세서에서는 계산을 담당하는 코어와 데이터의 입력/출력통로인 버스(BUS) 및 기타구성요소들의 자원을 효율적으로 이용하도록 해주지만, 외부에서 입력되는 신호에 대해 현재 수행하는 작업에 따라, 바로 반응하지 못하여 반응시간이 지연되는 현상이 생기고 또한, 시간지연이 일정하지 않고 변동되는 현상이 발생한다. 요약하여 인터럽트가 지시하는 주소번지에서 인터럽트 서비스 함수를 호출하여, 프로그램되어진 타이밍에 설정된 작업을 수행한다. 이 때, 상기 서비스 함수를 수행하기 전에, 상기 인터럽트로 인해 중단된 작업에 대한 정보를 메모리 영역등에 레지스터 정보로 저장한다. 이러한 일련의 과정을 컨텍스트 스위칭(Context Switching)이라고 한다. 상기 과정은 많은 시간을 소모할 뿐 아니라, 상기 인터럽트가 수행되는 수행시간 역시 지연시켜 인터럽트가 가변적으로 시간지연이 되는 원인이 된다.
이러한 타이밍 관련 작업의 시간지연과 가변성은 통신의 규격을 구현하는데 있어서 큰 장애가 된다. 예를들어 GSM(Global System for Mobile Telecommunication)규격의 경우, 송신기의 전송시점이 1마이크로세크(usec)의 분해도를 가지고 제어되어야 관련시험 통과기준을 만족하게 된다. 하지만, 디지털 시그널 프로세서의 경우 인터럽트 신호에 처리되는 시간이 수십또는 수백 싸이클(Cycle) 즉, 수 마이크로세크(usec)까지 소요되므로 상기 디지털 시그널 프로세서를 이용한 상용 모뎀구현이 어렵다. 따라서 이러한 단점을 보완하기 위하여 ASIC(Application Specific Integrated Circuit) 요소를 결합하여 모뎀을 설계하게 된다.
이에 따라 상기 디지털 시그널 프로세서가 상기 외부입력 신호에 반응하여 원하는 타이밍에 인터럽트 신호를 발생시키는 제어동작이 필요하다.
도 3은 본 발명의 바람직한 실시예에 따른 디지털 시그널 프로세서의 타이밍도이다.
상기 도3을 참조하면, 시간(t)에 따른 제1인터럽트와 제2인터럽트가 발생하는 시점을 나타낸 것이다. 상기 제1인터럽트는 T0 라는 시점에서, 상기 제2인터럽트는 TX 라는 시점에서 발생하며 상기 T0 와 상기 TX 시점의 시간차이는 Td 이다. 즉, 타이머에서 클럭을 카운트하여 TX - Td 인 상기 T0 의 시점에서 상기 제1인터럽트를 발생시켜 상기 제2인터럽트를 받으면 바로 상기 제2인터럽트의 작업을 수행 할 수 있도록 DSP(Digital Signal Processor)를 미리 준비시키고, 상기 TX 시점에서 상기 타이머가 상기 제2인터럽트를 발생시켜 상기 DSP에 전달하면 상가 DSP는 미리 준비되어 상기 제2인터럽트가 지시하는 작업을 수행한다.
상기 Td 결정은 먼저 상기 Td 의 시간과 상기 TX 의 시간이 동일한 경우로 놓는 조건 또는 상기 TX 와 상기 Td 의 차이가 To 가 되는 조건이 있는데 상기 조건들은 컨텍스트 스위칭(Context Switching)의 작업에 따른 가변으로 달라지고 프로그램에서 미리 상기 Td 의 시간을 계산하여 TX 에 발생하는 시간을 계산한다.
즉, 인터럽트를 발생시키고자 할 경우, 상기 TX - Td 인 상기 T0 인 시점에서 제1인터럽트를 미리 발생시키고 상기 TX 인 시점에서 상기 제2인터럽트를 발생시켜 상기 Td 라는 상기 컨텍스트 스위칭의 작업시간을 계산하여 상기 제2인터럽트가 상기 제1인터럽트의 컨텍스트 스위칭 이후 상기 제2인터럽트가 지시하는 작업을 수행한다.
도 4는 본 발명의 바람직한 실시예에 따른 DSP의 타이밍 조절 블록도이다.
상기 도 4를 참조하면, DSP의 일부 장치인 타이머(400)와 DSP 코어(460)를 도시하고 있으며 인터럽트 타이밍 조절을 위한 부분만을 도시하였다. 상기 타이머(400)는 인터럽트를 발생시킬 시점의 클럭의 개수를 미리 저장하고 있는 저장부(410), 외부로부터 입력된 클럭을 카운트하는 카운터기(420), 상기 카운트된 클럭의 개수와 상기 미리 저장된 클럭의 개수를 비교하는 비교기(430), 상기 비교된 결과를 판단하여 제어 레지스터인 TX와 Td 를 이용하여 제1인터럽트를 발생시키는 타 이머 제어기(440), 상기 제1인터럽트를 입력받아 일정시간을 지연시켜 제2인터럽트를 출력시키는 지연기(450)를 포함하며 프로그램된 대로 명령을 수행하는 DSP 코어(460)를 포함한다.
상기 저장부(410)는 상기 미리 저장된 클럭을 상기 카운터기(420)에 전달하며 상기 카운터기(420)는 구동신호 및 제어 레지스터를 받아 현재까지 입력된 클럭을 카운트하여 상기 미리 저장된 클럭과 함께 상기 비교기(430)에 전달한다. 상기 비교기(430)는 상기 미리 저장된 클럭과 상기 입력된 클럭을 비교한 결과값을 상기 타이머 제어기(440)에 전달하고 상기 타이머 제어기(440)는 상기 비교값에 따라 클럭 카운트를 계속 진행하라는 명령을 상기 카운터기(420)에 내리거나 제1인터럽트를 출력한다. 상기 지연기(450)는 상기 제1인터럽트를 입력받아 상기 Td 만큼의 시간지연을 가변적으로 실시하여 상기 제2인터럽트를 출력하며 상기 DSP 코어(460)는 상기 제1인터럽트와 상기 제2인터럽트를 입력받는다.
도 5는 본 발명의 바람직한 실시예에 따른 DSP의 타이밍 조절 흐름도이다.
500단계에서 DSP는 프로그램된 동작을 실행하며 프로그램된 인터럽트를 세팅한다. 510단계에서 DSP 코어(460)는 내장된 프로그램에 따라 타이머(400)가 클럭을 카운트하여 제1인터럽트가 발생하는 시점인 To 에 도달하면 신호를 상기 DSP 코어(110)에 출력하도록 세팅한다. 또한 지연기(450)에 지연시간인 Td 를 전달하여 상기 DSP 코어가 출력하고자 하는 시점인 TX 에 제2인터럽트가 출력되도록 한다.
520단계에서 상기 DSP는 주어진 프로그램에 따라 작업을 실시한다. 530단계 에서 상기 타이머(400)는 현재까지 입력된 클럭을 카운트 한 값과 TX - Td 인 값이 같은지 비교하여 같다면 550단계로 진행하고 다르다면 540단계로 진행한다. 상기 540단계에서 상기 클럭을 카운트한 값과 상기 TX - Td 인 값이 같지 않으므로 상기 프로그램된 작업을 이어서 실시한다. 상기 550단계에서 상기 클럭을 카운트한 값과 상기 TX - Td 인 값이 같으므로 상기 타이머(400)는 상기 DSP 코어(460)에 제1인터럽트를 출력한다. 560단계에서 상기 DSP 코어(460)는 상기 제1인터럽트를 받아 상기 제2인터럽트가 발생하면 곧바로 처리할 수 있도록 실행했던 작업을 저장해 놓는다. 570단계에서 지연기(450)는 Td 만큼의 시간이 흐른 뒤에 상기 제2인터럽트를 출력한다. 580단계에서 상기 DSP 코어(460)는 상기 제2인터럽트가 지시하는 작업을 수행하고 590단계에서 상기 실행했다가 중단된 프로그램을 불러와서 이어서 실행한다.
이러한 타이밍 관련 작업의 시간지연과 가변성은 통신의 규격을 구현하는데 있어서 큰 장애가 된다. 예를들어 GSM(Global System for Mobile Telecommunication)규격의 경우, 송신기의 전송시점이 1마이크로세크(usec)의 분해도를 가지고 제어되어야 관련시험 통과기준을 만족하게 된다. 하지만, DSP(Digital Signal Processor)들의 경우 인터럽트 신호에 처리되는 시간이 수십또는 수백 싸이클(Cycle) 즉, 수 마이크로세크(usec)까지 소요되므로 상기 DSP를 이용한 상용 모뎀구현이 어렵다. 따라서 이러한 단점을 보완하기 위하여 ASIC(Application Specific Integrated Circuit) 요소를 결합하여 모뎀을 설계하게 된다.
본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
본 발명은 디지털 시그널 프로세서에서 발생하는 인터럽트의 타이밍을 조절하는 것이 특징이다.
이상에서 상술한 본 발명은 상기 디지털 시그널 프로세서의 내부 프로그램된 타이밍에 서브 인터럽트를 발생시킬 시에 컨텍스트 스위칭 이후 메인 인터럽트를 발생시킴으로서 할 수 있는 이점이 있다.

Claims (8)

  1. 디지털 시그널 프로세서에서 인터럽트 타이밍을 조절하는 장치에 있어서,
    현재 수행중인 작업을 중단시키기 위한 메인 인터럽트를 호출하기 이전에, 상기 현재 수행중인 작업을 저장하는 데 필요한 가변적인 지연시간을 계산하고, 상기 계산한 지연시간만큼 상기 메인 인터럽트 호출 이전에 서브 인터럽트를 호출하여 상기 현재 수행중인 작업을 저장하고, 상기 메인 인터럽트가 지시하는 작업을 수행하는 것을 특징으로 하는 인터럽트 타이밍 조절장치.
  2. 제1항에 있어서, 상기 가변적인 시간지연은,
    인터럽트가 지시하는 주소번지에서 인터럽트 서비스 함수를 호출하고 상기 인터럽트에 의해 중단된 작업을 저장하는 시간에 따라 정해지는 것을 특징으로 하는 인터럽트 타이밍 조절장치.
  3. 디지털 시그널 프로세서에서 인터럽트 타이밍을 조절하는 장치에 있어서,
    미리 저장된 클럭의 개수를 저장하는 저장부와,
    입력된 클럭을 카운트하는 카운터기와,
    상기 카운트된 클럭의 개수와 상기 미리 저장된 클럭의 개수를 프로그램에 따라 비교하여 비교값을 구하여 출력하는 비교기와,
    상기 비교값을 받아 상기 카운트된 클럭의 개수와 상기 미리 저장된 클럭의 개수가 같다면 제1인터럽트를 출력하고, 다르다면 상기 카운터가 클럭을 계속 카운트하도록 제어하는 타이머 제어기와,
    상기 제1인터럽트를 받아 가변적으로 시간지연을 수행하여 제2인터럽트를 출력하는 지연기를 포함하는 타이머와,
    상기 타이머 제어기에 상기 프로그램을 전달하고 상기 지연기로부터 상기 제2인터럽트를 전달받거나 상기 타이머 제어기로부터 상기 제1인터럽트를 전달받는 DSP(Digital Signal Processor) 코어를 포함함을 특징으로 하는 인터럽트 타이밍 조절장치.
  4. 제3항에 있어서, 상기 가변적인 시간지연은,
    인터럽트가 지시하는 주소번지에서 인터럽트 서비스 함수를 호출하고 상기 인터럽트에 의해 중단된 작업을 저장하는 시간에 따라 정해지는 것을 특징으로 하는 인터럽트 타이밍 조절장치.
  5. 디지털 시그널 프로세서에서 인터럽트 타이밍을 조절하는 방법에 있어서,
    현재 수행중인 작업을 중단시키기 위한 메인 인터럽트를 호출하기 이전에, 상기 현재 수행중인 작업을 저장하는 데 필요한 가변적인 지연시간을 계산하고, 상기 계산한 지연시간만큼 상기 메인 인터럽트 호출 이전에 서브 인터럽트를 호출하여 상기 현재 수행중인 작업을 저장하고, 상기 메인 인터럽트가 지시하는 작업을 수행하는 것을 특징으로 하는 인터럽트 타이밍 조절방법.
  6. 제5항에 있어서, 상기 가변적인 시간지연은,
    인터럽트가 지시하는 주소번지에서 인터럽트 서비스 함수를 호출하고 상기 인터럽트에 의해 중단된 작업을 저장하는 시간에 따라 정해지는 것을 특징으로 하는 인터럽트 타이밍 조절방법.
  7. 디지털 시그널 프로세서에서 인터럽트 타이밍을 조절하는 방법에 있어서,
    입력된 클럭을 카운트하여 저장부에 미리 저장된 클럭의 개수와 함께 비교기에 전달하는 과정과,
    상기 카운트된 클럭의 개수와 상기 미리 저장된 클럭의 개수를 프로그램에 따라 비교한 비교값을 구하여 타이머 제어기에 전달하는 과정과,
    상기 비교값에서 상기 입력된 클럭과 상기 미리 저장된 클럭이 같다면 제1인터럽트를 출력하고, 다르다면 상기 카운터가 클럭을 계속 카운트하도록 제어하는 과정과,
    지연기는 상기 제1인터럽트를 받아 가변적으로 시간지연을 수행하여 제2인터럽트를 출력하는 과정과,
    DSP(Digital Signal Processor) 코어는 타이머 제어기에 상기 프로그램을 전달하고 상기 지연기로부터 상기 제2인터럽트를 전달받거나 상기 타이머 제어기로부터 상기 제1인터럽트를 전달받는 과정을 포함함을 특징으로 하는 인터럽트 타이밍 조절방법.
  8. 제7항에 있어서, 상기 가변적인 시간지연은,
    인터럽트가 지시하는 주소번지에서 인터럽트 서비스 함수를 호출하고 상기 인터럽트에 의해 중단된 작업을 저장하는 시간에 따라 정해지는 것을 특징으로 하 는 인터럽트 타이밍 조절방법.
KR1020070049962A 2007-05-22 2007-05-22 디지털 시그널 프로세서의 인터럽트 타이밍 조절장치 및방법 KR20080102905A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070049962A KR20080102905A (ko) 2007-05-22 2007-05-22 디지털 시그널 프로세서의 인터럽트 타이밍 조절장치 및방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070049962A KR20080102905A (ko) 2007-05-22 2007-05-22 디지털 시그널 프로세서의 인터럽트 타이밍 조절장치 및방법

Publications (1)

Publication Number Publication Date
KR20080102905A true KR20080102905A (ko) 2008-11-26

Family

ID=40288512

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070049962A KR20080102905A (ko) 2007-05-22 2007-05-22 디지털 시그널 프로세서의 인터럽트 타이밍 조절장치 및방법

Country Status (1)

Country Link
KR (1) KR20080102905A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013086054A2 (en) * 2011-12-05 2013-06-13 Intel Corporation A method, apparatus, and system for energy efficiency and energy conservation including determining an optimal power state of the apparatus based on residency time of non-core domains in a power saving state

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013086054A2 (en) * 2011-12-05 2013-06-13 Intel Corporation A method, apparatus, and system for energy efficiency and energy conservation including determining an optimal power state of the apparatus based on residency time of non-core domains in a power saving state
WO2013086054A3 (en) * 2011-12-05 2013-08-01 Intel Corporation A method, apparatus, and system for energy efficiency and energy conservation including determining an optimal power state of the apparatus based on residency time of non-core domains in a power saving state

Similar Documents

Publication Publication Date Title
JP3794712B2 (ja) 自己計時命令実行ユニットを有するデータ処理回路
US6839654B2 (en) Debug interface for an event timer apparatus
US6125404A (en) Data processing system having a protocol timer for autonomously providing time based interrupts
JP5002783B2 (ja) デュアル・タイマ・ユニットを含む通信装置
US10089263B2 (en) Synchronization of interrupt processing to reduce power consumption
US6065126A (en) Method and apparatus for executing plurality of operations per clock cycle in a single processing unit with a self-timed and self-enabled distributed clock
US8190941B2 (en) Field control system
EP1650673A1 (en) Method and system for creating an extented bit timer on a time processing unit
CN109799870B (zh) 一种时钟控制电路及控制方法
US20110035613A1 (en) Microprocessor having a low-power mode and a non-low power mode, data processing system and computer program product
KR101425168B1 (ko) 신호처리 파이프라인에서 버스트 데이터를 조절하기 위한장치 및 방법
JP2009514084A (ja) リセット装置を具えたデータ処理装置
CN107402534A (zh) 调节方法、EtherCAT主站及计算机可读存储介质
US7852777B2 (en) Network hardware device
EP2038724A2 (en) A method of providing a clock frequency for a processor
CN116670617A (zh) 定时触发器同步增强
KR20080102905A (ko) 디지털 시그널 프로세서의 인터럽트 타이밍 조절장치 및방법
US7536580B2 (en) System and method for generating timer output corresponding to timer request from plurality of processes
JP2019133206A (ja) モータ駆動システム、モータ制御システムおよび自走ロボット
EP1209810A1 (en) Pulse width modulator responsive to external signals
US20090254691A1 (en) Microcontroller waveform generation
US9772963B2 (en) Interrupt management system for deferring low priority interrupts in real-time system
KR20140051080A (ko) 제어 장치용 컴퓨터 유닛 및 이의 운영 방법
US6571137B1 (en) System and method for reducing jitter in a signal
US20030088724A1 (en) Asynchronous bus interface apparatus

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination