KR20080099915A - 반도체 소자의 포토마스크 형성방법 - Google Patents

반도체 소자의 포토마스크 형성방법 Download PDF

Info

Publication number
KR20080099915A
KR20080099915A KR1020070045795A KR20070045795A KR20080099915A KR 20080099915 A KR20080099915 A KR 20080099915A KR 1020070045795 A KR1020070045795 A KR 1020070045795A KR 20070045795 A KR20070045795 A KR 20070045795A KR 20080099915 A KR20080099915 A KR 20080099915A
Authority
KR
South Korea
Prior art keywords
pattern
film
forming
phase
light blocking
Prior art date
Application number
KR1020070045795A
Other languages
English (en)
Other versions
KR100945921B1 (ko
Inventor
신재천
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070045795A priority Critical patent/KR100945921B1/ko
Priority to US11/962,421 priority patent/US20080280215A1/en
Publication of KR20080099915A publication Critical patent/KR20080099915A/ko
Application granted granted Critical
Publication of KR100945921B1 publication Critical patent/KR100945921B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G03F1/32—Attenuating PSM [att-PSM], e.g. halftone PSM or PSM having semi-transparent phase shift portion; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/72—Repair or correction of mask defects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명의 반도체 소자의 포토마스크 형성방법은, 투명 기판 위에 제1 위상반전막, 광차단막 및 제2 위상반전막을 증착하는 단계; 제2 위상반전막의 표면을 일부 노출시키는 제1 포토레지스트막 패턴을 형성하는 단계; 제1 포토레지스트막 패턴을 마스크로 노출된 영역을 식각하여 제2 위상반전막 패턴을 형성하는 단계; 제2 위상반전막 패턴을 마스크로 광차단막을 식각하여 광차단막 패턴을 형성하는 단계; 투명 기판 상에 위상반전영역 및 투광영역을 정의하는 제2 포토레지스트막 패턴을 형성하는 단계; 제2 포토레지스트막 패턴을 마스크로 제1 위상반전막을 식각하여 투명 기판의 일부 표면을 노출시키는 제1 위상반전막 패턴을 형성하는 단계; 및 위상반전영역의 광차단막 패턴을 식각하여 위상반전 마스크 패턴을 형성하는 단계를 포함한다.
임계치수 보정, 제1 위상반전막, 제2 위상반전막

Description

반도체 소자의 포토마스크 형성방법{Method for fabricating photomask in semiconductor device}
1a 내지 1e는 종래 기술에 따른 포토마스크 형성방법을 설명하기 위해 나타내보인 도면들이다.
도 2 및 도 3은 패턴의 임계치수를 보정하는 과정에서 발생하는 문제점을 설명하기 위해 나타내보인 도면들이다.
도 4a 내지 도 4i는 본 발명의 실시예에 따른 반도체 소자의 포토마스크 형성방법을 설명하기 위해 나타내보인 도면들이다.
본 발명은 반도체 소자에 관한 것으로서, 보다 상세하게는 임계치수 보정을 통하여 미세 패턴을 형성할 수 있는 반도체 소자의 포토마스크 형성방법에 관한 것이다.
반도체 장치의 제조공정에서는 반도체 기판의 표면에 소자들을 형성하기 위하여 다수의 포토리소그래피 공정을 실시한다. 이러한 포토리소그래피 공정을 통해 고집적 회로를 형성하기 위해서는 미세한 패턴을 갖는 포토마스크가 요구된다. 또한, 반도체 소자의 고집적화에 따라 패턴 임계치수(CD; Critical dimension)의 균일도(uniformity)에 대한 요구도 높아지고 있다.
포토마스크는 일반적으로 투명 기판 위에 광차단막을 형성한 다음, 이를 원하는 패턴으로 식각하여 투과광이 기판만을 통과하여 웨이퍼 위에 조사될 수 있도록 한 바이너리 마스크(Binary Mask)를 사용하였다. 그러나 수%의 투과율을 갖는 위상 반전 물질을 이용하여 바이너리 마스크보다 미세한 패턴을 웨이퍼 상에 형성할 수 있는 하프톤 위상반전 마스크(Half-tone Phase Mask)가 제안되고 있다.
1a 내지 1e는 종래 기술에 따른 포토마스크 형성방법을 설명하기 위해 나타내보인 도면들이다. 도 2 및 도 3은 패턴의 임계치수를 보정하는 과정에서 발생하는 문제점을 설명하기 위해 나타내보인 도면들이다.
도 1a를 참조하면, 투명 기판(100) 위에 위상반전막(102)을 증착하고, 위상반전막(102)의 표면을 일부 노출시키는 광차단막 패턴(104)을 형성한다.
다음에 위상반전막(102) 위에 형성된 광차단막 패턴(104)의 임계치수(CD)(106b)를 측정한다. 이와 같이 측정한 광차단막 패턴(104)의 임계치수(106b)가 원하는 조건의 임계치수(106a)와 비교하여 크게 형성되었을 경우, 광차단막 패턴(104)을 추가로 식각하여 임계치수를 보정하는 방법을 이용하고 있다.
구체적으로, 광차단막 패턴(104)을 포함하는 투명 기판(100) 상에 포토레지스트막을 증착 및 패터닝하여 도 1b에 도시된 바와 같이, 추가 식각을 진행하여 임계치수를 보정할 영역을 제외한 나머지 영역을 차단시키는 제1 포토레지스트막 패 턴(108)을 형성한다.
다음에 도 1c를 참조하면, 제1 포토레지스트막 패턴(108)을 마스크로 광차단막 패턴을 추가로 식각하여 원하는 범위의 임계치수(106a)로 보정된 광차단막 패턴(110)을 형성한다. 계속해서 광차단막 패턴(110)을 마스크로 위상반전막을 식각하여 투명 기판(100)의 표면을 일부 노출시키는 위상반전막 패턴(112)을 형성한다. 여기서 위상반전막 패턴(112)을 형성하는 과정에서도 추가로 패턴의 임계치수를 보정할 수 있다. 이와 같이 임계치수를 보정하기 위해 식각 공정을 진행하는 과정에서 제1 포토레지스트막 패턴(108)도 함께 식각되면서 제거될 수 있다. 이에 따라 광차단막 패턴(110)을 제거하기 위해 투명 기판(100) 상에 포토레지스트막을 도포하고, 노광 및 현상 공정을 진행하여 도 1d에 도시된 바와 같이, 제2 포토레지스트막 패턴(114)을 형성한다.
다음에 제2 포토레지스트막 패턴(114)을 마스크로 광차단막 패턴(110)을 제거한다. 계속해서 제2 포토레지스트막 패턴(114)은 스트립 공정을 이용하여 제거하면, 도 1e에 도시된 바와 같이, 투명 기판(100) 상에 위상반전영역(116) 및 투광 영역(118)을 포함하는 위상반전 마스크 패턴(120)이 형성된다.
한편, 이와 같이 광차단막 패턴을 추가 식각하여 임계치수를 보정하는 과정에서 식각이 제대로 이루어지지 않아 인접하는 패턴과 임계치수의 차이가 나타낼 수 있다.
도 2를 참조하면, 광차단막 패턴(104)을 추가 식각하여 임계치수를 보정하기 위해 기판 상에 제2 포토레지스트막 패턴(108)을 형성하는 과정에서 광차단막 패턴 (104) 측면에 제2 포토레지스트막 패턴의 일부분(108a)이 남아 있을 수 있다. 이렇게 광차단막 패턴(104) 측면에 남아 있는 제2 포토레지스트막 패턴의 일부분(108a)에 의해 광차단막 패턴(104)의 측면 식각이 잘 이루어지지 않으면서 인접하는 패턴과 식각 차이(a)를 가져올 수 있다. 또한, 도 3에 도시한 바와 같이, 제2 포토레지스트막 패턴(108)을 형성하는 과정에서 광차단막 패턴(104) 주위에 포토레지스트 잔여물(scum)(108b)이 남아 있을 수 있다. 이러한 포토레지스트 잔여물(108)의 양에 따라 임계치수 보정을 진행하는 과정에서 정확성이 달라질 수 있다. 예를 들어 잔여물의 양이 많을수록 보정을 원하는 광차단막 패턴(108b)의 식각 정도가 떨어져 측면 식각이 어려워 원하는 조건의 임계치수로 식각할 수 없다.
본 발명이 이루고자 하는 기술적 과제는, 임계치수를 보정하는 과정에서 공정 단계를 감소시키고, 포토레지스트 잔여물의 양을 감소시킬 수 있는 반도체 소자의 포토마스크 형성방법을 제공하는데 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 반도체 소자의 포토마스크 형성방법은, 투명 기판 위에 제1 위상반전막, 광차단막 및 제2 위상반전막을 증착하는 단계; 상기 제2 위상반전막의 표면을 일부 노출시키는 제1 포토레지스트막 패턴을 형성하는 단계; 상기 제1 포토레지스트막 패턴을 마스크로 노출된 영역을 식각하여 제2 위상반전막 패턴을 형성하는 단계; 상기 제2 위상반전막 패턴을 마스크로 광차단막을 식각하여 광차단막 패턴을 형성하는 단계; 상기 투명 기판 상 에 위상반전영역 및 투광영역을 정의하는 제2 포토레지스트막 패턴을 형성하는 단계; 상기 제2 포토레지스트막 패턴을 마스크로 제1 위상반전막을 식각하여 투명 기판의 일부 표면을 노출시키는 제1 위상반전막 패턴을 형성하는 단계; 및 상기 위상반전영역의 광차단막 패턴을 식각하여 위상반전 마스크 패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 제2 위상반전막 패턴을 형성하는 단계 이후에, 상기 제2 위상반전막 패턴의 임계치수를 측정하는 단계; 및 상기 측정된 임계치수를 이용하여 상기 제2 위상반전막 패턴을 추가로 식각하여 임계치수를 조절하는 단계를 더 포함하는 것이 바람직하다.
상기 광차단막 패턴을 형성하는 단계 이후에, 상기 광차단막 패턴의 임계치수를 측정하는 단계; 및 상기 측정된 임계치수를 이용하여 상기 광차단막 패턴을 추가로 식각하여 임계치수를 조절하는 단계를 더 포함하는 것이 바람직하다.
상기 제1 위상반전막 패턴을 형성하는 단계 이후에, 상기 제1 위상반전막 패턴의 임계치수를 측정하는 단계; 및 상기 측정된 임계치수를 이용하여 상기 제1 위상반전막 패턴을 추가로 식각하여 임계치수를 조절하는 단계를 더 포함하는 것이 바람직하다.
상기 위상반전막은 몰리브덴실리사이드(MoSi2)를 포함하여 이루어질 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명하고자 한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
도 4a 내지 도 4j는 본 발명의 실시예에 따른 반도체 소자의 포토마스크 형성방법을 설명하기 위하여 나타내 보인 도면들이다.
도 4a를 참조하면, 투명 기판(200) 위에 제1 위상반전막(shifter, 202), 광차단막(204) 및 제2 위상반전막(206)을 순차적으로 증착한다. 여기서 투명 기판(200)은 석영(Quartz)을 포함하는 투명한 재질로 이루어진다. 투명 기판(200) 위에 증착된 제1 위상반전막(202)은 이후 진행할 노광 공정에서 광의 위상을 반전시킬 수 있는 물질로서 몰리브덴실리사이드(MoSi2)를 포함하여 이루어진다. 제1 위상반전막(202) 위에 증착된 광차단막(204)은 빛을 차단하기 위한 차단막으로서 크롬막(Cr)을 포함하여 이루어질 수 있다. 그리고 광차단막(204) 위에 증착된 제2 위상반전막(206)은 이후 마스크 패턴의 임계치수(CD; Critical dimension)를 보정하는 과정에서 하부의 광차단막(204) 및 제1 위상반전막(202)의 손실을 방지하는 역할을 한다. 이때, 제2 위상반전막(206)은 제1 위상반전막(202)과 유사한 물질로 이루어지며, 몰리브덴실리사이드(MoSi2)를 포함하여 형성할 수 있다.
도 4b를 참조하면, 제2 위상반전막(206) 위에 포토레지스트막을 도포 및 패 터닝하여 제2 위상반전막(206)의 표면을 일부 노출시키는 제1 포토레지스트막 패턴(208)을 형성한다.
도 4c를 참조하면, 제1 포토레지스트막 패턴(208)을 마스크로 제2 위상반전막(206)을 식각하여 광차단막(204)의 표면을 일부 노출시키는 제2 위상반전막 패턴(210)을 형성한다. 이와 같이 제2 위상반전막 패턴(210)을 형성한 다음 임계치수(CD; Critical dimension) 측정 장치를 이용하여 제2 위상반전막 패턴(210)의 임계치수(CD)를 측정한다. 제2 위상반전막 패턴(210)의 임계치수를 측정하여 원하는 조건의 임계치수보다 크게 형성된 경우, 제2 위상반전막 패턴(210)을 추가 식각하여(over etch) 원하는 조건의 임계치수로 보정할 수 있다.
도 4d를 참조하면, 제2 위상반전막 패턴(210)을 마스크로 노출된 광차단막(204)을 식각하여 광차단막 패턴(212)을 형성한다. 이때, 광차단막 패턴(212)을 형성한 다음 임계치수 측정 장치를 이용하여 광차단막 패턴(212)의 임계치수(CD)를 측정할 수 있다. 광차단막 패턴(212)의 임계치수를 측정하여 원하는 조건의 임계치수의 범위를 벗어난 경우, 추가 식각(over etch)과 같은 방법을 이용하여 광차단막 패턴(212)의 임계치수를 보정할 수 있다. 다음에 제1 포토레지스트막 패턴(208)을 스트립(strip) 공정을 진행하여 제거한다.
이때, 종래의 경우에는 막이 투명 기판, 위상반전막, 광차단막 및 포토레지스트막이 적층된 구조로 이루어진다. 이와 같이 적층된 상태에서 광차단막을 식각할 경우, 위상반전막을 식각할 때보다 상대적으로 포토레지스트막의 잔여막이 감소하여 임계치수 측정이 어려울 수 있고, 이에 따라 임계치수를 보정하기 어려울 수 있다. 또한, 임계치수 보정을 위한 별도의 공정 단계를 필요로 하면서, 임계치수 보정을 할 수 있는 단계가 광차단막 패턴을 형성하는 단계로 한정되어 있다. 또한, 광차단막 패턴을 형성한 다음 임계치수를 측정 및 보정을 수행하는 경우, 포토레지스트막과 광차단막의 식각 선택비가 포토레지스트막과 위상반전막의 식각 선택비보다 낮다. 따라서 광차단막 패턴 형성시 위상반전막을 식각하는 경우보다 상대적으로 포토레지스트막의 손실(loss)이 큰 상태에서 광차단막 패턴의 임계치수를 측정하면, 전자현미경(SEM; scanning electron microscope )의 전자빔 영향으로 추가적인 포토레지스트막의 손실을 가져와 정확한 임계치수의 측정이 어렵고, 이로 인해 정확한 임계치수의 보정이 어려울 수 있다.
이에 대해 본 발명의 실시예에서는 광차단막 패턴(212) 위에 제2 위상반전막 패턴(210)이 증착된 상태에서 광차단막 패턴(212)의 임계치수를 보정하기 위해 추가 식각을 진행한다. 제2 위상반전막 패턴(210)을 보호막으로 하여 광차단막 패턴(212)을 식각하므로 포토레지스트막의 잔여막이 감소하더라도 임계치수의 측정 및 보정이 가능하다. 또한, 광차단막 패턴(212) 위에 제2 위상반전막 패턴(210)이 보호막 역할을 하여 광차단막 패턴(212)이 과도하게 식각되어 손상되는 것을 방지할 수 있다.
도 4e를 참조하면, 투명 기판(200) 상에 제2 포토레지스트막(214)을 증착한다. 제2 포토레지스트막(214)은 이후 마스크 패턴을 형성하는 과정에서 투광 영역 및 위상반전영역을 정의하는 역할을 한다.
도 4f를 참조하면, 제2 포토레지스트막(214)에 대해 노광 및 현상 공정을 진 행하여 제1 위상반전막(202)의 표면을 일부 노출시키면서 투광 영역 및 위상반전영역을 정의하는 제2 포토레지스트막 패턴(216)을 형성한다.
도 4g를 참조하면, 제2 포토레지스트막 패턴(214), 제2 위상반전막 패턴(210) 및 광차단막 패턴(212)을 마스크로 제1 위상반전막(202)을 식각하여 투명 기판(200)의 표면을 선택적으로 노출시키는 제1 위상반전막 패턴(218)을 형성한다. 이때, 제1 위상반전막 패턴(218)을 형성한 다음 측정 장치를 이용하여 제1 위상반전막 패턴(218)의 임계치수(CD)를 측정할 수 있다. 이와 같이, 제1 위상반전막 패턴(218)의 임계치수를 측정하여 원하는 조건의 임계치수의 범위를 벗어난 경우, 추가 식각(over etch)과 같은 방법을 이용하여 제1 위상반전막 패턴(218)의 임계치수를 보정할 수 있다.
도 4h를 참조하면, 광차단막 패턴(212)에 대해 식각 공정을 진행하여 위상반전영역 상의 광차단막 패턴(212)을 제거한다. 여기서 광차단막 패턴(212)을 제거하는 식각 공정은 습식 식각 또는 건식 식각을 이용하여 진행할 수 있다.
도 4i를 참조하면, 제2 포토레지스트막 패턴(216)을 스트립 공정을 진행하여 제거하여 마스크 패턴(230)을 형성한다. 그러면 투명 기판(200)의 표면이 노출된 영역은 투광 영역(220)이 되고, 제1 위상반전막 패턴(218)이 배치된 영역은 위상반전영역(222)이 된다. 또한, 투광 영역(220) 및 위상반전영역(222)을 제외한 나머지 영역은 차광 영역(224)이 된다.
본 발명에 따른 반도체 소자의 포토마스크 형성방법은, 투명 기판 위에 제1 위상반전막 및 광차단막을 증착한 다음 광차단막 위에 제2 위상반전막을 증착한다. 광차단막 상하부에 포토레지스트막에 대해 식각 선택비가 우수한 막, 예를 들어 위상반전막을 이중막으로 증착함으로서 임계치수 측정시 불량을 방지할 수 있다. 또한, 임계치수를 측정한 다음 광차단막을 식각할 때는 제2 위상반전막을 보호막으로 이용하고 제2 위상반전막을 보호막으로 이용함으로서 포토레지스트막의 잔여량 정도에 관계없이 임계치수를 정확하게 측정할 수 있다. 아울러, 임계치수 보정을 위해 별도의 임계치수 보정용 레지스트물질을 도포하고, 노광 및 현상공정을 생략할 수 있어 레지스트물질의 잔여물(108b, 도 3참조)에 의해 임계치수 불량이 발생하는 것을 방지할 수 있다.
지금까지 설명한 바와 같이, 본 발명에 따른 반도체 소자의 포토마스크 형성방법에 의하면, 광차단막 상에 식각선택비가 우수한 막을 추가함으로써 임계치수 측정시 에러를 방지하고, 임계치수를 보정하기 위해 추가하는 단계를 생략할 수 있다. 또한, 추가된 막을 보호막으로 식각 공정을 수행함으로써 임계치수를 보정할 수 있는 단계의 수를 증가시킬 수 있다.

Claims (5)

  1. 투명 기판 위에 제1 위상반전막, 광차단막 및 제2 위상반전막을 증착하는 단계;
    상기 제2 위상반전막의 표면을 일부 노출시키는 제1 포토레지스트막 패턴을 형성하는 단계;
    상기 제1 포토레지스트막 패턴을 마스크로 노출된 영역을 식각하여 제2 위상반전막 패턴을 형성하는 단계;
    상기 제2 위상반전막 패턴을 마스크로 광차단막을 식각하여 광차단막 패턴을 형성하는 단계;
    상기 투명 기판 상에 위상반전영역 및 투광영역을 정의하는 제2 포토레지스트막 패턴을 형성하는 단계;
    상기 제2 포토레지스트막 패턴을 마스크로 제1 위상반전막을 식각하여 투명 기판의 일부 표면을 노출시키는 제1 위상반전막 패턴을 형성하는 단계; 및
    상기 위상반전영역의 광차단막 패턴을 식각하여 위상반전 마스크 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 포토마스크 형성방법.
  2. 제1항에 있어서, 상기 제2 위상반전막 패턴을 형성하는 단계 이후에
    상기 제2 위상반전막 패턴의 임계치수를 측정하는 단계; 및
    상기 측정된 임계치수를 이용하여 상기 제2 위상반전막 패턴을 추가로 식각 하여 임계치수를 조절하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 포토마스크 형성방법.
  3. 제1항에 있어서, 상기 광차단막 패턴을 형성하는 단계 이후에,
    상기 광차단막 패턴의 임계치수를 측정하는 단계; 및
    상기 측정된 임계치수를 이용하여 상기 광차단막 패턴을 추가로 식각하여 임계치수를 조절하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 포토마스크 형성방법.
  4. 제1항에 있어서, 상기 제1 위상반전막 패턴을 형성하는 단계 이후에,
    상기 제1 위상반전막 패턴의 임계치수를 측정하는 단계; 및
    상기 측정된 임계치수를 이용하여 상기 제1 위상반전막 패턴을 추가로 식각하여 임계치수를 조절하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 포토마스크 형성방법.
  5. 제1항에 있어서,
    상기 위상반전막은 몰리브덴실리사이드(MoSi2)를 포함하는 것을 특징으로 하는 반도체 소자의 포토마스크 형성방법.
KR1020070045795A 2007-05-11 2007-05-11 반도체 소자의 포토마스크 형성방법 KR100945921B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070045795A KR100945921B1 (ko) 2007-05-11 2007-05-11 반도체 소자의 포토마스크 형성방법
US11/962,421 US20080280215A1 (en) 2007-05-11 2007-12-21 Method of forming photomask of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070045795A KR100945921B1 (ko) 2007-05-11 2007-05-11 반도체 소자의 포토마스크 형성방법

Publications (2)

Publication Number Publication Date
KR20080099915A true KR20080099915A (ko) 2008-11-14
KR100945921B1 KR100945921B1 (ko) 2010-03-05

Family

ID=39969848

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070045795A KR100945921B1 (ko) 2007-05-11 2007-05-11 반도체 소자의 포토마스크 형성방법

Country Status (2)

Country Link
US (1) US20080280215A1 (ko)
KR (1) KR100945921B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101069434B1 (ko) * 2009-03-10 2011-09-30 주식회사 하이닉스반도체 자기조립분자층을 이용한 포토마스크 제조방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7915171B2 (en) * 2008-04-29 2011-03-29 Intel Corporation Double patterning techniques and structures
US20110152343A1 (en) * 2009-12-22 2011-06-23 Functional Genetics, Inc. Protease inhibitors and broad-spectrum antiviral
KR102066588B1 (ko) * 2015-06-12 2020-01-15 에이에스엠엘 네델란즈 비.브이. 검사 장치, 검사 방법, 리소그래피 장치, 패터닝 디바이스 및 제조 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6406818B1 (en) * 1999-03-31 2002-06-18 Photronics, Inc. Method of manufacturing photomasks by plasma etching with resist stripped
TWI259329B (en) * 2003-04-09 2006-08-01 Hoya Corp Method of manufacturing a photomask, and photomask blank
JP4419464B2 (ja) * 2003-07-22 2010-02-24 凸版印刷株式会社 ハーフトーン型位相シフトマスクの製造方法
KR100604940B1 (ko) * 2005-06-14 2006-07-28 삼성전자주식회사 포토 마스크의 측정 장치, 이를 이용한 포토 마스크의 ｃｄ측정방법, ｃｄ를 이용하여 포토 마스크를 보정하는장치와 방법 및 포토 마스크의 제조방법
JP4509050B2 (ja) * 2006-03-10 2010-07-21 信越化学工業株式会社 フォトマスクブランク及びフォトマスク
US7759136B2 (en) * 2006-03-29 2010-07-20 Taiwan Semiconductor Manufacturing Company, Ltd. Critical dimension (CD) control by spectrum metrology
KR100945919B1 (ko) * 2007-02-21 2010-03-05 주식회사 하이닉스반도체 반도체 소자의 포토마스크 형성방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101069434B1 (ko) * 2009-03-10 2011-09-30 주식회사 하이닉스반도체 자기조립분자층을 이용한 포토마스크 제조방법
US8163446B2 (en) 2009-03-10 2012-04-24 Hynix Semiconductor Inc. Method for manufacturing photomask using self-assembled molecule layer

Also Published As

Publication number Publication date
US20080280215A1 (en) 2008-11-13
KR100945921B1 (ko) 2010-03-05

Similar Documents

Publication Publication Date Title
TWI512410B (zh) 半色調光罩及其製造方法，以及採用該半色調光罩之平面顯示器
US7901844B2 (en) Method with correction of hard mask pattern critical dimension for fabricating photomask
US20100009273A1 (en) Mask and method for manufacturing the same
KR20030071616A (ko) 전자장치의 제조방법
KR101656456B1 (ko) 하프톤형 위상반전 블랭크 포토마스크와 하프톤형 위상반전 포토마스크 및 그의 제조방법
KR100945921B1 (ko) 반도체 소자의 포토마스크 형성방법
KR100945919B1 (ko) 반도체 소자의 포토마스크 형성방법
US10663854B2 (en) Method of fabricating a photomask
US7838179B2 (en) Method for fabricating photo mask
KR20090084736A (ko) 포토마스크의 결함 수정 방법, 포토마스크의 제조 방법, 위상 시프트 마스크의 제조 방법, 포토마스크, 위상 시프트마스크, 포토마스크 세트 및 패턴 전사 방법
US6830702B2 (en) Single trench alternating phase shift mask fabrication
US7939226B2 (en) Binary mask, method for fabricating the binary mask, and method for fabricating fine pattern of semiconductor device using binary mask
US7811723B2 (en) Phase-shift mask and method for forming a pattern
KR101143625B1 (ko) 위상반전마스크의 제조방법
KR101096253B1 (ko) 위상반전마스크의 제조방법
KR20090106892A (ko) 블랭크 포토마스크 및 이를 이용한 포토마스크 제조방법
KR20110077982A (ko) 바이너리 포토마스크 및 그 제조방법
KR20100111131A (ko) 위상반전마스크 제조방법
KR20090021483A (ko) 바이너리 마스크용 블랭크 마스크 및 이를 이용한 포토마스크의 제조방법
US20100304278A1 (en) Method for Fabricating a Phase Shift Mask Using a Binary Blank
KR20090047011A (ko) 반도체 소자의 포토마스크 형성방법
KR20090015423A (ko) 하드마스크를 이용한 위상반전 마스크의 제조방법
KR20080109561A (ko) 복굴절 보정을 이용한 포토마스크의 제조방법
KR20090044416A (ko) 포토마스크의 제조 방법
KR20090072821A (ko) 반도체 소자의 포토마스크 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee