KR20080096234A - 플래시 메모리 소자의 프로그램 방법 - Google Patents

플래시 메모리 소자의 프로그램 방법 Download PDF

Info

Publication number
KR20080096234A
KR20080096234A KR1020070041423A KR20070041423A KR20080096234A KR 20080096234 A KR20080096234 A KR 20080096234A KR 1020070041423 A KR1020070041423 A KR 1020070041423A KR 20070041423 A KR20070041423 A KR 20070041423A KR 20080096234 A KR20080096234 A KR 20080096234A
Authority
KR
South Korea
Prior art keywords
voltage
source select
line
memory cell
program
Prior art date
Application number
KR1020070041423A
Other languages
English (en)
Inventor
권일영
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070041423A priority Critical patent/KR20080096234A/ko
Publication of KR20080096234A publication Critical patent/KR20080096234A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 드레인 셀렉트 트랜지스터, 다수의 메모리셀 및 소스 셀렉트 트랜지스터를 포함하고, 다수의 스트링이 각각의 비트라인과 연결되는 메모리 셀 어레이가 제공되는 단계 및 선택된 메모리셀과 연결된 워드라인에는 프로그램 전압을 인가하고, 나머지 워드라인들에는 패스 전압을 인가하고, 드레인 셀렉트 라인에는 전원전압을 인가하고, 소스 셀렉트 라인에는 접지전압을 기준으로 고주파 전압을 인가하여 프로그램 동작을 실시하는 단계를 포함하는 플래시 메모리 소자의 프로그램 방법으로 이루어진다.
플래시, 프로그램, 디스터번스, 소스 셀렉트 라인, 워드라인, 교류전압

Description

플래시 메모리 소자의 프로그램 방법{Program method of flash memory device}
도 1은 본 발명의 일 실시예에 따른 플래시 메모리 소자의 프로그램 방법을 설명하기 위한 회로도이다.
도 2는 도 1의 타이밍도이다.
도 3은 본 발명의 다른 실시예에 따른 플래시 메모리 소자의 프로그램 방법을 설명하기 위한 회로도이다.
도 4는 도 3의 타이밍도이다.
<도면의 주요 부분에 대한 부호의 설명>
So~Sk : 셀 스트링 WL0~WLn : 워드라인
BL0~BLk : 비트라인 DSL : 드레인 셀렉트 라인
SSL : 소스 설렉트 라인 CSL : 공통 셀렉트 라인
본 발명은 플래시 메모리 소자의 프로그램 방법에 관한 것으로, 특히 프로그램 동작 시 프로그램 디스터번스 특성을 향상시키기 위한 플래시 메모리 소자의 프로그램 방법에 관한 것이다.
일반적으로, 플래시 메모리 소자는 게이트 절연막, 플로팅 게이트(floating gate), 유전체막 및 콘트롤 게이트(controle gate)가 적층된 구조의 메모리 셀(cell) 들을 포함한다. 이러한 메모리 셀 들이 다수 개가 배열되어 하나의 셀 스트링(cell string)을 이루고, 다수의 셀 스트링들이 모여 하나의 메모리 셀 어레이(cell array)를 이룬다. 각각의 셀 스트링의 양 단에는 셀렉트 트랜지스터(select transistor; 이하 ST)가 형성되며, 셀렉트 트랜지스터는 다시 비트라인(bit line)의 전압을 스위칭(switching)하는 드레인 셀렉트 트랜지스터(drain ST) 및 공통 셀렉트 라인(common select line)과 연결된 소스 셀렉트 트랜지스터(source ST)로 구분된다.
다수의 메모리 셀 들의 게이트는 워드라인(word line)으로 연결되고, 드레인 셀렉트 트랜지스터의 게이트는 드레인 셀렉트 라인으로 연결되며, 소스 셀렉트 트랜지스터의 게이트는 소스 셀렉트 라인으로 연결된다.
이 중에서, 플래시 메모리 소자의 프로그램 동작 시, 소스 셀렉트 라인은 접지전압(예를 들어, 0V)을 유지하게 된다. 이는, 선택되지 않은 셀 스트링 내의 채널을 플로팅 시킴으로써 채널 부스팅(channel boosting) 효과를 얻기 위한 것이다.
하지만, 프로그램되지 않아야 할 셀 스트링의 메모리 셀 중에서 높은 레벨의 프로그램 전압에 의해 프로그램 디스터번스(disturbance) 특성이 저하되어 프로그 램되는 메모리 셀이 발생할 수 있다.
본 발명은 선택되지 않은 워드라인이나 소스 셀렉트 라인으로 직류전압 및 교류전압을 인가하여 선택되지 않은 메모리 셀로 이동하는 핫 일렉트론(hot electron)의 에너지를 낮춤으로써 프로그램 디스터번스 특성을 향상시킬 수 있다.
본 발명의 일 실시예에 따른 플래시 메모리 소자의 프로그램 방법은, 드레인 셀렉트 트랜지스터, 다수의 메모리셀 및 소스 셀렉트 트랜지스터를 포함하고, 다수의 스트링이 각각의 비트라인과 연결되는 메모리 셀 어레이가 제공된다. 선택된 메모리셀과 연결된 워드라인에는 프로그램 전압을 인가하고, 나머지 워드라인들에는 패스 전압을 인가하고, 드레인 셀렉트 라인에는 전원전압을 인가하고, 소스 셀렉트 라인에는 접지전압을 기준으로 고주파 전압을 인가하여 프로그램 동작을 실시하는 단계를 포함하는 플래시 메모리 소자의 프로그램 방법으로 이루어진다.
선택된 메모리셀은 상기 소스 셀렉트 트랜지스터와 이웃하는 경우, 스트링 중 선택된 스트링과 연결된 비트라인에는 전원전압이 인가되고, 비선택된 스트링과 연결된 비트라인에는 전원전압이 인가된다.
고주파 전압은 교류전압(AC)으로 인가한다. 고주파는 핫 일렉트론을 실리콘 기판 내에서 진동시켜, 핫 일렉트론의 에너지를 낮출 수 있는 범위의 주파수에 해 당한다.
고주파 전압의 피크값이 소스 셀렉트 라인에 연결된 트랜지스터의 문턱전압보다 낮다.
본 발명의 다른 실시예에 따른 플래시 메모리 소자의 프로그램 방법은, 드레인 셀렉트 트랜지스터, 다수의 메모리셀 및 소스 셀렉트 트랜지스터를 포함하고, 다수의 스트링이 각각의 비트라인과 연결되는 메모리 셀 어레이가 제공된다. 드레인 셀렉트 라인에는 전원전압을 인가하고, 소스 셀렉트 라인에는 접지전압을 인가하고, 선택된 메모리셀과 연결된 워드라인에는 프로그램 전압을 인가하고, 나머지 워드라인들에는 패스전압을 인가하되, 패스 전압을 고주파 전압으로 인가하여 프로그램 동작을 실시하는 단계를 포함하는 플래시 메모리 소자의 프로그램 방법을 포함한다.
스트링 중 선택된 스트링과 연결된 비트라인에는 전원전압이 인가되고, 비선택된 스트링과 연결된 비트라인에는 전원전압이 인가된다.
패스전압은 메모리 셀의 문턱전압보다 낮은 전압으로 변하며, 고주파 전압은 교류전압(AC)으로 인가한다.
고주파 전압의 피크값이 소스 셀렉트 트랜지스터 라인에 연결된 트랜지스터의 문턱전압보다 낮다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다 른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 본 발명의 일 실시예에 따른 플래시 메모리 소자의 프로그램 방법을 설명하기 위한 회로도이다. 도 1을 참조하면, 메모리 셀 어레이는 다수개의 셀 스트링들(S0 내지 Sk)을 포함한다. 각각의 셀 스트링은 드레인 셀렉트 트랜지스터(drain select transistor; 이하 DST), 직렬로 배열된 다수의 메모리 셀 들(F0 내지 Fn) 및 소스 셀렉트 트랜지스터(source select transistor; 이하 SST)를 포함한다. 드레인 셀렉트 트랜지스터(DST)와 소스 셀렉트 트랜지스터(SST)는 다수의 메모리 셀 들(F0 내지 Fn)의 양 단에 형성된다. 각각의 드레인 셀렉트 트랜지스터(DST)들의 게이트는 드레인 셀렉트 라인(DSL)과 연결되고, 다수의 메모리 셀 들(F0 내지 Fn)의 게이트는 워드라인들(WL0 내지 WLn)과 연결되며, 소스 셀렉트 트랜지스터(SST)들의 게이트는 소스 셀렉트 라인(SSL)과 연결되어 동작한다.
이 중에서, 제1 셀 스트링(S1)에 포함된 메모리 셀 중 소스 셀렉트 트랜지스터(SST)와 이웃한 메모리 셀(100)이 프로그램될 셀인 경우를 예로 들면 다음과 같다. 제1 셀 스트링(S1)에 연결된 비트라인(BL1)에 접지전압(예를 들면, 0V)을 인가하고, 나머지 비트라인들(BL0, BL2 내지 BLk)에는 전원전압(Vcc)을 인가한다. 드레인 셀렉트 라인(DSL)에 전원전압(Vcc)을 인가하여 드레인 셀렉트 트랜지스터(DST)를 턴 온(turn on)시킨다. 워드라인들 중 프로그램할 선택된 셀(100)과 연결된 워드라인(WL0)에는 프로그램 전압(Vpgm)을 인가하고, 나머지 워드라인들(WL1 내지 WLn)에는 패스 전압(Vpass)을 인가한다. 소스 셀렉트 라인(SSL)에는 접지전압(예를 들면, 0V)을 인가시켜 소스 셀렉트 트랜지스터(SST)을 턴 오프(turn off)시킨다. 이로 인해, 선택된 셀 스트링(S1)을 제외한 나머지 셀 스트링(S0, S2 내지 Sn)에서 채널 전압이 상승되는 부스팅(boosting) 현상이 발생한다.
하지만, 채널 부스팅 시 채널의 전압이 너무 높아지면 게이트 누설전류(gate induced drain leakage; 이하 GIDL)가 발생하게 되고, 이로 인해 발생한 일렉트론 중 핫 일렉트론(hot electron)이 프로그램되지 말아야 할 메모리 셀에 주입되어 프로그램 디스터번스(disturbance) 특성이 취약해질 수 있다. 특히, 소스 셀렉트 라인(SSL)과 가장 인접한 메모리 셀에서 프로그램 디스터번스 특성이 가장 취약하게 나타나고 있다.
예를 들면, 채널 부스팅으로 인해 채널의 전압이 약 8V까지 상승한 경우, 소스 셀렉트 라인(SSL)에는 접지전압(예를 들면, 0V)이 인가되므로 일렉트론이 인접한 워드라인 방향으로 이동할 가능성이 많다. 특히, 이웃하는 워드라인이 선택된 워드라인(WL0)인 경우, 약 18V의 높은 프로그램 전압(Vpgm)이 인가되므로 소스 셀렉트 라인(SSL) 근처로부터 핫 일렉트론이 침투해 오기가 더욱 쉽다. 선택된 워드라인(WL0) 근처로 이동해 온 일렉트론 중, 반도체 기판에서 플로팅 게이트로 넘어갈 수 있는 충분한 에너지를 갖는 핫 일렉트론(hot electron)들은 선택된 메모리 셀(S1의 F0)로 침투하여 결함 셀(fail cell)을 발생할 수 있다.
이를 방지하기 위하여, 선택되지 않은 워드라인들에 인가하는 패스 전압(Vpass)을 낮추어 채널 부스팅 전압을 낮출 수도 있다. 하지만, 이 역시 선택 워 드라인의 전압에 의해 누설전류가 발생할 수 있으므로 핫 일렉트론의 침투를 방지하기가 용이하지 못하다.
이에 따라, 본 발명에서는 소스 셀렉트 라인(SSL)에 일렉트론의 에너지를 낮추기 위한 고주파의 교류전압(AC)을 인가하여 핫 일렉트론의 에너지를 낮추도록 한다.
도 1 및 도 2를 참조하면 다음과 같다. 도 2는 플래시 메모리 소자의 프로그램 동작 타이밍도이다. 소스 셀렉트 라인(SSL)에 직류전압(DC; 200)인 접지전압(예를 들어, 0V)을 인가하여 소스 셀렉트 트랜지스터(SST)를 턴 오프 시킨다. 이때, 소스 셀렉트 라인(SSL)에 교류전압(AC; 201)을 인가한다. 인가되는 교류전압(201)은 고주파(high frequency; mega Htz 내지 giga Htz)의 교류전압으로써, 반도체 기판 내에서 일렉트론을 진동시킬 수 있는 주파수의 전압으로 인가하는 것이 바람직하다. 또한, 교류전압은 '접지전압±aV'의 피크(peak) 범위를 가지도록 한다. 이때, 'a'는 0V보다 크고 소스 셀렉트 트랜지스터(SST)의 문턱전압보다 낮은 전압 범위를 갖는 것이 바람직하다.
상기와 같이 소스 셀렉트 라인(SSL)에 전압을 인가한 상태에서 드레인 셀렉트 라인(DSL)에 전원전압(Vcc)을 인가하여(T2) 채널을 프리차지(pre-charge) 시킨다. 워드라인(WL)에 일정 전압을 인가하는데(T3), 선택 워드라인(Sel.; 프로그램될 메모리 셀과 연결된 워드라인)에는 프로그램 전압(Vpgm)을 인가하고, 비선택 워드라인(Unsel.; 프로그램되지 않을 메모리 셀과 연결된 워드라인)에는 패스 전압(Vpass)을 인가하여 프로그램 동작을 수행한다(T3 내지 T4).
프로그램되는 동안에는(T3 내지 T4 구간) 소스 셀렉트 라인(SSL)에 인가하는 교류전압(201)을 계속 유지한다. 이에 따라, 프로그램 동작 시, 고주파의 교류전압이 소스 셀렉트 라인(SSL)에 작용하여 이동하는 일렉트론들을 진동시켜 반도체 기판의 격자들에게 에너지를 빼앗기게 함으로써 일렉트론들의 에너지를 낮출 수 있다(cooling down).
이를 통하여, 핫 일렉트론이 발생하더라도 진동에 의해 에너지를 많이 빼앗기기 때문에, 에너지가 낮아진 일렉트론들이 플로팅 게이트로 침투하기가 어려워진다.
프로그램 동작이 완료된 후에, 워드라인에 인가되는 전압을 낮추고(T4 내지 T5) 드레인 셀렉트 라인(DSL)에 인가되는 전압을 접지전압으로 낮춘다(T5). 그리고, 소스 셀렉트 라인(SSL)에 교류전압(201)의 인가를 멈춘다. 이후에, 프로그램 검증 동작을 수행한다(T6 내지 T7).
도 3은 본 발명의 다른 실시예에 따른 플래시 메모리 소자의 프로그램 방법을 설명하기 위한 회로도이다. 도 3에서는 선택된 메모리 셀이 소스 셀렉트 라인(SSL)과 인접하지 않은 경우의 예를 보여주고 있다. 먼저 구성을 보면, 플래시 메모리 소자 중에서 메모리 셀 어레이를 나타내고 있다. 메모리 셀 어레이는 다수개의 셀 스트링들(S0 내지 Sk)을 포함한다. 각각의 셀 스트링은 직렬로 배열된 다수의 메모리 셀 들(F0 내지 Fn), 드레인 셀렉트 트랜지스터(drain select transistor; 이하 DST) 및 소스 셀렉트 트랜지스터(source select transistor; 이하 SST)를 포함한다. 드레인 셀렉트 트랜지스터(DST)와 소스 셀렉트 트랜지스 터(SST)는 다수의 메모리 셀 들(F0 내지 Fn)의 양 단에 형성된다. 각각의 드레인 셀렉트 트랜지스터(DST)들은 드레인 셀렉트 라인(DSL)과 연결되고, 다수의 메모리 셀 들(F0 내지 Fn)은 다수의 워드라인들(WL0 내지 WLn)과 연결되며, 소스 셀렉트 트랜지스터(SST)들은 소스 셀렉트 라인(SSL)과 연결되어 동작한다.
이 중에서, 제1 셀 스트링(S1)에 포함된 메모리 셀 중 소스 셀렉트 트랜지스터(SST)와 이웃하지 않은 메모리 셀(300)이 프로그램될 셀인 경우의 프로그램 동작을 예로 들면 다음과 같다.
제1 셀 스트링(S1)에 연결된 비트라인(BL1)에 접지전압(예를 들면, 0V)을 인가하고, 나머지 비트라인들(BL0, BL2 내지 BLk)에는 전원전압(Vcc)을 인가한다. 드레인 셀렉트 라인(DSL)에 전원전압(Vcc)을 인가하여 드레인 셀렉트 트랜지스터(DST)를 턴 온(turn on)시킨다. 워드라인들 중 선택된 메모리 셀(300)과 연결된 워드라인(WL1)에는 프로그램 전압(Vpgm)을 인가하고, 나머지 워드라인들(WL0, WL2 내지 WLn)에는 패스 전압(Vpass)을 인가한다. 소스 셀렉트 라인(SSL)에는 접지전압(예를 들면, 0V)을 인가시켜 소스 셀렉트 트랜지스터(SST)을 턴 오프(turn off)시킨다. 이로 인해, 선택된 셀 스트링(S1)을 제외한 나머지 셀 스트링(S0, S2 내지 Sn)에서 채널 전압이 상승되는 부스팅(boosting) 현상이 발생한다.
워드라인에 프로그램 전압(Vpgm) 및 패스 전압(Vpass)을 인가하여 선택된 메모리 셀(300)을 프로그램한다. 선택된 워드라인(WL1)에 프로그램 전압(Vpgm)을 인가하고, 나머지 워드라인들(WL0, WL2 내지 WLn)에는 패스 전압(Vpass)을 인가한다.
프로그램 동작 시, 인가하는 전압에 대하여 구체적으로 설명하면 다음과 같 다.
도 3 및 도 4를 참조하면, 도 4는 프로그램 동작 시의 타이밍도를 나타낸 도면이다. 소스 셀렉트 라인(SSL)에 접지전압(예를 들면, 0V)을 인가하여 소스 셀렉트 트랜지스터(SST)를 턴 오프(turn off) 시켜 놓는다. 드레인 셀렉트 라인(DSL)에 전원전압(Vcc)을 인가하여 드레인 셀렉트 트랜지스터(DST)를 턴 온 한다(M2). 선택된 워드라인(Sel.; 프로그램될 메모리 셀과 연결된 워드라인)에는 프로그램 전압(Vpgm)을 인가하고, 선택되지 않은 워드라인들(Unsel.; 프로그램되지 않을 메모리 셀들과 연결된 워드라인들)에는 패스 전압(Vpass)을 인가하여(M3) 프로그램 동작을 수행한다.
프로그램 동작 시, 선택되지 않은 워드라인들에는 직류전압(DC)인 패스 전압(400)을 인가하되, 프로그램 디스터번스(disturbance) 특성을 향상시키기 위한 교류전압(AC; 401)을 인가한다. 교류전압(401)은 고주파수(high frequency; mega Htz 내지 giga Htz)을 갖는 '패스 전압±bV'의 피크(peak) 범위의 전압을 인가한다. 이때, 'b'는 0V보다 크고, 선택되지 않은 메모리 셀의 문턱전압보다는 낮은 전압 범위를 갖는다. 선택되지 않은 워드라인들에 고주파수의 교류전압(401)을 인가함으로써, 채널 내부로부터 핫 일렉트론이 인가되어 프로그램되는 현상을 방해하는 프로그램 디스터번스 특성을 향상시킬 수 있다.
고주파의 교류전압(401)은 선택된 메모리 셀(300)과 이웃하는 워드라인들(WL0 및 WL2)에만 인가하거나, 선택되지 않은 워드라인들 중 선택 워드라인과 이웃하는 워드라인을 포함한 다수의 선택되지 않은 워드라인들에 인가할 수 있다. 또 한, 선택되지 않은 워드라인들 및 소스 선택 라인(SSL)에 교류전압(AC)을 추가로 인가하여 프로그램 디스터번스(disturbance) 특성을 향상시킬 수 있다.
상기 설명한 기술로 인하여, 프로그램 동작 시 프로그램되지 말아야 할 메모리 셀이 프로그램되는 것을 방지할 수 있으므로, 소자의 신뢰도를 향상시킬 수 있으며, 페일 셀(fail cell) 발생율을 줄일 수 있다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
본 발명은 선택되지 않은 워드라인이나 소스 셀렉트 라인에 교류전압을 인가하여 핫 일렉트론의 에너지를 낮춤으로써 핫 일렉트론의 이동 거리를 줄일 수 있고, 이로 인해, 프로그램 디스터번스 특성을 향상시킬 수 있다.

Claims (12)

  1. 드레인 셀렉트 트랜지스터, 다수의 메모리셀 및 소스 셀렉트 트랜지스터를 포함하고, 다수의 스트링이 각각의 비트라인과 연결되는 메모리 셀 어레이가 제공되는 단계; 및
    선택된 메모리셀과 연결된 워드라인에는 프로그램 전압을 인가하고, 나머지 워드라인들에는 패스 전압을 인가하고, 드레인 셀렉트 라인에는 전원전압을 인가하고, 소스 셀렉트 라인에는 접지전압을 기준으로 고주파 전압을 인가하여 프로그램 동작을 실시하는 단계를 포함하는 플래시 메모리 소자의 프로그램 방법.
  2. 제 1 항에 있어서,
    상기 선택된 메모리셀은 상기 소스 셀렉트 트랜지스터와 이웃하는 플래시 메모리 소자의 프로그램 방법.
  3. 제 1 항에 있어서,
    상기 스트링 중 선택된 스트링과 연결된 비트라인에는 접지전압이 인가되고, 비선택된 스트링과 연결된 비트라인에는 전압이 인가되는 플래시 메모리 소자의 프로그램 방법.
  4. 제 1 항에 있어서,
    상기 고주파 전압은 교류전압(AC)으로 인가하는 플래시 메모리 소자의 프로그램 방법.
  5. 제 3 항에 있어서,
    상기 고주파는 핫 일렉트론을 실리콘 기판 내에서 진동시켜, 상기 핫 일렉트론의 에너지를 낮출 수 있는 범위의 주파수에 해당하는 플래시 메모리 소자의 프로그램 방법.
  6. 제 1 항에 있어서,
    상기 고주파 전압의 피크값이 상기 소스 셀렉트 라인에 연결된 트랜지스터의 문턱전압보다 낮은 플래시 메모리 소자의 프로그램 방법.
  7. 드레인 셀렉트 트랜지스터, 다수의 메모리셀 및 소스 셀렉트 트랜지스터를 포함하고, 다수의 스트링이 각각의 비트라인과 연결되는 메모리 셀 어레이가 제공 되는 단계; 및
    드레인 셀렉트 라인에는 전원전압을 인가하고, 소스 셀렉트 라인에는 접지전압을 인가하고, 선택된 메모리셀과 연결된 워드라인에는 프로그램 전압을 인가하고, 나머지 워드라인들에는 패스전압을 인가하되, 상기 패스 전압을 고주파 전압으로 인가하여 프로그램 동작을 실시하는 단계를 포함하는 플래시 메모리 소자의 프로그램 방법.
  8. 제 7 항에 있어서,
    상기 선택된 메모리셀은 상기 소스 셀렉트 트랜지스터와 이웃하지 않은 플래시 메모리 소자의 프로그램 방법.
  9. 제 7 항에 있어서,
    상기 스트링 중 선택된 스트링과 연결된 비트라인에는 접지전압이 인가되고, 비선택된 스트링과 연결된 비트라인에는 전원전압이 인가되는 플래시 메모리 소자의 프로그램 방법.
  10. 제 7 항에 있어서,
    상기 패스전압은 상기 메모리 셀의 문턱전압보다 낮은 전압으로 변하는 플래시 메모리 소자의 프로그램 방법.
  11. 제 7 항에 있어서,
    상기 고주파 전압은 교류전압(AC)으로 인가하는 플래시 메모리 소자의 프로그램 방법.
  12. 제 7 항에 있어서,
    상기 고주파 전압의 피크값이 상기 소스 셀렉트 트랜지스터 라인에 연결된 트랜지스터의 문턱전압보다 낮은 플래시 메모리 소자의 프로그램 방법.
KR1020070041423A 2007-04-27 2007-04-27 플래시 메모리 소자의 프로그램 방법 KR20080096234A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070041423A KR20080096234A (ko) 2007-04-27 2007-04-27 플래시 메모리 소자의 프로그램 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070041423A KR20080096234A (ko) 2007-04-27 2007-04-27 플래시 메모리 소자의 프로그램 방법

Publications (1)

Publication Number Publication Date
KR20080096234A true KR20080096234A (ko) 2008-10-30

Family

ID=40155639

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070041423A KR20080096234A (ko) 2007-04-27 2007-04-27 플래시 메모리 소자의 프로그램 방법

Country Status (1)

Country Link
KR (1) KR20080096234A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101034917B1 (ko) * 2009-12-30 2011-05-17 주식회사 하이닉스반도체 불휘발성 메모리 장치의 동작 방법
US8982635B2 (en) 2013-02-21 2015-03-17 SK Hynix Inc. Semiconductor memory device and writing method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101034917B1 (ko) * 2009-12-30 2011-05-17 주식회사 하이닉스반도체 불휘발성 메모리 장치의 동작 방법
US8982635B2 (en) 2013-02-21 2015-03-17 SK Hynix Inc. Semiconductor memory device and writing method thereof

Similar Documents

Publication Publication Date Title
KR100885785B1 (ko) 플래시 메모리 소자의 프로그램 방법
US7508711B2 (en) Arrangements for operating a memory circuit
US8891314B2 (en) Semiconductor memory device and operating method thereof
US8619472B2 (en) Flash memory device and method of operating the same
JP2010250926A (ja) 不揮発性素子の読出動作方法
US20140085989A1 (en) Semiconductor memory device
KR20120121170A (ko) 반도체 장치 및 이의 동작 방법
US9275736B2 (en) Semiconductor device and operating method thereof
JP2006191017A (ja) ナンドフラッシュメモリ素子
KR101102505B1 (ko) 비휘발성 메모리 장치의 프로그램 방법
US7768833B2 (en) Method of programming non-volatile memory device
US20130080718A1 (en) Semiconductor memory device and method of operating the same
US8358536B2 (en) Nonvolatile memory device and method with multiple verification pass voltages
KR20110002243A (ko) 불휘발성 메모리 소자의 프로그램 방법
KR20100087806A (ko) 플래시 메모리 소자의 데이터 독출방법
KR20080096234A (ko) 플래시 메모리 소자의 프로그램 방법
KR100919362B1 (ko) 플래시 메모리 소자 및 그의 구동 방법
KR20070067471A (ko) Ｎａｎｄ형 플래쉬 메모리 소자
KR100936876B1 (ko) 플래시 메모리 장치의 프로그램 방법
KR20100016758A (ko) 플래시 메모리 장치의 프로그램 방법
KR20100013956A (ko) 플래시 메모리 소자 및 이의 프로그램 방법
KR20090048933A (ko) 플래시 메모리 소자의 동작 방법
KR20110002245A (ko) 불휘발성 메모리 소자 및 이의 프로그램 방법
KR20140026144A (ko) 반도체 메모리 장치 및 이의 동작 방법
KR20060070724A (ko) 플래쉬 메모리 소자의 프로그램 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination