KR20080095452A - Light emitting device - Google Patents
Light emitting device Download PDFInfo
- Publication number
- KR20080095452A KR20080095452A KR20070039953A KR20070039953A KR20080095452A KR 20080095452 A KR20080095452 A KR 20080095452A KR 20070039953 A KR20070039953 A KR 20070039953A KR 20070039953 A KR20070039953 A KR 20070039953A KR 20080095452 A KR20080095452 A KR 20080095452A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- semiconductor layer
- type
- region
- light emitting
- Prior art date
Links
Images
Abstract
Description
도 1은 종래의 발광 소자(10)의 단면도이다.1 is a cross-sectional view of a conventional
도 2는 다른 하나의 종래의 발광 소자(20)의 단면도이다.2 is a cross-sectional view of another conventional
도 3은 본 발명의 제1 실시예에 따른 발광 소자(30)의 단면도이다.3 is a cross-sectional view of the
도 4는 본 발명의 제2 실시예에 따른 발광 소자(40)의 단면도이다.4 is a cross-sectional view of the
도 5는 본 발명의 제3 실시예에 따른 발광 소자(50)의 단면도이다.5 is a cross-sectional view of the
도 6은 본 발명의 제4 실시예에 따른 발광 소자(60)의 단면도이다.6 is a cross-sectional view of a
<도면부호의 간단한 설명><Brief Description of Drawings>
10 : 발광 소자 11 : 기판10 light emitting element 11 substrate
12 : 버퍼층 13 : n형 반도체층12 buffer layer 13 n-type semiconductor layer
14 : p형 반도체층 15 : 발광층14 p-
20 : 발광 소자 21 : 기판20
22 : 버퍼층 23 : n형 반도체층22 buffer layer 23 n-type semiconductor layer
24 : p형 반도체층 25 : 발광층24 p-
30 : 발광 소자 31 : 기판30
32 : 버퍼층 33 : n형 반도체층32: buffer layer 33: n-type semiconductor layer
34 : p형 반도체층 35 : 발광층34 p-
35Ai : n측에 가까운 영역 35Bi : p측에 가까운 영역35Ai: Area close to n side 35Bi: Area close to p side
35Ci : 중간 영역 35A1 : 제1 A층35Ci: intermediate region 35A1: first A layer
35A2 : 제2 A층 35A3 : 제3 A층35A2: Second A layer 35A3: Third A layer
35B1 : 제1 B층 35B2 : 제2 B층35B1: First B layer 35B2: Second B layer
35B3 : 제3 B층 35B3: 3rd B layer
40 : 발광 소자 41 : 기판40: light emitting element 41: substrate
42 : 버퍼층 43 : n형 반도체층42: buffer layer 43: n-type semiconductor layer
44 : p형 반도체층 45 : 발광층44 p-
45Ai : n측에 가까운 영역 45Bi : p측에 가까운 영역45Ai: Area close to n side 45Bi: Area close to p side
45Ci : 중간 영역 45A1 : 제1 A층45Ci: middle region 45A1: first A layer
45A2 : 제2 A층 45A3 : 제3 A층45A2: Second A layer 45A3: Third A layer
45B1 : 제1 B층 45B2 : 제2 B층45B1: First B layer 45B2: Second B layer
45B3 : 제3 B층 45B3: 3rd B layer
50 : 발광 소자 51 : 기판50
52 : 버퍼층 53 : n형 반도체층52 buffer layer 53 n-type semiconductor layer
54 : p형 반도체층 55 : 발광층54 p-
55Ai : n측에 가까운 영역 55Bi : p측에 가까운 영역55Ai: Area close to n side 55Bi: Area close to p side
55Ci : 중간 영역 55A1 : 제1 A층55Ci: intermediate region 55A1: first A layer
55A2 : 제2 A층 55A3 : 제3 A층55A2: Second A layer 55A3: Third A layer
55B1 : 제1 B층 55B2 : 제2 B층55B1: First B layer 55B2: Second B layer
55B3 : 제3 B층 55B3: Third B Layer
60 : 발광 소자 61 : 기판60
62 : 버퍼층 63 : n형 반도체층62 buffer layer 63 n-type semiconductor layer
64 : p형 반도체층 65 : 발광층64 p-
65Ai : n측에 가까운 영역 65Bi : p측에 가까운 영역65Ai: Area close to n side 65Bi: Area close to p side
65Ci :중간 영역 65A1 : 제1 A층65 Ci: Middle area 65A1: 1st A layer
65A2 : 제2 A층 65A3 : 제3 A층65A2: Second A layer 65A3: Third A layer
65B1 : 제1 B층 65B2 : 제2 B층65B1: First B layer 65B2: Second B layer
65B3 : 제3 B층 65B3: 3rd B layer
본 발명은 발광 소자에 관한 것으로, 더 상세하게는 다중양자우물구조를 가진 발광 소자에 관한 것이다.The present invention relates to a light emitting device, and more particularly to a light emitting device having a multi-quantum well structure.
발광 다이오드(Light Emitting Diode)는 광-전 전환 특성이 있는 고체 소자에 있어서 매우 중요한 소자이다. 일반적으로 전기적 특성이 서로 다른 두 반도체층(p-type & n-type semiconductor layers) 사이에 형성된 발광층을 구비하고 있다. 두 반도체층 위쪽의 접촉 전극에 구동 전류를 인가할 때 두 반도체층의 전자와 정공이 발광층에 주입되며 발광층에서 결합하여 빛을 방출하며, 그 빛은 전방향성을 가지고 있으므로 발광 다이오드 소자의 각 표면을 통하여 방출된다. 통상적으 로 발광층은 단일양자우물구조(SQW)이거나 다중양자우물구조(MQW)로 이루어지며, 단일양자우물구조(SQW)와 비교할 때 다중양자우물구조(MQW)는 출력능력이 비교적 높다고 보고 있다. 그 이유는 전류가 아주 약할 때에도 다중양자우물구조의 발광층은 다수의 장벽층 및 우물층이 교차로 겹쳐서 형성된 작은 에너지 갭 구조를 투과하여 전류를 빛으로 전환할 수 있기 때문이다.Light emitting diodes (LEDs) are very important for solid-state devices with photoelectric conversion characteristics. In general, a light emitting layer is formed between two semiconductor layers having different electrical characteristics (p-type & n-type semiconductor layers). When a driving current is applied to the contact electrodes above the two semiconductor layers, electrons and holes of the two semiconductor layers are injected into the light emitting layer, and the light is combined by the light emitting layer to emit light. Is released through. In general, the light emitting layer is composed of a single quantum well structure (SQW) or a multi-quantum well structure (MQW), and compared with the single quantum well structure (SQW), the multi-quantum well structure (MQW) has a relatively high output capability. The reason is that even when the current is very weak, the light emitting layer of the multi-quantum well structure can convert current into light by passing through a small energy gap structure formed by overlapping a plurality of barrier layers and well layers.
도 1은 종래의 발광 소자(10)의 단면도를 나타낸다. 도시한 바와 같이, 하나의 p형 질화물 반도체층(14)과 하나의 n형 질화물 반도체층(13) 사이에 다중양자우물구조의 발광층(15)이 있으며, p형 질화물 반도체층(14)에 가장 가까운 장벽층에 n형 불순물을 도핑하지 않으며, 다중양자우물구조 중 나머지 모든 장벽층에 n형 불순물을 도핑한다. 도 2는 다른 하나의 종래의 발광 소자(20)의 단면도이다. 도시한 바와 같이, 하나의 p형 질화물 반도체층(24)과 하나의 n형 질화물 반도체층(23) 사이에 하나의 다중양자우물구조의 발광층(25)이 있으며 다중양자우물구조 중 n형 질화물 반도체층(23)에 가장 가까운 다수의 장벽층에 n형 불순물을 도핑하지만 다른 장벽층에는 n형 불순물을 도핑하지 않는다. 1 shows a cross-sectional view of a conventional
본 발명의 목적은, 다중양자우물구조 중 n형 불순물의 도핑 위치를 변화시켜 전기적 특성이 우수하고 발광 효율이 향상된 발광 소자를 획득하는 것이다.An object of the present invention is to obtain a light emitting device having excellent electrical characteristics and improved luminous efficiency by changing the doping position of n-type impurities in a multi-quantum well structure.
본원발명은 기판, n형 질화물 반도체층, p형 질화물 반도체층, 상기 n형 질화물 반도체층과 상기 p형 질화물 반도체층 사이에 위치한 발광층을 포함하는 발광 소자를 제공한다. 여기서, 상기 발광층은 n형 불순물이 도핑된 다중양자우물구조이며, 상기 n형 불순물은 상기 다중양자우물구조에 도핑되는데, 특히 상기 n형 반도체층에 가까운 영역과 상기 p형 반도체층에 가까운 영역에 도핑되며, 상기 중간 영역에는 n형 불순물이 도핑되지 않거나 또는 그 양측 영역의 농도보다 낮은 농도로 n형 불순물이 도핑된다. 다른 실시예에서 그 구조는 상술한 바와 동일하지만, 상기 다중양자우물구조에서 상기 p형 질화물 반도체층에 가장 가까운 한 층에는 n형 불순물이 도핑되지 않는다. The present invention provides a light emitting device including a substrate, an n-type nitride semiconductor layer, a p-type nitride semiconductor layer, a light emitting layer located between the n-type nitride semiconductor layer and the p-type nitride semiconductor layer. Here, the light emitting layer has a multi-quantum well structure doped with n-type impurities, and the n-type impurity is doped in the multi-quantum well structure, particularly in a region close to the n-type semiconductor layer and a region close to the p-type semiconductor layer. The doped n-type impurity is not doped in the intermediate region, or the n-type impurity is doped to a concentration lower than that of both regions. In another embodiment, the structure is the same as described above, but one layer closest to the p-type nitride semiconductor layer in the multi-quantum well structure is not doped with n-type impurities.
본 발명의 다른 하나의 목적은 발광층을 포함하는 발광 소자를 제공하는 것이다. 그 발광층은, 장벽층과 우물층이 교차로 겹쳐서 형성되고, n형 불순물이 도핑된 다중양자우물구조이며, n형 질화물 반도체층과 p형 질화물 반도체층 사이에 위치한다. 여기서, 상기 n형 불술물은 n형 불순물 반도체층과 p형 불순물 반도체층에 가까운 양측 영역에 있는 상기 장벽층에 위치하고, 중간 영역에는 n형 불순물을 도핑하지 않거나 양측 영역의 불순물의 농도보다 낮은 농도로 n형 불순물을 도핑한다. 다른 실시예에서 그 구조는 상술한 바와 동일하지만, 상기 다중양자우물구조와 상기 p형 질화물 반도체층에 가장 가까운 장벽층은 n형 불순물을 도핑하지 않는다.Another object of the present invention to provide a light emitting device comprising a light emitting layer. The light emitting layer has a multi-quantum well structure in which a barrier layer and a well layer overlap each other and is doped with n-type impurities, and is located between the n-type nitride semiconductor layer and the p-type nitride semiconductor layer. Here, the n-type impurities are located in the barrier layer in both regions close to the n-type impurity semiconductor layer and the p-type impurity semiconductor layer, and the intermediate region is not doped with n-type impurities or is lower than the concentration of impurities in both regions. Is doped with n-type impurities. In another embodiment, the structure is the same as described above, but the barrier layer closest to the multi-quantum well structure and the p-type nitride semiconductor layer does not dop the n-type impurity.
아래, 실시예와 도면을 참조하여 본 발명에 대해 상세히 설명하기로 한다.Hereinafter, with reference to the embodiment and the drawings will be described in detail for the present invention.
도 3은 본 발명의 제1 실시예에 따른 발광 소자(30)의 단면도이다. 발광 소자(30)는 기판(31), 버퍼층(32), n형 질화물 반도체층(33), 발광층(35) 및 p형 질화물 반도체층(34)을 포함한다. 여기서, 발광층(35)은 장벽층과 우물층이 교차로 겹쳐서 형성된 다중양자우물구조(Multi quantum well)이다. 바람직한 일실시예에서, 발광층(35)은 n측에 가까운 영역(35Ai)(i=1,2,3,……,x), p측에 가까운 영역(35Bi)(i=1,2,3,……,y) 및 중간 영역(35Ci)(i=1,2,3,……,z)으로 구분된다. 여기서, n측에 가까운 영역(35Ai)은 n형 질화물 반도체층(33)에 가까운 제1 A층(35A1), 제2 A층(35A2),제3 A층(35A3)……등을 순차적으로 포함한다. p측에 가까운 영역(35Bi)은 p형 질화물 반도체층(34)에 가까운 제1 B층(35B1), 제2 B층(35B2),제3 B층(35B3)……등을 순차적으로 포함한다. 상기 제1 A층(35A1), 제3 A층(35A3), 제1 B층(35B1) 및 제3 B층(35B3)은 장벽층이고, 제2 A층(35A2) 및 제2 B층(35B2)은 우물층이다. 즉 홀수층은 장벽층이고 짝수층은 우물층이다. 본 실시예에서 발광층(35)에 도핑한 n형 불순물은 특정한 분포를 가지고 있으며, n측에 가까운 영역(35Ai) 및 p측에 가까운 영역(35Bi)에 n형 불순물을 도핑하고(도시한 바와 같이 제1 A층(35A1), 제2 A층(35A2), 제3 A층(35A3), 제1 B층(35B1), 제2 B층(35B2) 및 제3 B층(35B3)에 도핑), 중간 영역(35Ci)에는 n형 불순물을 도핑하지 않거나 n측에 가까운 영역(35Ai) 및 p측에 가까운 영역(35Bi)의 농도보다 낮은 농도로 n형 불순물을 도핑한다. 3 is a cross-sectional view of the
도 4는 본 발명의 제2 실시예에 따른 발광 소자(40)의 단면도이다. 발광 소자(40)는 기판(41), 버퍼층(42), n형 질화물 반도체층(43), 발광층(45) 및 p형 질화물 반도체층(44)을 포함한다. 여기서, 발광층(45)은 장벽층과 우물층이 교차로 겹쳐서 형성된 다중양자우물구조이다. 바람직한 일실시예에서, 발광층(45)은 n측에 가까운 영역(45Ai)(i=1,2,3,……,x), p측에 가까운 영역 (45Bi)(i=1,2,3,…… ,y), 및 중간 영역(45Ci)(i=1,2,3,……,z)으로 구분되며, 그 중 n측에 가까운 영역(45Ai)은 n형 질화물 반도체층(43)에 가장 가까운 제1 A층(45A1), 제2 A층(45A2), 제3 A층(45A3)……등을 순차적으로 포함한다. p측에 가까운 영역(45Bi)은 p형 질화물 반도체층(44)에 가장 가까운 제1 B층(45B1), 제2 B층(45B2), 제3 B층(45B3)……등을 순차적으로 포함한다. 상기 제1 A층(45A1), 제3 A층(45A3), 제1 B층(45B1) 및 제3 B층(45B3)은 장벽층이고 제2 A층(45A2) 및 제2 B층(45B2)은 우물층이다. 즉 홀수층은 장벽층, 짝수층은 우물층이다. 본 실시예에서, 발광층(45)에 도핑한 n형 불순물은 특정한 분포를 가지고 있으며, n측에 가까운 영역(45Ai) 및 p측에 가까운 영역(45Bi)의 일부분에 n형 불순물을 도핑하고(도시한 바와 같이, 제1 A층(45A1), 제2 A층(45A2), 제3 A층(45A3), 제2 B층(45B2) 및 제3 B층(45B3)에 도핑), p형 질화물 반도체층(44)에 가장 가까운 제1 B층(45B1)에는 n형 불순물을 도핑하지 않는다. 중간 영역(45Ci)은 n형 불순물이 도핑되지 않거나 n측에 가까운 영역(45Ai) 및 p측에 가까운 영역(45Bi)의 농도보다 낮은 농도로 n형 불순물이 도핑된다. 4 is a cross-sectional view of the
도 5는 본 발명의 제3 실시예에 따른 발광 소자(50)의 단면도이다. 발광 소자(50)는 하나의 기판(51), 버퍼층(52), n형 질화물 반도체층(53), 발광층(55) 및 p형 질화물 반도체층(54)을 포함한다. 여기서, 발광층(55)은 장벽층과 우물층이 교차로 겹쳐서 형성된 다중양자우물구조이다. 바람직한 실시예에서, 발광층은 n측에 가까운 영역(55Ai)(i=1,2,3,……,x), p측에 가까운 영역(55Bi)(i=1,2,3,……,y) 및 중간 영역(55Ci)(i=1,2,3,……,z)으로 구분된다. 여기서, n측에 가까운 영 역(55Ai)은 n형 질화물 반도체층(53)에 가장 가까운 제1 A층(55A1), 제2 A층(55A2), 제3 A층(55A3)……등을 순차적으로 포함한다. p측에 가까운 영역(55Bi)은 p형 질화물 반도체층(54)에 가장 가까운 제1 B층(55B1), 제2 B층(55B2), 제3 B층(55B3)……등을 순차적으로 포함한다. 상기 제1 A층(55A1), 제3 A층(55A3), 제1 B층(55B1) 및 제3 B층(55B3)은 장벽층이고, 제2 A층(55A2) 및 제2 B층(55B2)은 우물층이다. 즉 홀수층은 장벽층이고 짝수층은 우물층이다. 본 실시예에서, 발광층(44)에 도핑한 n형 불순물은 특정한 분포를 가지고 있다. n측에 가까운 영역(55Ai) 및 p측에 가까운 영역(55Bi)의 각 장벽층에 n형 불순물을 도핑하고(도시한 바와 같이, 제1 A층(55A1), 제3 A층(55A3), 제1 B층(55B1) 및 제3 B층(55B3)에 도핑), 중간 영역(55Ci)에는 n형 불순물이 없거나 n측에 가까운 영역(55Ai) 및 p측에 가까운 영역(55Bi)의 농도보다 낮은 농도의 n형 불순물이 있다. 5 is a cross-sectional view of the
도 6은 본 발명의 제4 실시예에 따른 발광 소자(60)의 단면도이다. 발광 소자(60)는 기판(61), 버퍼층(62), n형 질화물 반도체층(63), 발광층(65) 및 p형 질화물 반도체층(64)을 포함한다. 여기서, 발광층(65)은 장벽층과 우물층이 교차로 겹쳐서 형성된 다중양자우물구조이다. 바람직한 일실시예에서, 발광층(65)은 n측에 가까운 영역(65Ai)(i=1,2,3,……,x), p측에 가까운 영역(65Bi)(i=1,2,3,……,y) 및 중간 영역(65Ci)(i=1,2,3,……,z)으로 구분되고, 그 중 n측에 가까운 영역(65Ai)은 n형 질화물 반도체층(63)에 가장 가까운 제1 A층(65A1), 제2 A층(65A2), 제3 A층(65A3)…… 등을 순차적으로 포함하고, p측에 가까운 영역(65Bi)은 p형 불순물 반도체층(64)에 가장 가까운 제1 B층(65B1), 제2 B층(65B2), 제3 B 층(65B3)…… 등을 순차적으로 포함한다. 상기 제1 A층(65A1), 제3 A층(65A3), 제1 B층(65B1) 및 제3 B층(65B3)은 장벽층이고, 제2 층(65A2) 및 제2 B층(65B2)은 우물층이다. 즉 홀수층은 장벽층이고 짝수층은 우물층이다. 본 실시예에서, 발광층(65)에 도핑한 n형 불순물은 특정 분포를 가지고 있으며, n측에 가까운 영역(65Ai) 및 p측에 가까운 영역(65Bi)의 일부 장벽층은 n형 불순물을 도핑한다(도시한 바와 같이, 제1 A층(65A1), 제3 A층(65A3) 및 제3 B층(65B3)에 도핑). p형 질화물 반도체층(64)에 가장 가까운 장벽층(즉 제1 B층(65B1))은 n형 불순물을 도핑하지 않고, 중간 영역(65Ci)에는 n형 불순물이 없거나 n측에 가까운 영역(65Ai) 및 p측에 가까운 영역(65Bi)에 있는 장벽층의 농도보다 낮은 농도의 n형 불순물이 있다. 6 is a cross-sectional view of a
본 발명에서 말하는 n형 불순물의 도핑이란, 실리콘(Si), 게르마늄(Ge),주석(Sn), 유황(S) 또는 산소(O) 등 원소를 박막 에피택시에 첨가하는 과정에서 상기 원소의 농도가 5×1016~1×1019/cm3사이에 있는 질화물 반도체박막을 형성하는 것을 가리킨다. 기타 n형 불순물을 도핑하지 않는 각 층은 상기 원소를 전혀 포함하지 않은 것은 아니며 제조과정의 오염물 또는 확산현상으로 인하여 상기 원소를 매우 낮은 농도로 포함할 수 있으며, 그 농도는 약 1×1017/cm3미만이다. 또한 각 층에 도핑한 n형 불순물의 농도는 대체로 동일하거나 n형 반도체층과 p형 반도체층에 가까운 영역일수록 도핑 농도가 높다.The doping of the n-type impurity in the present invention refers to the concentration of the element in the process of adding an element such as silicon (Si), germanium (Ge), tin (Sn), sulfur (S) or oxygen (O) to the thin film epitaxy. Refers to forming a nitride semiconductor thin film between 5 × 10 16 and 1 × 10 19 / cm 3 . Each layer that is not doped with other n-type impurities does not contain the element at all, and may contain the element at a very low concentration due to contaminants or diffusion in the manufacturing process, and the concentration may be about 1 × 10 17 / less than 3 cm. In addition, the concentration of the n-type impurities doped in each layer is substantially the same or the region closer to the n-type semiconductor layer and the p-type semiconductor layer has a higher doping concentration.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발 명의 권리범위는 이에 한정된 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 가지 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.
본 발명은 상기 n형 불순물의 특정 도핑 분포에 대한 설계를 통하여 전기적 특성이 우수한 소자를 획득할 수 있을 뿐만 아니라 발광 다이오드의 발광 효율을 효과적으로 향상시킬 수 있다.The present invention can not only obtain a device having excellent electrical characteristics through design for a specific doping distribution of the n-type impurity, but also effectively improve the luminous efficiency of the light emitting diode.
Claims (15)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070039953A KR101065070B1 (en) | 2007-04-24 | 2007-04-24 | Light emitting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070039953A KR101065070B1 (en) | 2007-04-24 | 2007-04-24 | Light emitting device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080095452A true KR20080095452A (en) | 2008-10-29 |
KR101065070B1 KR101065070B1 (en) | 2011-09-15 |
Family
ID=40155111
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070039953A KR101065070B1 (en) | 2007-04-24 | 2007-04-24 | Light emitting device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101065070B1 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140055303A (en) * | 2012-10-31 | 2014-05-09 | 엘지이노텍 주식회사 | Light emitting device |
KR20140060763A (en) * | 2012-11-12 | 2014-05-21 | 엘지이노텍 주식회사 | Light emitting device |
US9299884B2 (en) | 2009-12-07 | 2016-03-29 | Lg Innotek Co., Ltd. | Light emitting device and light emitting device package including the same |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3719047B2 (en) | 1999-06-07 | 2005-11-24 | 日亜化学工業株式会社 | Nitride semiconductor device |
KR100674862B1 (en) | 2005-08-25 | 2007-01-29 | 삼성전기주식회사 | Nitride semiconductor light emitting device |
KR20070109244A (en) * | 2006-05-10 | 2007-11-15 | 삼성전자주식회사 | Vertical external cavity surface emitting laser |
TWI360891B (en) | 2007-04-09 | 2012-03-21 | Epistar Corp | Light emitting device |
-
2007
- 2007-04-24 KR KR1020070039953A patent/KR101065070B1/en active IP Right Grant
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9299884B2 (en) | 2009-12-07 | 2016-03-29 | Lg Innotek Co., Ltd. | Light emitting device and light emitting device package including the same |
KR20140055303A (en) * | 2012-10-31 | 2014-05-09 | 엘지이노텍 주식회사 | Light emitting device |
KR20140060763A (en) * | 2012-11-12 | 2014-05-21 | 엘지이노텍 주식회사 | Light emitting device |
Also Published As
Publication number | Publication date |
---|---|
KR101065070B1 (en) | 2011-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI443859B (en) | Opto-electronic semiconductor chip comprising a multiple quantum well structure | |
WO2016011924A1 (en) | EPITAXIAL STRUCTURE FOR IMPROVING EFFICIENCY DROP OF GaN-BASED LED | |
KR100604406B1 (en) | Nitride semiconductor device | |
KR20080060053A (en) | Nitride semiconductor device | |
US8704252B2 (en) | Light emitting device | |
JP2010263085A (en) | Light-emitting element | |
KR100604423B1 (en) | Nitride semiconductor device | |
KR101423720B1 (en) | Light emitting device having active region of multi quantum well structure and method for fabricating the same | |
KR100905877B1 (en) | Nitride semiconductor device | |
KR101065070B1 (en) | Light emitting device | |
KR101047691B1 (en) | Semiconductor light emitting device and manufacturing method thereof | |
JP5388469B2 (en) | Light emitting element | |
KR100869142B1 (en) | Light emitting diode and method for manufacturing the same | |
KR100751632B1 (en) | Light emitting device | |
KR20100027407A (en) | Nitride semiconductor light emitting device | |
CN101290957B (en) | Luminous element | |
JP3903988B2 (en) | Nitride semiconductor device | |
CN110197861B (en) | AlInGaN-based light-emitting diode | |
KR100716792B1 (en) | Nitride semiconductor device | |
KR101381984B1 (en) | Method for manufacturing light emitting diode chip and light emitting diode manufactured using the same | |
JP5440525B2 (en) | Semiconductor light emitting device | |
KR101362666B1 (en) | Semiconductor light emitting device | |
KR101174331B1 (en) | High Efficiency Semiconductor Photo Device of Epitaxial Structure and Manufacturing Method thereof | |
US10840411B2 (en) | Semiconductor layer sequence | |
KR20080066366A (en) | Semiconductor light emitting device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20140821 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20150821 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20160818 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20170818 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20180816 Year of fee payment: 8 |