KR20080093758A

KR20080093758A - 액정표시장치와 그 구동방법

Info

Publication number: KR20080093758A
Application number: KR1020070037936A
Authority: KR
Inventors: 민웅기; 장수혁; 송홍성
Original assignee: 엘지디스플레이 주식회사
Priority date: 2007-04-18
Filing date: 2007-04-18
Publication date: 2008-10-22
Also published as: KR100870513B1

Abstract

본 발명은 직류화 잔상과 플리커를 예방하여 표시품질을 높이도록 한 액정표시장치와 그 구동방법에 관한 것이다.

이 액정표시장치는 다수의 데이터라인과 다수의 게이트라인이 형성되고 다수의 액정셀들을 가지는 액정표시패널; 데이터 타이밍 제어신호에 응답하여 데이터전압의 극성을 반전시키고 그 데이터전압을 상기 데이터라인들에 공급하는 데이터 구동회로; 게이트 타이밍 제어신호에 응답하여 스캔펄스를 상기 게이트라인들에 공급하는 게이트 구동회로; 및 N(N은 양의 정수)의 배수 번째 프레임기간에서 상기 데이터 구동회로에 입력되는 데이터를 하향 변조하는 데이터 변조부를 구비한다. 상기 데이터 타이밍 제어신호는 N(N은 양의 정수)의 배수 번째 프레임기간에서 그 이전의 프레임기간과 동일한 극성패턴을 가지며, 상기 N의 배수 번째 프레임기간과 그 이전의 프레임기간 이외의 다른 프레임기간들에서 1 프레임기간 단위로 극성이 반전되는 극성패턴을 가지는 극성제어신호를 포함한다.

Description

액정표시장치와 그 구동방법{Liquid Crystal Display and Driving Method thereof}

도 1은 액정표시장치의 액정셀을 보여 주는 등가 회로도.

도 2는 인터레이스 데이터의 일예를 보여 주는 파형도.

도 3은 인터레이스 데이터로 인한 직류화 잔상을 보여 주는 실험 결과 화면.

도 4는 스크롤 데이터로 인한 직류화 잔상을 보여 주는 실험 결과 화면.

도 5는 본 발명의 실시예에 따른 액정표시장치의 구동방법에서 각 프레임의 프레임 극성과 액정셀의 충전양 제어를 나타내는 프레임 구성도.

도 6은 본 발명의 제1 실시예에 따른 액정표시장치의 구동방법을 단계적으로 설명하기 위한 흐름도.

도 7은 본 발명의 제2 및 제3 실시예에 따른 액정표시장치의 구동방법을 단계적으로 설명하기 위한 흐름도.

도 8은 스크롤 데이터에서 직류화잔상이 나타나지 않는 원리를 설명하기 위한 도면.

도 9는 N의 배수 번째 프레임기간에서 광이 증가되는 실험결과를 나타내는 파형도.

도 10은 액정셀의 충전양 저하를 유도하여 제N 프레임기간에서 광이 낮아지는 실험결과를 나타내는 파형도.

도 11은 인터레이스 데이터에서 직류화잔상이 나타나지 않는 원리를 설명하기 위한 도면.

도 12는 본 발명의 제1 실시예에 따른 액정표시장치를 나타내는 블록도.

도 13은 본 발명의 제1 실시예에 따른 로직회로를 상세히 나타내는 블록도.

도 14는 도 12에 도시된 POL 반전신호, 제1 및 제2 극성제어신호를 나타내는 파형도.

도 15는 도 11에 도시된 데이터 구동회로를 상세히 나타내는 블록도.

도 16은 도 15에 도시된 디지털/아날로그 변환기를 상세히 나타내는 회로도.

도 17은 본 발명의 제2 실시예에 따른 액정표시장치를 나타내는 블록도.

도 18은 본 발명의 제2 실시예에 따른 POL/SOE 로직회로를 상세히 나타내는 블록도.

도 19는 도 18에 도시된 로직부를 상세히 나타내는 블록도.

도 20은 제1 및 제2 소스 출력 인에이블신호를 보여 주는 파형도.

도 21은 본 발명의 제3 실시예에 따른 액정표시장치를 나타내는 블록도.

도 22는 도 21에 도시된 게이트 구동회로의 쉬프트 레지스터를 나타내는 블록도.

도 23은 N의 배수 번째 프레임기간 동안 실시되는 본 발명의 제1 실시예에 따른 게이트 타이밍 제어신호들의 변조방법을 나타내는 파형도.

도 24는 N의 배수 번째 프레임기간 동안 실시되는 본 발명의 제2 실시예에 따른 게이트 타이밍 제어신호들의 변조방법을 나타내는 파형도.

도 25는 N의 배수 번째 프레임기간 동안 실시되는 본 발명의 제3 실시예에 따른 게이트 타이밍 제어신호들의 변조방법을 나타내는 파형도.

도 26은 N의 배수 번째 프레임기간 이외의 다른 프레임기간 동안 발생되는 게이트 타이밍 제어신호들을 나타내는 파형도.

도 27은 본 발명의 제4 실시예에 따른 액정표시장치의 구동방법을 설명하기 위한 흐름도.

도 28은 본 발명의 제4 실시예에 따른 액정표시장치를 나타내는 블록도.

< 도면의 주요 부분에 대한 부호의 설명 >

100 : 액정표시패널 101, 171, 201, 281 : 타이밍 콘트롤러

102, 172, 202 : 제1 로직회로 103, 173, 203 : 데이터 구동회로

104, 204 : 게이트 구동회로 105 : 시스템

106 : 라인 메모리 111 : 쉬프트 레지스터

112 : 데이터 레지스터 113, 114 : 래치

115 : 디지털/아날로그 변환기 116 : 차지쉐어회로

117 : 출력회로 121 : P-디코더

122 : N-디코더 144, 182, 183 : 멀티플렉서

141 : 프레임 카운터 142, 192 : POL 반전부

143 : 배타적 논리합 게이트 145, 197 : 데이터 변조기

181 : 로직부 194 : SOE 타이밍 분석부

195 : SOE 조정부 207 : 제2 로직회로

282 : 영상 분석부 283 : 데이터 변조부

284, 285 : 타이밍 제어신호 변조부

본 발명은 액정표시장치에 관한 것으로, 특히 직류화 잔상과 플리커를 예방하여 표시품질을 높이도록 한 액정표시장치와 그 구동방법에 관한 것이다.

액정표시장치는 비디오신호에 따라 액정셀들의 광투과율을 조절하여 화상을 표시한다. 액티브 매트릭스(Active Matrix) 타입의 액정표시장치는 도 1과 같이 액정셀(Clc)마다 형성된 박막트랜지스터(Thin Film Transistor, TFT)를 이용하여 액정셀들에 공급되는 데이터전압을 스위칭하여 데이터를 능동적으로 제어하므로 동화상의 표시품질을 높일 수 있다. 도 1에 있어서, 도면부호 "Cst"는 액정셀(Clc)에 충전된 데이터전압을 유지하기 위한 스토리지 커패시터(Storage Capacitor, Cst), 'DL'은 데이터전압이 공급되는 데이터라인, 그리고 'GL'은 스캔전압이 공급되는 게이트라인을 각각 의미한다.

이와 같은 액정표시장치는 직류 옵셋 성분을 감소시키고 액정의 열화를 줄이 기 위하여, 이웃한 액정셀들 사이에서 극성이 반전되고 프레임기간 단위로 극성이 반전되는 인버젼 방식(Inversion)으로 구동되고 있다. 그런데 데이터전압의 두 극성 중에서 어느 한 극성이 장시간 우세적(dominant)으로 공급되면 잔상이 발생한다. 이러한 잔상을 액정셀에 동일 극성의 전압이 반복적으로 충전되므로 "직류화 잔상(DC Image sticking)"이라 한다. 이러한 예 중 하나는 액정표시장치에 인터레이스(Interlace) 방식의 데이터전압들이 공급되는 경우이다. 인터레이스 방식은 기수 프레임기간 동안 기수 수평라인의 액정셀들에 표시될 기수라인 데이터전압만을 포함하고, 우수 프레임기간 동안 우수 수평라인의 액정셀들에 표시될 데이터전압만을 포함한다.

도 2는 액정셀(Clc)에 공급되는 인터레이스방식의 데이터전압의 일예를 보여주는 파형도이다. 이 예는 도 2와 같은 데이터전압이 공급되는 액정셀(Clc)을 기수 수평라인에 배치된 액정셀들 중 어느 하나로 가정한다.

도 2를 참조하면, 액정셀(Clc)에는 기수 프레임기간 동안 정극성 전압이 공급되고 우수 프레임기간 동안 부극성 전압이 공급된다. 인터레이스 방식에서, 기수 수평라인에 배치된 액정셀(Clc)에는 기수 프레임기간 동안에만 높은 정극성 데이터전압이 공급되기 때문에, 4 개의 프레임기간 동안 박스 내의 파형과 같이 정극성 데이터전압이 부극성 데이터전압에 비하여 우세적으로 되어 직류화 잔상이 나타나게 된다. 도 3은 인터레이스 데이터로 인하여 나타나는 직류화 잔상의 실험 결과를 보여주는 이미지이다. 도 3의 좌측 이미지와 같은 원 화상을 인터레이스방식으로 액정표시패널에 일정시간 동안 공급하면 극성이 프레임기간 단위로 변하는 데 이터전압이 도 2와 같이 기수 프레임과 우수 프레임에서 현저히 달라지고, 그 결과 좌측 이미지와 같은 원 화상 후에 액정표시패널의 모든 액정셀들(Clc)에 중간계조 예를 들면 127 계조의 데이터전압을 공급하면 우측 이미지와 같이 원 화상의 패턴이 희미하게 보이는 직류화 잔상이 나타난다.

직류화 잔상의 다른 예로써, 동일한 화상을 일정한 속도로 이동 또는 스크롤(scroll)시키면 스크롤되는 그림의 크기와 스크롤 속도(이동속도)의 상관 관계에 따라 액정셀(Clc)에 동일 극성의 전압이 반복적으로 축적되어 직류화 잔상이 나타날 수 있다. 이러한 실예는 도 4와 같다. 도 4는 사선 패턴과 문자 패턴을 일정한 속도로 이동시킬 때 나타나는 직류화 잔상의 실험 결과를 보여주는 이미지이다.

액정표시장치에서는 직류화 잔상에 의해 동화상 표시품질이 떨어질뿐 아니라 육안으로 휘도차이를 주기적으로 느끼는 플리커(Flicker) 현상에 의해서도 표시품질이 떨어진다. 따라서, 액정표시장치의 표시품질을 높이기 위해서는 직류화 잔상을 해결함과 동시에 플리커 현상을 방지하여야 한다.

본 발명의 목적은 상기 종래 기술의 문제점들을 해결하고자 안출된 발명으로써 직류화 잔상과 플리커를 예방하여 표시품질을 높이도록 한 액정표시장치와 그 구동방법을 제공하는데 있다.

상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 액정표시장치는 다수의 데이터라인과 다수의 게이트라인이 형성되고 다수의 액정셀들을 가지는 액정표시패널; 데이터 타이밍 제어신호에 응답하여 데이터전압의 극성을 반전시키고 그 데이터전압을 상기 데이터라인들에 공급하는 데이터 구동회로; 게이트 타이밍 제어신호에 응답하여 스캔펄스를 상기 게이트라인들에 공급하는 게이트 구동회로; 및 N(N은 양의 정수)의 배수 번째 프레임기간에서 상기 데이터 구동회로에 입력되는 데이터를 하향 변조하는 데이터 변조부를 구비한다.

상기 데이터 타이밍 제어신호는 N(N은 양의 정수)의 배수 번째 프레임기간에서 그 이전의 프레임기간과 동일한 극성패턴을 가지며, 상기 N의 배수 번째 프레임기간과 그 이전의 프레임기간 이외의 다른 프레임기간들에서 1 프레임기간 단위로 극성이 반전되는 극성패턴을 가지는 극성제어신호를 포함한다.

상기 액정표시장치는 상기 N의 배수 번째 프레임기간에서 상기 데이터 타이밍 제어신호와 상기 게이트 타이밍 제어신호 중 적어도 어느 하나를 변조하여 상기 액정셀의 충전양 저하를 유도하는 타이밍 제어신호 변조부를 더 구비한다.

상기 액정표시장치는 상기 데이터 구동회로에 입력될 데이터를 분석하여 그 분석 결과 상기 데이터가 직류화 잔상을 초래하는 데이터이면 상기 데이터 변조부와 상기 타이밍 제어신호 변조부를 인에이블시키는 영상 분석부를 더 구비한다.

본 발명의 실시예에 따른 액정표시장치의 구동방법은 데이터와 데이터 타이밍 제어신호를 데이터 구동회로에 입력하여 상기 데이터 구동회로로 하여금 데이터전압의 극성을 반전시키고 그 데이터전압을 상기 데이터라인들에 공급하게 하는 단 계; 게이트 타이밍 제어신호를 게이트 구동회로에 입력하여 상기 게이트 구동회로로 하여금 스캔펄스를 상기 게이트라인들에 공급하게 하는 단계; 및 N(N은 양의 정수)의 배수 번째 프레임기간에서 상기 데이터 구동회로에 입력되는 데이터를 하향 변조하는 단계를 포함한다.

이하, 도 5 내지 도 28을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.

도 5는 본 발명의 실시예에 따른 액정표시장치의 데이터 극성과 충전양 제어를 나타내는 도면이다. 도 6은 본 발명의 제1 실시예에 따른 액정표시장치의 구동방법의 제어수순을 단계적으로 나타낸다.

도 5 및 도 6을 참조하면, 본 발명의 제1 실시예에 따른 액정표시장치의 구동방법은 디지털 비디오 데이터와 함께 입력되는 타이밍 신호를 카운트하여 프레임기간을 카운트한다.(S61) 그리고 본 발명의 실시예에 따른 액정표시장치의 구동방법은 프레임 극성을 1 프레임기간 단위로 반전시켜 1 프레임기간 단위로 액정셀(Clc)에 충전되는 데이터전압의 극성을 반전시키되, N의 배수 번째 프레임기간의 프레임극성을 그 이전 프레임기간의 프레임극성으로 유지시킨다.

'N'은 바람직하게는 8 이상의 정수이다. 이는 'N'을 조절하면서 인터레이스 데이터와 스크롤 데이터 모두에서 직류화잔상을 확인한 실험 결과에서, 'N'이 '8' 이상일 때 인터레이스 데이터와 스크롤 데이터 모두에서 직류화잔상이 나타나지 않은 것을 확인하였기 때문이다.

프레임극성이란 1 프레임기간 내에서 극성제어신호(Polarity, POL)에 의해 결정되는 데이터전압의 극성을 의미한다. 극성제어신호(POL)는 데이터 구동회로와 게이트 구동회로의 동작 타이밍을 제어하기 위한 타이밍 콘트롤러에서 발생된다. 본 발명은 후술하는 제2 극성제어신호(POL2)를 생성하여 N의 배수 번째 프레임기간과 그 이전 프레임에서 액정셀에 공급되는 데이터전압의 극성을 동일하게 제어하고, 그 외 다른 프레임기간에서 액정셀에 공급되는 데이터전압의 극성을 1 프레임기간 마다 반전시킨다. 제2 극성제어신호(POL2)는 N의 배수 번째 프레임기간과 그 이전 프레임기간에서 동위상으로 발생되며 그 외 다른 프레임기간 동안 1 프레임기간 단위로 역위상으로 발생된다. 또한, 제2 극성제어신호(POL2)는 1 프레임기간 내에서 1 수평기간 또는 2 수평기간 단위로 논리가 반전된다.

따라서, N의 배수 번째 프레임기간 이전의 N-1 개의 프레임기간 동안 액정셀에 충전되는 데이터전압은 1 프레임기간 단위로 극성이 반전되고(S62, S63), N의 배수 번째 프레임기간과 그 이전 프레임기간 동안 액정셀에 충전되는 데이터전압의 극성은 동일하게 제어된다.(S62, S64)

본 발명의 제1 실시예에 따른 액정표시장치의 구동방법은 N의 배수 번째 프레임 기간 이외의 다른 프레임기간 동안 액정셀의 충전양을 저하시키지 않는다.(S65) 이에 비하여, 두 프레임기간 동안 동일 극성의 데이터 충전으로 인하여 N의 배수 번째 프레임기간 동안 액정셀의 과충전을 보상하기 위하여, 본 발명의 실시예에 따른 액정표시장치의 구동방법은 N의 배수 번째 프레임 기간 동안 데이터전압을 하향 변조하여 액정셀의 충전양을 저하시킨다.(S66)

도 7은 본 발명의 제2 및 제3 실시예에 따른 액정표시장치의 구동방법의 제 어수순을 단계적으로 나타낸다.

도 5 및 도 7을 참조하면, 본 발명의 제2 및 제3 실시예에 따른 액정표시장치의 구동방법은 디지털 비디오 데이터와 함께 입력되는 타이밍 신호를 카운트하여 프레임기간을 카운트한다.(S71) 그리고 본 발명의 실시예에 따른 액정표시장치의 구동방법은 프레임 극성을 1 프레임기간 단위로 반전시켜 1 프레임기간 단위로 액정셀(Clc)에 충전되는 데이터전압의 극성을 반전시키되, N의 배수 번째 프레임기간의 프레임극성을 그 이전 프레임기간의 프레임극성으로 유지시킨다.

따라서, N의 배수 번째 프레임기간 이전의 N-1 개의 프레임기간 동안 액정셀에 충전되는 데이터전압은 1 프레임기간 단위로 극성이 반전되고(S72, S73), N의 배수 번째 프레임기간과 그 이전 프레임기간 동안 액정셀에 충전되는 데이터전압의 극성은 동일하게 제어된다.(S72, S74)

본 발명의 제2 및 제3 실시예에 따른 액정표시장치의 구동방법은 N의 배수 번째 프레임 기간 이외의 다른 프레임기간 동안 액정셀의 충전양을 저하시키지 않는다.(S75) 이에 비하여, 두 프레임기간 동안 동일 극성의 데이터 충전으로 인하여 N의 배수 번째 프레임기간 동안 액정셀의 과충전을 보상하기 위하여, 본 발명의 제2 실시예에 따른 액정표시장치의 구동방법은 N의 배수 번째 프레임 기간 동안 데이터전압을 하향 변조함과 아울러, 데이터 타이밍 제어신호를 변조하여 액정셀에 표시하고자하는 데이터전압의 극성과 반대 극성을 가지는 이전라인의 데이터전압을 그 액정셀에 프리차징시켜 액정셀의 충전양을 저하시킨다.(S76) 본 발명의 제3 실시예에 따른 액정표시장치의 구동방법은 N의 배수 번째 프레임 기간 동안 데이터전압을 하향 변조함과 아울러, 게이트 타이밍 제어신호를 변조하여 액정셀에 표시하고자하는 데이터전압의 극성과 반대 극성을 가지는 이전라인의 데이터전압을 그 액정셀에 프리차징시켜 액정셀의 충전양을 저하시킨다.(S76)

데이터 타이밍 제어신호는 타이밍 콘트롤러에서 생성되어 데이터 구동회로의 동작 타이밍을 제어하기 위한 제어신호들이다. 게이트 타이밍 제어신호는 타이밍 콘트롤러에서 생성되어 게이트 구동회로의 동작 타이밍을 제어하기 위한 제어신호 들이다.

도 8 내지 도 10는 본 발명의 실시예들에 따른 액정표시장치에 스크롤 데이터가 공급될 때 직류화 잔상과 플리커 예방 효과를 설명하기 위한 도면이다.

본 발명은 기호나 문자를 프레임당 8 픽셀(pixel)의 속도로 이동시키는 스트롤 데이터에서 극성제어신호(POL)를 이용하여 1 프레임기간 단위로 데이터전압의 극성을 반전시키고, 8 프레임기간 중 제7 및 제8 프레임기간에서 데이터전압의 극성을 동일하게 제어한다. 그 결과, 임의의 액정셀(Clc)은 도 8과 같이 빗금친 프레임기간들에서 기호나 문자의 데이터전압을 충전하고 그 전압들이 8의 배수 번째 프레임기간과 그 이전 프레임기간 동안 "++" -> "--" -> "++" -> "--"로 변한다. 따라서, 본 발명은 일정한 속도로 기호나 문자가 이동하는 스크롤 데이터에서 액정셀(Clc)에 충전되는 전압의 극성이 주기적으로 반전됨으로써 동일 극성의 전압이 누적되어 나타나는 직류화 잔상을 예방할 수 있다.

액정표시패널 위에 배치된 포토 다이오드(Photo diode)의 출력 파형인 도 9의 광파형에서 볼 수 있는 바와 같이 N의 배수 번째 프레임기간에 그 이전 프레임기간과 동일한 극성의 데이터전압이 액정셀에 반복 충전되므로 N의 배수 번째 프레임기간에 액정셀의 충전양이 원하는 수준 이상 증가하여 광양이 많아진다. 이러한 동일 극성의 누적 전압으로 인하여, N-1 개의 프레임기간 주기로 휘도가 비정상적으로 밝게 보여 플리커 현상이 나타날 수 있다. 이러한 플리커 현상을 예방하기 위하여, 본 발명의 실시예에 따른 액정표시장치의 구동방법은 N의 배수 번째 프레임기간 동안 데이터를 하향변조하거나 또는, 데이터를 하향변조하고 타이밍 제어신 호를 변조하여 N의 배수 번째 프레임기간에서 액정셀의 충전양을 낮춘다.

도 11은 본 발명의 실시예들에 따른 액정표시장치에 인터레이스 데이터가 공급될 때 직류화 잔상과 플리커 예방 효과를 설명하기 위한 도면이다.

도 11을 참조하면, 임의의 액정셀(Clc)에 인터레이스 데이터가 공급되면 그 액정셀(Clc)에는 제N-1 프레임기간과 제N+1 프레임기간에만 높은 데이터전압이 공급되고, 제N 프레임기간과 제N+2 프레임기간에 상대적으로 낮은 블랙전압 혹은 평균전압이 공급된다. 그 결과, 제N-1 프레임기간에 공급되는 정극성 데이터전압과 제N+1 프레임기간에 공급되는 부극성 데이터전압이 중화되어 액정셀(Clc)에 편향된 극성의 전압이 축적되지 않는다. 따라서, 본 발명의 실시예에 따른 액정표시장치는 인터레이스 데이터가 공급될 때에도 직류화 잔상과 플리커가 나타나지 않는다.

도 12는 본 발명의 제1 실시예에 따른 액정표시장치를 나타낸다.

도 12를 참조하면, 본 발명의 제1 실시예에 따른 액정표시장치는 액정표시패널(100), 타이밍 콘트롤러(101), 로직회로(102), 데이터 구동회로(103), 및 게이트 구동회로(104)를 구비한다.

액정표시패널(100)은 두 장의 유리기판 사이에 액정분자들이 주입된다. 이 액정표시패널(100)은 m 개의 데이터라인들(D1 내지 Dm)과 n 개의 게이트라인들(G1 내지 Gn)의 교차 구조에 의해 매트릭스 형태로 배치된 m×n 개의 액정셀들(Clc)을 포함한다.

액정표시패널(100)의 하부 유리기판에는 데이터라인들(D1 내지 Dm), 게이트라인들(G1 내지 Gn), TFT들, TFT에 접속된 액정셀(Clc)의 화소전극들(1), 및 스토 리지 커패시터(Cst) 등이 형성된다. 액정표시패널(100)의 상부 유리기판 상에는 블랙매트릭스, 컬러필터 및 공통전극(2)이 형성된다. 공통전극(2)은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 구동방식에서 상부 유리기판 상에 형성되며, IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식에서 화소전극(1)과 함께 하부 유리기판 상에 형성된다. 액정표시패널(100)의 상부 유리기판과 하부 유리기판 상에는 광축이 직교하는 편광판이 부착되고 액정과 접하는 계면에 액정의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다.

타이밍 콘트롤러(101)는 수직/수평 동기신호(Vsync, Hsync), 데이터 인에이블 신호(Data Enable), 클럭신호(CLK) 등의 타이밍신호를 입력받아 데이터 구동회로(104), 게이트 구동회로(104), 및 로직회로(102)의 동작 타이밍을 제어하기 위한 타이밍 제어신호들을 발생한다. 이러한 타이밍 제어신호들은 게이트 스타트 펄스(Gate Start Pulse, GSP), 게이트 쉬프트 클럭신호(Gate Shift Clock, GSC), 게이트 출력 인에이블신호(Gate Output Enable, GOE) 등의 게이트 타이밍 제어신호를 포함한다. 또한, 타이밍 제어신호들은 소스 스타트 펄스(Source Start Pulse, SSP), 소스 샘플링 클럭(Source Sampling Clock, SSC), 소스 출력 인에이블신호(Source Output Enable, SOE), 제1 극성제어신호(Polarity : POL1) 등의 데이터 타이밍 제어신호를 포함한다. 게이트 스타트 펄스(GSP)는 한 화면이 표시되는 1 수직기간 중에서 스캔이 시작되는 시작 수평라인 즉, 제1 게이트라인에 공급되는 제1 스캔펄스를 지시하는 타이밍 제어신호이다. 게이트 쉬프트 클럭신호(GSC)은 게이트 구동회로 내의 쉬프트 레지스터에 입력되어 게이트 스타트 펄스(Gate Start Pulse : GSP)를 순차적으로 쉬프트시키기 위한 타이밍 제어신호이다. 소스 스타트 펄스(SSP)는 데이터가 표시될 1 수평라인에서 시작 화소를 지시한다. 소스 샘플링 클럭(SSC)은 라이징(Rising) 또는 폴링(Falling) 에지에 기준하여 데이터 구동회로(103) 내에서 데이터의 래치동작을 지시한다. 소스 출력 인에이블신호(Source Output Enable : SOE)는 데이터 구동회로(103)의 출력을 지시한다. 제1 극성 극성제어신호(POL1)는 액정표시패널(100)의 액정셀들(Clc)에 공급될 데이터전압의 극성을 지시한다. 제1 극성제어신호(POL1)는 1 수평기간 주기로 논리가 반전되는 1 도트 인버젼의 극성제어신호나 2 수평기간 주기로 논리가 반전되는 2 도트 인버젼의 극성제어신호 중 어느 한 형태로 발생된다. 이러한 타이밍 콘트롤러(101)는 120Hz 또는 60Hz 프레임 주파수로 타이밍 제어신호들을 발생하여 120Hz 또는 60Hz 기준으로 제1 로직회로(102), 데이터 구동회로(103), 게이트 구동회로(104)의 동작 타이밍을 제어한다. 프레임 주파수는 수직 동기신호(Vsync)에 대응하는 주파수로써 초당 화면 수를 지시한다. 120Hz 프레임 주파수는 1초당 120 개의 화면이 액정표시패널(100)에 표시되도록 하며, 60Hz 프레임 주파수는 1초당 60 개의 화면이 액정표시패널(100)에 표시되도록 한다. 액정표시장치가 120Hz 프레임 주파수로 구동될 때 60Hz 프레임 주파수에 비하여 플리커가 거의 느껴지지 않는다. 따라서, 타이밍 콘트롤(101)는 플리커 예방효과를 높이기 위하여 120Hz의 프레임 주파수를 기준으로 제어신호들을 발생하는 것이 바람직하다.

타이밍 콘트롤러(101)는 입력 디지털 비디오 데이터(RGB)를 기수 화소 데이 터들(RGBodd1)과 우수 화소 데이터들(RGBeven2)로 분리하여 로직회로(102)에 공 급되는 데이터의 전송 주파수를 1/2로 낮춘다.

로직회로(102)는 게이트 스타트 펄스(GSP)와 극성제어신호(POL1)를 입력받아 잔상과 플리커를 예방하기 위하여 N의 배수 번째 프레임기간 이전의 N-1 개의 프레임기간들에서 1 프레임기간마다 극성이 반전되고 N의 배수 번째 프레임기간과 그 이전 프레임기간에서 동일한 위상을 갖는 제2 극성제어신호(POL2)를 발생한다. 이 로직회로(102)는 제1 극성제어신호(POL1)와 제2 극성제어신호(POL) 중 어느 하나를 선택적으로 데이터 구동회로(103)에 공급할 수 있다. 제1 극성제어신호(POL1)는 도 14와 같이 1 수평기간 또는 2 수평기간 단위로 논리가 반전되고 또한, 1 프레임기간마다 데이터전압의 극성을 반전시키기 위하여 1 프레임기간 단위로 위상이 반전된다. 제2 극성제어신호(POL2)는 도 14와 같이 N의 배수 번째 프레임기간에서 이전 프레임기간과 동일한 극성패턴으로 데이터전압의 극성을 제어하기 위하여, N의 배수 번째 프레임기간 이전의 프레임기간 동안 제1 극성제어신호(POL1)와 동일한 위상으로 발생되고 N의 배수 번째 프레임기간 동안 제1 극성제어신호(POL1)의 역위상으로 발생된다. 또한, 로직 회로(102)는 N의 배수 번째 프레임기간에서 데이터(RGBodd1, RGBeven1)를 하향 변조한다. 예컨대, 로직 회로(102)는 N의 배수 번째 프레임기간에 입력되는 데이터의 계조값 '191'을 하향 변조시켜 '127'로 변환시킨다.

타이밍 콘트롤러(101)와, 제1 및 제2 로직회로(102, 107)는 원칩(One Chip)으로 집적될 수 있다.

데이터 구동회로(103)는 타이밍 콘트롤러(101)의 제어 하에 로직회로(102)로부터 입력되는 디지털 비디오 데이터(RGBodd2, RGBeven2)를 래치한다. 그리고 데이터 구동회로(103)는 디지털 비디오 데이터(RGBodd2, RGBeven2)를 제2 극성제어신호(POL2)에 따라 아날로그 정극성/부극성 감마보상전압으로 변환하여 정극성/부극성 아날로그 데이터전압을 발생하고 그 데이터전압을 데이터라인들(D1 내지 Dm)에 공급한다.

게이트 구동회로(104)는 쉬프트 레지스터, 쉬프트 레지스터의 출력신호를 액정셀의 TFT 구동에 적합한 스윙폭으로 변환하기 위한 레벨 쉬프터 및 레벨 쉬프터와 게이트라인(G1 내지 Gn) 사이에 접속되는 출력 버퍼를 각각 포함하는 다수의 게이트 드라이브 집적회로들로 구성된다. 이 게이트 구동회로(104)는 게이트 타이밍 제어신호들에 응답하여 스캔펄스를 게이트라인들에 순차적으로 공급한다.

본 발명의 실시예에 따른 액정표시장치는 타이밍 콘트롤러(101)에 디지털 비디오 데이터(RGB)와 타이밍신호들(Vsync, Hsync, DE, CLK)을 공급하는 시스템(105)을 더 구비한다.

시스템(105)은 방송신호, 외부기기 인터페이스회로, 그래픽처리회로, 라인 메모리(106) 등을 포함하여 방송신호나 외부기기로부터 입력되는 영상소스로부터 비디오 데이터를 추출하고 그 비디오 데이터를 디지털로 변환하여 타이밍 콘트롤러(101)에 공급한다. 시스템(106)에서 수신되는 인터레이스 방송신호는 라인메모리에 저장된다. 인터레이스 방송신호의 비디오 데이터는 기수 프레임기간에 기수라인에만 존재하고 우수 프레임기간에 우수라인에만 존재한다. 따라서, 시스 템(105)은 인터레이스 방송신호를 수신하면 라인 메모리(106)에 저장된 유효 데이터들의 평균값 또는 블랙 데이터값으로 기수 프레임기간의 우수라인 데이터, 그리고 우수 프레임의 기수라인 데이터를 발생한다. 이러한 시스템(105)은 디지털 비디오 데이터와 함께 타이밍신호들(Vsync, Hsync, DE, CLK)을 타이밍 콘트롤러(101)에 공급한다. 또한, 시스템(105)은 타이밍 콘트롤러(101), 제1 및 제2 로직회로(102, 107), 데이터 구동회로(103), 게이트 구동회로(104), 액정표시패널(100)의 구동전압을 발생하는 직류-직류 변환기(DC-DC convertor), 백라이트 유닛의 광원 점등을 위한 인버터 등의 회로에 전원을 공급한다.

도 13은 본 발명의 제1 실시예에 따른 로직회로(102)를 상세히 나타내는 회로도이다.

도 13을 참조하면, 로직회로(102)는 프레임 카운터(141), POL 반전부(142), 배타적 논리합 게이트(이하, "XOR 게이트"라 함)(143), 멀티플렉서(144), 및 데이터 변조기(145)를 구비한다.

프레임 카운터(141)는 1 프레임기간 동안 1회 발생되고 1 프레임기간의 시작과 동시에 발생되는 게이트 스타트 펄스(GSP)를 카운트하여 프레임 수를 지시하는 프레임 카운트 정보(Fcnt)를 발생한다.

POL 반전부(142)는 프레임 카운터(141)로부터의 프레임 카운트 정보(Fcnt)를 입력받아 그 프레임 카운트 정보(Fcnt)를 N으로 나머지 연산하여 그 연산결과 나머지가 '0'이 되는 시점에 논리를 반전시켜 출력신호를 발생한다. 이 출력신호는 POL 반전신호(POLinv)로써 도 14와 같이 N의 배수 번째 프레임기간 이전의 N-1 개 의 프레임기간 동안 로우논리(또는 하이 논리)를 유지하고 N의 배수 번째 프레임기간의 시작시점에 하이논리(또는 로우논리)로 반전된다. 따라서, POL 반전부(142)로부터 출력되는 POL 반전신호(POLinv)는 N의 배수 번째 프레임기간마다 논리가 반전되어 N의 배수 번째 프레임기간의 시작시점을 지시한다.

XOR 게이트(143)는 제1 극성제어신호(POL1)와 POL 반전신호(POLinv)를 배타적 논리합 연산하여 도 19와 같은 제2 극성제어신호(POL2)를 발생한다. 제2 극성제어신호(POL2)의 극성패턴은 도 19와 같이 N-1의 배수 번째 프레임기간에서 그 이전 프레임기간과 동일하고 그 이외의 나머지 프레임기간 동안 1 프레임기간 단위로 반전된다.

멀티플렉서(144)는 제1 선택신호(SEL1)의 제어 하에 제1 극성제어신호(POL1)와 제2 극성제어신호(POL2) 중 어느 하나를 선택한다. 제1 선택신호(SEL1)는 멀티플렉서(144)의 제어단자에 접속된 옵션핀에 의해 결정될 수 있다. 옵션핀은 제조업체에 의해 기저전압원(GND) 또는 전원전압(Vcc)에 선택적으로 접속될 수 있다. 예컨대, 옵션핀이 기저전압원(GND)에 접속되면 멀티플렉서(144)는 자신의 제어단자에 "0"의 제1 선택신호(SEL1)가 공급되어 제2 극성제어신호(POL2)를 출력하고, 옵센핀이 전원전압(Vcc)에 접속되면 멀티플렉서(144)는 자신의 제어단자에 "1"의 제1 선택신호(SEL1)가 공급되어 제1 극성제어신호(POL1)를 출력한다. 본 발명의 제1 내지 제3 실시예에 따른 액정표시장치는 멀티플렉서(144)의 제어단자에는 제1 선택신호(SEL1)를 기저전압원(GND)에 접속시켜 멀티플렉서(144)로 하여금 제2 극성제어신호(POL2)를 출력하도록 멀티플렉서(144)를 제어한다. 멀티플렉서(144)는 후술하 는 본 발명의 제4 실시예에서 입력 영상의 판단결과로 발생하는 제4 선택신호(SEL4)에 따라 제1 및 제2 극성제어신호(POL1, POL2) 중 어느 하나를 선택할 수도 있다.

데이터 변조기(145)는 프레임 카운터(141)로부터의 프레임 카운트 정보(Fcnt)를 입력받아 그 프레임 카운트 정보(Fcnt)를 N으로 나머지 연산하여 그 연산결과 나머지가 '0'이 되는 시점 즉, N의 배수 번째 프레임기간에 입력되는 데이터들(RGBodd1, RGBeven1)를 하향 변조시킨다. 이를 위하여 데이터 변조기(145)는 N의 배수 번째 프레임기간 동안 프레임 카운트 정보(Fcnt)에 의해 인에이블되고, 룩업테이블 또는 감산기를 이용하여 데이터의 계조값을 하향 변조한다.

도 15 및 도 16은 데이터 구동회로(103)를 상세히 나타내는 회로도이다. 이 데이터 구동회로(103)는 본 발명의 모든 실시예들에 적용 가능하다.

도 15 및 도 16을 참조하면, 데이터 구동회로(103)는 각각 k(k는 m보다 작은 정수) 개의 데이터라인들(D1 내지 Dk)을 구동하는 다수의 소스 집적회로(Integrated Circuit, IC)를 포함한다.

소스 집적회로 각각은 쉬프트 레지스터(111), 데이터 레지스터(112), 제1 래치(113), 제2 래치(114), 디지털/아날로그 변환기(이하, "DAC"라 한다)(115), 차지쉐어회로(Charge Share Circuit)(116) 및 출력회로(117)를 포함한다.

쉬프트레지스터(111)는 타이밍 콘트롤러(101)로부터의 소스 스타트 펄스(SSP)를 소스 샘플링 클럭(SSC)에 따라 쉬프트시켜 샘플링신호를 발생하게 된다. 또한, 쉬프트 레지스터(111)는 소스 스타트 펄스(SSP)를 쉬프트시켜 다음 단 집적 회로의 쉬프트 레지스터(111)에 캐리신호(CAR)를 전달한다.

데이터 레지스터(112)는 타이밍 콘트롤러(101)에 의해 분리된 기수 디지털 비디오 데이터(RGBodd2)와 우수 디지털 비디오 데이터(RGBeven2)를 일시 저장하고 저장된 데이터들(RGBodd2, RGBeven2)을 제1 래치(113)에 공급한다.

제1 래치(113)는 쉬프트 레지스터(111)로부터 순차적으로 입력되는 샘플링신호에 응답하여 데이터 레지스터(112)로부터의 디지털 비디오 데이터들(RGBeven2, RGBodd2)을 샘플링하고, 그 데이터들(RGBeven2, RGBodd2)을 1 수평라인씩 래치한 다음, 1 수평라인의 데이터들을 동시에 출력한다.

제2 래치(114)는 제1 래치(113)로부터 입력되는 1 수평라인분의 데이터를 래치한 다음, 소스 출력 인에이블신호(SOE)의 로우논리기간 동안 다른 집적회로들의 제2 래치(114)와 동시에 래치된 디지털 비디오 데이터들을 출력한다.

DAC(115)는 도 16과 같이 정극성 감마보상전압(GH)이 공급되는 P-디코더(PDEC)(121), 부극성 감마보상전압(GL)이 공급되는 N-디코더(NDEC)(122), 극성제어신호(POL1, POL2)에 응답하여 P-디코더(121)의 출력과 N-디코더(122)의 출력을 선택하는 멀티플렉서(123)를 포함한다.

P-디코더(121)는 제2 래치(114)로부터 입력되는 디지털 비디오 데이터를 디코드하여 그 데이터의 계조값에 해당하는 정극성 감마보상전압을 출력한다.

N-디코더(122)는 제2 래치(114)로부터 입력되는 디지털 비디오 데이터를 디코드하여 그 데이터의 계조값에 해당하는 부극성 감마보상전압을 출력한다.

멀티플렉서(123)는 극성제어신호(POL1, POL2)에 응답하여 정극성의 감마보상 전압과 부극성의 감마보상전압을 선택하고 선택된 정극성/부극성 감마보상전압을 아날로그 데이터전압으로 출력한다.

차지쉐어회로(116)는 소스 출력 인에이블신호(SOE)의 하이논리기간 동안 이웃한 데이터 출력채널들을 단락(short)시켜 이웃한 데이터전압들의 평균값을 차지쉐어전압으로 출력한다. 또한, 차지쉐어회로(116)는 소스 출력 인에이블신호(SOE)의 하이논리기간 동안 데이터 출력채널들에 공통전압(Vcom)을 공급하여 정극성 데이터전압과 부극성 데이터전압 사이에서 데이터전압의 스윙폭을 줄인다.

출력회로(117)는 버퍼를 포함하여 데이터라인(D1 내지 Dk)으로 공급되는 아날로그 데이터전압의 신호감쇠를 최소화한다.

도 17은 본 발명의 제2 실시예에 따른 액정표시장치를 나타낸다.

도 17을 참조하면, 본 발명의 제2 실시예에 따른 액정표시장치는 액정표시패널(100), 타이밍 콘트롤러(171), 로직회로(172), 데이터 구동회로(173), 및 게이트 구동회로(104)를 구비한다. 시스템(105), 액정표시패널(100) 및 게이트 구동회로(104)는 전술한 실시예와 실질적으로 동일하므로 동일한 도면부호를 붙이고 그에 대한 상세한 설명을 생략하기로 한다.

타이밍 콘트롤러(171)는 수직/수평 동기신호(Vsync, Hsync), 데이터인에이블(Data Enable), 클럭신호(CLK) 등의 타이밍신호를 입력받아 데이터 구동회로(173)와 게이트 구동회로(104) 및 로직회로(172)의 동작 타이밍을 제어하기 위한 타이밍 제어신호들을 발생한다. 이러한 타이밍 제어신호들은 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭신호(GSC), 게이트 출력 인에이블신호(GOE) 등의 게이 트 타이밍 제어신호들을 포함한다. 또한, 타이밍 제어신호들은 소스 스타트 펄스(SSP), 소스 샘플링 클럭(SSC), 제1 소스 출력 인에이블신호(SOE1), 제1 극성제어신호(POL1) 등의 데이터 타이밍 제어신호를 포함하고, 제1 클럭신호(CLK1)를 포함한다. 이러한 타이밍 콘트롤러(171)는 120Hz 또는 60Hz 프레임 주파수로 타이밍 제어신호들을 발생하여 120Hz 또는 60Hz 기준으로 POL/SOE 로직회로(172), 데이터 구동회로(173), 게이트 구동회로(104)의 동작 타이밍을 제어한다. 프레임 주파수는 수직 동기신호(Vsync)에 대응하는 주파수로써 초당 화면 수를 지시한다. 120Hz 프레임 주파수는 1초당 120 개의 화면이 액정표시패널(100)에 표시되도록 하며, 60Hz 프레임 주파수는 1초당 60 개의 화면이 액정표시패널(100)에 표시되도록 한다. 플리커는 액정표시장치가 120Hz 프레임 주파수로 구동될 때 60Hz 프레임 주파수에 비하여 거의 느껴지지 않는다.

이 타이밍 콘트롤러(171)는 입력 디지털 비디오 데이터(RGB)를 기수 화소 데이터들(RGBodd1)과 우수 화소 데이터들(RGBeven2)로 분리하여 로직회로(172)에 공 급되는 데이터의 전송 주파수를 1/2로 낮춘다.

로직회로(172)는 게이트 스타트 펄스(GSP)와 제1 극성제어신호(POL1)를 입력받아 잔상과 플리커를 예방하기 위하여 도 14와 같은 제2 극성제어신호(FGDPOL)를 발생하고, N의 배수 번째 프레임기간 동안 입력되는 데이터를 하향 변조시킨다. 또한, 로직회로(172)는 데이터 타이밍 신호를 변조하여 N의 배수 번째 프레임기간 동안 표시하고자 하는 데이터전압의 극성과 반대극성을 갖는 이전 라인의 데이터전압을 액정셀에 공급한 후에 표시하고자 하는 데이터전압을 공급하여 N의 배수 번째 프레임기간 동안 액정셀들의 충전양을 저하시킨다.

본 발명의 제2 실시예에 따른 액정표시장치는 타이밍 콘트롤러(171)와 로직회로(172) 사이에 접속되어 제3 클럭신호(CLK)를 발생하기 위한 멀티플렉서를 더 구비한다. 멀티플렉서는 타이밍 콘트롤러(171)의 내부 발진기로부터 발생되는 제1 클럭신호(CLK1) 또는 외부 발진기로부터 공급되는 제2 클럭신호(CLK2)를 자신의 제어단자에 공급되는 제어신호에 따라 선택하고, 선택된 클럭신호(CLK1 또는 CLK2)를 제3 클럭신호(CLK3)로써 POL/SOE 로직회로(172)에 공급한다. 이러한 멀티플렉서의 제어단자는 옵션핀에 접속된다. 옵션핀은 멀티플렉서의 제어단자에 접속되고, 제조업체에 의해 기저전압원(GND) 또는 전원전압(Vcc)에 선택적으로 접속될 수 있다. 예컨대, 옵션핀이 기저전압원(GND)에 접속되면 멀티플렉서는 자신의 제어단자에 "0"의 선택 제어신호(SEL)가 공급되어 제1 클럭신호(CLK1)를 제3 클럭신호(CLK3)로써 출력하고, 옵센핀이 전원전압(Vcc)에 접속되면 멀티플렉서는 자신의 제어단자에 '1'의 선택 제어신호(SEL)가 공급되어 제2 클럭신호(CLK2)를 제3 클럭신호(CLK3)로써 출력한다.

데이터 구동회로(173)는 타이밍 콘트롤러(171)의 제어 하에 로직회로(172)로부터 입력된 디지털 비디오 데이터(RGBodd2, RGBeven2)를 래치한다. 그리고 데이터 구동회로(173)는 제2 극성제어신호(POL2)에 따라 디지털 비디오 데이터(RGBodd2, RGBeven2)를 아날로그 정극성/부극성 감마보상전압으로 변환하여 정극성/부극성 아날로그 데이터전압을 발생하고 그 데이터전압을 데이터라인들(D1 내지 Dm)에 공급한다.

타이밍 콘트롤러(171)와 로직회로(172)는 원칩으로 집적될 수 있다.

도 18 및 도 19는 본 발명의 제2 실시예에 따른 로직회로(172)를 상세히 나타내는 회로도들이다.

도 18을 참조하면, POL/SOE 로직회로(172)는 로직부(181), 제1 및 제2 멀티플렉서(182, 183)를 구비한다.

로직부(181)는 게이트 스타트 펄스(GSP), 제1 극성제어신호(POL1), 제1 소스 출력 인에이블신호(SOE1) 및 클럭신호(CLK3)를 입력받아 N의 배수 번째 프레임기간 동안 데이터를 하향 변조시킨다. 또한, 로직부(181)는 도 14와 같은 제2 극성제어신호(POL2)를 발생하고, N의 배수 번째 프레임기간 동안 액정셀의 충전양 저하를 유도하기 위하여 데이터 타이밍 신호를 변조한다. 로직부(181)에 의해 변조되는 타이밍 제어신호는 제1 소스 출력 인에이블신호(SOE1)이다. 로직부(181)는 N의 배수 번째 프레임기간 동안 제1 소스 출력 인에이블신호(SOE)의 펄스폭을 넓게 조정하여 제2 소스 출력 인에이블신호(SOE2)를 발생한다.

제1 멀티플렉서(182)는 제어단자에 인가되는 제어신호의 논리값에 따라 제1 극성제어신호(POL1)와 제2 극성제어신호(POL2) 중 어느 하나를 선택한다.

제2 멀티플렉서(183)는 제어단자에 인가되는 제어신호의 논리값에 따라 제1 소스 출력 인에이블신호(SOE1)와 제2 소스 출력 인에이블신호(SOE2) 중 어느 하나를 선택한다.

제1 및 제2 멀티플렉서(182, 183)의 제어단자는 옵션핀에 접속된다. 옵션핀은 제1 및 제2 멀티플렉서(182, 183)의 제어단자들에 접속되고, 제조업체에 의해 기저전압원(GND) 또는 전원전압(Vcc)에 선택적으로 접속될 수 있다. 예컨대, 옵션핀이 기저전압원(GND)에 접속되면 제1 멀티플렉서(182)는 자신의 제어단자에 "0"의 선택 제어신호(SEL2)가 공급되어 제2 극성제어신호(POL2)를 출력하고, 제2 멀티플렉서(183)는 자신의 제어단자에 "0"의 선택 제어신호(SEL2)가 공급되어 제2 소스 출력 인에이블신호(SOE2)를 출력한다. 옵센핀이 전원전압(Vcc)에 접속되면 제1 멀티플렉서(182)는 자신의 제어단자에 "1"의 선택 제어신호(SEL2)가 공급되어 제1 극성제어신호(POL1)를 출력하고, 제2 멀티플렉서(183)는 자신의 제어단자에 "1"의 선택 제어신호(SEL2)가 공급되어 제1 소스 출력 인에이블신호(SOE1)를 출력한다.

본 발명의 제2 실시예에 따른 액정표시장치는 제1 및 제2 멀티플렉서(182, 183)를 제어하여 도 14와 같은 제2 극성제어신호(POL2)와 도 20과 같은 제2 소스 출력 인에이블신호(SOE2)를 데이터 구동회로(173)에 공급한다.

도 19를 참조하면, 로직부(181)는 프레임 카운터(191), POL 반전부(192), XOR 게이트(193), SOE 타이밍 분석부(194), SOE 조정부(195), 제3 멀티플렉서(196), 및 데이터 변조기(197)를 구비한다.

프레임 카운터(191)는 1 프레임기간 동안 1회 발생되고 1 프레임기간의 시작과 동시에 발생되는 게이트 스타트 펄스(GSP)에 응답하여 액정표시패널(100)에 표시될 화상의 프레임 수를 지시하는 프레임 카운트 정보(Fcnt)를 출력한다. 또한, 프레임 카운터(191)는 N의 배수 번째 프레임기간을 지시하는 N 프레임 정보(Nth Frame)를 발생한다.

POL 반전부(192)는 프레임 카운터(191)로부터의 프레임 카운트 정보(Fcnt)를 입력받아 그 프레임 카운트 정보(Fcnt)를 N으로 나머지 연산하여 그 연산결과 나머지가 '0'이 되는 시점에 논리를 반전시킨 출력신호를 발생한다. 이 출력신호는 POL 반전신호(POLinv)로써 도 14와 같이 N-1 개의 프레임기간 동안 하이논리(또는 로우 논리)를 유지하고 제N 프레임기간의 시작시점에 로우논리(또는 하이논리)로 반전된다. 따라서, POL 반전부(192)로부터 출력되는 POL 반전신호(POLinv)는 N의 배수 번째 프레임기간마다 그 시작시점을 지시한다.

XOR 게이트(193)는 제1 극성제어신호(POL1)와 POL 반전신호(POLinv)를 배타적 논리합 연산하여 도 14와 같이 N-1의 배수 번째 프레임기간과 그 이전 프레임기간에서 위상이 동일하고, 그 이외의 다른 프레임기간들에서 1 프레임기간 단위로 위상이 반전되는 제2 극성제어신호(POL2)를 발생한다.

SOE 타이밍 분석부(194)는 클럭신호(CLK3) 단위로 제1 소스 출력 인에이블신호(SOE1)를 분석하여 제1 소스 출력 인에이블신호(SOE1)의 라이징에지(rising edge), 펄스폭, 폴링에지(falling edge)를 검출한다.

SOE 조정부(195)는 SOE 타이밍 분석부(144)로부터의 SOE 정보(Check_SOE)를 이용하여 N의 배수 번째 프레임기간 동안 제1 소스 출력 인에이블신호(SOE1)에 비하여 펄스폭이 넓은 펄스를 발생한다.

제3 멀티플렉서(196)는 프레임 카운터(191)로부터의 N 프레임정보(Nth Frame)에 따라 N의 배수 번째 프레임기간 동안 SOE 조정부(145)의 출력을 선택하고 N의 배수 번째 프레임기간 이외의 다른 프레임기간 동안 제1 소스 출력 인에이블신호(SOE1)를 선택하여 제2 소스 출력 인에이블신호(SOE2)를 발생한다.

데이터 변조기(197)는 프레임 카운터(191)로부터의 N 프레임정보(Nth Frame)를 입력받아 N의 배수 번째 프레임기간 도안에 입력되는 데이터들(RGBodd1, RGBeven1)을 하향 변조시킨다. 이를 위하여 데이터 변조기(197)는 N의 배수 번째 프레임기간 동안 N 프레임정보(Nth Frame)에 의해 인에이블되고, 룩업테이블 또는 감산기를 이용하여 데이터를 하향 변조한다.

도 20은 본 발명의 제2 실시예에 따른 액정표시장치에서 변조되는 데이터 타이밍 제어신호를 나타낸다.

도 20을 참조하면, N의 배수 번째 프레임기간에서 변조되는 제2 소스 출력 인에이블신호(SOE2)의 펄스폭을 제2 펄스폭(W2)이라 가정할 때, 제2 펄스폭(W2)은 제1 소스 출력 인에이블신호(SOE1)의 펄스폭(W1)보다 넓다.

N의 배수 번째 프레임기간 이외의 다른 프레임기간 동안, 제1 소스 출력 인에이블 신호(SOE)의 펄스와 스캔펄스(GP)는 중첩되지 않거나 매우 작은 시간 동안 중첩된다. 이 때문에 N의 배수 번째 프레임기간 이외의 다른 프레임기간 동안, 액정셀은 스캔펄스(SP)에 의해 TFT가 턴-온되면 정극성 데이터전압(+Vdata), 또는 부극성 데이터전압(-Vdata)을 충전한 후에 TFT가 턴-오프된 다음, 스토리지 커패시터(Cst)에 의해 데이터전압(+Vdata, -Vdata)을 유지한다.

이에 비하여, N의 배수 번째 프레임기간 동안 제2 소스 출력 인에이블 신호(SOE2)의 펄스와 스캔펄스(GP)는 상대적으로 긴 시간 동안 중첩된다. 이 때문에 제N 및 제2N 프레임기간 동안 액정셀은 스캔펄스(SP)에 의해 TFT가 턴-온되면 공통전압 또는 차지쉐어전압을 충전한 후에 데이터전압(+Vdata, -Vdata)을 충전한다. 이어서, 액정셀은 TFT가 턴-오프된 다음, 스토리지 커패시터(Cst)에 의해 데이터전압(+Vdata, -Vdata)을 유지한다.

모든 프레임기간에 동일 계조의 데이터전압(+Vdata, -Vdata)을 액정셀(Clc)에 공급한다고 가정할 때, N의 배수 번째 프레임기간 동안 액정셀(Clc)이 제2 소스 출력 인에이블신호(SOE2)와 스캔펄스(SP)의 중첩에 의해 공통전압(Vcom) 또는 차지쉐어전압을 충전한 데이터전압(+Vdata, -Vdata)을 충전한다. 따라서, N의 배수 번째 프레임기간 동안 액정셀의 충전양은 N의 배수 번째 프레임기간 이외의 다른 프레임기간의 충전양에 비하여 작아진다.

제1 소스 출력 인에이블신호(SOE1)의 펄스폭(W1)을 1이라 할 때, 제2 소스 출력 인에이블신호(SOE2)의 제2 펄스폭(W2)은 대략 1.36~1.71이다. 이는 실험 결과 인터레이스 데이터와 스크롤 데이터 모두에서 직류화잔상과 플리커가 나타나지 않는 제2 펄스폭의 최적값이기 때문이다. 이 실험은 제1 소스 출력 인에이블신호(SOE1)의 펄스폭(W1)을 2.24μs로 하고 N 프레임 단위로 이전 프레임과 동일한 극성으로 데이터전압을 제어하여 액정표시패널을 구동하면서 제2 소스 출력 인에이블신호(SOE2)의 제2 펄스폭(W2)을 조절하여 인터레이스 데이터와 스크롤 데이터 모두에서 직류화잔상과 플리커를 확인하였던 실험이다. 이 실험에서, 인터레이스 데이터와 스크롤 데이터 모두에서 직류화잔상과 플리커가 나타나지 않는 제2 소스 출력 인에이블신호(SOE2)의 제2 펄스폭(W2)은 대략 3.04μs~3.84μs로 확인되었다. 제2 소스 출력 인에이블신호(SOE2)의 제2 펄스폭(W2)이 3.04μs보다 좁으면 N의 배수 번째 프레임기간에서 액정셀(Clc)의 충전양 감소정도가 작기 때문에 육안으로 화면에서 플리커를 느낄 수 있었고, 제2 소스 출력 인에이블신호(SOE2)의 제2 펄스폭(W2)이 3.84μs보다 넓으면 N의 배수 번째 프레임기간에서 액정셀(Clc)의 충전양 감소정도가 크기 때문에 육안으로 화면의 휘도저하와 플리커를 느낄 수 있었다.

결국, 본 발명의 제2 실시예에 따른 액정표시장치의 구동방법은 매 프레임기간마다 데이터전압의 극성을 반전시키고, N 프레임기간 단위로 그 이전 프레임기간과 동일한 극성으로 데이터전압을 제어하며, N의 배수 번째 프레임기간에서 소스 출력 인에이블신호(SOE2)의 펄스폭을 넓혀 액정셀의 충전양을 낮춘다.

도 21은 본 발명의 제3 실시예에 따른 액정표시장치를 나타낸다.

도 21을 참조하면, 본 발명의 제3 실시예에 따른 액정표시장치는 액정표시패널(100), 타이밍 콘트롤러(201), 제1 로직회로(202), 데이터 구동회로(203), 게이트 구동회로(204), 및 제2 로직회로(207)를 구비한다. 시스템(105)과 액정표시패널(100)은 전술한 실시예들과 실질적으로 동일하므로 동일한 도면부호를 붙이고 그에 대한 상세한 설명을 생략하기로 한다.

타이밍 콘트롤러(201)는 수직/수평 동기신호(Vsync, Hsync), 데이터 인에이블 신호(Data Enable), 클럭신호(CLK) 등의 타이밍신호를 입력받아 데이터 구동회로(203), 게이트 구동회로(204), 제1 및 제2 로직회로(202, 207)의 동작 타이밍을 제어하기 위한 타이밍 제어신호들을 발생한다. 타이밍 제어신호들은 게이트 스타트 펄스(GSP1), 게이트 쉬프트 클럭신호(GSC1), 게이트 출력 인에이블신호(GOE1) 등의 게이트 타이밍 제어신호를 포함한다. 또한, 타이밍 제어신호들은 소스 스타트 펄스(SSP), 소스 샘플링 클럭(SSC), 소스 출력 인에이블신호(SOE), 제1 극성제 어신호(POL1) 등의 데이터 타이밍 제어신호를 포함한다. 이러한 타이밍 콘트롤러(201)는 120Hz 또는 60Hz 프레임 주파수로 타이밍 제어신호들을 발생하여 120Hz 또는 60Hz 기준으로 제1 로직회로(202), 데이터 구동회로(203), 게이트 구동회로(204)의 동작 타이밍을 제어한다. 이 타이밍 콘트롤러(201)는 입력 디지털 비디오 데이터(RGB)를 기수 화소 데이터들(RGBodd1)과 우수 화소 데이터들(RGBeven1)로 분리하여 제1 로직회로(203)로 전송되는 데이터의 전송 주파수를 1/2로 낮춘다.

제1 로직회로(202)는 도 13과 같은 회로를 이용하여 N의 배수 번째 프레임기간 이전의 N-1 개의 프레임기간들에서 1 프레임기간마다 위상이 반전되고 N의 배수 번째 프레임기간과 그 이전 프레임기간에서 위상이 동일한 제2 극성제어신호(POL2)를 발생한다. 또한, 제2 로직회로(202)는 N의 배수 번째 프레임기간 동안 데이터(RGBodd1, RGBeven1)를 하향 변조한다.

제2 로직회로(207)는 N의 배수 번째 프레임기간 동안 게이트 타이밍 제어신호를 변조하여 액정셀의 데이터전압 충전양 저하를 유도한다. 이 게이트 타이밍 변조에 의해 액정셀은 이전 라인의 반대극성 데이터전압을 프리차징시킨 후에, 표시하고자 하는 데이터전압을 충전시킨다. 따라서, 액정셀의 충전양은 다른 프레임기간들에 비하여 N의 배수 번째 프레임기간에 작아진다.

게이트 타이밍 신호의 변조방법은 아래와 같은 제1 내지 제3 실시예들을 포함한다.

(1) 제1 실시예 : N의 배수 번째 프레임기간에서 첫 번째 발생되는 게이트 쉬프트 클럭(GSC) 앞에 프리 GSP클럭(PreGSC)을 발생하고 N의 배수 번째 프레임기 간에서 첫 번째 발생되는 게이트 출력 인에이블신호(GOE1)의 앞에 프리 GOE 클럭을 발생하는 방법.

(2) 제2 실시예 : N의 배수 번째 프레임기간 동안 게이트 스타트펄스(GSP1)의 펄스폭을 증가시키는 방법.

(3) 제3 실시예 : N의 배수 번째 프레임기간 동안 게이트 쉬프트 클럭신호(GSC1)와 게이트 출력 인에이블신호(GOE1)의 위상을 빠르게 하는 방법.

타이밍 콘트롤러(201)는 제2 실시예의 게이트 타이밍 변조방법에서 데이터 구동회로(203)에 공급되는 디지털 비디오 데이터(RGBodd1, RGBeven1)를 지연시켜 스캔펄스가 가장 먼저 공급되는 제1 게이트라인(G1)의 제1 및 제2 스캔펄스들 중에서 제2 스캔펄스에 첫 번째 데이터를 동기시켜야 한다.

타이밍 콘트롤러(201)와, 제1 및 제2 로직회로(202, 207)는 원칩(One Chip)으로 집적될 수 있다.

데이터 구동회로(203)는 도 15 및 도 16과 같은 집적회로들을 이용하여 디지털 비디오 데이터(RGBodd2, RGBeven2)를 래치한다. 그리고 데이터 구동회로(203)는 디지털 비디오 데이터(RGBodd2, RGBeven2)를 제2 극성제어신호(POL2)에 따라 아날로그 정극성/부극성 감마보상전압으로 변환하여 정극성/부극성 아날로그 데이터전압을 발생하고 그 데이터전압을 데이터라인들(D1 내지 Dm)에 공급한다.

게이트 구동회로(204)는 도 22와 같은 쉬프트 레지스터, 쉬프트 레지스터의 출력신호를 액정셀의 TFT 구동에 적합한 스윙폭으로 변환하기 위한 레벨 쉬프터 및 레벨 쉬프터와 게이트라인(G1 내지 Gn) 사이에 접속되는 출력 버퍼를 각각 포함하 는 다수의 게이트 드라이브 집적회로들로 구성된다. 이 게이트 구동회로(204)는 N의 배수 번째 프레임기간 동안 변조된 게이트 타이밍 제어신호들에 응답하여 한 쌍의 스캔펄스를 게이트라인들에 순차적으로 공급하거나 스캔펄스의 출력 타이밍을 빠르게 한다. 한 쌍의 스캔펄스는 연속적으로 발생되는 제1 및 제2 스캔펄스를 포함하고, 이 중 제1 스캔펄스는 이전 게이트라인에 공급된 제2 스캔펄스와 적어도 일부가 중첩된다.

도 22는 게이트 구동회로(204)의 쉬프트 레지스터를 나타낸다.

게이트 구동회로(204)의 쉬프트 레지스터는 게이트 쉬프트 클럭(GSC)이 공통으로 공급되고 종속적으로 접속된 다수의 스테이지들(ST1 내지 STm)을 구비한다. 게이트 스타트 펄스(GSP1, GSP2)는 스캔펄스를 가장 먼저 발생하는 제1 스테이지(ST1)에 입력된다. 제1 스테이지(ST1)는 게이트 스타트 펄스가 하이논리전압을 유지할 때 게이트 쉬프트 클럭(GSC1, GSC2)에 응답하여 스캔펄스를 발생한다. 제2 내지 제m 스테이지(ST1)는 이전 스테이지의 출력을 스타트펄스로 입력 받으며, 게이트 쉬프트 클럭(GSC1, GSC2)에 응답하여 이전 스테이지의 출력을 순차적으로 쉬프트시켜 자신의 출력단자를 통해 스캔펄스를 출력한다.

도 23은 본 발명의 제1 실시예에 따른 게이트 타이밍 제어신호들의 변조방법을 나타낸다. 도 23에서, N의 배수 번째 프레임기간 동안 발생되는 게이트 타이밍 제어신호와 데이터전압 파형을 나타낸다. 도 23에서 "Source output"은 데이터 구동회로(203)로부터 출력된 데이터전압파형이다. 이 실시예에서, 데이터전압은 극성제어신호(POL2)에 의해 1 수평기간 단위로 극성이 반전된다. "GSC2"는 N의 배수 번째 프레임기간 동안 제2 로직회로(207)에 의해 변조된 게이트 쉬프트 클럭이며, "GOE2"는 N의 배수 번째 프레임기간 동안 제2 로직회로(207)에 의해 변조된 게이트 출력 인에이블신호이다.

도 22 및 도 23을 참조하면, N의 배수 번째 프레임기간 동안 제2 로직회로(207)는 게이트 타이밍 제어신호 중에서 게이트 쉬프트 클럭(GSC1)과 게이트 출력 인에이블신호(GOE1)를 변조한다.

제2 로직회로(102)에 의해 변조된 게이트 타이밍 제어신호는 제1 게이트라인(G1)에 제2 스캔펄스(SP2)를 발생시키기 위한 제1 게이트 쉬프트 클럭(GSC2a) 앞에서 발생되는 프리 게이트 쉬프트 클럭(PreGSC)과, 제1 게이트라인(G1)에 제2 스캔펄스(SP2)를 발생시키기 위한 제1 게이트 출력 인에이블신호(GOE1) 앞에서 발생된 프리 게이트 출력 인에이블신호(PreGOE)를 포함한다. 프리 게이트 쉬프트 클럭(PreGSC)은 게이트 스타트 펄스(GSP1)와 거의 동시에 발생된다. 제1 게이트 쉬프트 클럭(GSC2a)은 게이트 스타트 펄스(GSP1)가 하이논리전압을 유지하는 동안 프리 게이트 쉬프트 클럭(PreGSC)의 폴링에지로부터 소정시간 뒤에 발생된다. 따라서, 게이트 스타트 펄스(GSP1) 내에 프리 게이트 쉬프트 클럭(PreGSC)과 제1 게이트 쉬프트 클럭(GSC2a)이 중첩된다. 프리 게이트 출력 인에이블 신호(PreGOE)는 프리 게이트 쉬프트 클럭(PreGSC)의 라이징 에지에 중첩되고, 제1 게이트 출력 인에이블신호(GOE2a)은 프리 게이트 쉬프트 클럭(PreGSC)의 폴링 에지와 제1 게이트 쉬프트 클럭(GSC2a)의 라이징 에지에 중첩된다.

게이트 구동회로(204)의 쉬프트 레지스터에서, 제1 스테이지(ST1)는 프리 게 이트 쉬프트 클럭(PreGSC)에 응답하여 프리 게이트 출력 인에이블(PreGOE)의 폴링에지와 제1 게이트 출력 인에이블(GOE2a)의 라이징에지 사이에서 프리 스캔펄스(PreSP)를 발생한다. 이 프리 스캔펄스(PreSP)에 응답하여 제1 게이트라인(G1)에 접속된 TFT들이 턴-온되지만, 이 때 데이터전압이 출력되지 않으므로 제1 화소행의 액정셀들은 데이터전압을 충전하지 않는다.

이어서, 제1 게이트 쉬프트 클럭(GSC2a)이 발생될 때 게이트 스타트 펄스(GSP1)가 하이논리전압을 유지하고 있으므로 제1 스테이지(ST1)는 게이트 스타트 펄스(GSP1)를 쉬프트시켜 제2 스캔펄스(SP2)를 발생함과 동시에, 제2 스테이지(ST2)는 제1 스테이지(ST1)로부터 출력된 프리 스캔펄스(PreSP)를 쉬프트시켜 제1 스캔펄스(SP1)를 발생한다. 이 때, 제1 게이트라인(G1)에 제2 스캔펄스(SP2)가 공급되어 제1 게이트라인(G1)에 접속된 TFT들이 턴-온되므로 제1 화소행의 액정셀들은 정극성(또는 부극성)의 제1 데이터전압(Data1)을 충전한다. 이와 동시에, 제2 게이트라인(G2)에 제1 스캔펄스(SP1)가 공급되어 제2 게이트라인(G2)에 접속된 TFT들이 턴-온되므로 제2 화소행의 액정셀들은 정극성(또는 부극성)의 제1 데이터전압(Data1)을 충전한다.

이어서, 제2 게이트 쉬프트 클럭(GSC2b)이 발생될 때 게이트 스타트 펄스(GSP)가 로우논리전압으로 반전되어 있으므로 제1 스테이지(ST1)의 출력 전압은저전위 전원전압(VSS) 또는 기저전압(GND)까지 방전되며, 제2 스테이지(ST2)는 제2 게이트 쉬프트 클럭(GSC2b)에 응답하여 제1 스테이지(ST1)로부터 출력된 제2 스캔펄스(SP2)를 쉬프트시켜 제2 스캔펄스(SP2)를 발생한다. 이 기간 동안, 제3 스테 이지(ST3)는 제2 스테이지(ST2)로부터 출력된 제2 스캔펄스(SP2)를 쉬프트시켜 제1 스캔펄스(SP1)를 발생한다. 이 때, 제2 게이트라인(G2)에 제2 스캔펄스(SP2)가 공급되어 제2 게이트라인(G2)에 접속된 TFT들이 턴-온되므로 제2 화소행의 액정셀들은 부극성(또는 정극성)의 제2 데이터전압(Data2)을 충전한다. 이와 동시에, 제3 게이트라인(G3)에 제1 스캔펄스(SP1)가 공급되어 제3 게이트라인(G3)에 접속된 TFT들이 턴-온되므로 제3 화소행의 액정셀들은 부극성(또는 정극성)의 제2 데이터전압(Data2)을 충전한다.

이와 같은 방법으로, 게이트 구동회로(204)의 쉬프트 레지스터는 N의 배수 번째 프레임기간 동안 한 쌍의 스캔펄스(SP1, SP2)를 순차적으로 쉬프트시킨다. 이전 게이트 라인에 공급된 제2 스캔펄스(SP2)는 그 다음 게이트라인에 공급된 제1 스캔펄스(SP1)와 중첩된다. 따라서, 액정셀들은 이전 화소행에 충전된 반대극성 데이터전압을 충전한 후에, 그 데이터전압의 극성과 반대인 표시하고자 하는 데이터 전압을 충전한다. 이전 화소행에 충전된 반대극성 데이터전압이 그 다음 화소행에 충전(pre-charge)되는 시간은 120Hz를 프레임 주파수로 가정할 때 대략 "

" 정도이며, 이 1 라인 충전시간을 제외한 나머지 프레임기간 동안 표시하고자 하는 데이터전압을 유지한다. 따라서, N의 배수 번째 프레임기간 동안 액정셀들은 이전 화소행의 반대극성전압을 일시적으로 충전한 직후에 그와 반대극성의 데이터전압을 충전하므로 충전양이 작아진다. 또한, N의 배수 번째 프레임기간 동안 액정셀들에 충전되는 데이터전압은 서로 다 른 극성을 가지는 두 개의 전압을 포함하므로 액정셀들에 충전되는 데이터전압의 주파수성분도 높아진다.

도 24는 본 발명의 제2 실시예에 따른 게이트 타이밍 제어신호들의 변조방법을 나타낸다. 도 24에서 "Source output"은 데이터 구동회로(203)로부터 출력된 데이터전압파형이다. 이 실시예에서 데이터전압은 극성제어신호(POL2)에 의해 1 수평기간 단위로 극성이 반전된다. "GSP2"는 N의 배수 번째 프레임기간 동안 제2 로직회로(207)에 의해 변조된 게이트 스타트 펄스이다.

도 22 및 도 24를 참조하면, N의 배수 번째 프레임기간 동안 제2 로직회로(107)는 게이트 타이밍 제어신호를 변조한다. 변조된 게이트 타이밍 제어신호는 펄스폭이 확장된 게이트 스타트 펄스(WGSP)를 포함한다. 이 게이트 스타트 펄스(WGSP)의 펄스폭 기간 내에서 변조되지 않은 제1 및 제2 게이트 쉬프트 클럭(GSC1, GSC2)이 발생된다.

게이트 구동회로(204)의 쉬프트 레지스터에서, 제1 스테이지(ST1)는 제1 게이트 쉬프트 클럭(GSC1a)에 응답하여 제1 게이트 출력 인에이블(GOE1a)의 폴링에지와 제2 게이트 출력 인에이블(GOE1b)의 라이징에지 사이에서 제1 스캔펄스(SP1)를 발생한다. 이 제1 스캔펄스(SP1)에 응답하여 제1 게이트라인(G1)에 접속된 TFT들이 턴-온되지만, 이 때 데이터전압이 출력되지 않으므로 제1 화소행의 액정셀들은 데이터전압을 충전하지 않는다.

이어서, 제2 게이트 쉬프트 클럭(GSC1b)이 발생될 때 게이트 스타트 펄스(WGSP)가 하이논리전압을 유지하고 있으므로 제1 스테이지(ST2)는 게이트 스타트 펄스(WGSP)를 쉬프트시켜 제2 스캔펄스(SP2)를 발생함과 동시에, 제2 스테이지(ST2)는 제1 스테이지(ST1)로부터 출력된 제1 스캔펄스(SP1)를 쉬프트시켜 제1 스캔펄스(SP1)를 발생한다. 이 때, 제1 게이트라인(G1)에 제2 스캔펄스(SP2)가 공급되어 제1 게이트라인(G1)에 접속된 TFT들이 턴-온되므로 제1 화소행의 액정셀들은 정극성(또는 부극성)의 제1 데이터전압(Data1)을 충전한다. 이와 동시에, 제2 게이트라인(G2)에 제1 스캔펄스(SP1)가 공급되어 제2 게이트라인(G2)에 접속된 TFT들이 턴-온되므로 제2 화소행의 액정셀들은 정극성(또는 부극성)의 제1 데이터전압(Data1)을 충전한다.

이어서, 제3 게이트 쉬프트 클럭(GSC1c)이 발생될 때 게이트 스타트 펄스(WGSP)가 로우논리전압으로 반전되어 있으므로 제1 스테이지(ST1)의 출력 전압은저전위 전원전압(VSS) 또는 기저전압(GND)까지 방전되며, 제2 스테이지(ST2)는 제3 게이트 쉬프트 클럭(GSC1c)에 응답하여 제1 스테이지(ST1)로부터 출력된 제2 스캔펄스(SP2)를 쉬프트시켜 제2 스캔펄스(SP2)를 발생한다. 이 기간 동안, 제3 스테이지(ST3)는 제2 스테이지(ST2)로부터 출력된 제1 스캔펄스(SP1)를 쉬프트시켜 제1 스캔펄스(SP1)를 발생한다. 이 때, 제2 게이트라인(G2)에 제2 스캔펄스(SP2)가 공급되어 제2 게이트라인(G2)에 접속된 TFT들이 턴-온되므로 제2 화소행의 액정셀들은 부극성(또는 정극성)의 제2 데이터전압(Data2)을 충전한다. 이와 동시에, 제3 게이트라인(G3)에 제1 스캔펄스(SP1)가 공급되어 제3 게이트라인(G3)에 접속된 TFT들이 턴-온되므로 제3 화소행의 액정셀들은 부극성(또는 정극성)의 제2 데이터전압(Data2)을 충전한다.

이와 같은 방법으로, 게이트 구동회로(204)의 쉬프트 레지스터는 N의 배수 번째 프레임기간 동안 한 쌍의 스캔펄스(SP1, SP2)를 순차적으로 쉬프트시킨다. 이전 게이트 라인에 공급된 제2 스캔펄스(SP2)는 그 다음 게이트라인에 공급된 제1 스캔펄스(SP1)와 중첩된다. 따라서, 액정셀들은 이전 화소행에 충전된 반대극성 데이터전압을 충전한 직후에, 그 데이터전압의 극성과 반대인 표시하고자 하는 데이터 전압을 충전한다. 이전 화소행에 충전된 반대극성 데이터전압이 그 다음 화소행에 충전되는 시간은 120Hz를 프레임 주파수로 가정할 때 대략 "

" 정도이며, 이 1 라인 충전시간을 제외한 나머지 프레임기간 동안 표시하고자 하는 데이터전압을 유지한다. 따라서, N의 배수 번째 프레임기간 동안 액정셀들은 이전 화소행에 충전된 반대극성전압을 일시적으로 충전한 직후에 그와 반대극성의 데이터전압을 충전하므로 충전양이 작아진다. 또한, N의 배수 번째 프레임기간 동안 액정셀들에 충전되는 데이터전압은 서로 다른 극성을 가지는 두 개의 전압을 포함하므로 액정셀들에 충전되는 데이터전압의 주파수성분도 높아진다.

도 24의 실시예에서 제1 데이터전압(Data1)은 제1 게이트라인(G1)에 공급되는 제2 스캔펄스(SP2)에 동기되어야 하므로 타이밍 콘트롤러(201)는 제1 데이터전압(Data1)에 대응하는 디지털 비디오 데이터(RGB)를 도 23의 실시예에 비하여 지연 공급하여야 한다.

도 25는 본 발명의 제3 실시예에 따른 게이트 타이밍 제어신호들의 변조방법 을 나타낸다. 도 25에서 "Source output"은 데이터 구동회로(203)로부터 출력된 데이터전압파형이다. 이 실시예에서 데이터전압은 극성제어신호(POL2)에 의해 1 수평기간 단위로 극성이 반전된다. "GSC2"는 N의 배수 번째 프레임기간 동안 제2 로직회로(207)에 의해 변조된 게이트 쉬프트 클럭이며, "GOE2"는 N의 배수 번째 프레임기간 동안 제2 로직회로(207)에 의해 변조된 게이트 출력 인에이블신호이다.

도 25를 참조하면, 제2 로직회로(207)는 N의 배수 번째 프레임기간 동안 게이트 쉬프트 클럭신호(GSC1)와 게이트 출력 인에이블신호(GOE1)의 위상을 빠르게 하는 변조한다. 따라서, N의 배수 번째 프레임기간 동안 스캔펄스(SP)와 데이터전압(Vdata)의 위상이 달라지게 된다. 액정셀은 N의 배수 번째 프레임기간에서 1 수평기간 동안 이전 라인의 데이터전압을 충전한 후에 그와 반대극성을 가지는 표시하고자 하는 데이터전압을 충전한다. 그 결과, 액정셀은 N의 배수 번째 프레임기간 동안 충전양이 줄어든다.

도 26은 N의 배수 번째 프레임기간 이외의 다른 프레임기간 동안 게이트 구동회로(204)를 제어하는 게이트 타이밍 제어신호들을 나타낸다. 도 26에서 "Source output"은 데이터 구동회로(203)로부터 출력된 데이터전압파형이다. 이 실시예에서 데이터전압은 극성제어신호(POL2)에 의해 1 수평기간 단위로 극성이 반전된다.

도 26을 참조하면, 제2 로직회로(207)는 N의 배수 번째 프레임기간 이외의 다른 프레임기간 동안 타이밍 콘트롤러(201)로부터 생성된 게이트 타이밍 제어신호들을 변조하지 않고, 그대로 게이트 구동회로(204) 쪽으로 바이패스시킨다. 따라 서, 액정셀은 N의 배수 번째 프레임기간 이외의 다른 프레임기간 동안 표시하고자 하는 어느 한 극성의 데이터전압을 충전하므로 충전양이 저하되지 않는다.

도 27은 본 발명의 제4 실시예에 따른 액정표시장치의 구동방법을 설명하기 위한 흐름도이다.

도 27을 참조하면, 본 발명의 제4 실시예에 따른 액정표시장치의 구동방법은 입력 데이터를 분석하여, 그 입력 데이터가 인터레이스 데이터 또는 스크롤 데이터와 같이 직류화 잔상이 나타날 수 있는 데이터인가를 판단하고, 프레임기간을 카운트한다.(S271, S272) 본 발명의 제4 실시예는 라인 메모리와 비교기를 이용하여 2 개의 라인 데이터를 반복적으로 비교하여 이웃하는 2 개의 라인 데이터들이 소정의 임계값 이상이면 그 데이터를 인터레이스 데이터로 판단할 수 있다. 또한, 본 발명의 제4 실시예는 프레임 메모리와 비교기를 이용하여 이전 프레임 이미지들과 현재 프레임 이미지를 비교하여 현재 프레임에서 일정한 속도로 움직이는 부분을 검출하여 스크롤 데이터를 판단할 수 있다.

현재 입력되는 데이터가 직류화 잔상이 나타나지 않고 현재 프레임기간이 N의 배수 번째 프레임기간이 아니면, 본 발명의 제4 실시예는 제1 극성제어신호(POL1)로 데이터 전압의 극성을 제어하고 데이터 및/또는 타이밍 제어신호들을 변조하지 않는다.(S273, S274, S276) 따라서, 현재 입력되는 데이터가 직류화 잔상이 나타나지 않고 현재 프레임기간이 N의 배수 번째 프레임기간이 아니면, 액정셀의 데이터 충전양은 반대극성 전압의 충전이 없으므로 거의 저하되지 않는다.

현재 입력되는 데이터가 직류화 잔상이 나타날 수 있는 데이터이고 현재 프 레임기간이 N의 배수 번째 프레임기간으로 판단되면, 본 발명의 제4 실시예는 N의 배수 번째 프레임기간 동안 제2 극성제어신호(POL2)로 데이터전압의 극성을 제어하고 전술한 실시예들에 설명된 방법과 같이 데이터 및/또는 타이밍 제어신호들을 변조한다.(S273, S275, S277) 따라서, 현재 입력되는 데이터가 직류화 잔상이 나타날 수 있는 데이터이고 현재 프레임기간이 N의 배수 번째 프레임기간으로 판단되면 액정셀의 충전양은 다른 프레임기간에 비하여 저하된다.

도 28은 본 발명의 제4 실시예에 따른 액정표시장치를 나타낸다. 이 실시예에서 시스템, 액정표시패널, 데이터 구동회로 및 게이트 구동회로는 전술한 실시예와 실질적으로 동일하므로 도면에서 생략된다.

도 28을 참조하면, 본 발명의 제2 실시예에 따른 액정표시장치는 타이밍 콘트롤러(281), 영상 분석부(282), 데이터 변조부(283), 제1 타이밍 제어신호 변조부(284), 및 제2 타이밍 제어신호 변조부(285)를 구비한다.

타이밍 콘트롤러(281)는 수직/수평 동기신호(Vsync, Hsync), 데이터 인에이블 신호(Data Enable), 클럭신호(CLK) 등의 타이밍신호를 입력받아 데이터 구동회로, 게이트 구동회로, 데이터 변조부(283), 및 타이밍 제어신호 변조부들(284, 285)의 동작 타이밍을 제어하기 위한 타이밍 제어신호들을 발생한다. 타이밍 제어신호들은 게이트 스타트 펄스(GSP1), 게이트 쉬프트 클럭신호(GSC1), 게이트 출력 인에이블신호(GOE1) 등의 게이트 타이밍 제어신호를 포함한다. 또한, 타이밍 제어신호들은 소스 스타트 펄스(SSP), 소스 샘플링 클럭(SSC), 소스 출력 인에이블신호(SOE1), 극성제어신호(POL1) 등의 데이터 타이밍 제어신호를 포함한다.

영상 분석부(282)는 현재 입력되는 영상의 디지털 비디오 데이터들(RGB)에 대하여 직류화 잔상이 발생 가능한 데이터인가를 판단한다. 영상 분석부(282)는 1 프레임 영상에서 이웃하는 라인들 간의 데이터를 비교하여 그 라인들 간의 데이터가 소정의 임계치 이상으로 크면 현재 입력되는 데이터를 인터레이스 데이터로 판단한다. 또한, 영상 분석부(202)는 프레임단위로 각 픽셀들의 데이터를 비교하여 표시영상에서 움직이는 화상과 그 화상의 이동속도를 검출하여, 미리 설정된 속도로 움직임 화상이 이동한다면 그 움직임 화상이 포함된 프레임 데이터를 스크롤 데이터로 판단한다.

이러한 영상 분석의 결과로, 영상 분석회로(201)는 인터레이스 데이터, 스크롤 데이터 등 직류화 잔상이 나타날 수 있는 데이터가 입력될 때 데이터 변조부(283), 제1 및 제2 타이밍 제어신호 변조부들(284, 284)을 인에이블시키기 위한 선택신호들(SEL4, SEL5, SEL6)을 발생한다.

데이터 변조부(283)는 제6 선택신호(SEL6)에 응답하여 직류화 잔상이 나타날 수 있는 데이터가 입력되고 현재 프레임기간이 N의 배수 번째 프레임 기간일 때 타이밍 콘트롤러(281)로부터의 데이터(RGBodd1, RGBeven1)을 하향 변조한다.

제1 타이밍 제어신호 변조부(284)는 제4 선택신호(SEL4)에 응답하여 직류화 잔상이 나타날 수 있는 데이터가 입력되고 현재 프레임기간이 N의 배수 번째 프레임 기간일 때 타이밍 콘트롤러(281)로부터 입력되는 데이터 타이밍 제어신호를 변조한다. 변조된 소스 출력 인에이블신호(SOE2)는 데이터 구동회로에 입력되어 N의 배수 번째 프레임기간 동안 액정셀의 충전양 저하를 유도한다. 변조된 극성제어신 호(POL2)는 데이터 구동회로에 입력되어 N의 배수 번째 프레임기간 동안 그 이전의 프레임과 동일한 프레임 극성패턴으로 데이터전압의 극성을 제어하며, N의 배수 번째 프레임기간 이외의 다른 프레임기간들에서 1 프레임기간 단위로 프레임 극성패턴을 반전시켜 데이터전압의 극성을 제어한다.

제2 타이밍 제어신호 변조부(285)는 제5 선택신호(SEL5)에 응답하여 직류화 잔상이 나타날 수 있는 데이터가 입력되고 현재 프레임기간이 N의 배수 번째 프레임 기간일 때 타이밍 콘트롤러(281)로부터 입력되는 게이트 타이밍 제어신호를 변조한다. 변조된 게이트 스타트 펄스(GSP2), 변조된 게이트 쉬프트 클럭(GS2), 및 변조된 게이트 출력 인에이블신호(GOE2)는 게이트 구동회로에 입력되어 N의 배수 번째 프레임기간 동안 액정셀의 충전양 저하를 유도한다.

상술한 바와 같이, 본 발명의 실시예에 따른 액정표시장치와 그 구동방법은 N의 배수 번째 프레임기간에 그 이전 프레임기간과 동일한 극성패턴으로 데이터전압의 극성을 제어하고, N의 배수 번째 프레임기간 동안 액정셀의 충전양을 저하시키기 위하여 데이터를 변조하거나 타이밍 제어신호들을 변조한다. 따라서, 본 발명은 직류화 잔상을 예방할 수 있으며 N의 배수 번째 프레임기간 동안 액정셀의 충전양을 낮추어 플리커를 예방할 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발 명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims

다수의 데이터라인과 다수의 게이트라인이 형성되고 다수의 액정셀들을 가지는 액정표시패널;

데이터 타이밍 제어신호에 응답하여 데이터전압의 극성을 반전시키고 그 데이터전압을 상기 데이터라인들에 공급하는 데이터 구동회로;

게이트 타이밍 제어신호에 응답하여 스캔펄스를 상기 게이트라인들에 공급하는 게이트 구동회로; 및

N(N은 양의 정수)의 배수 번째 프레임기간에서 상기 데이터 구동회로에 입력되는 데이터를 하향 변조하는 데이터 변조부를 구비하고;

상기 데이터 타이밍 제어신호는 N(N은 양의 정수)의 배수 번째 프레임기간에서 그 이전의 프레임기간과 동일한 극성패턴을 가지며, 상기 N의 배수 번째 프레임기간과 그 이전의 프레임기간 이외의 다른 프레임기간들에서 1 프레임기간 단위로 극성이 반전되는 극성패턴을 가지는 극성제어신호를 포함하는 것을 특징으로 하는 액정표시장치.
제 1 항에 있어서,

상기 N의 배수 번째 프레임기간에서 상기 데이터 타이밍 제어신호와 상기 게이트 타이밍 제어신호 중 적어도 어느 하나를 변조하여 상기 액정셀의 충전양 저하를 유도하는 타이밍 제어신호 변조부를 더 구비하는 것을 특징으로 하는 액정표시 장치.
제 1 항에 있어서,

상기 데이터 구동회로에 입력될 데이터를 분석하여 그 분석 결과 상기 데이터가 직류화 잔상을 초래하는 데이터이면 상기 데이터 변조부와 상기 타이밍 제어신호 변조부를 인에이블시키는 영상 분석부를 더 구비하는 것을 특징으로 하는 액정표시장치.
다수의 데이터라인과 다수의 게이트라인이 형성되고 다수의 액정셀들을 가지는 액정표시패널을 포함한 액정표시장치의 구동방법에 있어서,

데이터와 데이터 타이밍 제어신호를 데이터 구동회로에 입력하여 상기 데이터 구동회로로 하여금 데이터전압의 극성을 반전시키고 그 데이터전압을 상기 데이터라인들에 공급하게 하는 단계;

게이트 타이밍 제어신호를 게이트 구동회로에 입력하여 상기 게이트 구동회로로 하여금 스캔펄스를 상기 게이트라인들에 공급하게 하는 단계; 및

N(N은 양의 정수)의 배수 번째 프레임기간에서 상기 데이터 구동회로에 입력되는 데이터를 하향 변조하는 단계를 포함하고;

상기 데이터 타이밍 제어신호는 N(N은 양의 정수)의 배수 번째 프레임기간에서 그 이전의 프레임기간과 동일한 극성패턴을 가지며, 상기 N의 배수 번째 프레임기간과 그 이전의 프레임기간 이외의 다른 프레임기간들에서 1 프레임기간 단위로 극성이 반전되는 극성패턴을 가지는 극성제어신호를 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.
제 4 항에 있어서,

상기 N의 배수 번째 프레임기간에서 상기 데이터 타이밍 제어신호와 상기 게이트 타이밍 제어신호 중 적어도 어느 하나를 변조하여 상기 액정셀의 충전양 저하를 유도하는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.
제 5 항에 있어서,

상기 데이터 구동회로에 입력될 데이터를 분석하는 단계를 더 포함하고;

상기 분석 결과 상기 데이터가 직류화 잔상을 초래하는 데이터이면 상기 데이터 변조와 상기 타이밍 제어신호의 변조를 실시하는 것을 특징으로 하는 액정표시장치의 구동방법.