KR20080090665A - 독립적으로 뱅크의 모드를 선택하는 반도체 메모리 장치,메모리 컨트롤러 및 그 제어 방법 - Google Patents

독립적으로 뱅크의 모드를 선택하는 반도체 메모리 장치,메모리 컨트롤러 및 그 제어 방법 Download PDF

Info

Publication number
KR20080090665A
KR20080090665A KR1020070033761A KR20070033761A KR20080090665A KR 20080090665 A KR20080090665 A KR 20080090665A KR 1020070033761 A KR1020070033761 A KR 1020070033761A KR 20070033761 A KR20070033761 A KR 20070033761A KR 20080090665 A KR20080090665 A KR 20080090665A
Authority
KR
South Korea
Prior art keywords
bank
mode
data
nth
groups
Prior art date
Application number
KR1020070033761A
Other languages
English (en)
Other versions
KR101286643B1 (ko
Inventor
송유진
이영민
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070033761A priority Critical patent/KR101286643B1/ko
Priority to US12/078,257 priority patent/US7778103B2/en
Publication of KR20080090665A publication Critical patent/KR20080090665A/ko
Application granted granted Critical
Publication of KR101286643B1 publication Critical patent/KR101286643B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

독립적으로 뱅크의 모드를 선택하는 반도체 메모리 장치, 메모리 컨트롤러 및 그 제어 방법이 개시된다. 상기 반도체 메모리 장치는 복수의 뱅크들을 구비하는 반도체 메모리 장치에 있어서, 상기 뱅크들 중 적어도 하나의 뱅크를 포함하는 제 1 내지 제 n 뱅크 그룹(n은 자연수) 및 제어 신호에 응답하여 제 k 뱅크 그룹(k는 1이상 n이하의 자연수)에 속하는 뱅크에서 데이터의 리드 또는 라이트 동작을 제어하는 메모리 컨트롤러를 구비하고, 상기 제 1 내지 제 n 뱅크 그룹은 상기 각각의 그룹마다 별개의 모드가 적용되거나 상기 모든 그룹에 동일한 모드가 적용되는 것을 특징으로 한다. 상기 반도체 메모리 장치, 메모리 컨트롤러 및 그 제어 방법은 뱅크별로 다른 모드를 적용하여 데이터의 상태에 따라 유리한 모드가 적용되는 뱅크에서 리드 또는 라이트 동작을 수행함으로써 불필요한 전력 소모 및 불필요한 시간 지연을 감소시킬 수 있는 장점이 있다.

Description

독립적으로 뱅크의 모드를 선택하는 반도체 메모리 장치, 메모리 컨트롤러 및 그 제어 방법{Semiconductor memory device for selecting mode of bank independently and memory controller of the semiconductor memory device and method for controlling the semiconductor memory device}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 실시예에 따른 반도체 메모리 장치의 블록도이다.
도 2는 본 발명의 다른 실시예에 따른 반도체 메모리 장치의 블록도이다.
도 3은 본 발명의 실시예에 따른 반도체 메모리 장치의 제어 방법에 관한 흐름도이다.
도 4는 본 발명의 다른 실시예에 따른 반도체 메모리 장치의 제어 방법에 관한 흐름도이다.
도 5(a)는 오픈 페이지 모드가 적용되는 뱅크에서 리드 동작을 수행하는 경우의 타이밍도이다.
도 5(b)는 오토 프리차지 모드가 적용되는 뱅크에서 리드 동작을 수행하는 경우의 타이밍도이다.
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 독립적으로 뱅크의 모드을 선택하는 반도체 메모리 장치, 메모리 컨트롤러 및 그 제어 방법에 관한 것이다.
메모리 중 SDRAM(Synchronous DRAM)은 다양한 형태의 계산 장치들(computing device)에 사용되며, 다양한 형태의 프로세서들에 의해서 액세스된다. 메모리 컨트롤러(memory controller)는 상기 프로세서로부터의 명령 및 어드레스에 응답해서 메모리의 리드 및 라이트 동작을 제어하는 신호를 발생한다. SDRAM은 메모리 셀이 액세스되기 전에 메모리 셀이 위치한 행(row)이 활성화되어야 한다. 상기 메모리 컨트롤러의 기능들 중 하나는 액세스될 행이 활성화되어 있는지 여부를 결정하는 것이다. 만약 상기 액세스될 행이 활성화되어 있지 않으면, 상기 메모리 컨트롤러는 행에 대한 리드 또는 라이트 동작 이전에 상기 행을 활성화시킨다. 상기 메모리 컨트롤러의 다른 기능은 새로운 행으로 액세스가 이동될 때 기존에 액세스되었던 행을 비활성화시키는 것이다.
또한, SDRAM은 리드 또는 라이트 동작 후에 프리차지(precharge) 동작을 수행한다. 프리차지 동작이 수행됨에 따라 활성화된 행은 비활성화되고 열(column)은 프리차지 전압으로 설정된다. 상기 프리차지 동작은 별도의 클록 사이클이 필요하다. SDRAM은 동일한 뱅크 내에서 동일한 행이 연속적으로 액세스 되는 경우 상기 프리차지 동작을 수행하지 않는 것이 유리하다. 또한, SDRAM은 임의의 뱅크의 행이 액세스된 후 동일하지 않은 행이 액세스 되는 경우는 프리차지 동작을 수행하여야 한다. 그러나, 종래에는 메모리 컨트롤러는 상기 경우별로 나누어 프리차지 동작을 수행하거나 수행하지 않도록 제어할 수 없었다. 즉, 메모리 컨트롤러는 오토 프리차지 모드(auto precharge mode) 또는 오픈 페이지 모드(open page mode) 중 하나의 모드를 SDRAM의 모든 뱅크에 대하여 적용하였다. 상기 오토 프리차지 모드란 리드 또는 라이트 동작 후 자동적으로 메모리가 프리차지 동작을 수행하는 모드를 의미한다. 상기 오픈 페이지 모드란 상기 메모리 컨트롤러가 프리차지 명령을 줄때까지 활성화되어 있는 행을 계속하여 활성화시키는 모드를 의미한다. 임의의 뱅크의 행이 액세스 된 후 동일하지 않은 행이 액세스 되는 경우 상기 오토 프리차지 모드가 유리하고, 동일한 뱅크 내에서 동일한 행이 반복적으로 액세스되는 경우 상기 오토 프리차지 모드가 유리하다. 그러나, 상술한 바와 같이 종래에는 상기 오토 프리차지 모드 또는 상기 오픈 페이지 모드 중 하나의 모드만을 상기 메모리의 뱅크 전체에 대하여 적용을 시켰으므로, 불필요한 전력 소모가 증가하고 불필요한 시간을 사용해야 하는 문제가 있었다.
본 발명이 이루고자하는 기술적 과제는 뱅크별로 다른 모드를 적용하여 데이터의 상태에 따라 유리한 모드가 적용되는 뱅크에서 리드 또는 라이트 동작을 수행함으로써 불필요한 전력 소모 및 불필요한 시간 지연을 방지하는 반도체 메모리 장치를 제공하는데 있다.
본 발명이 이루고자하는 다른 기술적 과제는 상기 반도체 메모리 장치의 메 모리 컨트롤러를 제공하는데 있다.
본 발명이 이루고자하는 또 다른 기술적 과제는 상기 반도체 메모리 장치를 제어하는 방법을 제공하는데 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 반도체 메모리 장치는 복수의 뱅크들을 구비하는 반도체 메모리 장치에 있어서, 상기 뱅크들 중 적어도 하나의 뱅크를 포함하는 제 1 내지 제 n 뱅크 그룹(n은 자연수) 및 제어 신호에 응답하여 제 k 뱅크 그룹(k는 1이상 n이하의 자연수)에 속하는 뱅크에서 데이터의 리드 또는 라이트 동작을 제어하는 메모리 컨트롤러를 구비하고, 상기 제 1 내지 제 n 뱅크 그룹은 상기 각각의 그룹마다 별개의 모드가 적용되거나 상기 모든 그룹에 동일한 모드가 적용되는 것을 특징으로 한다.
상기 제 1 뱅크 그룹은 오토 프리차지 모드(auto precharge mode)가 적용되고, 상기 제 n 뱅크 그룹은 오픈 페이지 모드(open page mode)가 적용되는 것이 바람직하다.
상기 제 1 내지 제 n 뱅크 그룹은 오토 프리차지 모드(auto precharge mode) 또는 오픈 페이지 모드(open page mode)가 적용되는 것이 바람직하다.
상기 제어 신호는 상기 데이터의 상태에 따라 다른 레벨을 가지는 것이 바람직하다.
상기 제어신호는 상기 데이터가 랜덤(random)하게 뱅크의 행(row)을 액세스하는 경우 제 1 레벨을 가지고, 상기 데이터가 뱅크의 동일한 행을 반복적으로 액 세스하는 경우 제 2 레벨을 가지는 것이 바람직하다.
상기 메모리 컨트롤러는 상기 제어 신호가 제 1 레벨인 경우, 상기 제 1 내지 제 n 뱅크 그룹 중 오토 프리차지 모드(auto precharge mode)가 적용된 그룹의 뱅크에서 데이터의 리드 또는 라이트 동작을 제어하는 것이 바람직하다.
상기 메모리 컨트롤러는 상기 제어 신호가 제 2 레벨인 경우, 상기 제 1 내지 제 n 뱅크 그룹 중 오픈 페이지 모드(open page mode)가 적용된 그룹의 뱅크에서 데이터의 리드 또는 라이트 동작을 제어하는 것이 바람직하다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 메모리 컨트롤러는 제 1 내지 제 n 뱅크(n은 자연수)를 구비하는 메모리를 제어하는 메모리 컨트롤러에 있어서, 제 1 내지 제 n 레지스터 및 동작 제어부를 구비한다. 상기 제 1 내지 제 n 레지스터는 대응하는 상기 제 1 내지 제 n 뱅크에 대한 모드 정보를 저장한다. 상기 동작 제어부는 제어 신호에 응답하여 상기 제 1 내지 제 n 뱅크 중 하나의 뱅크에서 데이터의 리드 또는 라이트 동작을 제어한다.
상기 모드 정보는 오토 프리차지 모드(auto precharge mode) 정보 및 오픈 페이지 모드(open page mode) 정보 중 하나의 모드 정보인 것이 바람직하다.
상기 제어 신호는 상기 데이터의 상태에 따라 다른 레벨을 가지는 것이 바람직하다.
상기 제어신호는 상기 데이터가 랜덤(random)하게 뱅크의 행(row)을 액세스하는 경우 제 1 레벨을 가지고, 상기 데이터가 뱅크의 동일한 행을 반복적으로 액세스하는 경우 제 2 레벨을 가지는 것이 바람직하다.
상기 동작 제어부는 상기 제어 신호가 제 1 레벨인 경우, 상기 제 1 내지 제 n 뱅크 그룹 중 오토 프리차지 모드(auto precharge mode)가 적용된 그룹의 뱅크에서 데이터의 리드 또는 라이트 동작을 제어하는 것이 바람직하다.
상기 동작 제어부는 상기 제어 신호가 제 2 레벨인 경우, 상기 제 1 내지 제 n 뱅크 중 오픈 페이지 모드(open page mode)가 적용된 그룹의 뱅크에서 데이터의 리드 또는 라이트 동작을 제어하는 것이 바람직하다.
상기 또 다른 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 반도체 메모리 장치의 제어 방법은 복수의 뱅크들을 구비하는 반도체 메모리 장치의 제어 방법에 있어서 상기 뱅크들 중 적어도 하나의 뱅크를 포함하는 제 1 내지 제 n 뱅크 그룹(n은 자연수)을 설정하는 단계, 상기 제 1 내지 제 n 뱅크 그룹(n은 자연수)에 있어서, 상기 각각의 그룹마다 별개의 모드를 적용하거나 상기 모든 그룹에 동일한 모드를 적용하는 단계 및 제어 신호에 응답하여 제 k 뱅크 그룹(k는 1이상 n이하의 자연수)에 속하는 뱅크에서 데이터의 리드 또는 라이트 동작을 제어하는 단계를 구비하는 것을 특징으로 한다.
상기 별개의 모드를 적용하는 단계는 제 1 뱅크 그룹에 오토 프리차지 모드(auto precharge mode)를 적용하는 단계 및 제 n 뱅크 그룹에 오픈 페이지 모드(open page mode)를 적용하는 단계를 구비하는 것이 바람직하다.
상기 동일한 모드를 적용하는 단계는 상기 제 1 내지 제 n 뱅크 그룹에 오토 프리차지 모드(auto precharge mode) 또는 오픈 페이지 모드(open page mode)를 적용하는 단계인 것이 바람직하다.
상기 제어신호는 상기 데이터의 상태에 따라 다른 레벨을 가지는 것을 특징으로 하는 반도체 메모리 장치의 제어 방법.
상기 제어하는 단계는 상기 데이터가 랜덤(random)하게 뱅크의 행(row)을 액세스하는 경우 제 1 내지 제 n 뱅크 그룹 중 오토 프리차지 모드(auto precharge mode)가 적용된 그룹의 뱅크에서 데이터의 리드 또는 라이트 동작을 제어하는 단계를 구비하는 것이 바람직하다.
상기 제어하는 단계는 상기 데이터가 뱅크의 동일한 행(row)을 반복적으로 액세스하는 경우 제 1 내지 제 n 뱅크 그룹 중 오픈 페이지 모드(open page mode)가 적용된 그룹의 뱅크에서 데이터의 리드 또는 라이트 동작을 제어하는 단계를 구비하는 것이 바람직하다.
상기 또 다른 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 반도체 메모리 장치의 제어 방법은 복수의 뱅크들 중 적어도 하나의 뱅크에 대하여 오토 프리차지 모드(auto precharge mode)를 적용하는 단계, 상기 복수의 뱅크들 중 나머지 뱅크에 대하여 오픈 페이지 모드(open page mode)를 적용하는 단계, 제어 신호에 응답하여 상기 오토 프리차지 모드가 적용된 뱅크 및 상기 오픈 페이지 모드가 적용된 뱅크 중 하나의 뱅크를 선택하는 단계 및 상기 선택된 뱅크에서 데이터의 리드 또는 라이트 동작을 제어하는 단계를 구비하는 것을 특징으로 한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 본 발명의 실시예에 따른 반도체 메모리 장치(100)의 블록도이다.
도 1을 참조하면, 반도체 메모리 장치(100)는 복수의 뱅크들(APBANK_0, APBANK_1, OPBANK_0, OPBANK_1)을 구비하는 메모리(110) 및 메모리(110)를 제어하는 메모리 컨트롤러(150)를 구비한다.
메모리(110)는 상기 뱅크들 중 적어도 하나의 뱅크를 포함하는 제 1 내지 제 n 뱅크 그룹(n은 자연수)(110_1, ... , 110_n)을 구비할 수 있다. 제 1 내지 제 n 뱅크 그룹(110_1, ... , 110_n)은 상기 각각의 그룹마다 별개의 모드가 적용되거나 상기 모드 그룹에 동일한 모드가 적용될 수 있다.
도 1에서는 예시적으로 제 1 뱅크 그룹(110_1)에 포함되는 뱅크들(APBANK_0, APBANK_1)은 오토 프리차지 모드(auto precharge mode)가 적용되는 뱅크들로 가정하였다. 또한, 제 n 뱅크 그룹(110_n)에 포함되는 뱅크들(OPBANK_0, OPBANK_1)은 오픈 페이지 모드(open page mode)가 적용되는 뱅크들로 가정하였다. 다만, 나머지 뱅크 그룹에 대하여도 동일하게 그룹별로 소정의 모드가 적용될 수 있음은 당업자에게 자명한 사항이다. 또한, 상기 오토 프리차지 모드 또는 상기 오프 페이지 모드 중 하나의 모드가 제 1 내지 제 n 그룹(110_1, ... , 110_n)에 포함되는 모든 뱅크에 대하여 적용될 수도 있다. 이하에서, 상기 오토 프리차지 모드(auto precharge mode)가 적용되는 뱅크는 오토 프리차지 뱅크라 하고, 상기 오픈 페이지 모드(open page mode)가 적용되는 뱅크는 오픈 페이지 뱅크라고 한다.
상기 제 1 내지 제 n 뱅크 그룹(110_1, ... , 110_n)에 포함되는 뱅크들에 적용되는 상기 모드는 부팅(booting)시 결정되는 것이 바람직하다. 즉, 데이터를 리드 또는 라이트하기 전에 이미 상기 뱅크들에 적용될 모드는 결정된다. 예를 들어, 도 1과 같이 제 1 뱅크 그룹 내지 제 n 뱅크 그룹(110_1, ... , 110_n)이 있는 경우, 데이터의 리드 또는 라이트 동작 전에 제 1 뱅크 그룹(110_1)에 포함되는 뱅크들(APBANK_0, APBANK_1)은 오토 프리차지 뱅크로 결정되고, 제 n 뱅크 그룹(110_n)에 포함되는 뱅크들(OPBANK_0, OPBANK_1)은 오픈 페이지 뱅크로 결정될 수 있다. 다만, 반도체 메모리 장치(100)가 동작하고 있는 중간에도 상기 오토 프리차지 모드가 적용되던 뱅크(APBANK_0, APBANK_1)에 상기 오픈 페이지 모드가 적용되도록 변경하거나 상기 오픈 페이지 모드가 적용되던 뱅크(OPBANK_0, OPBANK_1)에 상기 오토 프리차지 모드가 적용되도록 변경할 수 있음은 당업자에게 자명한 사항이다.
상기 오토 프리차지 모드는 리드 또는 라이트 동작 후 자동적으로 메모리(110)가 프리차지 동작을 수행하는 모드를 의미한다. 즉, 제 1 뱅크 그룹(110_1)의 오토 프리차지 뱅크들(APBANK_0, APBANK_1)은 활성화된 행(row)에 대하여 리드 또는 라이트 동작 후 메모리 컨트롤러(150)에서 별도의 프리차지 명령이 없어도 자동적으로 프리차지 동작을 수행한다. 따라서, 상기 오토 프리차지 모드는 현재 액세스(access)되어 있는 행을 반복적으로 액세스할지 않을 가능성이 높은 경우에 사용하면 효과적이다.
상기 오픈 페이지 모드는 메모리 컨트롤러(150)에서 프리차지 명령이 있을 때까지 활성화되어 있는 행을 계속하여 활성화시키는 모드이다. 즉, 제 n 뱅크 그룹(110_n)의 오픈 페이지 뱅크들(OPBANK_0, OPBANK_1)은 활성화되어 있는 행을 계속하여 활성화시키고, 메모리 컨트롤러(150)에서 별도의 프리차지 명령이 있을 때 프리차지 동작을 수행한다. 따라서, 현재 액세스되어있는 행을 반복적으로 액세스할 가능성이 높은 경우에 사용하면 효과적이다. 오토 프리차지 뱅크(APBANK_0, APBANK_1) 및 오픈 페이지 뱅크(OPBANK_0, OPBANK_1)의 동작에 관하여는 도 5에서 보다 상세히 설명한다.
메모리 컨트롤러(150)는 제어 신호(CON)에 응답하여 제 1 내지 제 n 그룹(110_1, ... , 110_n) 중 어느 하나의 그룹에 속하는 뱅크에서 데이터의 리드 또는 라이트 동작을 제어한다. 예를 들어, 오토 프리차지 모드가 적용되는 뱅크에서 데이터를 리드 또는 라이트 하고 싶다면, 제 1 뱅크 그룹(110_1)에 속하는 오토 프리차지 뱅크들(APBANK_0, APBANK_1) 중 하나의 뱅크에서 데이터의 리드 또는 라이트 동작을 제어한다. 데이터를 라이트하는 경우, 메모리 컨트롤러(150)는 데이터(미도시)를 입력받아 제어 신호(CON)에 응답하여 제 1 내지 제 n 그룹(110_1, ... , 110_n) 중 어느 하나의 그룹에 속하는 뱅크에 상기 데이터를 라이트하도록 제어한다. 상기 라이트된 데이터를 리드하는 경우, 메모리 컨트롤러(150)는 제어 신호(CON)에 응답하여 제 1 내지 제 n 그룹(110_1, ... , 110_n) 중 어느 하나의 그룹에 속하는 뱅크에 저장되어 있는 데이터를 리드한다.
제어 신호(CON)는 상기 데이터의 상태에 따라 다른 레벨을 가진다. 즉, 상기 데이터가 랜덤(random)하게 뱅크의 행을 액세스하는 경우 제 1 레벨을 가지고, 상기 데이터가 뱅크의 동일한 행을 반복적으로 액세스하는 경우 제 2 레벨을 가질 수 있다. 이하에서, 상기 제 1 레벨은 논리 하이 레벨을 의미하고 상기 제 2 레벨은 논리 로우 레벨을 의미한다. 다만, 이는 편의상 정의한 것일 뿐 상기 논리 레벨이 반대로 되어도 본 발명과 동일한 효과를 얻을 수 있음은 당업자에게 자명한 사항이다.
메모리 컨트롤러(150)는 제어 신호(CON)의 논리 레벨에 따라 다른 동작을 수행한다. 즉, 제어 신호(CON)가 제 1 레벨인 경우, 메모리 컨트롤러(150)는 오토 프리차지 뱅크(APBANK_0, APBANK_1)에서 상기 데이터의 리드 또는 라이트 동작을 제어한다. 비디오 데이터와 같이 데이터가 랜덤하게 뱅크의 행을 액세스하는 경우, 오토 프리차지 모드를 적용하여 데이터를 리드 또는 라이트 하는 것이 효과적이기 때문이다.
또한, 제어 신호(CON)가 제 2 레벨인 경우, 메모리 컨트롤러(150)는 오픈 페이지 뱅크(OPBANK_0, OPBANK_1)에서 상기 데이터의 리드 또는 라이트 동작을 제어한다. 3D 그래픽 데이터와 같이 데이터가 뱅크의 동일한 행을 반복적으로 액세스하는 경우에는 오픈 페이지 모드를 적용하여 데이터를 리드 또는 라이트 하는 것이 효과적이기 때문이다.
도 2는 본 발명의 다른 실시예에 따른 반도체 메모리 장치(200)의 블록도이다.
도 2를 참조하면, 반도체 메모리 장치(200)는 메모리(210) 및 메모리 컨트롤 러(250)를 구비한다. 메모리(210)는 제 1 내지 제 n 뱅크(BANK_1, BANK_2, ... , BANK_n)를 구비한다.
메모리 컨트롤러(250)는 제 1 내지 제 n 레지스터(REG_1, REG_2, ... , REG_n) 및 동작 제어부(255)를 구비한다.
제 1 내지 제 n 레지스터(REG_1, REG_2, ... , REG_n)는 대응하는 제 1 내지 제 n 뱅크(BANK_1, BANK_2, ... , BANK_n)에 대한 모드 정보를 저장한다. 상기 모드 정보는 상기 대응하는 뱅크에 상기 오토 프리차지 모드 및 상기 오픈 페이지 모드 중 어느 모드를 적용할 것인가의 정보이다. 상기 각각의 레지스터에 저장되어 있는 상기 모드 정보에 따라 상기 대응하는 뱅크의 모드가 결정된다. 예를 들어, 제 1 레지스터(REG_1)의 모드 정보가 오토 프리차지 모드 정보(AP)라면, 제 1 레지스터(REG_1)에 대응하는 제 1 뱅크(BANK_1)는 상기 오토 프리차지 모드가 적용된다. 또한, 예를 들어 제 n 레지스터(REG_N)의 모드 정보가 오픈 페이지 모드 정보(OP)라면, 제 n 레지스터(REG_n)에 대응하는 제 n 뱅크(BANK_n)는 상기 오픈 페이지 모드가 적용된다.
동작 제어부(255)는 도 1의 메모리 컨트롤러(150)와 유사하게 동작한다. 즉, 제어 신호(CON)에 응답하여 제 1 내지 제 n 뱅크(BANK_1, BANK_2, ... , BANK_n) 중 하나의 뱅크에서 데이터의 리드 또는 라이트 동작을 제어한다. 동작 제어부(255)는 도 1의 메모리 컨트롤러(150)와 같이 제어 신호(CON)의 논리 레벨에 따라 상기 오토 프리차지 모드 또는 상기 오픈 페이지 모드가 적용되는 뱅크에서 데이터의 리드 또는 라이트 동작을 제어한다. 제어 신호(CON)는 도 1의 제어 신 호(CON)와 동일하다. 즉, 제어 신호(CON)가 제 1 레벨인 경우, 동작 제어부(255)는 상기 오토 프리차지 모드가 적용되는 뱅크에서 리드 또는 라이트 동작을 제어한다. 또한, 제어 신호(CON)가 제 2 레벨인 경우, 동작 제어부(255)는 상기 오픈 페이지 모드가 적용되는 뱅크에서 리드 또는 라이트 동작을 제어한다.
도 3은 본 발명의 실시예에 따른 반도체 메모리 장치의 제어 방법에 관한 흐름도이다.
도 1 및 도 3을 참조하면, 복수의 뱅크들(APBANK_0, APBANK_1, OPBANK_0, OPBANK_1)을 구비하는 반도체 메모리 장치(100)에서, 상기 뱅크들 중 적어도 하나의 뱅크를 포함하는 제 1 내지 제 n 뱅크 그룹(110_1, ... , 110_n)을 설정한다(S310 단계). 상기 제 1 내지 제 n 뱅크 그룹(110_1, ... , 110_n)에 있어서, 상기 각각의 그룹마다 별개의 모드를 적용하거나 상기 모든 그룹에 동일한 모드를 적용한다(S320 단계). 예를 들어, 제 1 뱅크 그룹(110_1)은 상기 오토 프리 차지 모드를 적용하고, 제 n 뱅크 그룹(110_n)은 상기 오픈 페이지 모드를 적용할 수 있다. 또는, 제 1 내지 제 n 뱅크 그룹(110_1, ... , 110_n)의 뱅크들 모두에 대하여 동일한 모드, 예를 들어 오토 프리 차지 모드 또는 오픈 페이지 모드를 적용할 수 있다. 상기와 같이 각각의 그룹에 대하여 소정의 모드를 적용한 후, 메모리 컨트롤러(150)는 제어 신호(CON)에 응답하여 제 1 내지 제 n 그룹(110_1, ... , 110_n) 중 하나의 그룹에 속하는 뱅크에서 데이터의 리드 또는 라이트 동작을 제어한다(S330 단계).
도 4는 본 발명의 다른 실시예에 따른 반도체 메모리 장치의 제어 방법에 관 한 흐름도이다.
도 4는 상기 복수의 모드 중 오토 프리 차지 모드 및 오픈 페이지 모드를 적용한 경우의 실시예이다. 도 4를 참조하면, 복수의 뱅크들 중 적어도 하나의 뱅크에 대하여 상기 오토 프리차지 모드를 적용하고(S410 단계), 상기 복수의 뱅크들 중 나머지 뱅크에 대하여 상기 오픈 페이지 모드를 적용한다(S420 단계). 도 2에서는 상기 모드를 적용하기 위한 구체적인 방법으로, 대응하는 뱅크들(BANK_1, BANK_2, ... , BANK_n)에 대한 상기 모드 정보가 저장된 레지스터들(REG_1, REG_2, ... , REG_n)을 이용하였다.
상기 제어 신호에 응답하여 상기 오토 프리차지 뱅크 및 상기 오픈 페이지 뱅크 중 하나의 뱅크를 선택한다. 즉, 상기 데이터가 뱅크의 동일한 행을 반복적으로 액세스하는지 여부에 따라 상기 제어 신호의 논리 레벨이 달라지므로 상기 선택되는 뱅크가 달라진다(S430 단계). 상기 데이터가 뱅크의 동일한 행을 반복적으로 액세스하는 경우에는 상기 오픈 페이지 뱅크를 선택한다(S440 단계). 만약, 상기 데이터가 뱅크의 동일한 행을 반복적으로 액세스하지 않는 경우, 즉 상기 데이터가 랜덤하게 뱅크의 행을 액세스하는 경우에는 상기 오토 프리차지 뱅크를 선택한다(S450 단계). 도 1의 메모리 컨트롤러(150) 또는 도 2의 동작 제어부(255)는 상기 선택된 뱅크에서 데이터의 리드 또는 라이트 동작을 제어한다(S460 단계).
도 5(a)는 오픈 페이지 모드가 적용되는 뱅크에서 리드 동작을 수행하는 경우의 타이밍도이다.
도 5(b)는 오토 프리차지 모드가 적용되는 뱅크에서 리드 동작을 수행하는 경우의 타이밍도이다.
도 5(a)를 참조하면, 오픈 페이지 뱅크에 t1 시간에 리드 명령(READ)이 한번 들어오고 동일한 행에 대하여 t2 시간에 다시 리드 명령(READ)이 들어온다. CAS 레이턴시(latency)(CL) 만큼의 시간이 경과한 후에 최초 리드 명령(READ)에 따른 데이터(Q0, Q1, Q2, Q3)가 리드되고, 이후에 바로 두 번째 리드 명령(READ)에 따른 데이터(Q0', Q1', Q2', Q3')가 리드된다. 그러나, t3 시간에 현재 액세스되어 있지 않은 다른 행에 대하여 리드 동작을 수행하려 하면, 먼저 프리차지 명령(PRE)에 따라 프리차지 동작을 수행한 후 리드 명령(READ)을 수행하여야 한다.
도 4(b)를 참조하면, 오토 프리차지 뱅크에서는 t2 시간에 최초 리드 명령(READA)이 들어온 후 CAS 레이턴시(CL) 만큼의 시간이 경과한 후에 프리차지 동작을 자동적으로 수행한다. 즉, 최초 데이터(Q0)가 리드되는 시점에서 오토 프리차지 뱅크는 자동적으로 프리차지 동작을 수행한다. 이후 t3 시간에서 리드 동작을 수행하려 하면, 이미 프리차지 동작은 수행하였으므로 t3 시간에서 리드 동작을 수행하려는 행을 활성화시키는 액티브 명령(ACT)을 수행하게 된다.
도 4(a) 및 도 4(b)를 참조하면, 현재 액세스 되어 있는 행을 반복적으로 액세스하는 경우, 도 4(a)의 오픈 페이지 뱅크에서는 CL 만큼의 시간(t1에서 t2만큼의 시간)이 필요하다. 그러나, 도 4(b)의 오토 프리차지 뱅크에서는 CL, tRP 및 tRCD를 합한 만큼의 시간이 필요하다. tRP는 액세스되어 있는 행에 대하여 프리차지 동작을 수행하는 시간, 즉, 도면에서 프리차지 명령(PRE) 후 액티브 명령(ACT)까지의 시간이다. tRCD는 새로운 행을 활성화시키는데 필요한 시간, 즉, 도면에서 액티브 명령(ACT) 후 리드 명령(READA)까지의 시간이다. 따라서, 현재 액세스 되어 있는 행을 반복적으로 액세스 하는 경우, 상기 오토 프리차지 뱅크가 상기 오픈 페이지 뱅크보다 tRP 및 tRCD를 합한 만큼의 시간이 더 필요하다. 상기 오픈 페이지 뱅크에서는 리드 동작 수행 후 프리차지 동작을 수행하지 않으므로, tRP 및 tRCD 만큼의 시간이 필요 없다. 따라서, 현재 액세스 되어 있는 행을 반복적으로 액세스 하는 경우에는 상기 오픈 페이지 뱅크가 상기 오토 프리차지 뱅크보다 유리하다.
그러나, 현재 액세스 되어 있는 행을 반복적으로 액세스하지 않는 경우, 즉 랜덤하게 행을 액세스하는 경우에는 상기 오토 프리차지 뱅크가 상기 오픈 페이지 뱅크보다 효과적이다. t2 시간에서 리드 명령(READ, READA)이 인가된 후 t3 시점에서 현재 액세스 되어 있지 않은 다른 행을 액세스 하고자 하는 경우, 도 4(a)의 상기 오픈 페이지 뱅크는 t3 시점에서 프리차지 명령(PRE)에 따라 프리차지 동작을 수행하기 시작한다. 따라서, 상기 오픈 페이지 뱅크는 리드 명령(READ)에 따라 데이터(Q0", Q1", Q2", Q3")가 리드될 때 까지, tRP, tRCD 및 CL을 합한 만큼의 시간이 필요하다. 즉, 상기 오픈 페이지 뱅크에서는 리드 동작 수행 후 프리차지 동작을 수행하지 않기 때문이다. 그러나, 상기 오토 프리차지 뱅크는 t2 시점에서의 리드 명령(READA) 후 CL 만큼 시간이 경과한 후 자동적으로 프리차지 동작을 수행한다. 즉, t3 시점에서 프리차지 동작을 수행할 필요가 없으므로 t3 시점에서 프리차지 명령(PRE)없이 액티브 명령(ACT)이 인가된다. 그러므로, 데이터(Q0', Q1', Q2', Q3')가 리드될 때까지 걸리는 시간은 tRCD 및 CL을 합한 만큼의 시간이다. 그러므로, 상기 오픈 페이지 뱅크는 상기 오토 프리차지 뱅크보다 프리차지 동작을 수행하기 위하여 필요한 시간(tRP)이 더 필요하다. 또한, 상기 오토 프리차지 뱅크는 현재 액세스한 행을 바로 프리차지 하므로 상기 오픈 페이지 뱅크에 비하여 불필요한 전력 소모를 감소시킬 수 있다. 따라서, 현재 액세스 되어 있는 행을 반복적으로 액세스하지 않는 경우에는 상기 오토 프리차지 뱅크가 상기 오픈 페이지 뱅크보다 효과적이다.
그러므로, 본 발명에서는 데이터가 랜덤하게 뱅크의 행을 액세스하는 경우에는 오토 프리차지 모드가 적용되는 오토 프리차지 뱅크에서 리드 또는 라이트 동작을 수행하고, 데이터가 뱅크의 동일한 행을 반복적으로 액세스하는 경우에는 상기 오픈 페이지 모드가 적용되는 상기 오픈 페이지 뱅크에서 리드 또는 라이트 동작을 수행한다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 독립적으로 뱅크의 모드를 선택하는 반도체 메모리 장치, 메모리 컨트롤러 및 그 제어 방법은 뱅크별로 다른 모드를 적용하여 데이터의 상태에 따라 유리한 모드가 적용되는 뱅크에서 리드 또는 라이트 동작을 수행함으로써 불필요한 전력 소모 및 불필요한 시간 지연을 감소시킬 수 있는 장점이 있다.

Claims (28)

  1. 복수의 뱅크들을 구비하는 반도체 메모리 장치에 있어서,
    상기 뱅크들 중 적어도 하나의 뱅크를 포함하는 제 1 내지 제 n 뱅크 그룹(n은 자연수); 및
    제어 신호에 응답하여 제 k 뱅크 그룹(k는 1이상 n이하의 자연수)에 속하는 뱅크에서 데이터의 리드 또는 라이트 동작을 제어하는 메모리 컨트롤러를 구비하고,
    상기 제 1 내지 제 n 뱅크 그룹은,
    상기 각각의 그룹마다 별개의 모드가 적용되거나, 상기 모든 그룹에 동일한 모드가 적용되는 것을 특징으로 하는 반도체 메모리 장치.
  2. 제1항에 있어서, 상기 제 1 뱅크 그룹은,
    오토 프리차지 모드(auto precharge mode)가 적용되고,
    상기 제 n 뱅크 그룹은,
    오픈 페이지 모드(open page mode)가 적용되는 것을 특징으로 하는 반도체 메모리 장치.
  3. 제1항에 있어서, 상기 제 1 내지 제 n 뱅크 그룹은,
    오토 프리차지 모드(auto precharge mode) 또는 오픈 페이지 모드(open page mode)가 적용되는 것을 특징으로 하는 반도체 메모리 장치.
  4. 제1항에 있어서, 상기 제어 신호는,
    상기 데이터의 상태에 따라 다른 레벨을 가지는 것을 특징으로 하는 반도체 메모리 장치.
  5. 제4항에 있어서, 상기 제어신호는,
    상기 데이터가 랜덤(random)하게 뱅크의 행(row)을 액세스하는 경우 제 1 레벨을 가지고,
    상기 데이터가 뱅크의 동일한 행을 반복적으로 액세스하는 경우 제 2 레벨을 가지는 것을 특징으로 하는 반도체 메모리 장치.
  6. 제5항에 있어서, 상기 메모리 컨트롤러는,
    상기 제어 신호가 제 1 레벨인 경우, 상기 제 1 내지 제 n 뱅크 그룹 중 오토 프리차지 모드(auto precharge mode)가 적용된 그룹의 뱅크에서 데이터의 리드 또는 라이트 동작을 제어하는 것을 특징으로 하는 반도체 메모리 장치.
  7. 제5항에 있어서, 상기 메모리 컨트롤러는,
    상기 제어 신호가 제 2 레벨인 경우, 상기 제 1 내지 제 n 뱅크 그룹 중 오픈 페이지 모드(open page mode)가 적용된 그룹의 뱅크에서 데이터의 리드 또는 라 이트 동작을 제어하는 것을 특징으로 하는 반도체 메모리 장치.
  8. 제1항에 있어서, 상기 제 1 뱅크 그룹 내지 제 n 뱅크 그룹은,
    부팅(booting)시 상기 각각의 그룹마다 별개의 모드가 적용되거나, 상기 모든 그룹에 동일한 모드가 적용되는 것을 특징으로 하는 반도체 메모리 장치.
  9. 제1항에 있어서, 상기 메모리 컨트롤러는,
    상기 데이터가 비디오 데이터인 경우, 상기 제 1 내지 제 n 뱅크 그룹 중 오토 프리차지 모드(auto precharge mode)가 적용된 그룹의 뱅크에서 상기 데이터의 리드 또는 라이트 동작을 제어하는 것을 특징으로 하는 반도체 메모리 장치.
  10. 제1항에 있어서, 상기 메모리 컨트롤러는,
    상기 데이터가 3D 그래픽 데이터인 경우, 상기 제 1 내지 제 n 뱅크 그룹 중 오픈 페이지 모드(open page mode)가 적용된 그룹의 뱅크에서 상기 데이터의 리드 또는 라이트 동작을 제어하는 것을 특징으로 하는 반도체 메모리 장치.
  11. 제1항에 있어서, 상기 반도체 메모리 장치는,
    SDRAM(Synchronous Dynamic Random Access Memory)인 것을 특징으로 하는 반도체 메모리 장치.
  12. 제 1 내지 제 n 뱅크(n은 자연수)를 구비하는 메모리를 제어하는 메모리 컨트롤러에 있어서,
    대응하는 상기 제 1 내지 제 n 뱅크에 대한 모드 정보를 저장하는 제 1 내지 제 n 레지스터; 및
    제어 신호에 응답하여 상기 제 1 내지 제 n 뱅크 중 하나의 뱅크에서 데이터의 리드 또는 라이트 동작을 제어하는 동작 제어부를 구비하는 것을 특징으로 하는 메모리 컨트롤러.
  13. 제12항에 있어서, 상기 모드 정보는,
    오토 프리차지 모드(auto precharge mode) 정보 및 오픈 페이지 모드(open page mode) 정보 중 하나의 모드 정보인 것을 특징으로 하는 메모리 컨트롤러.
  14. 제12항에 있어서, 상기 제어 신호는,
    상기 데이터의 상태에 따라 다른 레벨을 가지는 것을 특징으로 하는 메모리 컨트롤러.
  15. 제14항에 있어서, 상기 제어신호는,
    상기 데이터가 랜덤(random)하게 뱅크의 행(row)을 액세스하는 경우 제 1 레벨을 가지고,
    상기 데이터가 뱅크의 동일한 행을 반복적으로 액세스하는 경우 제 2 레벨을 가지는 것을 특징으로 하는 메모리 컨트롤러.
  16. 제15항에 있어서, 상기 동작 제어부는,
    상기 제어 신호가 제 1 레벨인 경우, 상기 제 1 내지 제 n 뱅크 그룹 중 오토 프리차지 모드(auto precharge mode)가 적용된 그룹의 뱅크에서 데이터의 리드 또는 라이트 동작을 제어하는 것을 특징으로 하는 메모리 컨트롤러.
  17. 제15항에 있어서, 상기 동작 제어부는,
    상기 제어 신호가 제 2 레벨인 경우, 상기 제 1 내지 제 n 뱅크 중 오픈 페이지 모드(open page mode)가 적용된 그룹의 뱅크에서 데이터의 리드 또는 라이트 동작을 제어하는 것을 특징으로 하는 메모리 컨트롤러.
  18. 제12항에 있어서, 상기 제 1 내지 제 n 레지스터는,
    부팅(booting)시 상기 대응하는 제 1 내지 제 n 뱅크에 대한 상기 모드 정보를 저장하는 것을 특징으로 하는 메모리 컨트롤러.
  19. 복수의 뱅크들을 구비하는 반도체 메모리 장치의 제어 방법에 있어서,
    상기 뱅크들 중 적어도 하나의 뱅크를 포함하는 제 1 내지 제 n 뱅크 그룹(n은 자연수)을 설정하는 단계;
    상기 제 1 내지 제 n 뱅크 그룹(n은 자연수)에 있어서, 상기 각각의 그룹마 다 별개의 모드를 적용하거나 상기 모든 그룹에 동일한 모드를 적용하는 단계; 및
    제어 신호에 응답하여 제 k 뱅크 그룹(k는 1이상 n이하의 자연수)에 속하는 뱅크에서 데이터의 리드 또는 라이트 동작을 제어하는 단계를 구비하는 것을 특징으로 하는 반도체 메모리 장치의 제어 방법.
  20. 제19항에 있어서, 상기 별개의 모드를 적용하는 단계는,
    제 1 뱅크 그룹에 오토 프리차지 모드(auto precharge mode)를 적용하는 단계; 및
    제 n 뱅크 그룹에 오픈 페이지 모드(open page mode)를 적용하는 단계를 구비하는 것을 특징으로 하는 반도체 메모리 장치의 제어 방법.
  21. 제19항에 있어서, 상기 동일한 모드를 적용하는 단계는,
    상기 제 1 내지 제 n 뱅크 그룹에 오토 프리차지 모드(auto precharge mode) 또는 오픈 페이지 모드(open page mode)를 적용하는 단계인 것을 특징으로 하는 반도체 메모리 장치의 제어 방법.
  22. 제19항에 있어서, 상기 제어신호는,
    상기 데이터의 상태에 따라 다른 레벨을 가지는 것을 특징으로 하는 반도체 메모리 장치의 제어 방법.
  23. 제19항에 있어서, 상기 제어하는 단계는,
    상기 데이터가 랜덤(random)하게 뱅크의 행(row)을 액세스하는 경우 제 1 내지 제 n 뱅크 그룹 중 오토 프리차지 모드(auto precharge mode)가 적용된 그룹의 뱅크에서 데이터의 리드 또는 라이트 동작을 제어하는 단계를 구비하는 것을 특징으로 하는 반도체 메모리의 제어 방법.
  24. 제19항에 있어서, 상기 제어하는 단계는,
    상기 데이터가 뱅크의 동일한 행(row)을 반복적으로 액세스하는 경우 제 1 내지 제 n 뱅크 그룹 중 오픈 페이지 모드(open page mode)가 적용된 그룹의 뱅크에서 데이터의 리드 또는 라이트 동작을 제어하는 단계를 구비하는 것을 특징으로 하는 반도체 메모리 장치의 제어 방법.
  25. 제19항에 있어서, 상기 별개의 모드 또는 동일한 모드를 적용하는 단계는,
    부팅(booting)시 상기 제 1 내지 제 n 뱅크 그룹에 있어서, 상기 각각의 그룹마다 별개의 모드를 적용하거나 상기 모든 그룹에 동일한 모드를 적용하는 단계인 것을 특징으로 하는 반도체 메모리 장치의 제어 방법.
  26. 복수의 뱅크들 중 적어도 하나의 뱅크에 대하여 오토 프리차지 모드(auto precharge mode)를 적용하는 단계;
    상기 복수의 뱅크들 중 나머지 뱅크에 대하여 오픈 페이지 모드(open page mode)를 적용하는 단계;
    제어 신호에 응답하여 상기 오토 프리차지 모드가 적용된 뱅크 및 상기 오픈 페이지 모드가 적용된 뱅크 중 하나의 뱅크를 선택하는 단계; 및
    상기 선택된 뱅크에서 데이터의 리드 또는 라이트 동작을 제어하는 단계를 구비하는 것을 특징으로 하는 반도체 메모리 장치의 제어 방법.
  27. 제26항에 있어서, 상기 제어신호는,
    상기 데이터의 상태에 따라 다른 레벨을 가지는 것을 특징으로 하는 반도체 메모리 장치의 제어 방법.
  28. 제26항에 있어서, 상기 선택하는 단계는,
    상기 데이터가 랜덤(random)하게 뱅크의 행(row)을 액세스하는 경우 상기 오토 프리차지 모드가 적용된 뱅크를 선택하는 단계; 및
    상기 데이터가 뱅크의 동일한 행을 반복적으로 액세스하는 경우 상기 오픈 페이지 모드가 적용된 뱅크를 선택하는 단계를 구비하는 것을 특징으로 하는 반도체 메모리 장치의 제어 방법.
KR1020070033761A 2007-04-05 2007-04-05 독립적으로 뱅크의 모드를 선택하는 반도체 메모리 장치,메모리 컨트롤러 및 그 제어 방법 KR101286643B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070033761A KR101286643B1 (ko) 2007-04-05 2007-04-05 독립적으로 뱅크의 모드를 선택하는 반도체 메모리 장치,메모리 컨트롤러 및 그 제어 방법
US12/078,257 US7778103B2 (en) 2007-04-05 2008-03-28 Semiconductor memory device for independently selecting mode of memory bank and method of controlling thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070033761A KR101286643B1 (ko) 2007-04-05 2007-04-05 독립적으로 뱅크의 모드를 선택하는 반도체 메모리 장치,메모리 컨트롤러 및 그 제어 방법

Publications (2)

Publication Number Publication Date
KR20080090665A true KR20080090665A (ko) 2008-10-09
KR101286643B1 KR101286643B1 (ko) 2013-07-22

Family

ID=39826772

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070033761A KR101286643B1 (ko) 2007-04-05 2007-04-05 독립적으로 뱅크의 모드를 선택하는 반도체 메모리 장치,메모리 컨트롤러 및 그 제어 방법

Country Status (2)

Country Link
US (1) US7778103B2 (ko)
KR (1) KR101286643B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101127686B1 (ko) * 2009-03-11 2012-03-22 가부시끼가이샤 도시바 반도체 기억 장치

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160061704A (ko) 2014-11-24 2016-06-01 삼성전자주식회사 페이지 상태 알림 기능이 있는 메모리 장치
US10650899B2 (en) * 2017-04-27 2020-05-12 Everspin Technologies, Inc. Delayed write-back in memory with calibration support
US20210064119A1 (en) * 2019-08-26 2021-03-04 Micron Technology, Inc. Bank configurable power modes

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AUPO647997A0 (en) * 1997-04-30 1997-05-22 Canon Information Systems Research Australia Pty Ltd Memory controller architecture
US6052134A (en) * 1997-12-22 2000-04-18 Compaq Computer Corp. Memory controller and method for dynamic page management
US6374323B1 (en) * 1998-11-16 2002-04-16 Infineon Technologies Ag Computer memory conflict avoidance using page registers
KR20050035699A (ko) * 2003-10-14 2005-04-19 삼성전자주식회사 메모리 시스템의 에너지 절감 방법 및 장치
KR20050112973A (ko) * 2004-05-28 2005-12-01 삼성전자주식회사 다중 쓰레드 파이프라인 버스 시스템의 메모리 컨트롤러및 메모리 제어 방법
KR100800384B1 (ko) * 2006-06-20 2008-02-01 삼성전자주식회사 반도체 메모리 장치 및 이에 따른 셀프 리프레쉬 방법
US7529149B2 (en) * 2006-12-12 2009-05-05 Mosaid Technologies Incorporated Memory system and method with serial and parallel modes

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101127686B1 (ko) * 2009-03-11 2012-03-22 가부시끼가이샤 도시바 반도체 기억 장치

Also Published As

Publication number Publication date
US7778103B2 (en) 2010-08-17
US20080247260A1 (en) 2008-10-09
KR101286643B1 (ko) 2013-07-22

Similar Documents

Publication Publication Date Title
US5889714A (en) Adaptive precharge management for synchronous DRAM
JP5063041B2 (ja) 向上されたリフレッシュメカニズムを有するダイナミック半導体メモリ
US9293188B2 (en) Memory and memory controller for high reliability operation and method
KR100869870B1 (ko) 메모리 소자에서의 읽기 명령 수행 방법 및 ｄｒａｍ액세스 방법
EP1751769B1 (en) Method and system for providing seamless self-refresh for directed bank refresh in volatile memories
KR100260683B1 (ko) 캐쉬 내장 동기적 동적 랜덤 액세스 메모리 소자 및 프로그래밍가능한 캐쉬 저장 정책 구현 방법
KR100816053B1 (ko) 셀프 카피 기능을 가지는 메모리 장치, 메모리 시스템 및듀얼 포트 메모리 장치
EP1749300B1 (en) Method and system for providing directed bank refresh for volatile memories
KR100685547B1 (ko) 메모리 제어 시스템 및 메모리 뱅크 리프레쉬 방법
KR20070086472A (ko) 부분 메모리 리프레시를 위한 방법, 장치 및 시스템
JP2012089231A (ja) 有向自動リフレッシュ同期
KR20070011618A (ko) 휘발성 메모리들에서 리프레시를 제어하는 방법 및 시스템
TW201619832A (zh) 半導體裝置及包含該半導體裝置的記憶體系統
US20090196116A1 (en) Semiconductor memory having a bank with sub-banks
US6859407B1 (en) Memory with auto refresh to designated banks
JP2003007054A (ja) 半導体記憶装置
US6192446B1 (en) Memory device with command buffer
US7345940B2 (en) Method and circuit configuration for refreshing data in a semiconductor memory
US6400631B1 (en) Circuit, system and method for executing a refresh in an active memory bank
KR101286643B1 (ko) 독립적으로 뱅크의 모드를 선택하는 반도체 메모리 장치,메모리 컨트롤러 및 그 제어 방법
US7894290B2 (en) Method and apparatus for performing internal hidden refreshes while latching read/write commands, address and data information for later operation
US10325643B2 (en) Method of refreshing memory device and memory system based on storage capacity
US7263021B2 (en) Refresh circuit for use in semiconductor memory device and operation method thereof
US6650586B1 (en) Circuit and system for DRAM refresh with scoreboard methodology
KR100618858B1 (ko) 리프레쉬 수행 시 리프레쉬 할 뱅크의 개수를 가변할 수있는 반도체 메모리 장치 및 그 리프레쉬 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170630

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180629

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190628

Year of fee payment: 7