KR20080088035A - 플라즈마 디스플레이 패널 - Google Patents

플라즈마 디스플레이 패널 Download PDF

Info

Publication number
KR20080088035A
KR20080088035A KR1020070030367A KR20070030367A KR20080088035A KR 20080088035 A KR20080088035 A KR 20080088035A KR 1020070030367 A KR1020070030367 A KR 1020070030367A KR 20070030367 A KR20070030367 A KR 20070030367A KR 20080088035 A KR20080088035 A KR 20080088035A
Authority
KR
South Korea
Prior art keywords
discharge
electrode
partition wall
display panel
plasma display
Prior art date
Application number
KR1020070030367A
Other languages
English (en)
Inventor
송정석
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020070030367A priority Critical patent/KR20080088035A/ko
Priority to US11/830,715 priority patent/US20080238313A1/en
Publication of KR20080088035A publication Critical patent/KR20080088035A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/36—Spacers, barriers, ribs, partitions or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/22—Electrodes
    • H01J2211/24—Sustain electrodes or scan electrodes
    • H01J2211/245—Shape, e.g. cross section or pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J2211/36—Spacers, barriers, ribs, partitions or the like
    • H01J2211/361—Spacers, barriers, ribs, partitions or the like characterized by the shape

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명은 줄저방을 방지할 수 있는 플라즈마 디스플레이 패널을 제공하고자 한다. 따라서, 본 발명은 서로 대항하는 제1 기판 및 제2 기판과, 상기 제1 기판과 상기 제2 기판 사이의 방전 공간을 구획하여 복수의 비방전 영역들과 복수의 방전 영역들을 형성하는 복수의 격벽들;을 포함하고. 상기 복수의 격벽들이 상기 비방전 영역을 형성하는 제1 격벽 및 제2 격벽과, 상기 제2 격벽과 함께 상기 비방전 영역과 인접한 제1 방전 영역을 형성하며 상기 제2 격벽과 다른 폭을 갖는 제3 격벽과, 상기 제1 격벽과 함께 상기 비방전 영역과 인접한 제2 방전 영역을 형성하며 상기 제1 격벽과 다른 폭을 갖는 제4 격벽을 포함하는 플라즈마 디스플레이 패널을 제공한다.
플라즈마 디스플레이 패널, PDP, 이중격벽, 격벽 폭, 줄저방

Description

플라즈마 디스플레이 패널{Plasma display panel}
도 1은 종래 플라즈마 디스플레이 패널에 있어서, 격벽과 방전전극의 배치를 나타낸 평면도이다.
도 2는 본 발명의 플라즈마 디스플레이 패널의 분리 사시도이다.
도 3은 본 발명의 플라즈마 디스플레이 패널에 있어서, 격벽과 방전전극의 배치를 나타낸 평면도이다.
** 도면의 주요 부분에 대한 부호의 간단한 설명 **
211: 제1 기판 213: 상부 유전체층
215: 보호층 221: 제1 전극
222: 제2 전극 223: 제3 전극
224: 제4 전극 250: 상부 패널
260: 하부 패널 271: 제2 기판
273: 하부 유전체층 275: 어드레스 전극
277: 형광체층 281: 제1 격벽
282: 제2 격벽 283: 제3 격벽
284: 제4 격벽 285: 제5 격벽
291: 제1 방전 영역 292: 제2 방전 영역
293: 비방전 영역
본 발명은 줄저방을 방지할 수 있는 플라즈마 디스플레이 패널에 관한 것이다.
플라즈마 디스플레이 패널은 상부 패널과 하부 패널 사이에 형성된 격벽이 복수 개의 방전셀들을 구획하고, 격벽상에 형광체들 도포하며, 각 방전셀 내에 네온(Ne), 헬륨(He) 또는 네온과 헬륨의 혼합기체(Ne+He)와 같은 주 방전 기체와 소량의 크세논을 함유하는 불활성 가스를 충전하여 형성한다. 이와 같은 플라즈마 디스플레이 패널은 고주파 전압을 인가하여 불활성 가스로부터 진공자외선(Vacuum Ultraviolet Rays)을 발생시키고 진공자외선에 의해 형광체를 발광시킴으로써 화상을 구현한다. 플라즈마 디스플레이 패널은 얇고 가벼운 구성이 가능하므로 대화면의 차세대 디스플레이 장치로서 각광받고 있다.
도 1은 종래 플라즈마 디스플레이 패널에 있어서, 격벽과 방전전극의 배치를 나타낸 평면도이다.
도 1을 참조하면, 하부 패널에 제1 격벽(181), 제2 격벽(182), 제3 격벽(183) 및 제4 격벽(184)이 수평으로 평행하게 배치된다. 그리고 상기 제1 격벽(181), 제2 격벽(182), 제3 격벽(183) 및 제4 격벽(184)을 가로질러 수직으로 제5 격벽(185)이 배치된다.
제1 격벽(181)과 제2 격벽(182) 및 제5 격벽(185)에 의해 비방전 영역(193)이 형성되고, 제1 격벽(181)과 제4 격벽(184) 및 제5 격벽(185)에 의해 제1 방전 영역(191)이 형성되며, 제2 격벽(182)과 제3 격벽 및 제5 격벽(185)에 의해 제2 방전 영역(192)이 형성된다.
또한, 상부 패널은 제1 방전 영역(191)의 방전을 일으키는 제1 전극(121), 제4 전극(124), 제2 방전 영역(192)의 방전을 일으키는 제2 전극(122) 및 제3 전극(123)을 구비한다.
그리고, 상기 하부 패널과 상부 패널을 결합하면, 제1 격벽(181) 상에 제1 전극(121)이 제2 격벽(182) 상에 제2 전극(122)이, 제3 격벽(183) 상에 제3 전극(123)이, 제4 격벽(184) 상에 제4 전극(124)이 대응되도록 형성된다.
그러나, 화질을 개선하기 위해 방전 영역의 수를 늘릴수록 셀피치(cell pitch)는 작아져, 격벽과 전극 간의 오정렬을 더욱 빈번히 발생하게 된다. 도 1에서도, 격벽들 상에 전극이 올바르게 형성되지 않아, 제1 전극(121)이 제1 방전 영역(191)에 노출되는 제1 면적(S1)과 제2 전극(122)이 제2 방전 영역(192)에 노출되는 제2 면적(S2)이 서로 다르게 형성된다.
따라서, 제2 방전 영역(192)이 제1 방전 영역(191) 대비 상대적으로 방전이 덜 일어나 줄저방이 발생하는 문제가 있다.
본 발명은 줄저방을 방지하여 신뢰성을 증진한 플라즈마 디스플레이 패널을 제공하고자 한다.
본 발명은 서로 대항하는 제1 기판 및 제2 기판과, 상기 제1 기판과 상기 제2 기판 사이의 방전 공간을 구획하여 복수의 비방전 영역들과 복수의 방전 영역들을 형성하는 복수의 격벽들;을 포함하고. 상기 복수의 격벽들이 상기 비방전 영역을 형성하고 서로 다른 폭을 갖는 제1 격벽 및 제2 격벽과, 제2 격벽과 함께 상기 비방전 영역과 인접한 제1 방전 영역을 형성하는 제3 격벽과, 제1 격벽과 함께 상기 비방전 영역과 인접한 제2 방전 영역을 형성하는 제4 격벽을 포함하는 플라즈마 디스플레이 패널을 제공한다.
상기 플라즈마 디스플레이 패널에 있어서, 제1 격벽은 제4 격벽보다 좁은 폭을 가질 수 있다.
상기 플라즈마 디스플레이 패널에 있어서, 제2 격벽은 제3 격벽보다 폭이 좁게 형성될 수 있다.
상기 플라즈마 디스플레이 패널에 있어서, 제1 격벽, 제2 격벽, 제3 격벽 및 제4 격벽은 서로 평행하게 배치될 수 있다.
상기 플라즈마 디스플레이 패널은 상기 복수의 격벽들이 상기 제1 격벽, 제2 격벽, 제3 격벽 및 제4 격벽을 가로지르는 제5 격벽을 더 포함할 수 있다.
또한, 본 발명은 서로 대항하는 제1 기판 및 제2 기판과, 상기 제1 기판과 제2 기판 사이의 방전 공간을 구획하여 복수의 비방전 영역들과 복수의 방전 영역들을 형성하는 복수의 격벽들과, 상기 방전 영역들에 방전을 일으키도록 전압이 인가되는 복수의 방전전극들을 포함하는 플라즈마 디스플레이 패널을 제공한다. 여기 서, 상기 복수의 격벽들이 상기 비방전 영역을 형성하는 제1 격벽 및 제2 격벽과, 상기 제2 격벽과 함께 상기 비방전 영역과 인접한 제1 방전 영역을 형성하며 상기 제2 격벽과 다른 폭을 갖는 제3 격벽과, 상기 제1 격벽과 함께 상기 비방전 영역과 인접한 제2 방전 영역을 형성하며 상기 제1 격벽과 다른 폭을 갖는 제4 격벽을 포함한다. 또한, 상기 복수의 방전전극들이 상기 제1 방전 영역에 방전을 일으키는 제1 전극과, 상기 제1 전극과 인접하게 배치되며 상기 제2 방전 영역에 방전을 일으키는 제2 전극을 포함하며, 이때 상기 제1 전극이 상기 제1 방전 영역에 노출된 제1 면적과 상기 제2 전극이 상기 제2 방전 영역에 노출된 제2 면적은 서로 다른 크기를 갖는다.
상기 플라즈마 디스플레이 패널에 있어서, 상기 제1 격벽은 상기 제4 격벽보다 폭이 작도록 형성한다.
상기 플라즈마 디스플레이 패널에 있어서, 상기 제2 격벽은 상기 제4 격벽보다 좁을 폭을 갖도록 형성한다.
상기 플라즈마 디스플레이 패널에 있어서, 상기 제1 전극과 상기 제2 전극은 유지기간 동안 동일한 파형의 전압이 인가되는, 예를 들어 모두 Y 전극일 수 있다.
상기 플라즈마 디스플레이 패널에 있어서, 상기 제2 전극은 상기 비방전 영역에 노출될 수 있다.
상기 플라즈마 디스플레이 패널에 있어서, 상기 복수의 방전전극들은 상기 제2 방전 영역의 유지방전을 일으키도록 제2 전극과 교호하게 전압이 인가되는 제3 전극을 더 포함할 수 있다.
상기 플라즈마 디스플레이 패널에 있어서, 상기 복수의 방전전극들은 상기 제1 방전 영역의 유지방전을 일으키도록 제1 전극과 교호하게 전압이 인가되는 제4 전극을 더 포함할 수 있다.
상기 플라즈마 디스플레이 패널에 있어서, 상기 제3 전극이 상기 제2 방전 영역에 노출된 제3 면적과 상기 제4 전극이 상기 제1 방전 영역에 노출된 제4 면적은 서로 다르게 형성될 수 있다.
이하, 본 발명을 첨부된 도면을 참조하여 더욱 상세히 설명한다.
도 2는 본 발명의 플라즈마 디스플레이 패널의 분리 사시도이다.
도 2를 참조하면, 플라즈마 디스플레이 패널은 상부 패널(250)과 하부 패널(260)을 구비한다.
상부 패널(250)은 제1 기판(211), 상부 유전체층(213), 보호층(215), 복수의 방전전극들을 포함한다.
제1 기판(211)은 광투과성이 우수한 소재로 이루어지며, 예를 들어 유리 기판, 소다 라임 글라스 등으로 이루어질 수 있다. 제1 기판(211)은 외광 반사를 감소시켜 명실 컨트라스트를 향상시키기 위하여 착색될 수 있다.
상기 제1 기판(211) 상에 복수의 방전전극들이 형성된다.
방전전극들은 X 방향으로 서로 나란하게 배치된 제1 전극(221), 제2 전극(222), 제3 전극(223) 및 제4 전극(224)을 포함한다. 상기 제1 전극(221)과 제4 전극(224) 제1 방전 영역(291) 상에, 그리고 상기 제2 전극(222)과 상기 제3 전 극(223)은 제2 방전 영역(292) 상에 서로 마주보도록 배치된다.
또한, 각 전극은 투명전극과 버스전극으로 구성되며, 상세하게 제1 전극(221)은 제1 투명전극(221t) 및 제1 버스전극(221b)으로, 제2 전극(222)은 제2 투명전극(222t) 및 제2 버스전극(222b)으로, 제3 전극(223)은 제3 투명전극(223t) 및 제3 버스전극(223b)으로 제4 전극(224)은 제4 투명전극(224t) 및 제4 버스전극(224b)으로 이루어진다.
상기 투명전극들(221t, 222t, 223t, 224t)은 방전 영역 내에서 방전을 일으키고 유지시키는 역할을 하며 가시광 투과율이 높고 전극 저항이 낮은 물질로, 예를 들어 인듐틴옥사이드 (Indium Tin Oxide; ITO) 등으로 이루어질 수 있다. 상기 투명전극들(221t, 222t, 223t, 224t)은 X 방향으로 연장하는 직선부와 상기 직선부로부터 Y 방향으로 연장하는 돌출부를 포함하며, 각 방전 영역 상에 한 쌍의 전극들의 돌출부들이 서로 마주보도록 배치된다. 즉, 제1 방전 영역(291) 상에 제1 전극(221) 및 제4 전극(224)의 돌출부들이 서로 마주보고, 제2 방전 영역(292) 상에 제2 전극(222) 및 제3 전극(223)의 돌출부들이 서로 마주보도록 배치된다.
또한, 상기 버스전극들(221b, 222b, 223b, 224)은 투명전극의 상대적으로 큰 저항값을 보상하여 복수의 방전 영역들에 거의 동일한 전압을 인가할 수 있도록 하면, 예를 들어 크롬(Cr), 구리(Cu), 알루미늄(Al) 등으로 이루어질 수 있다.
상부 유전체층(213)은 상기 전극들(221, 222, 223, 224)을 덮도록 제1 기판(211) 상에 배치되며, 상부 유전체층(213)은 방전 전류를 제한하여 글로우 방전을 유지하고 벽전하 축적을 통해 메모리 기능과 전압을 저하시키는 역할을 한다. 상기 상부 유전체층(213)은 방전 효율을 증가시키기 위해 내전압과 가시광 투과율이 높은 것이 바람직하다.
보호층(215)은 상부 유전체층(213) 상에 배치되어 하전 입자의 충돌로부터 상부 유전체층(213)을 보호하고 이차 전자 방출로 방전 전압을 낮춘다. 일반적으로 보호층(215)은 산화마그네슘(MgO)으로 이루어지며, 희토류 원소 등이 도핑된 산화마그네슘(MgO)으로 형성될 수 있다.
하부 패널(260)은 제2 기판(271), 하부 유전체층(273), 어드레스 전극(275), 복수의 격벽들 및 형광체층(177)을 구비한다.
제2 기판(271)은 상기 제1 기판(111)과 같이 광투과성이 우수한 소재로 이루어질 수 있다. 예를 들어 유리 기판, 소라 라임 글라스 등으로 이루어질 수 있다. 또한, 제2 기판(271)도 외광 반사를 감소시켜 명실 콘트라스트를 향상시키기 위하여 착색될 수 있다.
하부 유전체층(273)은 어드레스 전극(275)을 덮도록 제2 기판(271) 상에 형성된다, 상기 하부 유전체층(273)은 절연 파괴 강도가 높으며 전면 발광의 경우 광 반사율이 높은 물질로 이루어져 발광 효율을 증진할 수 있으며, 하전 입자의 충돌로부터 어드레스 전극(275)을 보호할 수 있다.
어드레스 전극(275)은 발광하고자 하는 방전 영역을 선택하는 어드레스 방전을 위해 전압이 인가되는 것으로, 제2 기판(271) 상에 Y 방향으로 연장하여 형성된다. 상기 어드레스 전극(275)은 상기 버스전극들(221b, 222b, 223b, 224b)과 같이 복수의 방전 영역들에 거의 동일한 전압이 인가되는 것이 바람직하므로, 전기 전도 도가 우수한 크롬(Cr), 구리(Cu), 알루미늄(Al) 등을 이용하여 형성할 수 있다.
본 발명에 관한 플라즈마 디스플레이 패널은 복수의 비방전 영역들과 복수의 방전 영역들을 형성하도록 격벽을 상기 하부 유전체층(273) 상에 배치한다.
상기 격벽은 상기 비방전 영역(293)을 형성하는 제1 격벽(281)과 제2 격벽(282)을 포함한다. 그기고 상기 제1 격벽(281)과 함께 상기 복수의 방전 영역들 중 제1 방전 영역(291)을 형성하는 제4 격벽(294)을 더 포함한다. 여기서 상기 제1 방전 영역(291)은 비방전 영역(293)과 인접하게 배치되는 것이다. 또한, 상기 제2 격벽(282)과 함께 상기 비방전 영역(293)과 인접한 다른 방전 영역인 제2 방전 영역(292)을 형성하는 제3 격벽(283)을 포함한다. 상기 제1 격벽(281), 제2 격벽(282), 제3 격벽(283) 및 제4 격벽(284)은 X 방향으로 서로 나란하게 배치된다.
또한, 상기 격벽은 제1 격벽(281), 제2 격벽(282), 제3 격벽(283) 및 제4 격벽(284)을 가로지르는, 구체적으로 Y 방향으로 연장하는 제5 격벽(285)을 더 포함한다. 따라서, 본 실시예에서 격벽은 매트릭스 타입으로 배치되어 사각형의 비방전 영역들(293) 및 방전 영역들(291, 292)을 형성한다.
상부 패널(250)과 하부 패널(260)이 결합하면 상기 격벽들 상에 방전전극들이 배치되는데, 격벽과 방전 전극이 배치 관계를 도 3을 참조하여 더욱 상세히 설명한다.
도 3을 참조하면, 제1 격벽(281), 제2 격벽(282), 제3 격벽(283) 및 제4 격벽(284)이 나란하게 배치되고, 상기 제1 격벽(281), 제2 격벽(282), 제3 격벽(283) 및 제4 격벽(284)과 가로지르는 제5 격벽(285)을 배치하여 매트릭스 타입의 격벽을 형성한다.
제1 격벽(281)과 제2 격벽(282)에 의해 비방전 영역(293)을 형성하고, 상기 제1 격벽(281)과 제4 격벽(284)은 제1 방전 영역(291)을 형성하며, 제2 격벽(282)은 제3 격벽(283)과 함께 제2 방전 영역(292)을 형성한다. 따라서 상기 제1 방전 영역(291)과 제2 방전 영역(292)의 사이에 비방전 영역(293)이 배치된다.
그리고, 상기 격벽에 의해 구획된 방전 영역들 상에 복수의 전극들이 배치된다. 구체적으로, 제1 방전 영역(291) 상에 제1 전극(221)과 제4 전극(224)을 형성하며, 제2 방전 영역(292) 상에 제2 전극(222)과 제3 전극(223)을 형성한다. 따라서, 제1 전극(221)과 제4 전극(224)에 소정의 전압을 인가하여 제1 방전 영역(291)에 방전을 일으키며, 제2 전극(222)과 제3 전극(223)은 제2 방전 영역(292)의 방전을 발생시킨다.
제1 전극(281)과 제2 전극(282)은 유지 기간 동안 동일한 파형의 전압이 인가되는 전극으로, Y 전극일 수 있다. 또한, 제3 전극(283)과 제4 전극(284)이 상기 유지 기간 동안 동일한 파형의 전압이 인가되는 전극으로, X 전극일 수 있다. X 전극과 Y 전극을 유지 기간동안 서로 교호하게 전압이 인가되어 유지 방전을 일으키므로, 제1 전극(281)과 제4 전극(284)에 서로 교호하게 전압이 인가되며 제2 전극(282)과 제3 전극(283)에 서로 교호하게 전압이 인가된다.
상기 전극들(221,222,223,224)은 각각 투명전극(221t,222t,223t,224t)과 버스전극(221b,222b,223b,224b)으로 이루어지며, 상기 투명전극은 제1 격벽(281), 제2 격벽(282), 제3 격벽(283) 및 제4 격벽(284)과 평행하게 연장하는 직선부와 상기 직선부로부터 돌출된 돌출부들을 구비한다. 이와 같은 돌출부들은 서로 마주보며 방전 영역들(291, 292) 상에 배치된다. 구체적으로, 제1 방전 영역(291) 상에 제1 전극(281)의 돌출부와 제4 전극(284)의 돌출부가 서로 대칭으로 배치되며, 제2 방전 영역(292) 상에 제2 전극(292)의 돌출부와 제3 전극(283)의 돌출부가 서로 대칭으로 형성된다.
발광효율을 증진하기 위해, 제1 격벽(281) 상에 제1 전극(221) 특히 제1 버스전극(221b)이 형성되도록, 제2 격벽(282) 상에는 제2 버스전극(222b), 제3 격벽(283) 상에는 제3 버스전극(223b), 제4 격벽(284) 상에는 제4 버스전극(224b)이 형성되도록 한다. 따라서 제1 방전 영역(291) 상에 제1 전극(281)의 돌출부와 제4 전극(284)의 돌출부가 서로 대칭되도록, 제2 방전 영역(292) 상에 제2 전극(292)의 돌출부와 제3 전극(283)의 돌출부가 서로 대칭이 되도록 형성한다.
그러나 일반적으로 상기 전극들(221,222,223,224)과 격벽들(281, 282, 283, 284) 간에 오정렬이 발생하여, 상기 전극들(221,222,223,224)이 방전 영역들(291, 292)에 노출되는 면적들은 다르게 형성될 수 있다. 상세하게, 제1 전극(221)이 제1 방전 영역(291)에 노출되는 제1 면적이 제2 전극(282)이 제2 방전 영역(292)에 노출되는 제2 면적이 다르게 형성된다. 상기와 같은 오정렬이 심하게 발생하면, 제2 전극(222)은 비방전 영역(293)에 노출될 수도 있다.
특히, FHD급의 화질을 구현하기 위해 화소수가 증가할 수로 셀피치는 작아져 상기와 같은 오정렬은 더욱 빈번하게 발생한다. 예를 들어, 제1 면적이 제2 면적보다 넓게 형성되면, 즉 제2 전극(222)의 일부가 제2 격벽(282)에 의해 일부 가려져 제1 면적이 제2 면적보다 넓게 형성되고, 따라서 제1 방전 영역(291)의 방전 특성이 제2 방전 영역(292)보다 우수하여 방전 불균일의 줄저방이 발생한다. 또는 반대로 제2 면적이 제1 면적보다 넓게 형성될 수도 있으며, 이도 역시 줄저방의 원인이 된다.
또한, 제4 전극(224)의 일부가 제4 격벽(284)에 의해 가리어져, 제4 전극(224)이 제1 방전 영역(291)에 노출되는 제4 면적은 제3 전극(223)이 제2 방전 영역(292)에 노출되는 제3 면적보다 작을 수 있다.
본 발명에 관한 플라즈마 디스플레이 패널은 제1 전극(221)의 하부에 대응하는 제1 격벽(281)의 폭(W1)과 제2 전극(222)의 하부에 대응하는 제2 격벽(282)의 폭(W2)을 상대적으로 좁게 형성한다. 구체적으로, 제3 전극(223)의 하부에 대응하는 제3 격벽(283)은 제3 폭(W3)을 가지고, 제4 전극(224)의 하부에 대응하는 제4 격벽(284)은 제4 폭(W4)을 가지면, 상기 제1 폭(W1)은 상기 제4 폭(W4)보다 좁게 상기 제2 폭(W2)은 상기 제3 폭(W3)보다 좁게 형성한다. 상기 제1 폭(W1)과 상기 제2 폭(W2)은 동일하게 형성할 수 있으며, 상기 제3 폭(W3)과 상기 제4 폭(W4)도 동일하게 형성할 수 있다.
따라서, 제2 격벽(282)에 의해 가려지는 제2 전극(222)의 면적을 줄일 수 있다. 즉, 제1 방전 영역(291)에 노출되는 제1 전극(221)의 제1 면적과 제2 방전 영역(292)에 노출되는 제2 전극(222)의 제2 면적 차이를 줄여, 제1 방전 영역(291)과 제2 방전 영역(292)간의 방전 불균일을 방지한다.
상세하게, 상기 제1 전극(221)과 상기 제2 전극(222)은 리셋 방전과 어드레 스 방전을 일으키는 Y 전극에 해당하므로, 각각 제1 방전 영역(291)과 제2 방전 영역(292)에 노출하는 면적의 차이를 줄여 상기 리셋 방전과 어드레스 방전의 불균일을 방지할 수 있다.
형광체층(277)은 방전을 통해 생긴 진공 자외선을 받아 각각 RGB 가시광으로 변환/방출시킨다. 상기와 같은 형광체층(277)은 Y(V,P)O4:Eu 등과 같은 적색 발광 형광체층(277R), Zn2SiO4:Mn, YBO3:Tb 등과 같은 녹색 발광 형광체층(277G), BAM:Eu 등과 같은 청색 발광 형광체층(277B)을 포함한다.
상기 방전 영역들(291, 292)에는 네온(Ne), 제논(Xe), 헬륨(He) 등 및 이들의 혼합기체와 같은 방전 기체가 주입된다.
본 발명에 관한 플라즈마 디스플레이 패널(이하 '본 발명의 PDP'라 한다)의 줄저방 특성 개선 정도를 평가하였다. 종래 플라즈마 디스플레이 패널(이하 '종래 PDP'라 한다)은 도 1에 도시된 것과 같이 격벽의 폭이 동일한 플라즈마 디스플레이 패널을 사용하였으며, 본 발명의 PDP로 제1 격벽 및 제2 격벽이 제3 격벽 및 제4 격벽의 폭보다 좁게 형성하고, 제1 격벽의 폭과 제2 격벽의 폭을 동일하게 하고 제3 격벽과 제4 격벽의 폭을 동일하게 형성한 플라즈마 디스플레이 패널을 사용하였다. 그리고, 상온(25℃) 저온(-5℃), 고온(55℃)에서 종래 PDP와 본 발명의 PDP를 구동하여 줄저방이 발생하는 방전셀을 눈으로 확인하였다. 그리고 전체 방전셀 개수 대비 줄저방이 발생하는 방전셀을 %로 나타내었으며, 그 결과는 하기 표 1과 같 다.
종래 PDP(%) 본 발명의 PDP(%)
상온 4.3 0.9
저온 28 7.2
고온 16 3.4
표 1을 참조하면, 종래 PDP 대비 본 발명의 PDP는 줄저방이 발생하는 방전셀이 4% 이상, 특히 저온에서는 20% 이상 감소함을 확인할 수 있다.
상기 살펴 본 바와 같이, 본 발명은 방전 영역들 사이에 비방전 영역을 형성하도록 이중 격벽을 구비하는 플라즈마 디스플레이 패널을 제공함으로써 방전 가스의 배기를 효과적으로 수행할 수 있다.
또한, 이와 같은 이중 격벽 상에 방전 전극을 형성하며, 특히 인접한 격벽들 상에 유지 기간 동안 동일한 파형의 전압을 인가하는 전극들을 각각 형성함으로써 플라즈마 디스플레이 패널의 소비 전력을 감소하는데 기여할 수 있다. 예를 들어, 비방전 영역을 형성하는 인접한 격벽들 각각에 동일하게 Y 전극들을 형성하거나, 또는 X 전극들을 형성함으로써 소비 전력을 감소할 수 있다.
아울러, 본 발명은 Y 전극에 대응되는 제1 격벽 및 제2 격벽의 폭을 X 전극에 대응되는 제3 격벽 및 제4 격벽의 폭보다 상대적으로 작게 형성함으로써, 격벽과 방전 전극상에 오정렬이 발생한 경우 노출되는 방전 전극의 면적 차이를 감소시킨다. 따라서 상기 방전 전극의 면적 차이로 인해 발생할 수 있는 줄저방을 저감하여 플라즈마 디스플레이 패널의 신뢰성을 증진할 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (14)

  1. 서로 대항하는 제1 기판 및 제2 기판;
    상기 제1 기판과 상기 제2 기판 사이의 방전 공간을 구획하여 복수의 비방전 영역들과 복수의 방전 영역들을 형성하는 복수의 격벽들;을 포함하고.
    상기 복수의 격벽들은,
    상기 비방전 영역을 형성하는 제1 격벽과 제2 격벽;
    상기 제2 격벽과 함께 상기 비방전 영역과 인접한 제1 방전 영역을 형성하며, 상기 제2 격벽과 다른 폭을 갖는 제3 격벽;
    상기 제1 격벽과 함께 상기 비방전 영역과 인접한 제2 방전 영역을 형성하며, 상기 제1 격벽과 다른 폭을 갖는 제4 격벽;을 포함하는 플라즈마 디스플레이 패널.
  2. 제 1 항에 있어서, 상기 제1 격벽은 상기 제4 격벽보다 폭이 작은 플라즈마 디스플레이 패널.
  3. 제 1 항에 있어서, 상기 제2 격벽은 상기 제3 격벽보다 폭이 작은 플라즈마 디스플레이 패널.
  4. 제 1 항에 있어서, 상기 제1 격벽과 상기 제2 격벽을 동일한 폭을 갖는 플라 즈마 디스플레이 패널.
  5. 제 1 항에 있어서, 상기 제1 격벽, 제2 격벽, 제3 격벽 및 제4 격벽은 서로 평행하게 배치되는 플라즈마 디스플레이 패널.
  6. 제 1 항에 있어서, 상기 복수의 격벽들은 상기 제1 격벽, 제2 격벽, 제3 격벽 및 제4 격벽을 가로지르는 제5 격벽을 더 포함하는 플라즈마 디스플레이 패널.
  7. 서로 대항하는 제1 기판과 제2 기판;
    상기 제1 기판과 상기 제2 기판 사이의 방전 공간을 구획하여 복수의 비방전 영역들과 복수의 방전 영역들을 형성하는 복수의 격벽들;
    상기 방전 영역들에 방전을 일으키도록 전압이 인가되는 복수의 방전전극들;을 포함하고,
    상기 복수의 격벽들은,
    상기 비방전 영역을 형성하는 제1 격벽과 제2 격벽;
    상기 제2 격벽과 함께 상기 비방전 영역과 인접한 제1 방전 영역을 형성하며, 상기 제2 격벽과 다른 폭을 갖는 제3 격벽;
    상기 제1 격벽과 함께 상기 비방전 영역과 인접한 제2 방전 영역을 형성하며, 상기 제1 격벽과 다른 폭을 갖는 제4 격벽;을 포함하며,
    상기 복수의 방전전극들은,
    상기 제1 방전 영역에 방전을 일으키는 제1 전극;
    상기 제1 전극과 인접하게 배치되며, 상기 제2 방전 영역에 방전을 일으키는 제2 전극을 포함하고,
    상기 제1 전극이 상기 제1 방전 영역에 노출된 제1 면적과 상기 제2 전극이 상기 제2 방전 영역에 노출된 제2 면적이 서로 다른 플라즈마 디스플레이 패널.
  8. 제 7 항에 있어서, 상기 제1 격벽은 상기 제4 격벽보다 폭이 작은 플라즈마 디스플레이 패널.
  9. 제 7 항에 있어서, 상기 제2 격벽은 상기 제4 격벽보다 폭이 작은 플라즈마 디스플레이 패널.
  10. 제 7 항에 있어서, 상기 제1 전극과 상기 제2 전극은 유지기간 동안 동일한 파형의 전압이 인가되는 플라즈마 디스플레이 패널.
  11. 제 7 항에 있어서, 상기 제2 전극은 상기 비방전 영역에 노출되는 플라즈마 디스플레이 패널.
  12. 제 7 항에 있어서, 상기 복수의 방전전극들은 상기 제2 방전 영역의 유지방전을 일으키도록 상기 제2 전극과 교호하게 전압이 인가되는 제3 전극을 더 포함하 는 플라즈마 디스플레이 패널.
  13. 제 12 항에 있어서, 상기 복수의 방전전극들은 상기 제1 방전 영역의 유지방전을 일으키도록 상기 제1 전극과 교호하게 전압이 인가되는 제4 전극을 더 포함하는 플라즈마 디스플레이 패널.
  14. 제 13 항에 있어서, 상기 제3 전극이 상기 제2 방전 영역에 노출된 제3 면적과 상기 제4 전극이 상기 제1 방전 영역에 노출된 제4 면적이 서로 다른 플라즈마 디스플레이 패널.
KR1020070030367A 2007-03-28 2007-03-28 플라즈마 디스플레이 패널 KR20080088035A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070030367A KR20080088035A (ko) 2007-03-28 2007-03-28 플라즈마 디스플레이 패널
US11/830,715 US20080238313A1 (en) 2007-03-28 2007-07-30 Plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070030367A KR20080088035A (ko) 2007-03-28 2007-03-28 플라즈마 디스플레이 패널

Publications (1)

Publication Number Publication Date
KR20080088035A true KR20080088035A (ko) 2008-10-02

Family

ID=39793096

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070030367A KR20080088035A (ko) 2007-03-28 2007-03-28 플라즈마 디스플레이 패널

Country Status (2)

Country Link
US (1) US20080238313A1 (ko)
KR (1) KR20080088035A (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3790075B2 (ja) * 1999-10-27 2006-06-28 パイオニア株式会社 プラズマディスプレイパネル
KR20040051289A (ko) * 2002-12-12 2004-06-18 현대 프라즈마 주식회사 투명전극이 없는 플라즈마 디스플레이 패널
US7208876B2 (en) * 2003-07-22 2007-04-24 Samsung Sdi Co., Ltd. Plasma display panel

Also Published As

Publication number Publication date
US20080238313A1 (en) 2008-10-02

Similar Documents

Publication Publication Date Title
KR100612358B1 (ko) 플라즈마 디스플레이 패널
KR100626022B1 (ko) 플라즈마 디스플레이 패널
KR100581907B1 (ko) 플라즈마 디스플레이 패널
KR100858817B1 (ko) 플라즈마 디스플레이 패널 및 이의 제조방법
US20060087239A1 (en) Plasma display panel
US7538494B2 (en) Plasma display panel
KR100751332B1 (ko) 플라즈마 디스플레이 패널
KR20050036448A (ko) 플라즈마 디스플레이 패널
KR20080088035A (ko) 플라즈마 디스플레이 패널
KR100751371B1 (ko) 플라즈마 디스플레이 패널
KR100592309B1 (ko) 플라즈마 디스플레이 패널
KR100615289B1 (ko) 플라즈마 디스플레이 패널
US20070029910A1 (en) Plasma display panel and method of manufacturing the same
KR100846604B1 (ko) 플라즈마 디스플레이 패널
KR100730116B1 (ko) 플라즈마 디스플레이 패널
KR100647601B1 (ko) 플라즈마 디스플레이 패널
KR100768232B1 (ko) 플라즈마 디스플레이 패널
KR100581930B1 (ko) 플라즈마 디스플레이 패널
KR100670298B1 (ko) 플라즈마 디스플레이 패널
KR100669796B1 (ko) 플라즈마 디스플레이 모듈
KR100741114B1 (ko) 플라즈마 디스플레이 패널
KR100768206B1 (ko) 플라즈마 디스플레이 패널
KR20080071325A (ko) 플라즈마 디스플레이 패널
KR20070078607A (ko) 플라즈마 디스플레이 패널
US20070228979A1 (en) Plasma display panel

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid