KR20080087425A - 패턴 형성용 임프린팅 스탬프 및 이를 이용한 ｌｅｄ패키지 제조방법 - Google Patents

패턴 형성용 임프린팅 스탬프 및 이를 이용한 ｌｅｄ패키지 제조방법 Download PDF

Info

Publication number
KR20080087425A
KR20080087425A KR1020070029640A KR20070029640A KR20080087425A KR 20080087425 A KR20080087425 A KR 20080087425A KR 1020070029640 A KR1020070029640 A KR 1020070029640A KR 20070029640 A KR20070029640 A KR 20070029640A KR 20080087425 A KR20080087425 A KR 20080087425A
Authority
KR
South Korea
Prior art keywords
led package
stamp
imprinting
region
package structure
Prior art date
Application number
KR1020070029640A
Other languages
English (en)
Inventor
박윤곤
이종면
원형식
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020070029640A priority Critical patent/KR20080087425A/ko
Publication of KR20080087425A publication Critical patent/KR20080087425A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 임프린팅 스탬프 및 이를 이용한 LED 패키지의 제조방법에 관한 것으로, 임프린팅 방식에 의해 각각 LED 칩이 탑재된 복수의 LED 패키지 구조물이 동일 평면 상에 배열된 LED 패키지 세트에 있어, 각 LED 패키지 구조물의 수지포장부 표면에 요철패턴을 형성하기 위한 스탬프에 있어서, 상기 스탬프의 일면에, 상기 LED 패키지 구조물과 대응하는 영역에, 홈부를 가지며, 그 내부에 복수의 요철패턴을 구비하는 임프린팅 스탬프 및 이를 이용한 LED 패키지의 제조방법을 제공한다.
LED, LED 패키지, 스탬프, 임프린팅, 요철, 패턴, 홈부

Description

패턴 형성용 임프린팅 스탬프 및 이를 이용한 ＬＥＤ 패키지 제조방법{IMPRITING STAMP FOR FORMING PATTERN AND METHOD OF FABRICATING LED PACKAGE USING THE SAME}
도 1은 종래의 LED 패키지의 일례를 나타내는 단면도.
도 2a ~ 도 2f는 본 발명의 일실시예에 따른 LED 패키지의 제조방법을 설명하기 위한 공정별 단면도.
도 3은 본 발명의 일시시예에 따른 스탬프를 나타낸 평면도.
도 4a는 본 발명의 다른 실시형태에 따른 임프린팅 스탬프의 평면도이다.
도 4b는 도 4a의 I-I' 라인을 따라 자른 단면도이고, 도 4c는 도 4a의 II-II' 라인을 따라 자른 단면도.
도 5a는 본 발명의 다른 실시형태에 따른 임프린팅 스탬프의 평면도이다.
도 5b는 도 5a의 I-I' 라인을 따라 자른 단면도이고, 도 5c는 도 5a의 II-II' 라인을 따라 자른 단면도.
도 6은 도 5a에 도시된 본 발명의 일프린팅 스탬프의 일부를 입체적으로 나타낸 사시도.
도 7은 본 발명의 일 실시형태에 따른 임프린팅 스탬프를 LED 패키지 구조물에 적용한 상태를 개략적으로 나타낸 평면도.
도 8은 본 발명의 다른 실시형태에 따른 임프린팅 스탬프를 LED 패키지 구조물에 적용한 상태를 개략적으로 나타낸 평면도.
<도면의 주요부분에 대한 부호의 설명>
100, 300 : 연성 스탬프 200 : LED 패키지 세트
207 : 액상투명수지 209 : 수지포장부
310 : 요철패턴 350 : 장벽(guard or barrier)
P : 수지포장부의 요철패턴 L : 쇄기형 요철패턴 라인
본 발명은 임프린팅 프린트 및 이를 이용한 LED 패키지의 제조방법에 관한 것으로서, 더 상세하게는 LED 패키지 제조시 수지포장부 표면 상에 요철패턴을 형성하기 위한 임프린팅 스탬프 및 이를 이용하여 표면 상에 요철패턴을 갖는 LED 패키지를 제조하기 위한 방법에 관한 것이다.
발광 다이오드(Light Emitting Diode, 이하 'LED'라고 함)는 전기에너지를 광 에너지로 변환하는 반도체 소자로서, 에너지 밴드 갭에 따른 특정한 파장의 빛을 내는 화합물 반도체로 구성되며, 광통신 및 디스플레이 등 다양한 분야에서 사용되고 있다.
LED는 사용 목적 및 요구되는 형태에 따라 패키지 형태로 제공된다. 일반적으로, LED 패키지는, LED 칩을 전극패턴이 형성된 기판 또는 리드프레임 상에 실장한 후에 상기 칩의 단자와 전극 패턴(또는 리드)를 전기적으로 연결하고, 그 상부에 에폭시, 실리콘 또는 그 조합 등을 사용하여 수지포장부를 형성하는 방식으로 제조된다.
도 1에는 종래의 LED 패키지의 일례가 도시되어 있다.
도 1을 참조하면, 상기 LED 패키지(10)는 2개의 전극패턴(12a,12b)이 형성된 하부 패키지기판(11a)과 소정의 홈부가 마련된 상부 패키지기판(11b)을 포함한다. 상기 홈부의 저면에는 접착층 등을 이용하여 LED 칩(13)이 실장되며, LED 칩(13)의 두 전극(미도시)은 와이어를 통해 각각 전극패턴(12a,12b)에 연결될 수 있다.
상기 LED 칩(13)은 수지포장부(15)에 의해 둘러싸인다. 상기 수지포장부(15)는 LED 패키지(10)의 발광효율을 영향을 주는 매우 중요한 요소가 된다. 즉, 상기 LED 칩(13)으로부터 방출된 빛은 수지포장부(15)를 통과하여 외부로 추출되어야 하는데, 수지포장부(15) 물질의 광학적 특성(특히, 굴절률) 및 그 형상에 따라 실질적으로 그 추출되는 양이 크게 달라질 수 있다.
특히, 수지포장부(15)를 구성하는 에폭시 수지 또는 실리콘 수지와 같은 투명수지는 외부 대기보다 다소 높은 굴절률(예, 에폭시수지: 1.5)을 가지므로, 이로 인한 광 추출 임계각에 의해 실질적으로 추출되는 광량이 제한된다. 따라서, 수지포장부(15) 내부에서 임계각 범위를 벗어난 많은 광은 내부로 전반사되어 외부로 추출되지 못하거나 복잡한 광 경로를 갖게 된다. 이로 인해, 광 추출 효율이 낮아 지는 문제가 있다.
또한, 도 1에 도시된 예와 같이, 홈부에 형성된 수지포장부(15)는 디스펜싱공정 등을 통해 액상투명수지가 투입되었을 때, 액상수지의 습윤(wetting)성 때문에 그 표면이 곡면으로 형성된다. 수지포장부(15)의 이러한 표면 형상은 광 추출 효율을 저하시키는 또 하나의 원인으로 작용한다.
한편, 상기한 광 추출 효율을 증진시키기 위해서, LED 패키지 수지의 표면 상에 요철패턴을 형성하는 방안이 제시되고 있다. 여기서, 상기 요철패턴의 종횡비(높이 대 해상도의 비율)가 크고 패턴의 균일성이 확보될수록 얻어지는 발광 및 광 추출 효율이 높아지는 것으로 알려져 있다. 이러한 요철패턴 형성방법으로서 식각, 요철 스탬프에 의한 임프린팅 등을 고려할 수 있다. 그러나 종래 제안된 요철패턴 형성방법에 따르면, LED 패키지 표면 상에 충분한 종횡비의 요철패턴을 확실하게 형성하기가 어렵다는 문제점이 있다. 종래의 식각을 통한 표면 패턴 형성 방안은 LED 패키지 제조 공정 전체를 복잡하게 만든다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 본 발명의 목적은 수지포장부 표면에 충분한 종횡비를 갖는 요철패턴을 확실하게 형성하기에 적합한 임프린팅 스탬프를 제공하는 것이다.
본 발명의 다른 목적은 상기 임프린팅 스탬프를 이용하여 수지포장부 표면에 충분한 종횡비를 갖는 요철패턴을 확실히 형성시킬 수 있고 제조공정이 단순한 LED 제조방법을 제공하는 것이다.
상기한 목적을 달성하기 위해서, 임프린팅 방식에 의해 각각 LED 칩이 탑재된 복수의 LED 패키지 구조물이 동일 평면 상에 배열된 LED 패키지 세트에 있어, 각 LED 패키지 구조물의 수지포장부 표면에 요철패턴을 형성하기 위한 스탬프에 있어서, 상기 스탬프의 일면에, 상기 LED 패키지 구조물과 대응하는 영역에, 홈부를 가지며, 그 내부에 복수의 요철패턴을 구비하는 임프린팅 스탬프를 제공한다.
상기 복수의 LED 패키지 구조물과 대응하는 홈부의 경계부를 따라 장벽(guard or barrier)이 형성되어 있다.
그리고, 상기 요철패턴 형성영역의 단축 및 장축의 길이가 상기 스탬프가 적용되는 복수의 LED 패키지 구조물의 단축 및 장축의 길이보다 각각 길거나 같게 형성될 수 있으며, 짧게 형성될 수도 있다.
상기 요철패턴을 갖는 홈부는, 단위 LED 패키지 구조물과 대응하는 영역에 각각 독립적으로 형성되거나, 장축방향으로 배열된 복수의 LED 패키지 구조물과 대응하는 영역에 각각 독립적으로 형성되는 것이 가능하다.
그리고, LED 패키지 구조물 간에 높이 편차에도 불구하고 LED 패키지 구조물 상에 균일한 패턴이 형성할 수 있도록, 상기 임프린팅 스탬프는 고분자 물질로 이루어진 연성 스탬프인 것이 바람직하다.
또한, 본 발명은 임프린팅 방식에 의해 LED 패키지 구조물의 수지포장부 표 면에 요철패턴을 형성하기 위한 스탬프에 있어서, 상기 LED 패키지 구조물과 대응하는 상기 임프린팅의 일면에, 상기 LED 패키지 구조물을 수용할 수 있는 홈부를 가지며, 그 내부에 요철패턴을 구비하는 임프린팅 스탬프를 제공한다.
상기 홈부에 형성된 요철패턴의 높이는, 요철패턴이 형성되지 않은 스탬프의 타영역에 비해, 그 표면이 낮으며, 상기 홈부는, 단위 LED 패키지 구조물과 대응하는 영역에 각각 독립적으로 형성되거나, 장축방향으로 배열된 복수의 LED 패키지 구조물과 대응하는 영역에 각각 독립적으로 형성될 수 있다.
그리고, 상기 요철패턴 형성영역의 단축 및 장축의 길이가 상기 스탬프가 적용되는 복수의 LED 패키지 구조물의 단축 및 장축의 길이보다 각각 길거나 같게 형성될 수 있으며, 짧게 형성될 수도 있다.
또한, 본 발명은, 임프린팅 방식에 의해 LED 패키지 구조물의 수지포장부 표면에 요철패턴을 형성하기 위한 스탬프에 있어서, 상기 LED 패키지 구조물과 대응하는 영역에 홈부를 가지며, 상기 홈부 내에 요철패턴이 형성된 제1영역과, 상기 LED 패키지 구조물이 형성되는 않은 타영역과 대응하는 영역이 평평하도록 형성된 제2영역을 가지며, 상기 제1영역은 그 표면의 높이가 제2영역보다 낮은 임프린팅 스탬프를 제공한다.
이때에도, 상기 제1영역과 제2영역의 경계부가 장벽을 형성하고 있으며, 상기 제1영역은, 단위 LED 패키지 구조물과 대응하는 영역에 각각 독립적으로 형성되거나, 장축방향으로 배열된 복수의 LED 패키지 구조물과 대응하는 영역에 각각 독립적으로 형성될 수 있다.
또한, 각각 LED 칩이 탑재된 복수의 LED 패키지 구조물이 동일 평면 상에 배열된 LED 패키지 세트를 마련하는 단계; 상기 복수의 LED 패키지 구조물에 탑재된 각 LED 칩을 액상투명수지로 봉지하는 단계; 상기 액상투명수지가 경화되기 전에, 상기 LED 패키지 구조물의 액상 투명 수지에 대응되는 위치에, 상기 LED 패키지 구조물과 대응하는 영역에 홈부를 가지며, 상기 홈부 내부에 요철패턴이 형성된 제1영역과, 상기 LED 패키지 구조물이 형성되는 않은 타영역과 대응하는 영역이 평평하도록 형성된 제2영역을 가지며, 상기 제1영역은 그 표면의 높이가 제2영역보다 낮게 형성되어, 상기 제1영역이 상기 LED 패키지 구조물을 수용할 수 있도록 마련된 임프린팅 스탬프를 적용하여, 상기 각 액상투명수지의 표면에 원하는 요철패턴을 임프린팅하는 단계; 상기 임프린팅 스탬프가 적용된 상태에서 상기 액상투명수지를 경화시킴으로써 상기 복수의 LED 패키지 구조물의 수지포장부를 형성하는 단계; 및 상기 복수의 LED 패키지 구조물로부터 상기 임프린팅 스탬프를 제거하는 단계를 포함하여 이루어지는 LED 패키지 제조 방법을 제공한다.
상기 LED 패키지 세트는, 리드프레임을 갖는 복수의 LED 패키지 구조물을 포함하며, 상기 복수의 LED 패키지 구조물이 동일한 평면 상에 배열되도록 서로 인접한 LED 패키지 구조물의 리드프레임이 일체로 연결되어 있으며, 상기 LED 패키지 구조물은 상기 LED 칩이 탑재된 홈부를 가지며, 상기 액상투명수지를 봉지하는 단계는, 상기 홈부에 액상투명수지를 충전시키는 단계를 포함한다.
그리고, 상기 수지포장부를 형성하는 단계는, 상기 연성 스탬프가 적용된 상태에서 상기 액상투명수지로부터 기포가 제거되도록 탈포공정을 실시하는 단계를 포함하며, 상기 임프린팅 스탬프의 제거 단계 후에 상기 LED 패키지 구조물이 각각 분리되도록 상기 리드프레임을 절단하는 단계를 더 포함하게 된다.
이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 본 발명의 실시형태는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
도 2a 내지 2f는 본 발명의 일 실시형태에 따른 LED 패키지의 제조방법을 설명하기 위한 공정단면도이다.
먼저, 도 2a와 같이, 각각 LED 칩(205)이 탑재된 복수의 LED 패키지 구조물(210, 220, 230, 240)이 동일한 평면 상에 배열된 LED 패키지 세트(200)가 마련된다. 상기 LED 패키지 세트(200)는 리드프레임(203a, 203b)을 갖는 복수의 LED 패키지 구조물(210, 220, 230, 240)을 포함하며, 상기 복수의 LED 패키지 구조물이 동일한 평면 상에 배열되도록 서로 인접한 LED 패키지 구조물의 리드프레임이 일체로 연결된 구조를 갖는다.
LED 패키지 구조물(210~240)은 하부 패키지 기판(201a)과, 홈부(C)를 갖는 상부 패키지 기판(201b)을 포함하고, 상부기판(201b)의 홈부(C)에는 LED 칩(205)을 실장하고 있다. 상기 리드프레임(203a, 203b)은 LED 칩의 전극과 연결되는 패키지 전극구조로 이해될 수 있다. 이러한 리드프레임은 복수의 LED 패키지 구조물(210, 220, 230, 240)을 서로 연결하여, 전체 LED 패키지 세트를 지지해주는 역할도 수행한다.
LED 패키지 세트(200)는 서로 인접한 LED 패키지 구조물의 리드프레임이 일체로 연결된 구조를 가지므로 높이 편차 등이 존재할 수 있다. 도 2a를 참조하면, LED 패키지 구조물(210)과 LED 패키지 구조물(220) 사이에는 LED 패키지 구조물의 본체 높이가 달라서 높이 편차(h1)가 존재하고, LED 패키지 구조물(230)과 LED 패키지 구조물(240) 사이에는 높이 편차(h2)가 존재함을 알 수 있다.
다음에, 도 2b에 도시된 바와 같이, 상기 복수의 LED 패키지 구조물(210, 220, 230, 240)에 탑재된 각 LED 칩(205)이 봉지되도록 각각의 홈부(C)에 액상투명수지(207)를 투입한다. 액상투명수지(207)는 실리콘수지, 에폭시수지 또는 그 혼합수지와 같은 투명수지가 될 수 있으며, 디스펜싱(dispensing) 공정과 같은 공지의 공정을 이용하여 상기 홈부(C)에 투입될 수 있다. 본 공정에서 액상투명수지(207)의 투입량은 홈부(C)의 높이보다 다소 높게 형성한다. 바람직하게는 액상투명수지(207)가 패키지 본체 외측 영역으로 흐르지 않고, 표면장력으로 볼록한 상태로 유지되는 정도의 양으로 투입한다.
다음에, 도 2c에 도시된 바와 같이, 상기 액상투명수지(207)가 경화되기 전에, 상기 각 LED 칩(205)의 액상투명수지(207)에 대응되는 위치에 요철패턴을 갖는, 임프린팅 스탬프(100)를 적용하여 상기 각 액상투명수지(207)의 표면에 원하는 요철패턴의 임프린팅을 수행한다. 이러한 임프린팅 과정에서는 일정한 압력과 온 도(120~150℃)가 필요하게 되며, 수지의 종류나 요철패턴의 형상 따라서 후속의 스탬프 분리공정을 더 용이하게 하기 위해 일정시간 경화가 진행된 반경화 상태에서 실시될 수도 있다.
임프린팅 스탬프(100)는 고분자 물질로 이루어진 연성(soft) 스탬프인 것이 바람직하다. 이러한 고분자 연성 스탬프는 자체적으로 갖는 연성의 탄성 특성으로 인하여 LED 패키지 세트(200)의 높이 편차(h1, h2)를 따라 압착된다(도 2c 참조). 따라서, 높이 편차(h3, h4)에도 불구하고 임프린팅 스탬프(100)는 복수의 액상투명수지(207)에 균일한 압력을 가하게 된다.
임프린팅 스탬프(100)로서 연성의 고분자 스탬프를 사용할 경우, 상기 높이 편차(h1, h2)에도 불구하고 스탬프(100)는 수지에 균일한 압력을 가하기 때문에, 복수의 LED 패키지 구조물(210~240) 상에 균일한 요철패턴이 형성될 수 있다.
이어서, 도 2d에 도시된 바와 같이, 상기 임프린팅 스탬프(100)가 적용된 상태에서, 액상투명수지(207)를 경화시킴으로써, 상기 복수의 LED 패키지 구조물의 수지포장부(209)가 형성된다.
추가적으로, 상기 수지포장부 형성 단계에서 연성 스탬프(100)가 부착된 상태에서 경화되는 액상투명수지(207)에서 기포가 제거되도록 탈포 공정을 실시할 수 있다.
다음에, 도 2e에 도시된 바와 같이, 상기 연성 스탬프(100)가 LED 패키지 세트(200)로부터 제거되는데, 이에 따라 LED 패키지 구조물 상에 형성된 균일한 요철패턴(P)이 명확히 드러나게 된다. 바람직하게, 수지포장부(209)의 상면에 전사된 요철패턴(P)이 손상되지 않도록 임프린팅 스탬프(100)을 제거한다.
최종적으로, 도 2f에 도시된 바와 같이, LED 패키지 세트(200)로부터 LED 패키지 구조물(210, 220, 230, 240)이 각각 분리되도록 리드프레임의 절단공정을 수행한다. 이에 따라 서로 분리된 개별 LED 패키지들을 얻게 된다.
상기한 바와 같은 본 발명의 실시예를 통한 LED 패키지의 제조방법은, 수지포장부의 표면에 요철패턴을 형성하여 광추출 효율을 증대시킬 수 있을 뿐 아니라, 임프린팅방식을 통해 상기 요철패턴을 형성함에 따라, 종래에 비해 요철패턴의 형성공정이 단순해진다. 더욱이, 본 실시예는, 홈부에 적용된 수지포장부에서 액상수지의 습윤성으로 인해 형성될 수 있는 곡면을 효과적으로 해소하여 광학적인 불이익한 현상을 줄일 수 있는 잇점이 있다.
그러나, 상기한 실시예에 따른 LED 패키지의 제조방법에서, 요철패턴을 형성하기 위해 사용하는 임프린팅 스탬프(100)는, 도 3에 도시된 바와 같이, 그 일면에 형성된 요철패턴 라인들(L)이 전체 길이에 걸쳐 연속적으로 연장되어 있다. 이와 같이, 요철패턴 라인(L)이 스탬프(100)의 전체 길이에 걸쳐 연속적으로 연장된 경우에는, 액상 수지는 모세관 힘에 의해 요철패턴 라인(L)을 따라 LED 패키지 구조물(210)의 외측으로 손쉽게 빠져 나오게 된다(화살표 참조). 액상 수지의 이러한 손실로 인해 스탬프(100)의 요철 표면과 LED 패키지 구조물(210) 사이에는 빈 공간이 생기게 되고, 스탬프(100)의 임프린팅 효과는 사라지게 된다. 이에 따라, 수지포장부(209) 표면에 충분한 종횡비의 균일한 요철패턴을 얻지 못하는 경우도 발생하게 된다.
따라서, 본 발명은 특히, 이러한 문제점을 해결하기 위해서 이루어진 것으로, 본 발명의 다른 실시예에서는, 임프린팅 스탬프의 일면에 형성된 요철패턴을, 불연속적으로 연장된 복수의 요철패턴 라인으로 형성하되, 상기 요철패턴의 형성영역이, 단위 LED 패키지 구조물을 수용할 수 있도록 그 경계부에 장벽(guard or barrier)을 두어, 스탬프에 접촉된 액상투명수지가 스탬프의 요철패턴 라인을 따라 LED 패키지 구조물로부터 빠져나가는 것을 효과적으로 방지할 수 있는 임프린팅 스탬프 및 이를 이용한 LED 패키지의 제조방법을 제공한다.
즉, 후술하는 본 발명의 실시예에서는, LED 패키지 구조물과 대응하는 영역에만 요철패턴을 형성하되, 상기 요철패턴이 이전 실시예와 동일한 형상을 갖도록 형성하고, 상기 스탬프 상에 홈부를 두고, 상기 홈부 내부에 요철패턴을 둠으로써, 요철패턴 형성영역의 경계부에 액장수지가 외부로 빠져나가지 못하도록 홈부에 가두는 것이다.
따라서, 상기 요철패턴 형성영역의 경계부에 형성된 장벽은, 스탬프 접촉시 액상투명수지가 스탬프의 요철패턴 라인을 따라 LED 패키지 구조물로부터 빠져나가는 것을 막아주는 역할을 하게 되며, 이로써, LED 패키지 세트의 전체 영역 걸쳐 충분한 종횡비의 균일한 요철패턴을 얻을 수 있고, 이에 따라 광 추출 효율이 더욱 향상된 LED 패키지를 제공할 수 있게 된다.
이하, 첨부한 도면을 통해 상기한 본 발명의 다른 실시예, 즉, 스탬프에 접촉된 액상투명수지가 스탬프의 요철패턴 라인을 따라 LED 패키지 구조물로부터 빠져나가는 것을 효과적으로 방지할 수 있는 임프린팅 스탬프 및 이를 이용한 LED 패 키지의 제조방법에 대한 실시예에 대해 더욱 상세하게 설명하도록 한다.
도 4a 및 도 5a는 본 발명의 다른 실시형태에 따른 임프린팅 스탬프의 요철패턴을 개략적으로 나타낸 평면도이고, 도 4b 및 도 5b는 도 4a 및 도 5a의 I-I'라인을 따라 각각 자른 단면도이고, 도 4c 및 도 5c는 II-II' 라인을 따라 자른 단면도이다.
도 4a ~ 4c 및 도 5a ~ 5c에 도시된 바와 같이, 본 실시예에 따른 임프린팅 스탬프(300)는, 요철패턴(310)을 갖는 제1영역(A)과 요철패턴이 형성되지 않은 제2영역(B)으로 이루어져 있다.
상기 제1영역(A)의 요철패턴(310)은, 일방향으로 연장된 복수의 요철패턴 라인(L)을 구비한다. 특히, 요철패턴 라인(L)은 복수의 라인군(G1, G2, G3, G4)을 형성하되, 상기 라인군 각각은 일렬로 배열된 동일방향의 요철패턴 라인들을 포함한다(도 4a ~ 4c 참조).
그리고, 상기 각각의 라인군(G1, G2, G3, G4)은 실직적으로, LED 패키지 구조물의 LED 패키지 세트와 대응하게 되며, 요철패턴 라인(L)의 간격(d)과 높이(h)는 수지포장부 요철면의 원하는 종횡비에 따라 적절히 설계될 수 있다.
또한, 상기 제1영역(A)의 요철패턴(310)은, 일방향으로 연장된 복수의 요철패턴 라인(L)을 구비하되, 각각의 단위 LED 패키지 구조물과 일대일 대응을 이루도록 형성될 수도 있다. 즉, 상기 요철패턴(310)은 단위 LED 패키지 구조물과 대응하는 영역에 각각 독립적으로 형성되는 것이 가능하다(도 5a ~ 5c 참조).
아울러, 상기 제1영역(A)의 높이(h3)와, 상기 제2영역(B)의 높이(h4)는 각각 다르게 설계되어 있으며, 상기 제1영역(A)의 높이(h3)가 상기 제2영역(B)의 높이(h4) 보다 낮게 설계되어 있다. 즉, 상기 제1영역(A)은 홈부를 형성하고, 상기 홈부 내부에 요철패턴(310)을 구비하므로, 상기 제1영역(A)과 제2영역(B)의 경계부에는 자연스럽게 장벽(350)이 형성된다.
이와 같이, 상기 제1영역(A)과 제2영역(B) 사이에 장벽(350)이 형성되면, 스탬프(300)를 LED 패키지 구조물의 액상투명수지에 적용하더라도 요철패턴 라인(L)을 따라 수지가 잘 빠져 나오지 않게 된다. 이는 상기 장벽(350)이 요철패턴 라인(L)을 따라 흐르는 것을 차단하기 때문이다.
따라서, 스탬프(300)를 LED 패키지 구조물(210)에 임프린팅을 하더라도(도 2c 참조), 수지(207)는 LED 패키지 구조물(210)을 빠져나가지 않고 제 위치에 남게 된다. 결국, 수지포장부(209)의 표면 상에는 충분한 종횡비의 요철패턴이 확실하게 형성된다.
도 6은 설명의 이해를 돕기 위해, 도 5a에 도시된 임프린팅 스탬프를 입체적으로 표현한 사시도이다.
도면에 도시된 바와 같이, 단위 LED 패키지 구조물과 대응하는 제1영역(A)에 요철패턴(310)이 형성되고, 상기 제1영역(A)을 제외한 제2영역(B)에는 평평한 표면을 갖는다.
이때, 상기 제1영역(A)은 임프린트공정(도 2c 참조)시, 각각의 LED 패키지 고조물(210)을 수용할 수 있도록, 오목한 홈의 형태로 이루어지며, 각각의 홈부에는 액상투명수지 상에 요철패턴을 전사시키기 위한 요철패턴(310)이 형성되어 있 다.
그리고, 상기 제1영역(A)과 제2영역(B)의 경계부에는 자연스럽게 장벽이 형성되며, 상기 장벽은, 전술한 바와 같이, 액정수지를 가두어 외부로 빠져나가지 못하도록 하는 가이드 역할을 담당하게 된다.
한편, 도면에 도시하지는 않았지만, 상기 도 4a에 도시된 임프린팅 스탬프는 횡으로 배열된 각각의 제1영역(A)들이 일체로 형성되어, 라인형태의 제1영역을 형성하게 될 것이다.
한편, 도 7 및 도 8에 도시된 바와 같이, 임프린팅시, 제1영역(A)에 형성된 요철패턴(310)은 상기 제1영역(A)에 수용되는 LED 패키지 구조물(210)보다 크게 형성될 수 있으며(도 7참조), 또는 LED 패키지 구조물(210)보다 작게 형성하는 것도 가능하다(도 8참조).
아울러, 패키지 구조물(210)과 요철패턴(310)의 형성면적이 동일한 것도 가능하며, 임프린팅시, 제1영역(A)과 상기 제1영역(A)에 수용되는 LED 패키지 구조물(210) 간의 정열 공차(alignment tolerance)를 고려하여, 요철패턴(310)의 단축 및 장축의 길이(Wa,Wa')와 각각 대응하는 LED 패키지 구조물(210)의 단축 및 장축 길이(Wb,Wb')는 동일하거나, 약간 큰 것이 더욱 바람직하다. 그러나, 본 발명에서는, 홈부로 이루어진 제1영역(A) 내부에 형성된 요철패턴(310)이 LED 패키지 구조물(210)을 모두 커버하는 경우, 또는 LED 패키지 구조물(210)이 요철패턴(310)을 커버하는 경우 모두를 포함할 것이다.
상기한 바와 같이, 본 실시예에 따른 임프린팅 스탬프(300)의 요철패턴은 오 목한 홈부에 요철패턴 라인을 형성하기 때문에, 수지는 요철패턴 라인을 따라 외부로 빠져 나오지 않고 LED 패키지 구조물 내에 경화되어 남아 있게 된다. 이에 따라 (경화된) 수지포장부(209) 표면에 요철패턴이 충분한 종횡비로 확실하게 형성된다.
또한 임프린팅 스탬프(300)가 연성의 고분자 스탬프일 경우에는, LED 패키지 구조물 간에 높이 편차(h1, h2)에도 불구하고 LED 패키지 구조물 상에 균일한 패턴이 형성된다. 결과적으로, LED 패키지 세트의 전체 영역 걸쳐 충분한 종횡비의 균일한 요철패턴을 얻을 수 있고, 이에 따라 광 추출 효율이 더욱 향상된 LED 패키지를 제공할 수 있게 된다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
상술한 바와 같이, 본 발명에 따르면 충분한 종횡비의 요철패턴을 LED 패키지의 수지포장부 표면 상에 확실하고도 용이하게 구현할 수 있게 된다. 이에 따라, 공정수율이 개선되고, LED 패키지의 광 추출 효율이 향상된다. 또한 연성의 고분자 스탬프를 이용할 경우, LED 패키지 구조물들 간의 높이 편차에도 불구하고 전체적으로 균일한 요철패턴을 얻을 수 있게 된다.

Claims (24)

  1. 임프린팅 방식에 의해 각각 LED 칩이 탑재된 복수의 LED 패키지 구조물이 동일 평면 상에 배열된 LED 패키지 세트에 있어, 각 LED 패키지 구조물의 수지포장부 표면에 요철패턴을 형성하기 위한 스탬프에 있어서,
    상기 스탬프의 일면에, 상기 LED 패키지 구조물과 대응하는 영역에, 홈부를 가지며, 그 내부에 복수의 요철패턴을 구비하는 것을 특징으로 하는 임프린팅 스탬프.
  2. 제1항에 있어서,
    상기 복수의 LED 패키지 구조물과 대응하는 홈부의 경계부를 따라 장벽(guard or barrier)이 형성된 것을 특징으로 하는 임프린팅 스탬프.
  3. 제1항에 있어서,
    상기 요철패턴 영역의 단축 및 장축의 길이가 상기 스탬프가 적용되는 복수의 LED 패키지 구조물의 단축 및 장축의 길이보다 각각 길거나 같게 형성된 것을 특징으로 하는 임프린팅 스탬프.
  4. 제1항에 있어서,
    상기 요철패턴 영역의 단축 및 장축의 길이가 상기 스탬프가 적용되는 복수의 LED 패키지 구조물의 단축 및 장축의 길이보다 각각 짧게 형성된 것을 특징으로 하는 임프린팅 스탬프.
  5. 제1항에 있어서,
    상기 요철패턴을 갖는 홈부는, 단위 LED 패키지 구조물과 대응하는 영역에 각각 독립적으로 형성된 것을 특징으로 하는 임프린팅 스탬프.
  6. 제1항에 있어서,
    상기 요철패턴을 갖는 홈부는, 장축방향으로 배열된 복수의 LED 패키지 구조물과 대응하는 영역에 각각 독립적으로 형성된 것을 특징으로 하는 임프린팅 스탬프.
  7. 제1항에 있어서,
    상기 임프린팅 스탬프는 고분자 물질로 이루어진 연성 스탬프인 것을 특징으 로 하는 임프린팅 스탬프.
  8. 임프린팅 방식에 의해 LED 패키지 구조물의 수지포장부 표면에 요철패턴을 형성하기 위한 스탬프에 있어서,
    상기 LED 패키지 구조물과 대응하는 상기 임프린팅의 일면에, 상기 LED 패키지 구조물을 수용할 수 있는 홈부를 가지며, 그 내부에 요철패턴을 구비하는 것을 특징으로 하는 임프린팅 스탬프.
  9. 제8항에 있어서,
    상기 홈부에 형성된 요철패턴의 높이는, 요철패턴이 형성되지 않은 스탬프의 타영역에 비해, 그 표면이 낮은 것을 특징으로 하는 임프린팅 스탬프.
  10. 제8항에 있어서,
    상기 홈부는, 단위 LED 패키지 구조물과 대응하는 영역에 각각 독립적으로 형성된 것을 특징으로 하는 임프린팅 스탬프.
  11. 제10항에 있어서,
    상기 홈부는, 장축방향으로 배열된 복수의 LED 패키지 구조물과 대응하는 영역에 각각 독립적으로 형성된 것을 특징으로 하는 임프린팅 스탬프.
  12. 제8항에 있어서,
    상기 임프린팅 스탬프는 고분자 물질로 이루어진 연성 스탬프인 것을 특징으로 하는 임프린팅 스탬프.
  13. 제8항에 있어서,
    상기 요철패턴 영역의 단축 및 장축의 길이가 상기 스탬프가 적용되는 복수의 LED 패키지 구조물의 단축 및 장축의 길이보다 각각 길거나 같게 형성된 것을 특징으로 하는 임프린팅 스탬프.
  14. 제8항에 있어서,
    상기 요철패턴 영역의 단축 및 장축의 길이가 상기 스탬프가 적용되는 복수의 LED 패키지 구조물의 단축 및 장축의 길이보다 각각 짧게 형성된 것을 특징으로 하는 임프린팅 스탬프.
  15. 임프린팅 방식에 의해 LED 패키지 구조물의 수지포장부 표면에 요철패턴을 형성하기 위한 스탬프에 있어서,
    상기 LED 패키지 구조물과 대응하는 영역에 홈부를 가지며, 상기 홈부 내에 요철패턴이 형성된 제1영역과, 상기 LED 패키지 구조물이 형성되는 않은 타영역과 대응하는 영역이 평평하도록 형성된 제2영역을 가지며, 상기 제1영역은 그 표면의 높이가 제2영역보다 낮은 것을 특징으로 하는 임프린팅 스탬프.
  16. 제15항에 있어서,
    상기 제1영역과 제2영역의 경계부가 장벽(guard or barrier)을 형성하는 것을 특징으로 하는 임프린팅 스탬프.
  17. 제15항에 있어서,
    상기 제1영역은, 단위 LED 패키지 구조물과 대응하는 영역에 각각 독립적으로 형성된 것을 특징으로 하는 임프린팅 스탬프.
  18. 제15항에 있어서,
    상기 제1영역은, 장축방향으로 배열된 복수의 LED 패키지 구조물과 대응하는 영역에 각각 독립적으로 형성된 것을 특징으로 하는 임프린팅 스탬프.
  19. 제15항에 있어서,
    상기 임프린팅 스탬프는 고분자 물질로 이루어진 연성 스탬프인 것을 특징으로 하는 임프린팅 스탬프.
  20. 각각 LED 칩이 탑재된 복수의 LED 패키지 구조물이 동일 평면 상에 배열된 LED 패키지 세트를 마련하는 단계;
    상기 복수의 LED 패키지 구조물에 탑재된 각 LED 칩을 액상투명수지로 봉지하는 단계;
    상기 액상투명수지가 경화되기 전에, 상기 LED 패키지 구조물의 액상 투명 수지에 대응되는 위치에, 상기 LED 패키지 구조물과 대응하는 영역에 홈부를 가지며, 상기 홈부 내부에 요철패턴이 형성된 제1영역과, 상기 LED 패키지 구조물이 형성되는 않은 타영역과 대응하는 영역이 평평하도록 형성된 제2영역을 가지며, 상기 제1영역은 그 표면의 높이가 제2영역보다 낮게 형성되어, 상기 제1영역이 상기 LED 패키지 구조물을 수용할 수 있도록 마련된 임프린팅 스탬프를 적용하여, 상기 각 액상투명수지의 표면에 원하는 요철패턴을 임프린팅하는 단계;
    상기 임프린팅 스탬프가 적용된 상태에서 상기 액상투명수지를 경화시킴으로써 상기 복수의 LED 패키지 구조물의 수지포장부를 형성하는 단계; 및
    상기 복수의 LED 패키지 구조물로부터 상기 임프린팅 스탬프를 제거하는 단계;
    를 포함하여 이루어지는 LED 패키지 제조 방법.
  21. 제20항에 있어서,
    상기 LED 패키지 세트는, 리드프레임을 갖는 복수의 LED 패키지 구조물을 포함하며, 상기 복수의 LED 패키지 구조물이 동일한 평면 상에 배열되도록 서로 인접한 LED 패키지 구조물의 리드프레임이 일체로 연결된 것을 특징으로 하는 LED 패키지 제조 방법.
  22. 제20항에 있어서,
    상기 LED 패키지 구조물은 상기 LED 칩이 탑재된 홈부를 가지며, 상기 액상투명수지를 봉지하는 단계는, 상기 홈부에 액상투명수지를 충전시키는 단계를 포함하는 것을 특징으로 하는 LED 패키지 제조 방법.
  23. 제20항에 있어서,
    상기 수지포장부를 형성하는 단계는, 상기 연성 스탬프가 적용된 상태에서 상기 액상투명수지로부터 기포가 제거되도록 탈포공정을 실시하는 단계를 포함하는 것을 특징으로 하는 LED 패키지 제조 방법.
  24. 제20항에 있어서,
    상기 임프린팅 스탬프의 제거 단계 후에 상기 LED 패키지 구조물이 각각 분리되도록 상기 리드프레임을 절단하는 단계를 더 포함하는 것을 특징으로 하는 LED 패키지 제조 방법.
KR1020070029640A 2007-03-27 2007-03-27 패턴 형성용 임프린팅 스탬프 및 이를 이용한 ｌｅｄ패키지 제조방법 KR20080087425A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070029640A KR20080087425A (ko) 2007-03-27 2007-03-27 패턴 형성용 임프린팅 스탬프 및 이를 이용한 ｌｅｄ패키지 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070029640A KR20080087425A (ko) 2007-03-27 2007-03-27 패턴 형성용 임프린팅 스탬프 및 이를 이용한 ｌｅｄ패키지 제조방법

Publications (1)

Publication Number Publication Date
KR20080087425A true KR20080087425A (ko) 2008-10-01

Family

ID=40150073

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070029640A KR20080087425A (ko) 2007-03-27 2007-03-27 패턴 형성용 임프린팅 스탬프 및 이를 이용한 ｌｅｄ패키지 제조방법

Country Status (1)

Country Link
KR (1) KR20080087425A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100955500B1 (ko) * 2008-07-07 2010-04-30 희성전자 주식회사 미세패턴이 형성된 ｌｅｄ패키지 제조방법
KR20170062296A (ko) 2015-11-27 2017-06-07 한국과학기술원 직접 임프린팅용 탄성체 몰드 및 이를 이용한 와이어 구조물 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100955500B1 (ko) * 2008-07-07 2010-04-30 희성전자 주식회사 미세패턴이 형성된 ｌｅｄ패키지 제조방법
KR20170062296A (ko) 2015-11-27 2017-06-07 한국과학기술원 직접 임프린팅용 탄성체 몰드 및 이를 이용한 와이어 구조물 제조 방법
KR101880176B1 (ko) * 2015-11-27 2018-07-20 한국과학기술원 직접 임프린팅용 탄성체 몰드 및 이를 이용한 와이어 구조물 제조 방법

Similar Documents

Publication Publication Date Title
KR100703217B1 (ko) 발광다이오드 패키지 제조방법
US9196799B2 (en) LED chips having fluorescent substrates with microholes and methods for fabricating
JP4878053B2 (ja) 発光ダイオードの製造方法
JP5497469B2 (ja) 発光装置およびその製造方法
KR101166592B1 (ko) 발광소자의 패키징 방법 및 패키징된 발광소자
KR20090046282A (ko) 반도체 패키지 및 그의 제조방법
US9660148B2 (en) Method for manufacturing light emitting device, and light emitting device
KR20150107086A (ko) 반도체 소자 구조물 및 반도체 소자 구조물을 제조하는 방법
CN109786540B (zh) 一种led封装结构及其封装方法
KR20120084553A (ko) 발광소자의 패키지 및 그 제조방법과 리드 프레임
KR20110133498A (ko) 복수의 광전자 반도체 컴포넌트들을 생산하는 방법 및 광전자 반도체 컴포넌트
KR101762174B1 (ko) 발광소자 패키지 및 제조방법
US10079201B1 (en) Lead frame
JP5702481B2 (ja) 発光装置およびその製造方法
KR20080087425A (ko) 패턴 형성용 임프린팅 스탬프 및 이를 이용한 ｌｅｄ패키지 제조방법
JP2012044043A (ja) 半導体発光装置および半導体発光装置の製造方法
KR100809212B1 (ko) 패턴 형성용 임프린팅 스탬프 및 이를 이용한 ｌｅｄ패키지 제조방법
KR100849814B1 (ko) Ｌｅｄ 패키지 제조용 스탬프 및 이를 이용한 ｌｅｄ패키지 제조방법
KR101288918B1 (ko) 파장변환층이 형성된 발광소자 제조방법 및 그에 따라 제조된 발광소자
KR20110115846A (ko) Ｌｅｄ 패키지 및 그 제조 방법
KR100755619B1 (ko) Ｌｅｄ 패키지의 제조방법
KR100757825B1 (ko) 발광 다이오드 제조방법
KR100955500B1 (ko) 미세패턴이 형성된 ｌｅｄ패키지 제조방법
KR100849813B1 (ko) 발광소자 패키지 제조방법 및 발광소자 패키지 제조용 몰드
US11923487B2 (en) Method for producing an optoelectronic device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application