KR20080086181A - Method of manufacturing in flash memory device - Google Patents

Method of manufacturing in flash memory device Download PDF

Info

Publication number
KR20080086181A
KR20080086181A KR1020070028001A KR20070028001A KR20080086181A KR 20080086181 A KR20080086181 A KR 20080086181A KR 1020070028001 A KR1020070028001 A KR 1020070028001A KR 20070028001 A KR20070028001 A KR 20070028001A KR 20080086181 A KR20080086181 A KR 20080086181A
Authority
KR
South Korea
Prior art keywords
layer
insulating film
device isolation
film
forming
Prior art date
Application number
KR1020070028001A
Other languages
Korean (ko)
Other versions
KR100966989B1 (en
Inventor
김세준
최은석
박경환
유현승
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070028001A priority Critical patent/KR100966989B1/en
Priority to US12/052,914 priority patent/US7955960B2/en
Priority to CNA2008101428567A priority patent/CN101308824A/en
Priority to CN2012101487114A priority patent/CN102664168A/en
Publication of KR20080086181A publication Critical patent/KR20080086181A/en
Application granted granted Critical
Publication of KR100966989B1 publication Critical patent/KR100966989B1/en
Priority to US13/097,479 priority patent/US20110204430A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

A method for manufacturing a flash memory device is provided to develop retention property of a cell by improving a program threshold voltage of the cell. A method for manufacturing a flash memory device includes the steps of: forming an insulation layer for a hard mask on a semiconductor substrate(100); forming a projected device isolation layer(106) by filling a trench(105) as the insulation layer after forming the trench by etching a device isolation region of a semiconductor substrate, wherein the device isolation region is etched by using the insulation layer for the hard mask; forming a protective layer on the insulation layer for the hard mask including the device isolation layer; removing a protective insulation layer and the insulation layer for the hard mask by etching; forming a tunnel insulation layer(108), an electric charge storing layer, and a buffer insulation layer orderly on the semiconductor substrate; and remaining the tunnel insulation layer, the electric charge storing layer(109), and the buffer insulation layer on an active area of the substrate.

Description

플래시 메모리 소자의 제조 방법{Method of manufacturing in Flash memory device}Method of manufacturing in flash memory device

도 1은 종래 기술에 따른 마노스 구조의 플래시 메모리 소자의 제조 방법을 설명하기 위한 소자의 단면도이다.1 is a cross-sectional view of a device for explaining a method of manufacturing a flash memory device having a manos structure according to the prior art.

도 2 내지 도 7은 본 발명의 일실시 예에 따른 마노스 구조의 플래시 메모리 소자의 제조 방법을 설명하기 위한 소자의 단면도이다.2 to 7 are cross-sectional views of devices for describing a method of manufacturing a flash memory device having a manos structure according to an embodiment of the present invention.

<도면의 주요 부분에 대한 부호 설명><Description of the symbols for the main parts of the drawings>

100 : 반도체 기판 101 : 캡핑 절연막100 semiconductor substrate 101 capping insulating film

102 : 절연막 103 : 하드 마스크막102 insulating film 103 hard mask film

104 : 포토 레지스트 패턴 105 : 트렌치104: photoresist pattern 105: trench

106 : 소자 분리막 107 : 보호 절연막106: device isolation film 107: protective insulating film

108 : 터널 절연막 109 : 전하 저장층108: tunnel insulating film 109: charge storage layer

110 : 버퍼 절연막 111 : 블러킹 절연막110: buffer insulating film 111: blocking insulating film

112 : 금속층 113 : 제1 게이트 전극층112: metal layer 113: first gate electrode layer

114 : 제2 게이트 전극114: second gate electrode

본 발명은 플래시 메모리 소자의 제조 방법에 관한 것으로, 특히 마노스 구조를 갖는 플래시 메모리 소자의 제조 방법에 관한 것이다.The present invention relates to a method of manufacturing a flash memory device, and more particularly, to a method of manufacturing a flash memory device having a manos structure.

플래시 메모리 소자에서 사용되는 폴리실리콘막을 플로팅 게이트로 사용하여 데이터를 저장하는 방식에서는 메모리가 고집적화되어 감에 따라 선 폭이 미세화되면서 기생 캐패시턴스(capacitance)가 발생하여 제품의 속도 및 안정성을 저해하는 문제가 발생한다. In the method of storing data using a polysilicon film used in a flash memory device as a floating gate, as the memory becomes highly integrated, the line width becomes finer and parasitic capacitance occurs, which hinders the speed and stability of the product. Occurs.

최근에 상기와 같이 플래시 메모리의 단점들을 극복하기 위해 마노스(Metal Gate-Al2O3-Nitride-Oxide-Silicon, MONOS)형 플래시 메모리에 대한 연구가 활발히 진행되고 있다.Recently, in order to overcome the drawbacks of flash memory as described above, research on Manos (Metal Gate-Al2O3-Nitride-Oxide-Silicon, MONOS) type flash memory has been actively conducted.

마노스(MANOS)형 플래시 메모리는 일반적으로 반도체 기판 상부에 산화막, 질화막, 산화막 및 금속 게이트막이 차례로 적층된 구조를 갖는다. 여기서, 질화막은 산화막들 사이에 샌드위치(sandwitch)되는 ONO 구조를 갖고, ONO 구조에서 질화막은 전하가 트랩핑되는 매체(electric charge trapping medium)로 사용된다. 전하 트랩핑 매체는 마노스(MANOS)형 플래시 메모리의 정보 저장을 위한 장소이다. 따라서, 질화막은 통상적인 플래시 메모리의 플로팅 게이트와 유사한 기능을 수행하는 구조물이다.BACKGROUND ART MANOS flash memories generally have a structure in which an oxide film, a nitride film, an oxide film, and a metal gate film are sequentially stacked on a semiconductor substrate. Here, the nitride film has an ONO structure sandwiched between oxide films, and the nitride film is used as an electric charge trapping medium in the ONO structure. The charge trapping medium is a place for information storage of a MANOS type flash memory. Thus, the nitride film is a structure that performs a function similar to the floating gate of a conventional flash memory.

도 1은 종래 기술에 따른 마노스 구조의 플래시 메모리 소자의 제조 방법을 설명하기 위한 소자의 단면도이다.1 is a cross-sectional view of a device for explaining a method of manufacturing a flash memory device having a manos structure according to the prior art.

도 1을 참조하면, 반도체 기판(10)을 식각하여 트렌치를 형성한 후, 트렌치를 절연막으로 매립하여 소자 분리막(11)을 형성한다. 이 후, 반도체 소자의 액티브 영역 상에 터널 절연막(12)을 형성한 후, 전체 구조 상에 차지 트랩층(13), 블러킹 절연막(14), 금속 전극층(15), 및 게이트 전극층(16, 17)을 순차적으로 형성한다. 이 후 게이트 패턴 식각 공정을 실시하여 셀 영역의 게이트를 형성한다.Referring to FIG. 1, after forming the trench by etching the semiconductor substrate 10, the device isolation layer 11 is formed by filling the trench with an insulating layer. Thereafter, after the tunnel insulating film 12 is formed on the active region of the semiconductor device, the charge trap layer 13, the blocking insulating film 14, the metal electrode layer 15, and the gate electrode layers 16 and 17 are formed on the entire structure. ) Are formed sequentially. Thereafter, a gate pattern etching process is performed to form a gate of the cell region.

종래 기술에 따른 마노구조의 플래시 메모리 소자는 액티브와 액티브 사이의 소자 분리 영역 상에도 차지 트랩층(13)이 형성되기 때문에 차지 트랩층(13)에 전하를 트래핑하여 프로그램한 후, 높은 온도에서 베이크(Bake)하는 경우 트랩된 전하들이 인접한 게이트로 이동하여 셀의 프로그램 문턱 전압이 저하되는 문제가 발생할 수 있다. 이는 셀의 전하 보존 능력인 리텐션 특성이 저하됨을 나타낸다.In the flash memory device of the agate structure according to the related art, since the charge trap layer 13 is also formed on the device isolation region between the active and the active, the charge trap layer 13 is programmed by trapping charge and baking at a high temperature. In the case of Bake, the trapped charges may move to an adjacent gate, thereby lowering a program threshold voltage of the cell. This indicates that the retention characteristic, which is the charge retention ability of the cell, is lowered.

본 발명이 이루고자 하는 기술적 과제는 차지 트랩층을 반도체 기판의 소자 분리 영역 상에 형성된 소자 분리막들 사이의 공간에 형성함으로써, 프로그램 동작시 차지 트랩층에 트랩된 전하가 인접한 셀 게이트로 이동하는 것을 방지함으로써 셀의 프로그램 문턱 전압을 개선하여 셀의 리텐션 특성을 개선할 수 있는 플래시 메모리 소자의 제조 방법을 제공하는 데 있다.An object of the present invention is to form a charge trap layer in a space between device isolation layers formed on a device isolation region of a semiconductor substrate, thereby preventing charge trapped in the charge trap layer from moving to an adjacent cell gate during a program operation. As a result, a method of manufacturing a flash memory device capable of improving cell retention characteristics by improving a program threshold voltage of a cell is provided.

본 발명의 일실시 예에 따른 플래시 메모리 소자의 제조 방법은 반도체 기판 상에 하드마스크용 절연막을 형성하는 단계와, 상기 하드마스크용 절연막을 이용한 식각 공정으로 상기 반도체 기판의 소자 분리 영역을 식각하여 트렌치를 형성한 후, 상기 트렌치를 절연막으로 매립하여 돌출된 소자 분리막을 형성하는 단계와, 상기 소자 분리막을 포함한 상기 하드마스크용 절연막 상에 보호 절연막을 형성하는 단계와, 상기 보호 절연막, 및 상기 하드마스크용 절연막을 식각하여 제거하는 단계와, 상기 소자 분리막을 포함한 반도체 기판의 전체 구조 상에 터널 절연막, 전하 저장층, 및 버퍼 절연막을 순차적으로 적층하여 형성하는 단계, 및 돌출된 상기 소자 분리막의 상단부가 노출되도록 평탄화 공정을 실시하여 상기 터널 절연막, 및 전하 저장층을 상기 반도체 기판의 액티브 영역에 잔류시키는 단계를 포함한다.A method of manufacturing a flash memory device according to an embodiment of the present invention includes forming a hard mask insulating film on a semiconductor substrate and etching the device isolation region of the semiconductor substrate by an etching process using the hard mask insulating film. Forming a trench to form a protruding device isolation layer by filling the trench with an insulating film; forming a protective insulating film on the hard mask insulating film including the device isolation film; and forming the protective insulating film and the hard mask. Etching and removing the insulating film, sequentially forming a tunnel insulating film, a charge storage layer, and a buffer insulating film on the entire structure of the semiconductor substrate including the device isolation film, and forming an upper end portion of the protruding device isolation film. A planarization process is performed to expose the tunnel insulating film and the charge storage layer. It comprises the step of remaining in the active region of a semiconductor-based substrate.

상기 평탄화 공정 이후, 상기 소자 분리막을 포함한 전체 구조 상에 블러킹 절연막, 금속막, 게이트 전극층을 순차적으로 적층하여 형성하는 단계를 더 포함한다.After the planarization process, the method may further include sequentially forming a blocking insulating layer, a metal layer, and a gate electrode layer on the entire structure including the device isolation layer.

상기 보호 절연막은 LP-CVD, PE-CVD 방식을 이용하여 200 내지 1000Å의 두께의 질화막으로 형성하며, 상기 소자 분리막의 돌출된 높이는 200 내지 800Å이다.The protective insulating layer is formed of a nitride film having a thickness of 200 to 1000 mW using LP-CVD and PE-CVD methods, and the protruding height of the device isolation layer is 200 to 800 mW.

상기 터널 절연막은 열적 건식산화공정, 열적 습식산화공정 또는 래디컬 산화 방식을 이용하여 형성하며, 상기 전하 저장층의 높이는 상기 소자 분리막의 상단부의 높이보다 낮게 형성한다.The tunnel insulating layer is formed using a thermal dry oxidation process, a thermal wet oxidation process, or a radical oxidation method, and the height of the charge storage layer is formed to be lower than the height of the upper end of the device isolation layer.

상기 전하 저장층은 LP-CVD, PE-CVD 방식으로 stoichiometric silicon nitride, Si-rich nitride를 이용하여 40 내지 200Å의 두께로 형성한다.The charge storage layer is formed to a thickness of 40 to 200 Å using stoichiometric silicon nitride and Si-rich nitride by LP-CVD or PE-CVD.

상기 버퍼 절연막은 HDP(High Density Plasma) 산화막, SOG(Spin On Glass) 산화막, USG(Undoped silicate glass), PSG(phosphosilicate glass), BPSG(borophosphosilicate glass)를 이용하여 500 내지 1000Å의 두께로 형성하는 것이 바람직하다.The buffer insulating film is formed using a high density plasma (HDP) oxide film, a spin on glass (SOG) oxide film, an undoped silicate glass (USG), a phosphosilicate glass (PSG), or a borophosphosilicate glass (BPSG) to a thickness of 500 to 1000 Å. desirable.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허청구범위에 의해서 이해되어야 한다.Hereinafter, with reference to the accompanying drawings will be described a preferred embodiment of the present invention. However, the present invention is not limited to the embodiments disclosed below, but may be implemented in various forms, and the scope of the present invention is not limited to the embodiments described below. Only this embodiment is provided to complete the disclosure of the present invention and to fully inform those skilled in the art, the scope of the present invention should be understood by the claims of the present application.

도 2 내지 도 7은 본 발명의 일실시 예에 따른 마노스 구조의 플래시 메모리 소자의 제조 방법을 설명하기 위한 소자의 단면도이다.2 to 7 are cross-sectional views of devices for describing a method of manufacturing a flash memory device having a manos structure according to an embodiment of the present invention.

도 2를 참조하면, 반도체 기판(100) 상에 캡핑 절연막(101), 소자 분리막 형성용 절연막(102), 하드 마스크막(103)을 순차적으로 적층한다. 캡핑 절연막(101)은 산화막으로 형성하는 것이 바람직하다. 캡핑 절연막(101), 소자 분리막 형성용 절연막(102), 하드 마스크막(103)의 전체 두께의 합은 500 내지 1000Å으로 형성하는 것이 바람직하다. 소자 분리막 형성용 절연막(102)은 질화막으로 형성하는 것이 바람직하다. 이 후, 소자 분리용 트렌치를 형성하기 위한 포토 레지스트 패턴(104)을 노광 및 현상 공정을 이용하여 형성한다.Referring to FIG. 2, a capping insulating film 101, an insulating film for forming an isolation layer 102, and a hard mask film 103 are sequentially stacked on the semiconductor substrate 100. The capping insulating film 101 is preferably formed of an oxide film. The sum of the total thicknesses of the capping insulating film 101, the insulating film for forming a device isolation film 102, and the hard mask film 103 is preferably set to 500 to 1000 kPa. It is preferable to form the insulating film 102 for element isolation film formation from a nitride film. Thereafter, a photoresist pattern 104 for forming an isolation trench is formed using an exposure and development process.

도 3을 참조하면, 포토 레지스트 패턴(104)을 이용한 식각 공정을 실시하여 하드 마스크막(103), 절연막(102), 및 캡핑 절연막(101)을 순차적으로 식각하여 패터닝한 후, 노출되는 반도체 기판(100)을 식각하여 트렌치(105)를 형성한다. 트렌치(105)는 반도체 기판(100)을 1500 내지 2500Å 식각하여 형성하는 것이 바람직하다.Referring to FIG. 3, an etching process using the photoresist pattern 104 is performed to sequentially pattern and pattern the hard mask layer 103, the insulating layer 102, and the capping insulating layer 101, and then expose the semiconductor substrate. 100 is etched to form trench 105. The trench 105 may be formed by etching the semiconductor substrate 100 at 1500 to 2500 Pa.

도 4를 참조하면, 스트립 공정을 진행하여 포토 레지스트 패턴을 제거한 후, 전체 구조 상에 절연막을 증착한 후, 하드 마스크막(103)이 노출되도록 CMP 공정을 실시하여 트렌치(105) 내에 소자 분리막(106)을 형성한다. 소자 분리막(106)은 HDP(High Density Plasma) 산화막, SOG(Spin On Glass) 산화막, USG(Undoped silicate glass), PSG(phosphosilicate glass), 또는 BPSG(borophosphosilicate glass)를 이용하여 형성하는 것이 바람직하다. 이 후, 소자 분리막(106)을 포함한 전체 구조 상에 보호 절연막(107)을 형성한다. 보호 절연막(107)은 후속 식각 공정시 소자 분리막(106)의 상부 손실을 방지한다. 보호 절연막(107)은 질화막으로 형성하는 것이 바람직하다. 보호 절연막(107)은 LP-CVD, PE-CVD 방식으로 형성하는 것이 바람직하다. 보호 절연막(107)은 200 내지 1000Å의 두께로 형성하는 것이 바람직하다.Referring to FIG. 4, after the strip process is performed to remove the photoresist pattern, an insulating film is deposited on the entire structure, and a CMP process is performed to expose the hard mask film 103. 106). The device isolation layer 106 may be formed using a high density plasma (HDP) oxide, a spin on glass (SOG) oxide, an undoped silicate glass (USG), a phosphosilicate glass (PSG), or a borophosphosilicate glass (BPSG). Thereafter, a protective insulating film 107 is formed over the entire structure including the device isolation film 106. The protective insulating layer 107 prevents an upper loss of the device isolation layer 106 during the subsequent etching process. The protective insulating film 107 is preferably formed of a nitride film. The protective insulating film 107 is preferably formed by LP-CVD or PE-CVD. The protective insulating film 107 is preferably formed to a thickness of 200 to 1000 GPa.

도 5를 참조하면, 식각 공정을 실시하여 액티브 영역상에 형성된 보호 절연막(107), 하드 마스크막(103). 절연막(102), 및 캡핑 절연막(101)을 순차적으로 식 각하여 제거한다. 이로 인하여 소자 분리막(106)은 반도체 기판(100) 상부로 돌출된 돌출부를 갖는다. 돌출부의 높이는 200 내지 800Å 이 되도록 형성하는 것이 바람직하다. 이때 보호 절연막(107), 하드 마스크막(103). 절연막(102)은 H2PO4를 이용하여 습식 식각하여 제거하는 것이 바람직하다. 또는 보호 절연막(107), 하드 마스크막(103). 절연막(102)을 건식 식각하여 제거할 수 있다.Referring to FIG. 5, a protective insulating film 107 and a hard mask film 103 formed on an active region by performing an etching process. The insulating film 102 and the capping insulating film 101 are sequentially etched and removed. As a result, the device isolation layer 106 has a protrusion protruding upward from the semiconductor substrate 100. The height of the protrusion is preferably formed to be 200 to 800 kPa. At this time, the protective insulating film 107 and the hard mask film 103. The insulating layer 102 is preferably removed by wet etching using H 2 PO 4. Or a protective insulating film 107 and a hard mask film 103. The insulating layer 102 may be removed by dry etching.

도 6을 참조하면, 반도체 기판(100)의 액티브 영역 상에 터널 절연막(108)을 형성한다. 즉, 소자 분리막(106) 사이의 영역에 터널 절연막(108)을 형성한다. 터널 절연막(108)은 열적 건식산화공정, 열적 습식산화공정 또는 래디컬 산화 방식을 이용하여 형성하는 것이 바람직하다. 이 후, 터널 절연막(108)을 포함한 전체 구조 상에 전하 저장층(109)을 형성한다. 이때, 액티브 영역 상에 형성된 전하 저장층(109)의 높이는 소자 분리막(106)의 상단부의 높이보다 낮도록 형성한다. 40 내지 200Å의 두께로 형성하는 것이 바람직하다. 전하 저장층(109)은 LP-CVD, PE-CVD 방식으로 형성하는 것이 바람직하다. 전하 저장층(109)은 stoichiometric silicon nitride, Si-rich nitride를 이용하여 형성하는 것이 바람직하다. 이 후, 전체 구조 상에 버퍼 절연막(110)을 형성한다. 버퍼 절연막(110)은 HDP(High Density Plasma) 산화막, SOG(Spin On Glass) 산화막, USG(Undoped silicate glass), PSG(phosphosilicate glass), BPSG(borophosphosilicate glass)를 이용하여 형성하는 것이 바람직하다. 버퍼 절연막(110)은 500 내지 1000Å의 두께로 형성하는 것이 바람직하다.Referring to FIG. 6, a tunnel insulating layer 108 is formed on an active region of the semiconductor substrate 100. That is, the tunnel insulating film 108 is formed in the region between the device isolation films 106. The tunnel insulating layer 108 may be formed using a thermal dry oxidation process, a thermal wet oxidation process, or a radical oxidation method. Thereafter, the charge storage layer 109 is formed over the entire structure including the tunnel insulating film 108. In this case, the height of the charge storage layer 109 formed on the active region is formed to be lower than the height of the upper end of the device isolation layer 106. It is preferable to form in thickness of 40-200 Pa. The charge storage layer 109 is preferably formed by LP-CVD or PE-CVD. The charge storage layer 109 is preferably formed using stoichiometric silicon nitride or Si-rich nitride. Thereafter, the buffer insulating film 110 is formed over the entire structure. The buffer insulating film 110 may be formed using a high density plasma (HDP) oxide film, a spin on glass (SOG) oxide film, an undoped silicate glass (USG), a phosphosilicate glass (PSG), or a borophosphosilicate glass (BPSG). The buffer insulating film 110 is preferably formed to a thickness of 500 to 1000 GPa.

도 7을 참조하면, 소자 분리막(106)의 상단부가 노출되도록 CMP 공정을 실시 한다. 이로 인하여 소자 분리막(106) 상부에 형성된 전하 저장층(109)은 제거되어 액티브 영역 상에만 잔류하게된다. 이 후, 소자 분리막(106)을 포함한 전체 구조 상에 블러킹 절연막(111), 금속층(112), 제1 게이트 전극층(113), 제2 게이트 전극층(114)을 순차적으로 적층한 후, 패터닝 공정을 실시하여 셀 영역의 게이트를 형성한다. 블러킹 절연막(111)은 SiO2(실리콘 옥사이드) 및 고유전 물질인 Al2O3 (알루미나), Ta2O5 (탄탈륨 옥사이드), ZrO3 (지르코늄 옥사이드), HfO2 (하프늄 옥사이드), La2O3 (란타늄 옥사이드), TiO2 (타이타늄 옥사이드), SrTiO3 (스트론튬 타이타나이트 옥사이드)으로 형성하거나 이들의 복합물 및 페롭스카이드 구조의 옥사이드와 강유전체를 이용하여 형성하는 것이 바람직하다. 금속층(112)은 TiN, TiCN, TaN, TaCN을 이용하여 형성하는 것이 바람직하다. 블러킹 절연막(111) 및 금속층(112)은 각각 CVD (chemical vapor deposition), PVD (physical vapor deposition), 또는 ALD (atomic layer deposition) 방식을 이용하여 형성하는 것이 바람직하다. 제1 게이트 전극층(113)은 폴리 실리콘으로 형성하는 것이 바람직하다. 제2 게이트 전극층은 Wsix로 형성하는 것이 바람직하다.Referring to FIG. 7, a CMP process is performed to expose the upper end of the device isolation layer 106. As a result, the charge storage layer 109 formed on the device isolation layer 106 is removed to remain only on the active region. Thereafter, the blocking insulating film 111, the metal layer 112, the first gate electrode layer 113, and the second gate electrode layer 114 are sequentially stacked on the entire structure including the device isolation layer 106, and then the patterning process is performed. To form a gate of the cell region. The blocking insulating layer 111 is formed of SiO 2 (silicon oxide) and Al 2 O 3 (alumina), Ta 2 O 5 (tantalum oxide), ZrO 3 (zirconium oxide), HfO 2 (hafnium oxide), La 2 O 3 (lanthanum oxide), TiO 2 (titanium oxide) , SrTiO 3 (strontium titanite oxide) or a composite thereof, and a perovskite structure oxide and ferroelectric. The metal layer 112 is preferably formed using TiN, TiCN, TaN, TaCN. The blocking insulating layer 111 and the metal layer 112 are preferably formed using chemical vapor deposition (CVD), physical vapor deposition (PVD), or atomic layer deposition (ALD), respectively. The first gate electrode layer 113 is preferably formed of polysilicon. The second gate electrode layer is preferably formed of Wsix.

본 발명의 기술 사상은 상기 바람직한 실시 예에 따라 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지하여야 한다. 또한, 본 발명의 기술 분야에서 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.Although the technical spirit of the present invention has been described in detail according to the above-described preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

본 발명의 일실시 예에 따른 플래시 메모리 소자 및 이의 제조 방법은 차지 트랩층을 반도체 기판의 소자 분리 영역 상에 형성된 소자 분리막들 사이의 공간에 형성함으로써, 프로그램 동작시 차지 트랩층에 트랩된 전하가 인접한 셀 게이트로 이동하는 것을 방지함으로써 셀의 프로그램 문턱 전압을 개선하여 셀의 리텐션 특성을 개선할 수 있다.The flash memory device and the method of manufacturing the same according to an embodiment of the present invention form a charge trap layer in the space between the device isolation layers formed on the device isolation region of the semiconductor substrate, so that the charge trapped in the charge trap layer during the program operation By preventing movement to adjacent cell gates, the cell's program threshold voltage can be improved to improve cell retention characteristics.

Claims (8)

반도체 기판 상에 하드마스크용 절연막을 형성하는 단계;Forming an insulating film for a hard mask on the semiconductor substrate; 상기 하드마스크용 절연막을 이용한 식각 공정으로 상기 반도체 기판의 소자 분리 영역을 식각하여 트렌치를 형성한 후, 상기 트렌치를 절연막으로 매립하여 돌출된 소자 분리막을 형성하는 단계;Forming a trench by etching the device isolation region of the semiconductor substrate by an etching process using the insulating layer for the hard mask, and then forming the protruding device isolation layer by filling the trench with an insulating film; 상기 소자 분리막을 포함한 상기 하드마스크용 절연막 상에 보호 절연막을 형성하는 단계;Forming a protective insulating film on the hard mask insulating film including the device isolation film; 상기 보호 절연막, 및 상기 하드마스크용 절연막을 식각하여 제거하는 단계;Etching and removing the protective insulating film and the insulating film for hard mask; 상기 소자 분리막을 포함한 반도체 기판의 전체 구조 상에 터널 절연막, 전하 저장층, 및 버퍼 절연막을 순차적으로 적층하여 형성하는 단계;Sequentially stacking a tunnel insulating film, a charge storage layer, and a buffer insulating film on the entire structure of the semiconductor substrate including the device isolation film; 돌출된 상기 소자 분리막의 상단부가 노출되도록 평탄화 공정을 실시하여 상기 터널 절연막, 및 전하 저장층을 상기 반도체 기판의 액티브 영역에 잔류시키는 단계를 포함하는 플래시 메모리 소자의 형성 방법.And forming a planarization process to expose the upper end of the protruding device isolation layer, thereby leaving the tunnel insulating layer and the charge storage layer in an active region of the semiconductor substrate. 제 1 항에 있어서,The method of claim 1, 상기 평탄화 공정 이후, 상기 소자 분리막을 포함한 전체 구조 상에 블러킹 절연막, 금속막, 게이트 전극층을 순차적으로 적층하여 형성하는 단계를 더 포함하는 플래시 메모리 소자의 형성 방법.And forming a blocking insulating film, a metal film, and a gate electrode layer sequentially on the entire structure including the device isolation film after the planarization process. 제 1 항에 있어서,The method of claim 1, 상기 보호 절연막은 LP-CVD, PE-CVD 방식을 이용하여 200 내지 1000Å의 두께의 질화막으로 형성하는 플래시 메모리 소자의 형성 방법.And the protective insulating film is formed of a nitride film having a thickness of 200 to 1000 GPa using LP-CVD or PE-CVD. 제 1 항에 있어서,The method of claim 1, 상기 소자 분리막의 돌출된 높이는 200 내지 800Å인 플래시 메모리 소자의 형성 방법.The protruding height of the device isolation layer is 200 to 800 GHz. 제 1 항에 있어서,The method of claim 1, 상기 터널 절연막은 열적 건식산화공정, 열적 습식산화공정 또는 래디컬 산화 방식을 이용하여 형성하는 플래시 메모리 소자의 형성 방법.And the tunnel insulating layer is formed using a thermal dry oxidation process, a thermal wet oxidation process, or a radical oxidation method. 제 1 항에 있어서,The method of claim 1, 상기 전하 저장층의 높이는 상기 소자 분리막의 상단부의 높이보다 낮게 형성하는 플래시 메모리 소자의 형성 방법.And a height of the charge storage layer is lower than a height of an upper end portion of the device isolation layer. 제 1 항에 있어서,The method of claim 1, 상기 전하 저장층은 LP-CVD, PE-CVD 방식으로 stoichiometric silicon nitride, Si-rich nitride를 이용하여 40 내지 200Å의 두께로 형성하는 플래시 메모리 소자의 형성 방법.And the charge storage layer is formed to a thickness of 40 to 200 microseconds using stoichiometric silicon nitride and Si-rich nitride by LP-CVD or PE-CVD. 제 1 항에 있어서,The method of claim 1, 상기 버퍼 절연막은 HDP(High Density Plasma) 산화막, SOG(Spin On Glass) 산화막, USG(Undoped silicate glass), PSG(phosphosilicate glass), BPSG(borophosphosilicate glass)를 이용하여 500 내지 1000Å의 두께로 형성하는 플래시 메모리 소자의 형성 방법.The buffer insulating film is formed using a high density plasma (HDP) oxide film, a spin on glass (SOG) oxide film, an undoped silicate glass (USG), phosphosilicate glass (PSG), or borophosphosilicate glass (BPSG) to a thickness of 500 to 1000 Å. Method of forming a memory device.
KR1020070028001A 2007-03-22 2007-03-22 Method of manufacturing in Flash memory device KR100966989B1 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020070028001A KR100966989B1 (en) 2007-03-22 2007-03-22 Method of manufacturing in Flash memory device
US12/052,914 US7955960B2 (en) 2007-03-22 2008-03-21 Nonvolatile memory device and method of fabricating the same
CNA2008101428567A CN101308824A (en) 2007-03-22 2008-03-24 Nonvolatile memory device and method of fabricating the same
CN2012101487114A CN102664168A (en) 2007-03-22 2008-03-24 Nonvolatile memory device and method of fabricating same
US13/097,479 US20110204430A1 (en) 2007-03-22 2011-04-29 Nonvolatile memory device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070028001A KR100966989B1 (en) 2007-03-22 2007-03-22 Method of manufacturing in Flash memory device

Publications (2)

Publication Number Publication Date
KR20080086181A true KR20080086181A (en) 2008-09-25
KR100966989B1 KR100966989B1 (en) 2010-06-30

Family

ID=40025590

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070028001A KR100966989B1 (en) 2007-03-22 2007-03-22 Method of manufacturing in Flash memory device

Country Status (2)

Country Link
KR (1) KR100966989B1 (en)
CN (1) CN101308824A (en)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101146872B1 (en) * 2009-05-21 2012-05-17 에스케이하이닉스 주식회사 Method for fabricating of Non-volatile memory device
KR101083637B1 (en) 2010-05-31 2011-11-16 주식회사 하이닉스반도체 Nonvolatile memory device and method for manufacturing the same
US9000509B2 (en) 2010-05-31 2015-04-07 Hynix Semiconductor Inc. Three dimensional pipe gate nonvolatile memory device
GB201112327D0 (en) 2011-07-18 2011-08-31 Epigan Nv Method for growing III-V epitaxial layers
CN104124247B (en) * 2013-04-24 2018-06-12 旺宏电子股份有限公司 Non-volatile memory architecture and its manufacturing method
CN104733368B (en) * 2013-12-18 2018-05-25 中芯国际集成电路制造(上海)有限公司 The thining method of fleet plough groove isolation structure
CN104916591B (en) * 2014-03-11 2018-01-12 中芯国际集成电路制造(上海)有限公司 The manufacture method of semiconductor devices
CN104538365B (en) * 2014-12-30 2017-08-08 上海华虹宏力半导体制造有限公司 Semiconductor devices and forming method thereof
CN108172582A (en) * 2017-12-27 2018-06-15 上海华虹宏力半导体制造有限公司 A kind of manufacturing method of SONOS memories
CN112002638B (en) * 2020-10-30 2021-02-05 晶芯成(北京)科技有限公司 Semiconductor isolation structure and manufacturing method thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000306989A (en) 1999-04-20 2000-11-02 Sony Corp Fabrication of semiconductor device
KR100375235B1 (en) * 2001-03-17 2003-03-08 삼성전자주식회사 Sonos flash memory device and a method for fabricating the same
KR20060083509A (en) * 2005-01-17 2006-07-21 삼성전자주식회사 Non volatile memory device having a low capacitance between floating gates
KR100753134B1 (en) * 2005-06-30 2007-08-30 주식회사 하이닉스반도체 Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
CN101308824A (en) 2008-11-19
KR100966989B1 (en) 2010-06-30

Similar Documents

Publication Publication Date Title
KR100966989B1 (en) Method of manufacturing in Flash memory device
US9859288B2 (en) Semiconductor devices including an air-gap and methods of manufacturing the same
US7955960B2 (en) Nonvolatile memory device and method of fabricating the same
US9761680B2 (en) Semiconductor device with embedded non-volatile memory and method of fabricating semiconductor device
KR20190035550A (en) Recap layer scheme to enhance rram performance
US8158480B2 (en) Method of forming a pattern for a semiconductor device, method of forming a charge storage pattern using the same method, non-volatile memory device and methods of manufacturing the same
US20200161319A1 (en) Memory device and manufacturing method thereof
TW201906143A (en) Semiconductor device and method of manufacturing same
KR100643542B1 (en) Non-volatile memory device having a charge trap layer and fabrication method thereof
KR100706815B1 (en) Non-volatile memory device having a charge trap layer and method for fabricating the same
US20230354589A1 (en) Semiconductor devices
JP2008130615A (en) Semiconductor memory device, and its manufacturing method
US10373837B2 (en) Memory device
US10340349B2 (en) Method of forming semiconductor structure
KR100757337B1 (en) Charge trap type non-volatile memory device and method for manufacturing the same
JP2008141153A (en) Semiconductor memory element, and method of manufacturing the same
US20110018049A1 (en) Charge trapping device and method for manufacturing the same
KR101419882B1 (en) Method for forming a pattern, method for forming a charge storage pattern using the same method, Non-volatile memory device and method for manufacturing the same
KR100913011B1 (en) Flash memory device and a method of manufacturing the same
KR20100081144A (en) Manufacturing method of a charge trap type non-volatile memory device
KR100771553B1 (en) Buried type non-volatile memory device having charge trapping layer and method for fabricating the same
KR100780638B1 (en) Flash memory device and method for fabricating the same
US20090108334A1 (en) Charge Trap Device and Method for Fabricating the Same
KR100490651B1 (en) Ferroelectric memory device and method of manufacturing the same
CN102664168A (en) Nonvolatile memory device and method of fabricating same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee