KR20080085554A - 아연 산화물을 포함한 반도체층 성막 방법 및 이를 이용한박막 트랜지스터 제조방법 - Google Patents

아연 산화물을 포함한 반도체층 성막 방법 및 이를 이용한박막 트랜지스터 제조방법 Download PDF

Info

Publication number
KR20080085554A
KR20080085554A KR1020070027251A KR20070027251A KR20080085554A KR 20080085554 A KR20080085554 A KR 20080085554A KR 1020070027251 A KR1020070027251 A KR 1020070027251A KR 20070027251 A KR20070027251 A KR 20070027251A KR 20080085554 A KR20080085554 A KR 20080085554A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
zinc oxide
forming
substrate
thin film
Prior art date
Application number
KR1020070027251A
Other languages
English (en)
Inventor
정재경
이규성
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020070027251A priority Critical patent/KR20080085554A/ko
Publication of KR20080085554A publication Critical patent/KR20080085554A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

본 발명은 아연 산화물을 포함하면서도 p타입 반도체층이 되도록 하는 아연 산화물을 포함한 반도체층 성막 방법 및 이를 이용한 박막 트랜지스터 제조방법을 위하여, 본 발명은 기판 상에 아연 산화물을 포함하는 반도체층을 스퍼터링법으로 형성할 시 챔버 내에 질소 산화물 가스를 이온 상태로 주입하여 기판 상에 형성되는 아연 산화물을 포함하는 반도체층이 p타입 반도체층이 되도록 하는 것을 특징으로 하는 아연 산화물을 포함한 반도체층 성막 방법 및 이를 이용한 박막 트랜지스터 제조방법을 제공한다.

Description

아연 산화물을 포함한 반도체층 성막 방법 및 이를 이용한 박막 트랜지스터 제조방법{Method of forming a semiconductor layer having zinc oxide and method of manufacturing a thin film transistor using the same}
도 1은 본 발명의 일 실시예에 따른 반도체층 성막 방법에 사용되는 장치를 개략적으로 도시하는 개념도이다.
도 2는 종래의 방법에 따라 형성된 아연 산화물을 포함하는 반도체층을 나타내는 사진이다.
도 3은 본 발명의 일 실시예에 따라 형성된 아연 산화물을 포함하는 반도체층을 나타내는 사진이다.
도 4는 본 발명의 다른 일 실시예에 따른 반도체층 성막 방법에 사용되는 장치를 개략적으로 도시하는 개념도이다.
도 5는 본 발명의 다른 일 실시예에 따라 형성된 아연 산화물을 포함하는 반도체층을 나타내는 사진이다.
<도면의 주요 부분에 대한 부호의 설명>
11: 챔버 15: 전력공급원
22: 자석 23: 스퍼터 건
24: 타겟물질 26: 건 벽
27: 플라즈마 31: 이온 건
32: 자석 40: 기판
본 발명은 아연 산화물을 포함한 반도체층 성막 방법 및 이를 이용한 박막 트랜지스터 제조방법에 관한 것으로서, 더 상세하게는 아연 산화물을 포함하면서도 p타입 반도체층이 되도록 하는 아연 산화물을 포함한 반도체층 성막 방법 및 이를 이용한 박막 트랜지스터 제조방법에 관한 것이다.
유기 발광 디스플레이 장치와 같은 평판 디스플레이 장치는 구동 드라이버 등뿐만 아니라 화소에도 박막 트랜지스터가 구비된다. 따라서 화소 내에 박막 트랜지스터가 구비될 경우 화소에서 발생된 광이 박막 트랜지스터 방향이 아닌 그 반대 방향으로 취출되도록 하는 유형, 즉 전면 발광형이 되도록 할 필요가 있었다. 그러나 이 경우 박막 트랜지스터들 상에 평탄화막을 형성해야 하는 등 구조가 복잡해진다는 문제점이 있었다. 만일 화소에서 발생된 광이 박막 트랜지스터 방향으로 취출되도록 하는 경우에는 박막 트랜지스터에 의해 차폐되지 않는 부분으로만 광이 통과할 수 있기에, 박막 트랜지스터가 차지하는 영역의 크기를 가능한 줄여야 한다는 문제점이 있었다.
이러한 문제점을 해결하기 위하여 투명 혹은 반투명한 반도체층을 갖는 박막 트랜지스터에 대한 연구가 활발히 진행되어 왔으며, 특히 대표적인 투명 혹은 반투 명한 반도체층으로서 아연 산화물을 포함한 반도체층을 이용하는 방법에 대한 연구가 활발히 진행되어 왔다. 그러나 이러한 종래의 아연 산화물을 포함한 반도체층의 경우 스퍼터링법으로 형성할 시 항상 n타입 반도체층으로 형성된다는 문제점이 있었다. 통상의 평판 디스플레이 장치에 있어서 디스플레이부의 화소에 박막 트랜지스터를 형성할 시 구동 드라이버 등의 박막 트랜지스터를 동시에 형성한다. 구동 드라이버에는 n타입 반도체층으로 형성되는 박막 트랜지스터뿐만 아니라 p타입 반도체층으로 형성되는 박막 트랜지스터 역시 동시에 형성하여 CMOS를 구성할 필요가 있는 바, 종래의 아연 산화물을 포함한 반도체층을 스퍼터링법으로 형성할 시 항상 n타입 반도체층으로 형성되기에 이러한 CMOS를 구현할 수 없다는 문제점이 있었다. 물론 종래의 아연 산화물을 포함한 반도체층을 스퍼터링법으로 형성할 디스플레이부의 화소에 구비되는 박막 트랜지스터를 p타입 반도체층으로 형성할 수도 없었음은 물론이다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 아연 산화물을 포함하면서도 p타입 반도체층이 되도록 하는 아연 산화물을 포함한 반도체층 성막 방법 및 이를 이용한 박막 트랜지스터 제조방법을 제공하는 것을 목적으로 한다.
본 발명은 기판 상에 아연 산화물을 포함하는 반도체층을 스퍼터링법으로 형성할 시 챔버 내에 질소 산화물 가스를 이온 상태로 주입하여 기판 상에 형성되는 아연 산화물을 포함하는 반도체층이 p타입 반도체층이 되도록 하는 것을 특징으로 하는 아연 산화물을 포함한 반도체층 성막 방법을 제공한다.
이러한 본 발명의 다른 특징에 의하면, 상기 이온 상태로 주입되는 질소 산화물 가스는 기판 상에 형성되는 아연 산화물을 포함하는 반도체층에 있어서 산소 빈자리(oxygen vacancy)가 발생하지 않도록 하는 것으로 할 수 있다.
본 발명은 또한 기판 상에 아연 산화물을 포함하는 반도체층을 스퍼터링법으로 형성하고, 그 후 챔버 내에 질소 산화물 가스를 이온 상태로 주입하여 기판 상에 형성된 아연 산화물을 포함하는 반도체층이 p타입 반도체층이 되도록 하는 것을 특징으로 하는 아연 산화물을 포함한 반도체층 성막 방법을 제공한다.
이러한 본 발명의 다른 특징에 의하면, 상기 이온 상태로 주입되는 질소 산화물 가스는 기판 상에 형성된 아연 산화물을 포함하는 반도체층에 발생한 산소 빈자리(oxygen vacancy)를 채우는 것으로 할 수 있다.
이러한 본 발명의 또 다른 특징에 의하면, 상기 질소 산화물 가스를 이온 상태로 주입하는 것은 이온 건을 이용하는 것으로 할 수 있다.
본 발명은 또한 상기와 같은 방법에 따라 아연 산화물을 포함한 반도체층을 성막하는 단계와, 상기 반도체층에 접하는 소스전극 및 드레인전극을 형성하는 단계와, 상기 반도체층, 상기 소스전극 및 상기 드레인전극으로부터 절연된 게이트전극을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 제조방법을 제공한다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예를 상세히 설명하면 다음 과 같다.
도 1은 본 발명의 일 실시예에 따른 반도체층 성막 방법에 사용되는 성막 장치를 개략적으로 도시하는 개념도이다.
도 1을 참조하면, 본 실시예에 따른 반도체층 성막 방법에 사용되는 성막 장치는 내부에 반도체층이 형성될 기판(40)이 장착되며 내벽에 접지전압을 공급받는 챔버(11)와, 챔버(11) 내부에 위치하며 외부의 전력공급원(15)으로부터 고주파 전압을 공급받는 스퍼터 건(23)과, 스퍼터 건(23) 상부에 배치된 자석(22)과, 스퍼터 건(23) 하부에 배치되는 타겟 물질(24)을 지지하는 건 벽(26)과, 이온 건(31) 및 이온 건(31) 상부에 배치된 자석(32)을 구비한다.
이와 같은 성막 장치에 기판(40)이 삽입되면, 기판 상에 아연 산화물을 포함하는 반도체층을 스퍼터링법으로 형성한다. 상세히 설명하면 다음과 같다. 챔버(11) 내에 아르곤 등의 가스를 주입하고 스퍼터 건(23)에 고주파 전압을 공급하면 챔버 내로 주입된 아르곤 등의 가스가 기체 방전을 일으킴으로써 아르곤 가스 플라즈마(27)로 변환된다. 이때 챔버(11) 내부, 즉 아연 산화물의 타겟 물질(24)과 기판(40) 사이의 공간에는 스퍼터 건(23) 상부에 위치한 자석(22)에 의해 자기장이 형성되어 있다.
기체 방전에 의해 생성된 아르곤 가스 플라즈마(27)는 챔버(11) 내에 형성되어 있는 자기장의 경로를 따라 타겟 물질(24) 방향으로 이동하여 건 벽(26)에 의해 지지되어 있는 타겟 물질(24)의 표면에 물리적으로 충돌한다. 이러한 충돌에 의해 타겟 물질(24)의 표면으로부터 증착될 물질이 방출되고, 이 방출된 증착될 물질이 기판(40)에 증착되어 기판(40) 상에 아연 산화물을 포함하는 반도체층이 형성된다.
이와 같이 반도체층을 형성할 시, 본 실시예에 따른 반도체층 성막 방법의 경우, 챔버(11) 내에 질소 산화물 가스를 이온 상태로 주입한다. 구체적으로는 이온 건(31)의 노즐을 통해 질소 산화물 가스를 챔버(11) 내에 주입하는데, 이온 건(31)에 고주파 전압을 인가하면 이온 건(31) 상부에 배치된 자석(32)에 의한 자기장과 이온 건(31)에 인가된 고주파 전압에 의해 이온 건(31)의 노즐을 통해 주입되는 질소 산화물 가스가 이온 상태로 변환되어 챔버(11) 내로 주입되게 된다. 물론 이와 같은 이온 건을 이용하지 않고 다른 방법을 이용해서 챔버(11) 내에 질소 산화물 가스를 이온 상태로 주입할 수도 있는 등 다양한 변형이 가능하다.
종래의 아연 산화물을 포함하는 반도체층을 형성할 시에는 이와 같이 질소 산화물 가스를 이온 상태로 주입하지 않았는 바, 그러한 종래의 아연 산화물을 포함하는 반도체층 형성방법을 이용할 경우 형성된 반도체층이 항상 n타입 반도체층이라는 문제점이 있었다. 본 출원인은 아연 산화물을 포함하는 반도체층을 종래의 방법에 따라 형성할 시 항상 n타입 반도체층으로 형성되는 이유를 밝혔는 바, 이는 아연 산화물을 종래의 스퍼터링법을 이용하여 기판 상에 증착할 시 산소 빈자리(oxygen vacancy)가 발생하기 때문이었다.
이와 같이 산소 빈자리가 발생함에 따라 형성된 아연 산화물을 포함하는 반도체층이 n타입 반도체층으로 형성되는 것으로 밝혔기에, 이러한 산소 빈자리가 발생하지 않도록 하기 위하여 전술한 바와 같이 아연 산화물을 포함하는 반도체층을 스퍼터링법으로 형성할 시 챔버 내에 질소 산화물 가스를 이온 상태로 주입하여 기 판 상에 형성되는 아연 산화물을 포함하는 반도체층에 산소 빈자리가 발생하지 않도록 하였는 바, 이와 같이 형성된 아연 산화물을 포함하는 반도체층은 p타입 반도체층이 되었다.
이와 같이 본 실시예에 따른 반도체층 성막 방법에 따르면 아연 산화물을 포함하는 p타입 반도체층을 형성할 수 있는 바, 따라서 아연 산화물을 포함하는 반도체층을 형성할 시 챔버 내에 이온 상태의 질소 산화물 가스 주입을 제어함으로써 n타입 또는 p타입 반도체층이 형성되도록 제어할 수 있다. 또한 이를 이용하여 구동 드라이버 등의 CMOS를 비용증가 및 공정의 증가 없이 용이하게 제조할 수 있다.
도 2는 종래의 방법에 따라 형성된 아연 산화물을 포함하는 반도체층을 나타내는 사진으로, 1kW의 스퍼터링 장비로 형성한 반도체층이다. 이와 같이 형성된 반도체층은 표면 거칠기값(RMS; root mean square)이 42.87Å이었다. 도 3은 본 발명의 일 실시예에 따라 형성된 아연 산화물을 포함하는 반도체층을 나타내는 사진으로, 동일하게 1kW의 스퍼터링 장비로 형성하면서 이온 상태의 질소 산화물 가스를 주입하면서 형성한 반도체층이다. 이와 같이 형성된 반도체층은 표면 거칠기값이 14.41Å으로, 반도체층이 n타입이 아닌 p타입으로 형성됨과 동시에 그 표면 거칠기도 훨씬 줄어들어 균일한 특성의 반도체층이 형성되었음을 알 수 있다.
도 4는 본 발명의 다른 일 실시예에 따른 반도체층 성막 방법에 사용되는 장치를 개략적으로 도시하는 개념도이다.
본 실시예에 따른 반도체층 성막 방법과 전술한 실시예에 따른 반도체층 성막 방법에 있어서 상이한 점은, 전술한 실시예에 따른 반도체층 성막 방법의 경우 에는 아연 산화물을 포함하는 반도체층을 스퍼터링법으로 형성할 시 챔버 내에 질소 산화물 가스를 이온 상태로 주입하였으나, 본 실시예에 따른 반도체층 성막 방법의 경우에는 기판(40) 상에 아연 산화물을 포함하는 반도체층을 스퍼터링법으로 형성하고, 그 후 챔버 내에 질소 산화물 가스를 이온 상태로 주입한다는 것이다.
전술한 바와 같이 종래의 스퍼터링법으로 기판 상에 아연 산화물을 포함하는 반도체층을 형성할 시 그 반도체층이 n타입 반도체층이 되는 이유는 반도체층에 산소 빈자리가 발생하기 때문이었다. 따라서 이러한 반도체층에 산소 빈자리가 발생하지 않도록 하기 위하여, 스퍼터링법으로 기판 상에 아연 산화물을 포함하는 반도체층을 형성하고, 그 후 질소 산화물 가스를 이온 상태로 챔버 내에 주입하여 그 이온이 반도체층의 산소 빈자리에 채워짐에 따라 반도체층이 p타입 반도체층이 되도록 한다.
도 5는 본 발명의 다른 일 실시예에 따라 형성된 아연 산화물을 포함하는 반도체층을 나타내는 사진, 즉 2kW의 스퍼터링 장비로 반도체층을 형성하고 이온 상태의 질소 산화물 가스를 주입하면서 형성한 반도체층의 사진이다. 이와 같이 형성된 반도체층은 표면 거칠기값이 8.36Å으로, 반도체층이 n타입이 아닌 p타입으로 형성됨과 동시에 그 표면 거칠기도 훨씬 줄어들어 균일한 특성의 반도체층이 형성되었음을 알 수 있다.
이와 같이 상기와 같은 방법을 이용함으로써 아연 산화물을 포함하면서도 p타입인 반도체층을 형성할 수 있는 바, 이와 같은 단계와, 상기 반도체층에 접하는 소스전극 및 드레인전극을 형성하는 단계와, 상기 반도체층, 상기 소스전극 및 상 기 드레인전극으로부터 절연된 게이트전극을 형성하는 단계를 거침으로써, 아연 산화물을 포함하면서도 p타입인 반도체층을 갖는 p타입 박막 트랜지스터를 제조할 수 있다. 물론 박막 트랜지스터를 제조하기 위한 상기 단계들의 순서는 상호 바뀔 수 있음은 물론이다.
상기한 바와 같이 이루어진 본 발명의 아연 산화물을 포함한 반도체층 성막 방법 및 이를 이용한 박막 트랜지스터 제조방법에 따르면, 아연 산화물을 포함하면서도 p타입 반도체층이 되도록 할 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (6)

  1. 기판 상에 아연 산화물을 포함하는 반도체층을 스퍼터링법으로 형성할 시 챔버 내에 질소 산화물 가스를 이온 상태로 주입하여 기판 상에 형성되는 아연 산화물을 포함하는 반도체층이 p타입 반도체층이 되도록 하는 것을 특징으로 하는 아연 산화물을 포함한 반도체층 성막 방법.
  2. 제1항에 있어서,
    상기 이온 상태로 주입되는 질소 산화물 가스는 기판 상에 형성되는 아연 산화물을 포함하는 반도체층에 있어서 산소 빈자리(oxygen vacancy)가 발생하지 않도록 하는 것을 특징으로 하는 아연 산화물을 포함한 반도체층 성막 방법.
  3. 기판 상에 아연 산화물을 포함하는 반도체층을 스퍼터링법으로 형성하고, 그 후 챔버 내에 질소 산화물 가스를 이온 상태로 주입하여 기판 상에 형성된 아연 산화물을 포함하는 반도체층이 p타입 반도체층이 되도록 하는 것을 특징으로 하는 아연 산화물을 포함한 반도체층 성막 방법.
  4. 제3항에 있어서,
    상기 이온 상태로 주입되는 질소 산화물 가스는 기판 상에 형성된 아연 산화물을 포함하는 반도체층에 발생한 산소 빈자리(oxygen vacancy)를 채우는 것을 특 징으로 하는 아연 산화물을 포함한 반도체층 성막 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 질소 산화물 가스를 이온 상태로 주입하는 것은 이온 건을 이용하는 것을 특징으로 하는 아연 산화물을 포함한 반도체층 성막 방법.
  6. 제1항 내지 제4항 중 어느 한 항의 방법에 따라 아연 산화물을 포함한 반도체층을 성막하는 단계;
    상기 반도체층에 접하는 소스전극 및 드레인전극을 형성하는 단계; 및
    상기 반도체층, 상기 소스전극 및 상기 드레인전극으로부터 절연된 게이트전극을 형성하는 단계;를 포함하는 것을 특징으로 하는 박막 트랜지스터 제조방법.
KR1020070027251A 2007-03-20 2007-03-20 아연 산화물을 포함한 반도체층 성막 방법 및 이를 이용한박막 트랜지스터 제조방법 KR20080085554A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070027251A KR20080085554A (ko) 2007-03-20 2007-03-20 아연 산화물을 포함한 반도체층 성막 방법 및 이를 이용한박막 트랜지스터 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070027251A KR20080085554A (ko) 2007-03-20 2007-03-20 아연 산화물을 포함한 반도체층 성막 방법 및 이를 이용한박막 트랜지스터 제조방법

Publications (1)

Publication Number Publication Date
KR20080085554A true KR20080085554A (ko) 2008-09-24

Family

ID=40025259

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070027251A KR20080085554A (ko) 2007-03-20 2007-03-20 아연 산화물을 포함한 반도체층 성막 방법 및 이를 이용한박막 트랜지스터 제조방법

Country Status (1)

Country Link
KR (1) KR20080085554A (ko)

Similar Documents

Publication Publication Date Title
US8158012B2 (en) Film forming apparatus and method for manufacturing light emitting element
US20150136585A1 (en) Method for sputtering for processes with a pre-stabilized plasma
KR20050057359A (ko) 제조 시스템 및 발광장치 제작방법
US20140183035A1 (en) Sputtering apparatus and method for forming thin film
CN103981494A (zh) 沉积设备及利用该沉积设备制造有机发光显示设备的方法
KR20210010741A (ko) 증착 장치
KR100582734B1 (ko) 유기이엘 디스플레이용 박막 봉지 형성 장치 및 방법
KR100462046B1 (ko) 유기물 디스플레이의 무기물막 증착 장치
KR20080085554A (ko) 아연 산화물을 포함한 반도체층 성막 방법 및 이를 이용한박막 트랜지스터 제조방법
KR100713848B1 (ko) 스퍼터링 증착장치
KR102150455B1 (ko) 스퍼터링 장치 및 이를 포함하는 증착장치
KR20140099340A (ko) 스퍼터링 장치 및 산화물 반도체 물질의 스퍼터링 방법
KR102177209B1 (ko) 스퍼터링 장치 및 이를 이용한 박막 형성 방법
KR102664532B1 (ko) 박막 균일성이 향상된 반응형 스퍼터장치
JP2006089850A (ja) 対向ターゲット式スパッタリング装置及びこれを用いた有機電界発光表示装置の製造方法
JP2008240117A (ja) 透明導電膜の製造方法、表示装置の製造方法及びスパッタリング装置
KR101002351B1 (ko) 유기 전계발광 소자의 투명전극 제조방법 및 장치
US20160099135A1 (en) Rectangular Hollow Sputter Source and Method of use Thereof
KR102194765B1 (ko) 대향 스퍼터링 장치의 타겟 모듈, 대향 스퍼터링 장치 및 이를 이용한 박막 증착 방법
JP2007100132A (ja) 蒸着方法及び表示装置の製造方法
KR102552612B1 (ko) 박막 균일성이 향상된 반응형 스퍼터장치
KR102552647B1 (ko) 중심전자석을 포함하는 스퍼터장치용 스퍼터건
KR20080012656A (ko) 스퍼터링 장치
US20140166479A1 (en) Sputtering apparatus
KR100670464B1 (ko) 대향 타겟식 스퍼터링 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
N231 Notification of change of applicant
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20080919

Effective date: 20091030

Free format text: TRIAL NUMBER: 2008101009541; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20080919

Effective date: 20091030