KR20080084676A - Active matrix circuit board and display apparatus - Google Patents

Active matrix circuit board and display apparatus Download PDF

Info

Publication number
KR20080084676A
KR20080084676A KR1020080023308A KR20080023308A KR20080084676A KR 20080084676 A KR20080084676 A KR 20080084676A KR 1020080023308 A KR1020080023308 A KR 1020080023308A KR 20080023308 A KR20080023308 A KR 20080023308A KR 20080084676 A KR20080084676 A KR 20080084676A
Authority
KR
South Korea
Prior art keywords
substrate
display device
power supply
display
voltage connecting
Prior art date
Application number
KR1020080023308A
Other languages
Korean (ko)
Inventor
야스히로 시모다이라
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20080084676A publication Critical patent/KR20080084676A/en

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3696Generation of voltages supplied to electrode drivers
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Abstract

An active matrix circuit board and a display device comprising the same are provided to secure a large display area even without lowering the display quality and reduce a manufacturing cost. Pixel driving circuits are formed on a glass substrate. Pixel electrodes are formed above the pixel driving circuits. The pixel electrodes are arranged in a matrix type at positions overlapping the corresponding pixel driving circuits in a plan view. The pixel electrode and the pixel driving circuit are electrically connected to each other through a contact hole. Scanning lines(47), a low-voltage connecting part(59), and a high-voltage connecting part(60) are formed on the glass substrate. A first insulating layer covers the scanning lines, the low-voltage connecting part, and the high-voltage connecting part. Data lines(48) are formed on the first insulating layer. A second insulating layer covers the data lines. The pixel electrodes are formed on the second insulating layer. The low-voltage connecting part and the high-voltage connecting part are disposed on the first insulating layer such that the low-voltage connecting part and the high-voltage connecting part avoid the scanning lines and the data lines.

Description

액티브 매트릭스 회로 기판 및 표시 장치{ACTIVE MATRIX CIRCUIT BOARD AND DISPLAY APPARATUS}ACTIVE MATRIX CIRCUIT BOARD AND DISPLAY APPARATUS}

본 발명은 구동 전극과 배선 패턴을 구비하여 이루어지는 액티브 매트릭스 회로 기판과, 이 액티브 매트릭스 회로 기판을 구비한 표시 장치에 관한 것이다. The present invention relates to an active matrix circuit board comprising a drive electrode and a wiring pattern, and a display device including the active matrix circuit board.

최근, 전기 광학 장치로 이루어지는 각종 표시 장치(디스플레이)의 보급에 따라, 시계나 여러 가지의 계량기 등의 표시부에 관해서도, 상기한 표시 장치를 이용하는 것이 검토되어 있다. 이와 같이 시계나 여러 가지의 계량기 등의 표시부로서 이용되는 표시 장치(표시 장치)로서는, 예컨대 시계에서 시간을 나타내거나, 계량기에 있어서 눈금(수치)를 나타내거나 하기 위한 지침을 부착하기 위해, 관통공을 형성해야 하는 것이 있다. 관통공을 형성한 표시 장치로서는, 패시브 매트릭스 구동인 STN 액정을 전제로 한 액정 표시 장치가 제안되어 있다(예컨대, 특허문헌 1 참조). In recent years, with the spread of various display apparatuses (displays) consisting of electro-optical devices, the use of the above-described display apparatuses has also been considered for display units such as watches and various meters. As such, as a display device (display device) used as a display unit such as a clock or various measuring instruments, for example, a through-hole is used for attaching a guide for displaying time on a clock or displaying a scale on a meter. There is something that must be formed. As a display device in which a through hole is formed, a liquid crystal display device on the premise of STN liquid crystal that is passive matrix driving is proposed (see Patent Document 1, for example).

[특허문헌 1] 일본 특허공개 2001-75112호 공보[Patent Document 1] Japanese Patent Application Laid-Open No. 2001-75112

그런데, 시계 등에 이용되는 표시 장치(표시 장치)에서도, 단순한 시각을 나타내는 숫자 등을 표시한 것뿐만이 아니고, 「날짜」나 「요일」 등의 달력 정보, 또한 시계 등의 기기에 부속하는 각종 기능(타이머 기능이나 스톱워치 기능, 전파 수신 기능 등)에 관해서도 표시를 행하기 때문에, 패시브 매트릭스 구동이 아니라 액티브 매트릭스 구동으로 표시를 행하고자 하는 요망이 있다. By the way, a display device (display device) used for a clock or the like not only displays a number indicating a simple time, but also calendar information such as "date" and "day of the week", and various functions attached to a device such as a clock ( Since the display is also performed with respect to a timer function, a stopwatch function, a radio wave reception function, and the like, there is a desire to perform display by active matrix driving instead of passive matrix driving.

그러나, 액티브 매트릭스 구동을 하기 위해서는, 데이터선이나 주사선 등의 배선을 종횡으로 배치해야 한다. 상기한 바와 같이 표시 장치의 구성 부품으로 되는 액티브 매트릭스 회로 기판에 드릴 등으로 관통공을 형성하면, 그 뚫린 구멍 위치에 있는 데이터선이나 주사선이 손상되어 버린다. 예컨대 이 액티브 매트릭스 회로 기판을 이용한 표시 장치가 직사각형 화면인 경우, 관통공을 포함한 십자 형상의 부위, 즉 설계상 상기 관통공을 통과하는 배선에 접속하는 화소 전극에 의한 표시 부위에 있어서, 표시가 이루어지지 않게 된다. 그 때문에, 관통공을 갖는 매트릭스 표시체에서는, 설계상 상기 관통공을 통과하는 배선에 대하여, 상기 관통공을 회피하기 위해, 상기 관통공에 걸리는 배선 부분을 우회시킬 필요가 있다. However, in order to drive an active matrix, wiring such as data lines and scanning lines must be arranged vertically and horizontally. As described above, when a through hole is formed in an active matrix circuit board serving as a component of a display device by a drill or the like, the data line and the scan line at the hole position are damaged. For example, when the display device using this active matrix circuit board is a rectangular screen, the display is performed in a cross-shaped portion including a through hole, that is, a display portion by a pixel electrode connected to a wiring passing through the through hole by design. You won't lose. For this reason, in the matrix display having the through holes, it is necessary to bypass the wiring portion applied to the through holes in order to avoid the through holes with respect to the wirings passing through the through holes by design.

또, 상기한 특허문헌 1에는, 아날로그 지시 계기와 병용하기 위해서, 표시부 내에 관통공을 갖는 액정 표시 장치에 있어서, 그 관통공의 주변에 배선되는 X 전극 및 Y 전극에 관통공의 축선을 중심으로 하는 소정 곡률의 원호 형상 전극부를 각각 형성한 것에 의해, 관통공의 주변 공간을 유효하게 이용하여 고밀도인 배선이 가능하고, 또한, 관통공의 주변에 특이한 표시를 행할 수 있도록 한 액정 표시 장치가 제공된다고 기재되어 있다. 그러나, 이 특허문헌 1에는, TFT 패널에 의한 액티브 매트릭스 구동에 대해서는 전혀 고려되어 있지 않고, 따라서 상기한, 액티브 매트릭스 구동으로 표시를 행하고자 하는 요망에는 응할 수 없다. Moreover, in the above-mentioned patent document 1, in order to use together with an analog indication instrument, in the liquid crystal display device which has a through-hole in a display part, it centers around the axis of a through-hole to the X electrode and Y electrode which are wired around the through-hole. By forming each of the arc-shaped electrode portions having a predetermined curvature, a liquid crystal display device is provided which enables high-density wiring by effectively utilizing the peripheral space of the through hole, and makes it possible to display an unusual display around the through hole. It is described. However, this patent document 1 does not consider the active matrix drive by a TFT panel at all, and therefore cannot satisfy the above-mentioned desire to display by active matrix drive.

상기한 바와 같이, 액티브 매트릭스 방식의 고선명인 표시 장치에서는, 데이터선(신호선)이나 주사선 등의 배선을, 관통공을 회피시키기 위해 이것을 우회시킬 필요가 있지만, 관통공을 우회시켜 배선을 배치하기 위해서는, 상기 배선의 형성 위치에 화소 전극을 구동시키기 위한 화소 구동 회로를 배치할 수가 없게 되어 버린다. 특히, 고해상도의 것으로 되면, 우회시키는 배선의 수가 매우 많아지고, 그만큼, 화소 구동 회로를 형성하기 위한 영역도, 보다 한정되어 버린다. 그 결과, 관통공의 주변에서는 표시를 행할 수 없고, 따라서 전체의 표시 면적이 작아져 버린다. As described above, in a high-definition display device of the active matrix system, wiring such as data lines (signal lines) and scanning lines need to be bypassed in order to avoid through holes, but in order to bypass the through holes in order to arrange the wirings. The pixel driving circuit for driving the pixel electrode cannot be disposed at the position where the wiring is formed. In particular, when the resolution is high, the number of wirings to be detoured becomes very large, and the area for forming the pixel driving circuit is further limited. As a result, display cannot be performed in the periphery of the through hole, and thus the entire display area becomes small.

본 발명은 상기 사정에 비추어 이루어진 것으로, 그 목적으로 하는 것은, 표시 품위를 낮추지 않고, 또한 제조 비용의 대폭적인 상승을 초래하지 않고, 큰 표시 면적을 확보한 액티브 매트릭스 구동의 표시 장치와, 이것의 구성 부품으로 되는 액티브 매트릭스 회로 기판을 제공하는 것이다. SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and an object thereof is to provide a display device of an active matrix drive in which a large display area is secured without lowering display quality and causing a significant increase in manufacturing cost. It is to provide an active matrix circuit board which is a component.

본 발명에 따른 액티브 매트릭스 회로 기판은, 소정의 영역에 회피부가 마련된 기판과, 상기 기판상에 마련된 복수의 화소 전극과, 상기 기판상에 마련되고, 상기 복수의 화소 전극을 구동하는 구동 회로와, 상기 기판상에 마련되고, 상기 구동 회로에 전기적으로 접속된 복수의 전원선을 포함하고, 일부가 상기 회피부를 우회하는 우회 부분을 갖는 복수의 배선과, 상기 기판상 중 상기 회피부의 주변부에 마련되고, 상기 복수의 전원선 중 일부를 통합하도록 상기 전원선에 접속된 접속부를 구비하는 것을 특징으로 한다. An active matrix circuit board according to the present invention includes a substrate provided with a avoiding portion in a predetermined region, a plurality of pixel electrodes provided on the substrate, a driving circuit provided on the substrate, and driving the plurality of pixel electrodes; A plurality of wirings provided on the substrate, the plurality of power lines being electrically connected to the driving circuit, the wirings having a bypass portion, part of which bypasses the avoiding portion, and a peripheral portion of the avoiding portion on the substrate; And a connection part connected to the power supply line so as to integrate a part of the plurality of power supply lines.

본 발명에 의하면, 화소 전극을 구동하는 구동 회로에 접속된 복수의 전원선 중, 기판상의 회피부의 주변부에는, 소정의 수의 전원선을 통합하도록 상기 전원선에 접속된 접속부가 마련되어 있기 때문에, 이 통합된 만큼 전원선이 마련되는 공간을 절약할 수 있다. 전원선의 공간을 절약하여 회피부를 우회시키기 때문에, 그만큼 큰 표시 면적을 확보하는 것이 가능해진다. 「회피부」에 대해서는, 예컨대 기판에 마련된 관통공 등 물리적으로 배선을 배치할 수가 없는 영역이나, 다른 배선이 마련되어 있는 영역 등 전기적 단락이 발생하기 때문에 배선을 배치할 수가 없는 영역 등을 포함하고 있다. According to the present invention, since the connecting portion connected to the power supply line is provided at the periphery of the avoiding part on the substrate among the plurality of power supply lines connected to the driving circuit for driving the pixel electrode, the predetermined number of power supply lines are integrated. This integration saves space in which power lines are provided. Since the space of the power supply line is saved and the avoiding part is bypassed, it is possible to ensure a large display area. The "avoidance part" includes a region where wiring cannot be arranged because an electrical short circuit occurs, such as a region where wiring cannot be physically arranged, such as a through hole provided in a substrate, or a region where other wiring is provided. .

상기의 액티브 매트릭스 기판은, 상기 접속부가, 상기 복수의 배선의 상기 우회 부분 중 상기 회피부에 대하여 최외주에 마련되어 있는 것을 특징으로 한다. The said active matrix board | substrate is characterized in that the said connection part is provided in outermost periphery with respect to the said avoiding part among the said bypass parts of the some wiring.

본 발명에 의하면, 접속부가 복수의 배선의 우회 부분 중 회피부에 대하여 최외주에 마련되어 있는 것으로 했기 때문에, 전원선을 통합하기 쉽게 할 수 있다. 이에 따라, 회피부를 회피하는 공간을 최대한 절약할 수 있다. According to this invention, since the connection part is provided in the outermost periphery with respect to the avoiding part among the bypass parts of several wiring, it can make it easy to integrate a power supply line. As a result, the space for avoiding the avoiding part can be saved as much as possible.

상기의 액티브 매트릭스 회로 기판은, 상기 접속부가 상기 복수의 전원선의 전부에 접속되어 있는 것을 특징으로 한다. The said active matrix circuit board is characterized by the said connection part connected to all of the said some power supply line.

본 발명에 의하면, 접속부가 복수의 전원선의 전부에 접속되어 있기 때문에, 그만큼 전원선을 배치하는 공간을 대폭 절약할 수 있다. According to this invention, since the connection part is connected to all of the some power supply line, the space which arrange | positions a power supply line can be saved significantly by that much.

상기의 액티브 매트릭스 기판은, 상기 접속부가, 상기 회피부를 둘러싸도록 고리 형상으로 마련되어 있는 것을 특징으로 한다. The said active matrix board | substrate is provided in the annular shape so that the said connection part may enclose the said avoidance part. It is characterized by the above-mentioned.

본 발명에 의하면, 접속부가 회피부를 둘러싸도록 고리 형상으로 마련되어 있는 것으로 했기 때문에, 전원선을 통합할 수 있고 또한, 회피부의 주위 중 어느 부분으로부터도 접속할 수 있다. 이에 따라, 회피부를 회피하기 쉽게 할 수 있다. According to the present invention, since the connecting portion is provided in an annular shape so as to surround the avoiding portion, the power line can be integrated and can be connected from any part around the avoiding portion. As a result, the avoiding part can be easily avoided.

본 발명에 따른 표시 장치는, 대향 배치되고, 전기 광학 물질층을 사이에 유지하는 제 1 기판 및 제 2 기판과, 상기 제 1 기판 중 상기 제 2 기판과의 대향면에 마련된 화소 전극과, 상기 제 2 기판 중 상기 제 1 기판과의 대향면에 마련된 대향 전극을 구비하는 표시 장치로서, 상기 제 1 기판이 상기의 액티브 매트릭스 회로 기판인 것을 특징으로 한다. A display device according to the present invention includes a first substrate and a second substrate disposed to face each other and having an electro-optic material layer interposed therebetween, a pixel electrode provided on an opposing surface of the first substrate with the second substrate, A display device comprising a counter electrode provided on an opposing surface of the second substrate with the first substrate, wherein the first substrate is the active matrix circuit board.

본 발명에 의하면, 배선의 공간을 절약하여 회피부를 우회시키는 것으로 큰 표시 면적을 확보하는 것이 가능한 액티브 매트릭스 회로 기판이 탑재되어 있기 때문에, 표시 품위를 낮추지 않고, 또한 제조 비용의 대폭적인 상승을 초래하지 않고, 큰 표시 면적을 확보한 액티브 매트릭스 구동의 표시 장치를 얻을 수 있다. According to the present invention, since an active matrix circuit board capable of securing a large display area by saving wiring space and bypassing the avoidance part is mounted, the display quality is not lowered and the manufacturing cost is increased significantly. Instead, an active matrix drive display device having a large display area can be obtained.

상기의 표시 장치는, 상기 전기 광학 물질층이, 전기 영동 입자와 그 전기 영동 입자를 분산시키는 액상 분산매로 이루어지는 전기 영동 분산액을 포함하는 것을 특징으로 한다. The display device is characterized in that the electro-optic material layer comprises an electrophoretic dispersion composed of electrophoretic particles and a liquid dispersion medium for dispersing the electrophoretic particles.

본 발명에 의하면, 표시 장치를 구성하는 전기 영동 소자가 표시의 유지성 (메모리성)을 갖고 있기 때문에, 예컨대 표시를 고정하고 있을 때는 전기 영동 입자에 부여하는 전계를 없애더라도, 표시가 그 이전에 인가된 전계에 의한 상태로 유지된다. 따라서, 소비 전력의 저감화가 가능하게 된다. According to the present invention, since the electrophoretic element constituting the display device has display retention (memory), for example, when the display is fixed, the display is applied even before the electric field applied to the electrophoretic particles is removed. Is maintained by the electric field. Therefore, the power consumption can be reduced.

본 발명에 따르면, 표시 품위를 낮추지 않고, 또한 제조 비용의 대폭적인 상승을 초래하지 않고, 큰 표시 면적을 확보한 액티브 매트릭스 구동의 표시 장치와, 이것의 구성 부품으로 되는 액티브 매트릭스 회로 기판을 제공할 수 있다. According to the present invention, it is possible to provide an active matrix drive display device which ensures a large display area without lowering the display quality and causing a significant increase in manufacturing cost, and an active matrix circuit board comprising the components thereof. Can be.

(실시예 1) (Example 1)

이하, 도면에 근거하여, 본 발명의 실시예 1을 설명한다. EMBODIMENT OF THE INVENTION Hereinafter, based on drawing, Example 1 of this invention is described.

도 1은 본 실시예에 따른 표시 장치를 구비한 손목 시계(1)의 정면도이다. 1 is a front view of a wrist watch 1 having a display device according to the present embodiment.

도 1에 도시하는 바와 같이, 손목 시계(1)는 시계 케이스(2)와, 그 시계 케이스(2)에 연결된 한 쌍의 밴드(3)를 주체로 하여 구성되어 있다. As shown in FIG. 1, the watch 1 is mainly composed of a watch case 2 and a pair of bands 3 connected to the watch case 2.

시계 케이스(2)는 스테인레스 등의 금속 또는 플라스틱 수지 등의 수지로 이루어진다. 시계 케이스(2)의 정면에는, 표시 장치(5)와, 초침(21)과, 분침(22)과, 시침(23)이 마련되어 있다. 시계 케이스(2)의 측면에는, 조작자로서의 용두(龍頭)(10)와 조작 버튼(11)이 마련되어 있다. 용두(10)는 케이스 내부에 마련되는 권진(도시하지 않음)에 연결되어 있고, 상기 권진과 일체로 되어 다단층(예컨대 2 단계)으로 넣고빼기 자유롭고, 또한, 회전 자유롭게 마련되어 있다. The watch case 2 is made of metal such as stainless steel or resin such as plastic resin. The front of the watch case 2 is provided with a display device 5, a second hand 21, a minute hand 22, and an hour hand 23. The crown 10 and the operation button 11 as an operator are provided on the side of the watch case 2. The crown 10 is connected to a winding (not shown) provided inside the case, is integrated with the winding, and is freely taken out in a multi-stage layer (for example, two stages), and is provided freely for rotation.

도 2는 손목 시계(1)의 측단면도이다. 2 is a side cross-sectional view of the wrist watch 1.

도 2에 도시하는 바와 같이, 시계 케이스(2)의 내부에는 수용부(2A)가 마련되어 있다. 수용부(2A)에는, 무브먼트(4)와 표시 장치(5)가 수용되어 있다. As shown in FIG. 2, a housing portion 2A is provided inside the watch case 2. The movement 4 and the display apparatus 5 are accommodated in 2 A of accommodation parts.

무브먼트(4)는, 초침(21), 분침(22) 및 시침(23)으로 이루어지는 아날로그 지침(指針)이 연결된 운침 기구(도시하지 않음)를 갖고 있다. 이 운침 기구가 상기 아날로그 지침(21∼23)을 회전 구동함으로써, 설정된 시각을 표시하는 시각 표시부로서 기능하게 되어 있다. The movement 4 has a drift mechanism (not shown) to which the analogue instructions which consist of the second hand 21, the minute hand 22, and the hour hand 23 are connected. This driving mechanism rotates and drives the analog instructions 21 to 23 so as to function as a time display unit for displaying the set time.

표시 장치(5)는, 예컨대 액티브 매트릭스 구동의 전기 영동 표시 장치에 의해 구성되어 있고, 무브먼트(4)의 시계 정면측에 배치되어 있다. 이 표시 장치(5)는 손목 시계(1)의 표시부를 구성한다. 표시 장치(5)의 표시면은, 여기서는 원형 형상으로 되어 있다. 표시면의 형상에 대해서는, 원형 형상 외에, 예컨대 정팔각형 형상, 십육각형 형상 등, 다른 형상으로 되어 있더라도 상관없다.  The display apparatus 5 is comprised by the electrophoretic display apparatus of active matrix drive, for example, and is arrange | positioned in the clock | front view side of the movement 4. This display device 5 constitutes a display portion of the watch 1. The display surface of the display device 5 has a circular shape here. The shape of the display surface may have other shapes, such as a regular octagonal shape and a hexagonal shape, in addition to the circular shape.

표시 장치(5)의 중앙부에는, 상기 표시 장치(5)의 표리를 관통하는 관통공(5A)이 형성되어 있다. 관통공(5A)에는, 상기 무브먼트(4)의 운침 기구(도시하지 않음)의 초차(24), 2번차(25) 및 통차(26)의 각 축이 삽입되어 있다. 각 축의 선단에는, 상술한 초침(21), 분침(22) 및 시침(23)이 각각 부착되어 있다. In the center of the display device 5, a through hole 5A penetrating the front and back of the display device 5 is formed. In each of the through holes 5A, the shafts of the supercar 24, the second car 25, and the tub 26 of the driving mechanism (not shown) of the movement 4 are inserted. The second hand 21, the minute hand 22, and the hour hand 23 mentioned above are attached to the front-end | tip of each axis, respectively.

수용부(2A)의 일단측(시계 정면측)에는, 유리제 또는 수지제의 투명 커버(7)가 마련되어 있다. 이 투명 커버(7)는 수지제 또는 금속제의 압입링(6)을 거쳐서 수용부(2A)에 압입 고정되어 있다. 수용부(2A)의 타단측(시계 뒷편)에는, 패킹(8) 을 거쳐서 뒤뚜껑(9)이 나사결합되어 있다. 뒤뚜껑(9) 및 투명 커버(7)에 의해 시계 케이스(2)의 내부의 밀봉성이 확보되어 있다. The transparent cover 7 made of glass or resin is provided on one end side (clock face side) of the housing portion 2A. The transparent cover 7 is press-fitted to the housing portion 2A via a resin or metal press ring 6. The rear lid 9 is screwed to the other end side (the clock backside) of the housing portion 2A via the packing 8. The sealing property of the inside of the watch case 2 is ensured by the back cover 9 and the transparent cover 7.

도 3은 표시 장치(5)의 구성을 개략적으로 나타내는 단면도이다. 3 is a cross-sectional view schematically illustrating the configuration of the display device 5.

도 3에 도시하는 바와 같이, 표시 장치(5)는, 제 1 기판(액티브 매트릭스 회로 기판)(30)과, 제 2 기판(31)과, 전기 영동층(32)을 주체로 하여 구성되어 있다. As shown in FIG. 3, the display device 5 mainly includes a first substrate (active matrix circuit board) 30, a second substrate 31, and an electrophoretic layer 32. .

제 1 기판(30)과 제 2 기판(31)은 전기 영동층(32)을 사이에 유지하도록 대향 배치되어 있다. 제 1 기판(30)의 내면(제 2 기판과의 대향면)에는, 화소 전극(35)(도 7 등 참조)이 형성되어 있다. 제 2 기판(31)의 내면(제 1 기판(30)과의 대향면)에는, ITO 등의 투명한 도전 재료로 이루어지는 공통 전극(대향 전극)(37)이 형성되어 있다. 제 2 기판(31)의 외면은, 정지 화상이나 동화상 등의 화상이 표시되는 표시면으로 되어 있다. 제 1 기판(30) 및 제 2 기판(31)의 중앙에는, 상술한 관통공(5A)이 형성되어 있다. 관통공(5A)은, 제 1 기판(30) 및 제 2 기판(31) 중 평면에서 보아 겹치는 영역을 관통하도록 형성되어 있다. 관통공(5A)의 내측면에는, 밀봉부(51)가 마련되어 있다. 밀봉부(51)는, 제 1 기판(30)과 제 2 기판(31) 사이의 영역(전기 영동층(32)이 마련된 영역)을 봉지하도록 마련되어 있다. The first substrate 30 and the second substrate 31 are disposed to face each other so as to hold the electrophoretic layer 32 therebetween. The pixel electrode 35 (refer FIG. 7 etc.) is formed in the inner surface (opposing surface of a 2nd board | substrate) of the 1st board | substrate 30. As shown in FIG. The common electrode (counter electrode) 37 which consists of a transparent conductive material, such as ITO, is formed in the inner surface (counter surface of the 1st board | substrate 30) of the 2nd board | substrate 31. As shown in FIG. The outer surface of the second substrate 31 is a display surface on which an image such as a still image or a moving image is displayed. The through-hole 5A mentioned above is formed in the center of the 1st board | substrate 30 and the 2nd board | substrate 31. FIG. 5 A of through-holes are formed so that the 1st board | substrate 30 and the 2nd board | substrate 31 may penetrate the area | region which overlaps in plan view. The sealing part 51 is provided in the inner side surface of 5 A of through-holes. The sealing part 51 is provided so that the area | region (region in which the electrophoretic layer 32 is provided) between the 1st board | substrate 30 and the 2nd board | substrate 31 may be sealed.

전기 영동층(32)은, 도 4(a) 및 도 4(b)에 도시하는 바와 같이, 다수의 마이크로캡슐(24)을 주체로 하여 구성되어 있다. 각 마이크로캡슐(24)에는, 각각 전기 영동 분산액(전기 광학 물질)(25)이 봉입되어 있다. 전기 영동 분산액(25)은, 정(正)으로 대전한 흑색의 전기 영동 입자(이하, 흑색 입자라고 기재함)(26)와, 부 (負)로 대전한 백색의 전기 영동 입자(이하, 백색 입자라고 기재함)(27)가, 각각 다수개씩 액상 분산매(도시하지 않음) 중에 분산된 구성으로 되어 있다. 전기 영동 분산액(25)에 대해서는, 상기 2입자계인 것에 한정되지 않고, 1입자계인 것도 사용 가능하다. 이 경우에 액상 분산매에 대하여 착색한 것을 사용할 수도 있다. 2입자계, 1입자계 중 어느 것에 있어서도, 입자의 색에 대해서는, 백과 흑 이외의 여러 가지의 색을 채용할 수 있다. The electrophoretic layer 32 is composed mainly of a plurality of microcapsules 24, as shown in Figs. 4 (a) and 4 (b). Each microcapsule 24 is filled with an electrophoretic dispersion liquid (electro-optic material) 25, respectively. The electrophoretic dispersion 25 is black electrophoretic particles (hereinafter referred to as black particles) 26 positively charged and white electrophoretic particles (hereinafter, white) charged negatively. The particle | grains 27) are each disperse | distributed in liquid dispersion medium (not shown) several pieces, respectively. About the electrophoretic dispersion 25, it is not limited to the said 2-particle system, The thing of 1 particle system can also be used. In this case, what was colored with respect to the liquid dispersion medium can also be used. In either the two-particle system or the one-particle system, various colors other than white and black can be adopted for the color of the particles.

이 전기 영동 소자(28)의 동작을 설명한다. 도 4(a)에 도시하는 바와 같이, 공통 전극(37)의 전위가 화소 전극(35)의 전위보다 상대적으로 높은 경우에는, 부로 대전한 백색 입자(27)가 공통 전극(37)측에 이동(영동)하고, 정으로 대전한 흑색 입자(26)는 화소 전극(35)측에 이동(영동)한다. 그 결과, 표시면측으로 되는 공통 전극(37)측을 보면, 전기 영동 소자(28)에 대응하는 화소부에서는 백색이 인식된다. The operation of this electrophoretic element 28 will be described. As shown in FIG. 4A, when the potential of the common electrode 37 is relatively higher than the potential of the pixel electrode 35, the negatively charged white particles 27 move toward the common electrode 37. The black particles 26 charged (positively) and positively charged move (move) to the pixel electrode 35 side. As a result, looking at the side of the common electrode 37 serving as the display surface side, white is recognized in the pixel portion corresponding to the electrophoretic element 28.

한편, 도 4(b)에 도시하는 바와 같이, 화소 전극(35)의 전위가 공통 전극(37)의 전위보다 상대적으로 높은 경우에는, 정으로 대전한 흑색 입자(26)가 공통 전극(37)측에 이동(영동)하고, 부로 대전한 백색 입자(27)는 화소 전극(35)측에 이동(영동)한다. 그 결과, 공통 전극(37)측을 보면, 이 전기 영동 소자(28)에 대응하는 화소부에서는 흑색이 인식된다. 이와 같이, 각 화소부마다 백 또는 흑이 표시되는 것에 의해, 이들 화소부가 기본적으로 매트릭스 형상으로 배치된 표시 장치(5)에서는, 백 또는 흑으로 이루어지는 패턴 표시가 가능하게 되고 있다. On the other hand, as shown in FIG. 4B, when the potential of the pixel electrode 35 is relatively higher than the potential of the common electrode 37, the black particles 26 positively charged are the common electrode 37. The white particles 27 that have been moved (moved) to the side and are negatively charged are moved (moved) to the pixel electrode 35 side. As a result, looking at the common electrode 37 side, black is recognized in the pixel portion corresponding to the electrophoretic element 28. In this way, white or black is displayed for each pixel portion, and in the display device 5 in which these pixel portions are basically arranged in a matrix, pattern display made of white or black is enabled.

도 5는 표시 장치(5)의 화소의 구성을 모식적으로 나타내는 평면도이다. 5 is a plan view schematically illustrating a configuration of a pixel of the display device 5.

이 표시 장치(5) 중, 평면에서 보아 관통공(5A)의 주변부(71)(도 7 참조) 이외의 표시 영역(70)(도 7 참조)에 있어서는, 도 5에 도시하는 바와 같이, 화소부(40)가 평면에서 보아 매트릭스 형상으로 배열되어 있다. 각 화소부(40)는, 도 6의 회로도에 도시하는 바와 같이, 스위칭 소자로서의 트랜지스터(41)와, 4개의 트랜지스터(42, 43, 44, 45)를 조합하여 구성되는 래치 회로(46)와, 전기 영동 소자(28)를 구비하고 있다. 트랜지스터(41)와 래치 회로(46)에 따라서 상술한 화소 구동 회로(34)가 구성되어 있다. In the display device 5, as shown in FIG. 5, in the display region 70 (see FIG. 7) other than the peripheral portion 71 (see FIG. 7) of the through hole 5A in plan view, as shown in FIG. 5. The portions 40 are arranged in a matrix in plan view. As shown in the circuit diagram of FIG. 6, each pixel portion 40 includes a latch circuit 46 formed by combining a transistor 41 as a switching element and four transistors 42, 43, 44, and 45. And an electrophoretic element 28. The pixel driving circuit 34 described above is configured in accordance with the transistor 41 and the latch circuit 46.

트랜지스터(41)는, 예컨대 전계 효과형의 n 채널 트랜지스터이며, 그 게이트가 주사선(주사선)(47)에 접속되고, 한쪽의 소스 드레인(입력단)이 데이터선(신호선)(48)에 접속되고, 다른 쪽의 소스 드레인(출력단)이 래치 회로(46)의 입력단에 접속되어 있다. The transistor 41 is, for example, an n-channel transistor of a field effect type, its gate is connected to the scanning line (scan line) 47, one source drain (input terminal) is connected to the data line (signal line) 48, The other source drain (output terminal) is connected to the input terminal of the latch circuit 46.

래치 회로(플립플롭 회로)(46)는, 예컨대 2개의 전계 효과형의 n 채널 트랜지스터(42, 44)와, 2개의 전계 효과형의 p 채널 트랜지스터(43, 45)를 조합하여 구성되어 있다. 트랜지스터(42, 43)는, 그 한쪽의 소스 드레인끼리 접속되어 있고, 트랜지스터(42)의 다른 쪽의 소스 드레인은 저전압 전원선(49)에 접속되어 있고, 트랜지스터(43)의 다른 쪽의 소스 드레인은 고전압 전원선(50)에 접속되어 있다. 마찬가지로, 트랜지스터(44, 45)는 그 한쪽의 소스 드레인끼리 접속되어 있고, 트랜지스터(44)의 다른 쪽의 소스 드레인은 저전압 전원선(49)에 접속되어 있고, 트랜지스터(45)의 다른 쪽의 소스 드레인은 고전압 전원선(50)에 접속되어 있다. The latch circuit (flip-flop circuit) 46 is configured by, for example, combining two field effect type n channel transistors 42 and 44 and two field effect type p channel transistors 43 and 45. One of the source drains of the transistors 42 and 43 is connected to each other, the other source drain of the transistor 42 is connected to the low voltage power supply line 49, and the other source drain of the transistor 43 is connected. Is connected to the high voltage power supply line 50. Similarly, the transistors 44 and 45 are connected to one source drain thereof, the other source drain of the transistor 44 is connected to the low voltage power supply line 49, and the other source of the transistor 45 is connected. The drain is connected to the high voltage power supply line 50.

트랜지스터(42, 43)의 각 게이트는 트랜지스터(44, 45)의 소스 드레인끼리의 접속점 N1에 접속되어 있다. 이 접속점 N1은 래치 회로(46)의 입력단으로서 기능하도록 되어 있다. 이 입력단 N1은 상기 트랜지스터(41)의 다른 쪽의 소스 드레인(출력단)에 접속되어 있다. 트랜지스터(44, 45)의 각 게이트는 트랜지스터(42, 43)의 소스 드레인끼리의 접속점 N2에 접속되어 있다. 이 접속점 N2는 래치 회로(46)의 출력단으로서 기능하게 되고 있다. 이 래치 회로(46)의 출력단 N2는, 상기한 화소 전극(35), 즉 전기 영동 소자(28)의 한쪽의 전극에 접속되어 있다. 이러한 구성 하에 래치 회로(46)는, 입력단 N1에 인가된 전위가 고전위일 때에 출력단 N2에는 저전위 VSS가 나타나고, 입력단 N1에 인가된 전위가 저전위일 때에 출력단 N2에는 고전위 VEP가 나타나게 되어 있다. Each gate of the transistors 42 and 43 is connected to the connection point N1 between the source and drains of the transistors 44 and 45. This connection point N1 is supposed to function as an input terminal of the latch circuit 46. This input terminal N1 is connected to the other source drain (output terminal) of the transistor 41. Each gate of the transistors 44 and 45 is connected to the connection point N2 between the source and drains of the transistors 42 and 43. This connection point N2 functions as an output terminal of the latch circuit 46. The output terminal N2 of the latch circuit 46 is connected to the pixel electrode 35 described above, that is, one electrode of the electrophoretic element 28. Under such a configuration, the latch circuit 46 shows a low potential VSS at the output terminal N2 when the potential applied to the input terminal N1 is high, and a high potential VEP at the output terminal N2 when the potential applied to the input terminal N1 is low. .

도 7은 표시 장치(5)의 개략 구성을 나타내는 평면도이다. 도 7에 도시하는 바와 같이, 표시 영역(70)에는, 화소 전극(35)이 매트릭스 형상으로 배열되어 있고, 관통공(5A)의 주변부(71)에서는, 화소 전극(35)이 마련되어 있지 않은 구성으로 되어 있다. 관통공(5A)의 주변부(71)에는, 각종 신호를 전달하는 배선 등이 마련되어 있다. 7 is a plan view illustrating a schematic configuration of the display device 5. As shown in FIG. 7, the pixel electrodes 35 are arranged in a matrix in the display region 70, and the pixel electrodes 35 are not provided in the peripheral portion 71 of the through hole 5A. It is. In the peripheral portion 71 of the through hole 5A, a wiring or the like for transmitting various signals is provided.

도 8은 표시 장치(5) 중 관통공(5A)의 주변부(71)의 구성을 나타내는 평면도이다. FIG. 8 is a plan view illustrating a configuration of the peripheral portion 71 of the through hole 5A in the display device 5.

도 8에 도시하는 바와 같이, 표시 영역(70)에서는, 주사선(47)이 상기 매트릭스의 행 방향으로 연장하고, 또한 열 방향을 따라 배열되어 있고, 저전압 전원선(49)이 이 주사선(47)과 마찬가지로 매트릭스의 행 방향으로 연장하고, 또한 열 방향을 따라 배열되어 있다. 이 표시 영역(70)에서는, 저전압 전원선(49)과 주사 선(47)이 매트릭스의 열 방향(저전압 전원선(49) 및 주사선(47)의 배열 방향)으로 교대로 마련되어 있다. As shown in FIG. 8, in the display area 70, the scanning lines 47 extend in the row direction of the matrix and are arranged along the column direction, and the low voltage power supply line 49 is the scanning line 47. Similarly, they extend in the row direction of the matrix and are arranged along the column direction. In this display area 70, the low voltage power supply line 49 and the scanning line 47 are alternately provided in the column direction (the arrangement direction of the low voltage power supply line 49 and the scanning line 47) of a matrix.

또한, 표시 영역(70)에서는, 데이터선(48)이 매트릭스의 열 방향으로 연장하고, 또한 행 방향을 따라서 배열되어 있고, 고전압 전원선(50)이 데이터선(48)과 같이 이 영역에서 매트릭스의 행 방향으로 연장하고, 또한 열 방향을 따라서 배열되어 있다. 표시 영역(70)에서는, 고전압 전원선(50)과 데이터선(48)이 매트릭스의 열 방향(고전압 전원선(50) 및 데이터선(48)의 배열 방향)으로 교대로 마련되어 있다. In the display area 70, the data lines 48 extend in the column direction of the matrix and are arranged along the row direction, and the high voltage power supply line 50 is matrixed in this area like the data line 48. Extend in the row direction and are arranged along the column direction. In the display area 70, the high voltage power supply line 50 and the data line 48 are alternately provided in the column direction (arrangement direction of the high voltage power supply line 50 and the data line 48) of the matrix.

관통공(5A)의 주변부(71)는, 설계상 관통공(5A)을 통과하는 위치에 배치되는 부분, 즉 관통공(5A)이 없으면 이 관통공(5A)을 형성한 부위를 지나도록 배치된 부분이다. 이 부분에는, 주사선(47) 및 데이터선(48) 모두, 관통공(5A)을 피하여 그 주위를 우회하는 우회 배선부(47a 및 48a)가 각각 마련되어 있다. Peripheral part 71 of through-hole 5A is arrange | positioned so that it may pass by the part arrange | positioned at the position which passes through 5A of through-designs, ie, the part which formed this through-hole 5A, if there is no through-hole 5A. It is a part. In this portion, both the scanning line 47 and the data line 48 are provided with bypass wiring portions 47a and 48a which bypass the periphery of 5A and bypass the periphery thereof.

관통공(5A)의 주변부(71)에는, 상기 관통공(5A)의 주위를 밀봉한 밀봉부(51)가 형성되어 있다. 밀봉부(51)는 주사선(47) 및 데이터선(48)을 통과시킬 수 없는 영역으로 되어 있다. 따라서, 여기서는, 관통공(5A) 및 밀봉부(51)를 회피부로 하고 있다. 주사선(47) 및 데이터선(48) 중, 설계상 관통공(5A)을 통과하는 위치에 배치되는 것뿐만 아니라, 설계상 밀봉부(51)를 통과하는 위치에 배치되는 것에도, 상기 밀봉부(51)를 피하여 그 주위를 우회하는 우회 배선부(47a 및 48a)가 마련되어 있다. The sealing part 51 which sealed the periphery of the said through hole 5A is formed in the peripheral part 71 of the through hole 5A. The sealing portion 51 is an area in which the scanning line 47 and the data line 48 cannot pass. Therefore, 5 A of through-holes and the sealing part 51 are the avoiding part here. Among the scanning lines 47 and the data lines 48, the sealing portion is not only disposed at a position passing through the through hole 5A in design, but also disposed at a position passing through the sealing portion 51 in design. Bypass wiring portions 47a and 48a are provided to bypass 51 and bypass the circumference.

우회 배선부(47a 및 48a)를 형성한 주사선(47) 및 데이터선(48)의 근방에 위 치하는 주사선(47) 및 데이터선(48)에도, 상기 우회 배선부(47a 및 48a)를 회피할 필요상, 역시 우회 배선부를 형성해야 한다. 그와 같은 주사선(47) 및 데이터선(48)에 대해서도, 본 실시예에서는 마찬가지로 우회 배선부(47a, 48a)를 각각 형성하고 있다. 본 실시예에 있어서는, 관통공(5A) 및 밀봉부(51)에 덧붙여, 이것들의 근방에 위치하는 우회 배선부(47a 및 48a)도 회피부(52)로 되어 있다. The bypass line portions 47a and 48a are also avoided in the scan line 47 and the data line 48 positioned near the scan line 47 and the data line 48 in which the bypass line portions 47a and 48a are formed. If necessary, a bypass wiring portion must also be formed. In such a scan line 47 and data line 48, bypass wiring portions 47a and 48a are similarly formed in this embodiment. In the present embodiment, in addition to the through holes 5A and the sealing portion 51, the bypass wiring portions 47a and 48a located in the vicinity of these are also the avoiding portions 52.

또한, 관통공(5A)의 주변부(71)에는, 각 저전압 전원선(49)에 접속된 저전압 접속부(59)와, 각 고전압 전원선(50)에 접속된 고전압 접속부(60)가 마련되어 있다. 저전압 접속부(59) 및 고전압 접속부(60)는, 금속이나 ITO 등의 도전 재료로 이루어지고, 회피부(52)를 둘러싸도록 평면에서 보아 고리 형상, 예컨대 정팔각형의 고리 형상으로 마련되어 있다. 저전압 접속부(59) 및 고전압 접속부(60)는, 관통공(5A)의 주변부(71) 중 상술한 우회 배선부(47a) 및 우회 배선부(48a)의 외측에 마련되고 있고, 상기 관통공(5A)의 주변부(71)의 최외주에 마련되어 있다. 도 8에 있어서는, 저전압 접속부(59)가 외측, 고전압 접속부(60)가 내측에 마련되어 있다. 각 저전압 전원선(49) 및 각 고전압 전원선(50)은, 저전압 접속부(59) 및 고전압 접속부(60)에 의해 하나씩의 배선부에 통합된 상태로 회피부(52)를 회피하도록 되어 있다. In the peripheral portion 71 of the through hole 5A, a low voltage connecting portion 59 connected to each low voltage power supply line 49 and a high voltage connecting portion 60 connected to each high voltage power supply line 50 are provided. The low voltage connecting portion 59 and the high voltage connecting portion 60 are made of a conductive material such as metal or ITO, and are provided in a ring shape, for example, a regular octagonal ring shape, so as to surround the avoidance portion 52. The low voltage connecting portion 59 and the high voltage connecting portion 60 are provided outside the bypass wiring portion 47a and the bypass wiring portion 48a described above among the peripheral portions 71 of the through hole 5A. It is provided in the outermost periphery of the peripheral part 71 of 5A). In FIG. 8, the low voltage connection part 59 is provided in the outer side, and the high voltage connection part 60 is provided in the inside. Each low voltage power supply line 49 and each high voltage power supply line 50 avoids the avoiding unit 52 in a state of being integrated into one wiring unit by the low voltage connecting unit 59 and the high voltage connecting unit 60.

도 9는 도 8의 A-A 단면에 따른 구성을 도시하는 도면이다. 도 10은 도 7의 B-B 단면에 따른 구성을 도시하는 도면이다. FIG. 9 is a diagram illustrating a configuration along an A-A cross section of FIG. 8. FIG. 10 is a diagram illustrating a configuration according to the section B-B in FIG. 7.

도 9 및 도 10에 도시하는 바와 같이, 유리 기판(33)상에는 화소 구동 회로(34)가 마련되어 있다. 화소 전극(35)은, 화소 구동 회로(34)의 상층에 마련되 고 있고, 상기 화소 구동 회로(34)에 평면에서 보아 겹치는 위치에 매트릭스 형상으로 배열되어 있다. 화소 전극(35) 및 화소 구동 회로(34)는 콘택트 홀(61)을 거쳐서 전기적으로 접속되어 있다. As shown in FIG. 9 and FIG. 10, the pixel drive circuit 34 is provided on the glass substrate 33. The pixel electrode 35 is provided in the upper layer of the pixel drive circuit 34, and is arranged in matrix form at the position which overlaps with the said pixel drive circuit 34 in plan view. The pixel electrode 35 and the pixel drive circuit 34 are electrically connected through the contact hole 61.

또한, 유리 기판(33)상에는, 주사선(47), 저전압 접속부(59) 및 고전압 접속부(60)가 마련되어 있다. 이 주사선(47), 저전압 접속부(59) 및 고전압 접속부(60)상에는, 이들을 덮도록 절연층(67)이 마련되어 있다. 주사선(47)은, 상기의 저전압 접속부(59) 및 고전압 접속부(60)에 평면에서 보아 교차하는 부분에서는, 예컨대 콘택트 홀(62)을 거쳐서 절연층(67)상에 마련되어 있다. 절연층(67)상에는, 데이터선(48)이 마련되어 있다. 데이터선(48)상에는, 상기 데이터선(48)을 덮도록 절연층(68)이 마련되어 있다. 절연층(68)상에는, 상기의 화소 전극(35)이 마련되어 있다. In addition, on the glass substrate 33, the scanning line 47, the low voltage connection part 59, and the high voltage connection part 60 are provided. On this scanning line 47, the low voltage connection part 59, and the high voltage connection part 60, the insulating layer 67 is provided so that these may be covered. The scanning line 47 is provided on the insulating layer 67 via the contact hole 62 at a portion where the scan line 47 intersects the low voltage connecting portion 59 and the high voltage connecting portion 60 in plan view. The data line 48 is provided on the insulating layer 67. The insulating layer 68 is provided on the data line 48 so as to cover the data line 48. The pixel electrode 35 is provided on the insulating layer 68.

주사선(47) 또는 데이터선(48)이 유리 기판(33)상의 층에 마련되어 있는 영역에서는, 저전압 접속부(59) 및 고전압 접속부(60)는 이 주사선(47) 또는 데이터선(48)을 회피하도록, 절연층(67)상의 층에 마련되어 있다(예컨대 도 8의 열 방향으로 연장하는 저전압 접속부(59a) 및 고전압 접속부(60a)). 주사선(47) 또는 데이터선(48)이 절연층(67)상의 층에 마련되어 있는 영역에서는, 저전압 접속부(59) 및 고전압 접속부(60)는 이 주사선(47) 또는 데이터선(48)을 회피하도록, 유리 기판(33)상의 층에 마련되어 있다(예컨대 도 8의 열 방향에 대하여 45° 경사져 연장하는 저전압 접속부(59b) 및 고전압 접속부(60b)). 절연층(67)상의 저전압 접속부(59a) 및 고전압 접속부(60a)와, 유리 기판(33)상의 저전압 접속부(59b) 및 고전 압 접속부(60b)의 사이는, 콘택트 플러그(59c, 60c)에 의해 전기적으로 접속되어 있다. In the region where the scanning line 47 or the data line 48 is provided in the layer on the glass substrate 33, the low voltage connecting portion 59 and the high voltage connecting portion 60 avoid the scanning line 47 or the data line 48. And a layer on the insulating layer 67 (for example, the low voltage connecting portion 59a and the high voltage connecting portion 60a extending in the column direction in FIG. 8). In the region where the scanning line 47 or the data line 48 is provided in the layer on the insulating layer 67, the low voltage connecting portion 59 and the high voltage connecting portion 60 avoid the scanning line 47 or the data line 48. And a layer on the glass substrate 33 (for example, the low voltage connection part 59b and the high voltage connection part 60b extended inclining 45 degrees with respect to the column direction of FIG. 8). The contact plugs 59c and 60c are provided between the low voltage connecting portion 59a and the high voltage connecting portion 60a on the insulating layer 67 and the low voltage connecting portion 59b and the high voltage connecting portion 60b on the glass substrate 33. It is electrically connected.

통상, 매트릭스 형상으로 배열된 화소를 구동하는 경우, 도 11(a)에 도시하는 바와 같이, 전원용 배선(80)과 신호용 배선(81)(주사선, 데이터선)을 교대로 배열하는 것으로 하고 있다. 전원용 배선(80) 및 신호용 배선(81)은, 화소가 배열된 라인마다 마련된다. 양자는 서로 단락하지 않도록 거리를 두고 배열되기 때문에, 화소의 라인 방향으로 넓어져 배치되는 것으로 된다. 이 때문에, 그만큼 표시 영역이 좁게 되어 버린다고 하는 문제가 있었다. In general, when driving pixels arranged in a matrix form, as shown in Fig. 11A, the power supply wiring 80 and the signal wiring 81 (scanning line and data line) are alternately arranged. The power supply wiring 80 and the signal wiring 81 are provided for each line on which pixels are arranged. Since both are arranged at a distance so as not to short-circuit each other, they are arranged to be wider in the line direction of the pixel. For this reason, there existed a problem that the display area became narrow by that much.

이것에 대하여, 본 실시예에 의하면, 도 11(b)에 도시하는 바와 같이, 관통공(5A)의 주변부(71)에 있어서, 화소 전극(35)을 구동하는 화소 구동 회로(34)에 접속되는 저전압 전원선(49) 및 고전압 전원선(50)을 통합하도록 상기 저전압 전원선(49) 및 고전압 전원선(50)에 각각 접속된 저전압 접속부(59) 및 고전압 접속부(60)가 마련되어 있기 때문에, 이 통합된만큼 전원선이 마련되는 공간을 절약할 수 있다. 저전압 전원선(49) 및 고전압 전원선(50)의 공간을 절약하여 회피부(52)를 우회시키기 때문에, 그만큼 큰 표시 면적을 확보하는 것이 가능해진다. In contrast, according to the present embodiment, as shown in FIG. 11B, the peripheral portion 71 of the through hole 5A is connected to the pixel driving circuit 34 that drives the pixel electrode 35. Since the low voltage connecting portion 59 and the high voltage connecting portion 60 connected to the low voltage power supply line 49 and the high voltage power supply line 50 are provided so as to integrate the low voltage power supply line 49 and the high voltage power supply line 50. As a result, integrated space can save space in which a power line is provided. Since the space between the low voltage power supply line 49 and the high voltage power supply line 50 is saved to bypass the avoiding unit 52, it is possible to ensure a large display area.

(실시예 2) (Example 2)

다음에, 본 발명의 실시예 2를 설명한다. 도 12는 본 실시예에 따른 표시 장치(105)의 구성을 나타내는 평면도이다. Next, Embodiment 2 of the present invention will be described. 12 is a plan view showing the configuration of the display device 105 according to the present embodiment.

본 실시예에서는, 표시 장치(105)는, 실시예 1의 표시 장치(5)와 거의 동일 한 구성을 갖고 있지만, 매트릭스 형상으로 배치된 화소 전극(135)의 이외에, 회피부(152)의 외측으로부터 회피부(152)내를 향해 연장하는 화소 전극(135c)이 마련되어 있는 구성으로 되어 있는 점에서, 실시예 1과는 다르다. In the present embodiment, the display device 105 has a configuration substantially the same as that of the display device 5 of the first embodiment, but the outside of the avoidance part 152 other than the pixel electrodes 135 arranged in a matrix form. The first embodiment differs from the first embodiment in that the pixel electrode 135c extending from the side to the inside of the avoiding portion 152 is provided.

이러한 구성에 의하면, 회피부(152)내에도 화소 전극(135c)을 마련할 수 있기 때문에, 실시예 1과 동일한 효과를 얻을 수 있고, 또한, 표시 영역을 넓게 할 수 있다고 하는 효과를 나타내는 것으로 된다. According to such a structure, since the pixel electrode 135c can be provided also in the avoidance part 152, the effect similar to Example 1 can be acquired and the effect that a display area can be enlarged is exhibited. .

(실시예 3) (Example 3)

다음에, 본 발명의 실시예 3을 설명한다. 도 13은 본 실시예에 따른 표시 장치(205)의 구성을 나타내는 평면도이다. Next, Embodiment 3 of the present invention will be described. 13 is a plan view showing the configuration of the display device 205 according to the present embodiment.

본 실시예에서는, 표시 장치(205)는, 실시예 1의 표시 장치(5)와 거의 동일한 구성을 갖고 있지만, 매트릭스 형상으로 배치된 화소 전극(235) 외에, 회피부(252)를 덮도록 고리 형상의 화소 전극(235c)이 마련되어 있는 구성으로 되어 있는 점에서, 실시예 1과는 다르다. In the present embodiment, the display device 205 has a configuration substantially the same as that of the display device 5 of the first embodiment, but in addition to the pixel electrodes 235 arranged in a matrix, the ring 252 is covered to cover the avoidance part 252. This embodiment is different from the first embodiment in that the pixel electrode 235c having a shape is provided.

이러한 구성에 의하면, 실시예 2와 마찬가지로, 회피부(252)내에도 화소 전극(235c)을 마련할 수 있기 때문에, 실시예 1과 동일한 효과를 얻을 수 있고, 또한, 표시 영역을 넓게 할 수 있다고 하는 효과를 나타내는 것으로 된다. According to this structure, similarly to the second embodiment, since the pixel electrode 235c can be provided in the avoidance unit 252, the same effect as in the first embodiment can be obtained and the display area can be widened. It will become an effect to make.

(실시예 4) (Example 4)

다음에, 본 발명의 실시예 4를 설명한다. 도 14는 본 실시예에 따른 표시 장치(305)의 구성을 나타내는 평면도이다. Next, Example 4 of the present invention will be described. 14 is a plan view showing the configuration of the display device 305 according to the present embodiment.

본 실시예에 따른 표시 장치(305)는, 주사선(347)과 데이터선(348)을 직교시키지 않고, 주사선(347)을 비스듬히(예컨대 45°로) 배열하는 구성으로 되어 있다. 화소 전극(335)이 매트릭스 형상으로 배열되어 있는 영역에서는, 주사선(347)의 사이에 저전압 전원선(349)이 마련되고 있고, 주사선(347)과 저전압 전원선(349)이 교대로 배열되어 있다. 마찬가지로, 이 영역에서는, 데이터선(348)의 사이에 고전압 전원선(350)이 마련되고 있고, 데이터선(348)과 고전압 전원선(350)이 교대로 배열되어 있다. 관통공(305A) 및 밀봉재(351)의 주위(회피부(352))에 있어서는, 저전압 전원선(349) 및 고전압 전원선(350)을 통합하도록 상기 저전압 전원선(349) 및 고전압 전원선(350)에 접속된 접속부(359)가 마련되어 있다. The display device 305 according to the present embodiment has a configuration in which the scan lines 347 are arranged at an angle (for example, at 45 °) without intersecting the scan lines 347 and the data lines 348. In the region where the pixel electrodes 335 are arranged in a matrix, the low voltage power supply line 349 is provided between the scan lines 347, and the scan line 347 and the low voltage power supply lines 349 are alternately arranged. . Similarly, in this area, the high voltage power supply line 350 is provided between the data lines 348, and the data line 348 and the high voltage power supply line 350 are alternately arranged. In the periphery of the through hole 305A and the sealing material 351 (avoiding portion 352), the low voltage power supply line 349 and the high voltage power supply line (349) are integrated so as to integrate the low voltage power supply line 349 and the high voltage power supply line 350. The connection part 359 connected to 350 is provided.

또, 상기 구성에서는, 주사선(347)을 비스듬히 배치하는 구성으로 했지만, 데이터선(348)을 비스듬히 배치하는 구성이더라도 상관없다. 또한, 상기 구성에서는, 저전압 전원선(349) 및 고전압 전원선(350)이 공통의 접속부(359)에 접속되어 있지만, 다른 접속부를 각각 마련하더라도 상관없다. In the above configuration, the scanning line 347 is arranged at an angle, but the configuration may be such that the data line 348 is arranged at an angle. In addition, although the low voltage power supply line 349 and the high voltage power supply line 350 are connected to the common connection part 359 in the said structure, you may provide another connection part, respectively.

이와 같이, 실시예 1에 대하여 주사선(347) 및 데이터선(348)의 배치를 바꾼 경우에도, 저전압 전원선(349) 및 고전압 전원선(350)을 통합하도록 접속하는 접속부(359)가 마련되어 있기 때문에, 저전압 전원선(349) 및 고전압 전원선(350)의 공간을 절약하면서 회피부(352)를 회피시킬 수 있다. 이에 따라, 실시예 1과 동일한 효과를 얻을 수 있다. As described above, even when the arrangement of the scanning line 347 and the data line 348 is changed with respect to the first embodiment, the connection portion 359 for connecting the low voltage power supply line 349 and the high voltage power supply line 350 to be integrated is provided. Therefore, the avoidance part 352 can be avoided, saving the space of the low voltage power supply line 349 and the high voltage power supply line 350. FIG. Thereby, the same effect as Example 1 can be acquired.

(실시예 5) (Example 5)

다음에, 본 발명의 실시예 5를 설명한다. Next, Example 5 of the present invention will be described.

본 실시예에서는, 회피부의 일부만이 표시 장치의 표시 영역내에 형성된 구성으로 되어 있다.In this embodiment, only a part of the avoiding part is configured in the display area of the display device.

구체적으로는, 도 15에 도시하는 바와 같이, 표시 장치(405)의 평면 형상이 정팔각형이며, 그 중심에 관통공(405A)이 형성되어 있는 경우에, 주사선(447) 및 데이터선(448)을 마련한 표시 영역측에 관통공(405A)의 절반을 위치하고, 나머지의 절반을 비표시 영역측에 위치하도록, 표시 영역을 형성하더라도 좋다. 또, 도 15에 있어서, 부호(463)는 게이트 드라이버, 부호(464)는 데이터 드라이버다. Specifically, as shown in FIG. 15, when the planar shape of the display device 405 is a regular octagon, and the through hole 405A is formed at the center thereof, the scanning line 447 and the data line 448 are formed. The display area may be formed such that one half of the through hole 405A is positioned on the display area side, and the other half is located on the non-display area side. In Fig. 15, reference numeral 463 denotes a gate driver and reference numeral 464 denotes a data driver.

회피부의 일부를 표시 영역내에 형성하는 다른 예로서, 도 16에 도시하는 바와 같이, 표시 장치(505)의 평면 형상이 정팔각형이며, 그 중심에 관통공(505A)이 형성되어 있는 경우에, 관통공(505A)의 1/4이, 주사선(547) 및 데이터선(548)을 마련한 표시 영역측에 위치하고, 나머지가 비표시 영역측에 위치하도록, 표시 영역을 형성하더라도 좋다. 또, 도 16에 있어서, 부호(563)는 게이트 드라이버, 부호(564)는 데이터 드라이버다. As another example of forming a part of the avoidance part in the display area, as shown in FIG. 16, when the planar shape of the display device 505 is a regular octagon, and the through hole 505A is formed at the center thereof, A display area may be formed such that one quarter of the through hole 505A is positioned on the display area side where the scanning line 547 and the data line 548 are provided, and the rest is located on the non-display area side. In Fig. 16, reference numeral 563 denotes a gate driver and reference numeral 564 denotes a data driver.

이와 같이, 회피부의 일부를 표시 영역내에 형성하는 구성에 본 발명을 적용하는 것에 의하면, 표시 영역이 비교적 좁은 표시 장치이더라도, 본 발명의 액티브 매트릭스 회로 기판을 대응시키는 것이 가능해진다. 따라서, 특히 표시 영역을 좁게 하고, 소비 전력을 억제함으로써 전지의 수명을 길게 하도록 한 표시 장치로의 적용이 용이하게 된다. Thus, by applying the present invention to the configuration in which a part of the avoidance part is formed in the display area, even if the display area is a relatively narrow display device, it is possible to correspond the active matrix circuit board of the present invention. Therefore, in particular, application to a display device in which the display area is narrowed and power consumption is suppressed to lengthen the battery life is facilitated.

본 발명의 기술 범위는 상기 실시예에 한정되는 것이 아니라, 본 발명의 취지를 일탈하지 않는 범위에서 적절히 변경을 가할 수 있다. The technical scope of the present invention is not limited to the above embodiments, but modifications can be made as appropriate without departing from the spirit of the present invention.

상기 실시예에 있어서는, 저전압 접속부 및 고전압 접속부의 평면 형상은 팔각형의 고리 형상이지만, 이것에 한정되지는 않는다. 예컨대 도 17에 도시하는 바와 같이, 저전압 접속부(659) 및 고전압 접속부(660)의 형상을 정사각형의 고리 형상으로 형성하더라도 상관없다. In the said embodiment, although the planar shape of the low voltage connection part and the high voltage connection part is an octagonal ring shape, it is not limited to this. For example, as shown in FIG. 17, the shape of the low voltage connection part 659 and the high voltage connection part 660 may be formed in square ring shape.

또한, 상기 실시예와 같이 표시 장치의 저전압 접속부 및 고전압 접속부의 평면 형상을 팔각형 형상뿐만 아니라, 도 18에 도시하는 바와 같이, 표시 장치(705)의 저전압 접속부 및 고전압 접속부의 평면 형상을 평면적으로 겹치도록 직사각형 형상으로 구성하고, 다른 층에서 형성하더라도 좋다. 직사각형 형상의 경우에도 관통공(705A) 등의 회피부 근방에 있어서의 표시 영역을 넓힐 수 있다. 또한, 저전압 접속부 및 고전압 접속부를 다른 층에서 직사각형 형상으로 하는 것에 의해, 주사선이나 데이터선을 피하기 위해서 다른 층에 저전위 전원선 및 고전위 전원선을 콘택트 플러그를 이용하여 전기적으로 접속할 필요가 없어지기 때문에, 콘택트 플러그를 형성하지 않아도 된다. 또, 도 18에 있어서 참조부호 761은 게이트 드라이버, 참조부호 762는 소스 드라이버이다.In addition to the octagonal shape of the low voltage connecting portion and the high voltage connecting portion of the display device as shown in the above embodiment, as shown in FIG. 18, the planar shape of the low voltage connecting portion and the high voltage connecting portion of the display device 705 overlaps in a planar manner. It may comprise in rectangular shape so that it may form in another layer. Even in the case of the rectangular shape, the display area in the vicinity of the avoiding part such as the through hole 705A can be widened. In addition, the rectangular shape of the low voltage connection part and the high voltage connection part in different layers eliminates the need to electrically connect the low potential power line and the high potential power line to the other layer by using a contact plug in order to avoid scanning lines or data lines. Therefore, it is not necessary to form a contact plug. In Fig. 18, reference numeral 761 denotes a gate driver, and reference numeral 762 denotes a source driver.

또한, 특수한 형상의 예로서 도 19에 도시하는 바와 같이, 표시 장치(805)의 평면 형상을 하트 형상으로 구성하더라도 좋다. 이들의 경우, 상기와 마찬가지로 하여, 관통공(805A) 등의 회피부 근방에 있어서의 표시 영역을 넓힐 수 있다. 또, 도 19에 있어서 참조부호 861은 게이트 드라이버, 참조부호 862는 소스 드라이버 다. As an example of a special shape, as shown in FIG. 19, the planar shape of the display device 805 may be configured in the shape of a heart. In these cases, the display area in the vicinity of the avoiding part such as the through hole 805A can be widened in the same manner as above. In Fig. 19, reference numeral 861 denotes a gate driver, and reference numeral 862 denotes a source driver.

또한, 상기 실시예에서는 전기 광학 물질로서 전기 영동 분산액을 이용하여, 전기 영동 소자를 구성하는 것으로 표시를 하게 했지만, 그 외에 예컨대, 전기 광학 물질로서 액정 재료를 이용하는 것에 의해, 액정 표시 소자를 구성하도록 하더라도 좋고, 또한, 유기 EL 재료를 이용하는 것에 의해, 유기 EL 소자를 구성하도록 하더라도 좋다. In the above embodiment, the electrophoretic dispersion liquid is used as the electro-optic material to display the electrophoretic device. However, for example, a liquid crystal material is used as the electro-optic material to configure the liquid crystal display device. The organic EL device may be constituted by using an organic EL material.

또한, 상기 실시예에서는, 본 발명의 표시 장치를 손목 시계에 적용한 예를 나타내었지만, 탁상 시계나 벽걸이 시계, 괘종 시계, 회중 시계 등에도 적용할 수 있는 것은 물론이다. 시계 이외에도, 지침을 갖는 것 같은 각종 계량기 등에도 적용할 수 있고, 또한, 관통공 이외의 회피부를 갖은 여러 가지의 표시 장치에도 적용 가능하다. Moreover, although the example which showed the example which applied the display apparatus of this invention to the wrist watch was shown in the said embodiment, it can be applied to a table clock, a wall clock, a grandfather clock, a pocket watch, of course. In addition to the clock, the present invention can also be applied to various types of meters such as those having a guideline, and can also be applied to various display devices having avoidance parts other than through holes.

표시부의 중앙에 지침을 구비한 표시 장치의 예로서, 예컨대 도 20에 도시하는 바와 같이, 자동차의 인스톨먼트 패널(901)에 구비되는 속도 미터(902), 회전수계(903) 등의 각종 계량기류를 들 수 있다. 속도 미터(902), 회전수계(903)의 중앙에는 각각 지침(904, 905)이 구비되고 있고, 표시 장치에는 지침(904, 905)을 관통시키는 구멍(906, 907)이 마련되어 있다. 속도 미터(902), 회전수계(903)의 측방에는, 예컨대 연료계(908), 수온계(909) 등의 소(小) 미터가 구비되어 있다. 이들 소 미터에도 지침(911, 912)이 구비되어 있고, 표시 장치에는 지침(911, 912)을 관통시키는 구멍(913, 914)이 마련되어 있다. 이러한 종류의 계량기류에 상기 실시예의 표시 장치를 적용하면, 큰 표시 면적을 갖는 계량기류를 실현할 수 있다. 특히, 전기 광학 물질로서 유기 EL을 이용한 경우, 큰 표시 면적을 확보할 수 있는 것에 부가하여, 야간에서도 자발 발광에 의한 밝은 표시를 얻을 수 있다. As an example of the display apparatus provided with the guide in the center of a display part, for example, as shown in FIG. 20, various meters, such as the speed meter 902 and the rotation meter 903, which are provided in the installation panel 901 of a motor vehicle Can be mentioned. In the centers of the speed meter 902 and the tachometer 903, the guidelines 904 and 905 are provided, respectively, and the display device is provided with holes 906 and 907 through which the guidelines 904 and 905 pass. Small meters, such as a fuel meter 908 and a water temperature meter 909, are provided on the side of the speed meter 902 and the rotation speed meter 903. These small meters are also provided with instructions 911 and 912, and the display device is provided with holes 913 and 914 through which the instructions 911 and 912 pass. When the display device of the above embodiment is applied to this kind of metering device, the metering device having a large display area can be realized. In particular, when an organic EL is used as the electro-optic material, in addition to ensuring a large display area, bright display by spontaneous emission can be obtained even at night.

도 1은 본 발명의 표시 장치에 관한 손목 시계의 정면도, 1 is a front view of a wrist watch according to a display device of the present invention;

도 2는 손목 시계의 측단면도, 2 is a side cross-sectional view of a wrist watch,

도 3은 표시 장치의 측단면도, 3 is a side cross-sectional view of the display device;

도 4는 전기 영동 소자의 동작 설명도, 4 is an operation explanatory diagram of an electrophoretic element;

도 5는 표시 장치의 관통공의 주변부 이외의 표시 영역을 도시한 도면, 5 is a diagram illustrating display regions other than the periphery of through holes of a display device;

도 6은 표시 장치의 화소부의 등가 회로도, 6 is an equivalent circuit diagram of a pixel portion of a display device;

도 7은 표시 장치의 구성을 나타내는 평면도, 7 is a plan view illustrating a configuration of a display device;

도 8은 표시 장치의 일부의 구성을 나타내는 평면도8 is a plan view showing a configuration of a part of a display device;

도 9는 표시 장치의 제 1 기판의 단면 구성을 도시한 도면, 9 illustrates a cross-sectional configuration of a first substrate of a display device;

도 10은 표시 장치의 제 1 기판의 단면 구성을 도시한 도면, 10 illustrates a cross-sectional configuration of a first substrate of a display device;

도 11은 전원선용의 배선을 통합한 것에 의한 효과를 도시한 도면, 11 is a view showing the effect by integrating wiring for a power line;

도 12는 본 발명의 실시예 2에 따른 표시 장치의 구성을 나타내는 평면도, 12 is a plan view showing the structure of a display device according to a second embodiment of the present invention;

도 13은 본 발명의 실시예 3에 따른 표시 장치의 구성을 나타내는 평면도, 13 is a plan view showing a configuration of a display device according to a third embodiment of the present invention;

도 14는 본 발명의 실시예 4에 따른 표시 장치의 구성을 나타내는 평면도, 14 is a plan view showing the configuration of a display device according to a fourth embodiment of the present invention;

도 15는 본 발명의 실시예 5에 따른 표시 장치의 구성을 나타내는 평면도, 15 is a plan view showing the structure of a display device according to a fifth embodiment of the present invention;

도 16은 동일 평면도, 16 is the same top view,

도 17은 본 발명에 따른 표시 장치의 다른 구성을 나타내는 평면도, 17 is a plan view showing another configuration of the display device according to the present invention;

도 18은 본 발명에 따른 표시 장치의 다른 구성을 나타내는 평면도, 18 is a plan view showing another configuration of the display device according to the present invention;

도 19는 본 발명에 따른 표시 장치의 다른 구성을 나타내는 평면도, 19 is a plan view showing another configuration of the display device according to the present invention;

도 20은 본 발명에 따른 표시 장치를 구비한 자동차의 각종 계량기류를 나타내는 평면도. Fig. 20 is a plan view showing various meters of a vehicle having a display device according to the present invention.

부호의 설명Explanation of the sign

1 : 손목 시계 5 : 표시 장치1: wrist watch 5: display device

5A : 관통공 30 : 제 1 기판5A: through hole 30: first substrate

31 : 제 2 기판 32 : 전기 영동층31 second substrate 32 electrophoretic layer

33 : 유리 기판 34 : 화소 구동 회로33 glass substrate 34 pixel driving circuit

35 : 화소 전극 35c : 화소 전극35 pixel electrode 35c pixel electrode

37 : 공통 전극 40 : 화소부37 common electrode 40 pixel portion

47 : 주사선 48 : 데이터선47: scanning line 48: data line

49 : 저전압 전원선 50 : 고전압 전원선49: low voltage power line 50: high voltage power line

51 : 밀봉부 52 : 회피부51: sealing part 52: avoiding part

59 : 저전압 접속부 60 : 고전압 접속부59: low voltage connection 60: high voltage connection

Claims (6)

소정의 영역에 회피부가 마련된 기판과, A substrate provided with a avoiding portion in a predetermined region; 상기 기판상에 마련된 복수의 화소 전극과, A plurality of pixel electrodes provided on the substrate; 상기 기판상에 마련되고, 상기 복수의 화소 전극을 구동하는 구동 회로와, A driving circuit provided on the substrate and driving the plurality of pixel electrodes; 상기 기판상에 마련되고, 상기 구동 회로에 전기적으로 접속된 복수의 전원선을 포함하며, 일부가 상기 회피부를 우회하는 우회 부분을 갖는 복수의 배선과, A plurality of wirings provided on the substrate and including a plurality of power lines electrically connected to the driving circuit, the wirings having a bypass portion, a portion of which bypasses the avoiding portion; 상기 기판상 중 상기 회피부의 주변부에 마련되고, 상기 복수의 전원선 중의 일부를 통합하도록 상기 전원선에 접속된 접속부A connecting portion provided on a periphery of the avoiding portion on the substrate and connected to the power supply line so as to integrate a part of the plurality of power supply lines 를 구비하는 것을 특징으로 하는 액티브 매트릭스 회로 기판. An active matrix circuit board comprising a. 제 1 항에 있어서,The method of claim 1, 상기 접속부는 상기 복수의 배선의 상기 우회 부분 중 상기 회피부에 대하여 최외주에 마련되어 있는 것을 특징으로 하는 액티브 매트릭스 회로 기판. And said connection portion is provided on the outermost circumference of said avoiding portion of said bypass portions of said plurality of wirings. 제 1 항 또는 제 2 항에 있어서,The method according to claim 1 or 2, 상기 접속부는 상기 복수의 전원선 전부에 접속되어 있는 것을 특징으로 하는 액티브 매트릭스 회로 기판. And said connecting portion is connected to all of said plurality of power lines. 제 1 항에 있어서,The method of claim 1, 상기 접속부는 상기 회피부를 둘러싸도록 고리 형상으로 마련되어 있는 것을 특징으로 하는 액티브 매트릭스 회로 기판. And the connection portion is provided in a ring shape so as to surround the avoidance portion. 대향 배치되고, 전기 광학 물질층을 사이에 유지하는 제 1 기판 및 제 2 기판과, A first substrate and a second substrate disposed to face each other and hold the electro-optic material layer therebetween; 상기 제 1 기판 중 상기 제 2 기판과의 대향면에 마련된 화소 전극과, A pixel electrode provided on an opposite surface of the first substrate to the second substrate; 상기 제 2 기판 중 상기 제 1 기판과의 대향면에 마련된 대향 전극Opposite electrodes provided on the opposing surface of the second substrate with the first substrate 을 구비하는 표시 장치로서, A display device comprising: 상기 제 1 기판은 청구항 1에 기재된 액티브 매트릭스 회로 기판인 The first substrate is an active matrix circuit board according to claim 1 것을 특징으로 하는 표시 장치. Display device characterized in that. 제 5 항에 있어서,The method of claim 5, wherein 상기 전기 광학 물질층은, 전기 영동 입자와 상기 전기 영동 입자를 분산시키는 액상 분산매로 이루어지는 전기 영동 분산액을 포함하는 것을 특징으로 하는 표시 장치. And the electro-optic material layer comprises an electrophoretic dispersion comprising electrophoretic particles and a liquid dispersion medium for dispersing the electrophoretic particles.
KR1020080023308A 2007-03-15 2008-03-13 Active matrix circuit board and display apparatus KR20080084676A (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2007-00066839 2007-03-15
JP2007066839 2007-03-15
JP2008009270A JP4281840B2 (en) 2007-03-15 2008-01-18 Active matrix circuit board and display device
JPJP-P-2008-00009270 2008-01-18

Publications (1)

Publication Number Publication Date
KR20080084676A true KR20080084676A (en) 2008-09-19

Family

ID=39980775

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080023308A KR20080084676A (en) 2007-03-15 2008-03-13 Active matrix circuit board and display apparatus

Country Status (3)

Country Link
JP (1) JP4281840B2 (en)
KR (1) KR20080084676A (en)
CN (1) CN101266377A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170064598A (en) * 2015-12-01 2017-06-12 엘지디스플레이 주식회사 Display device
US10418434B2 (en) 2016-03-31 2019-09-17 Samsung Display Co., Ltd. Display device including data line arrangement around a through portion

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101060643B1 (en) * 2009-06-02 2011-08-31 박승민 Permeable display device for sound output with object-based position coordinate effect
US20110068999A1 (en) * 2009-09-21 2011-03-24 Palo Alto Research Center Incorporated Shaped active matrix displays
TWI643015B (en) * 2014-11-14 2018-12-01 元太科技工業股份有限公司 Manufacturing method of display panel
KR102326069B1 (en) * 2015-07-29 2021-11-12 엘지디스플레이 주식회사 Organic light emitting display device
KR102490891B1 (en) 2015-12-04 2023-01-25 삼성디스플레이 주식회사 Display device
KR102526110B1 (en) * 2016-04-12 2023-04-27 삼성디스플레이 주식회사 Display apparatus and method of manufacturing display apparatus
US10535825B2 (en) * 2017-01-24 2020-01-14 Sharp Kabushiki Kaisha Flexible display
WO2018216545A1 (en) 2017-05-22 2018-11-29 シャープ株式会社 Display device
WO2019009184A1 (en) 2017-07-05 2019-01-10 シャープ株式会社 Active matrix substrate, display device and method for producing active matrix substrate
US11036106B2 (en) 2017-07-05 2021-06-15 Sharp Kabushiki Kaisha Active matrix substrate and display device
CN107393458B (en) * 2017-07-28 2019-11-15 武汉华星光电半导体显示技术有限公司 A kind of flexible display panels and device
KR102511525B1 (en) * 2017-12-19 2023-03-17 엘지디스플레이 주식회사 Display Apparatus
CN108227263B (en) * 2018-01-02 2021-02-09 上海天马微电子有限公司 Display module, manufacturing method of display module and display device
JP2019133097A (en) 2018-02-02 2019-08-08 シャープ株式会社 Image display unit
JP2019158956A (en) 2018-03-08 2019-09-19 シャープ株式会社 Display device
JP2019159249A (en) 2018-03-16 2019-09-19 シャープ株式会社 Display device, liquid crystal display device, and organic EL display device
JP2019160174A (en) 2018-03-16 2019-09-19 シャープ株式会社 Liquid crystal display panel
KR20200066505A (en) * 2018-11-30 2020-06-10 삼성디스플레이 주식회사 Display panel
JP2020148942A (en) 2019-03-14 2020-09-17 シャープ株式会社 Image display device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170064598A (en) * 2015-12-01 2017-06-12 엘지디스플레이 주식회사 Display device
US10418434B2 (en) 2016-03-31 2019-09-17 Samsung Display Co., Ltd. Display device including data line arrangement around a through portion
US11367769B2 (en) 2016-03-31 2022-06-21 Samsung Display Co., Ltd. Display device comprising data line arrangement around a through portion
US11968867B2 (en) 2016-03-31 2024-04-23 Samsung Display Co., Ltd. Display device having a data connection line in the display area

Also Published As

Publication number Publication date
JP2008257191A (en) 2008-10-23
JP4281840B2 (en) 2009-06-17
CN101266377A (en) 2008-09-17

Similar Documents

Publication Publication Date Title
KR20080084676A (en) Active matrix circuit board and display apparatus
US20080225216A1 (en) Active matrix circuit substrate and display device
KR20080045637A (en) Active-matrix circuit board and display
JP4201041B2 (en) Active matrix circuit board and display device
JP5092479B2 (en) Active matrix circuit board and display device
US8717523B2 (en) Array substrate for liquid crystal display device and liquid crystal display device including the same
US6750836B1 (en) Liquid crystal panel and manufacturing method for the same
US9378690B2 (en) Liquid crystal display panel and driving method thereof, and display device
US9190003B2 (en) Display apparatus and method of manufacturing the same
US7729040B2 (en) Electrophoretic display device and electronic apparatus
EP1970752B1 (en) Electric field driving device
KR101305071B1 (en) Array substrate and display panel having the same
CN103713431A (en) Display substrate and liquid crystal display panel having the same
US20050253976A1 (en) Liquid crystal display panel
US20080224990A1 (en) Active matrix circuit substrate and display device
WO2007034599A1 (en) Display device
JP5484575B2 (en) Display device
KR20190020878A (en) Display apparatus
JP2007094089A (en) Electrooptical device and electronic equipment
JP2007121368A (en) Liquid crystal device, and electronic device
KR20040057977A (en) Liquid crystal display
KR20100007227A (en) Liquid crystal display device
KR100955543B1 (en) Display device
US9046725B2 (en) Display device
CN115335761A (en) Display substrate, display panel and display device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination