JP2008257191A - Active-matrix circuit board and display - Google Patents

Active-matrix circuit board and display Download PDF

Info

Publication number
JP2008257191A
JP2008257191A JP2008009270A JP2008009270A JP2008257191A JP 2008257191 A JP2008257191 A JP 2008257191A JP 2008009270 A JP2008009270 A JP 2008009270A JP 2008009270 A JP2008009270 A JP 2008009270A JP 2008257191 A JP2008257191 A JP 2008257191A
Authority
JP
Japan
Prior art keywords
substrate
display device
display
power supply
connection portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008009270A
Other languages
Japanese (ja)
Other versions
JP4281840B2 (en
Inventor
Yasuhiro Shimodaira
泰裕 下平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2008009270A priority Critical patent/JP4281840B2/en
Priority to KR1020080023308A priority patent/KR20080084676A/en
Priority to US12/048,554 priority patent/US20080225216A1/en
Publication of JP2008257191A publication Critical patent/JP2008257191A/en
Application granted granted Critical
Publication of JP4281840B2 publication Critical patent/JP4281840B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3696Generation of voltages supplied to electrode drivers
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Abstract

<P>PROBLEM TO BE SOLVED: To provide an active-matrix driving display device which secures a large display area without lowering the display quality and without sharply raising a manufacturing cost, and to provide an active matrix circuit board used as a component of the display device. <P>SOLUTION: Around a through hole, a low voltage connecting portion and a high voltage connecting portion are provided which are connected to pixel driving circuits for driving pixel electrodes so that the low voltage power lines and high voltage power lines are bundled, so that a space for the power lines can be saved. Since the space for the low voltage power lines and the high voltage power lines is saved to bypass the avoidance portion, the corresponding larger display area can be secured. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、駆動電極と配線パターンとを備えてなるアクティブマトリクス回路基板と、このアクティブマトリクス回路基板を備えた表示装置に関する。   The present invention relates to an active matrix circuit substrate including drive electrodes and wiring patterns, and a display device including the active matrix circuit substrate.

近年、電気光学装置からなる各種の表示装置(ディスプレイ)の普及に伴い、時計や種々の計器などの表示部についても、前記の表示装置を用いることが検討されている。このように時計や種々の計器などの表示部として用いられる表示装置(表示装置)としては、例えば時計において時刻を示したり、計器において目盛り(数値)を示したりするための指針を取り付けるため、貫通孔を形成する必要があるものがある。貫通孔を形成した表示装置としては、パッシブマトリクス駆動であるSTN液晶を前提とした液晶表示装置が提案されている(例えば、特許文献1参照)。
特開2001−75112号公報
In recent years, with the widespread use of various display devices (displays) made up of electro-optical devices, it has been studied to use the display devices for display units such as watches and various instruments. Thus, as a display device (display device) used as a display unit of a clock or various instruments, for example, a pointer for indicating time on a clock or indicating a scale (numerical value) on a meter is attached. Some need to form holes. As a display device in which a through hole is formed, a liquid crystal display device based on STN liquid crystal driven by passive matrix driving has been proposed (for example, see Patent Document 1).
JP 2001-75112 A

ところで、時計等に用いられる表示装置(表示装置)にあっても、単なる時刻を示す数字等を表示するだけでなく、「日付」や「曜日」等の暦情報、さらには時計等の機器に付属する各種の機能(タイマー機能やストップウォッチ機能、電波受信機能など)に関しても表示を行うため、パッシブマトリクス駆動でなくアクティブマトリクス駆動で表示を行いたいとの要望がある。   By the way, even in a display device (display device) used for a clock or the like, not only displays a number indicating a time, but also calendar information such as “date” and “day of the week”, and also a device such as a clock. Since various types of attached functions (timer function, stopwatch function, radio wave reception function, etc.) are also displayed, there is a demand for display using active matrix driving instead of passive matrix driving.

しかしながら、アクティブマトリクス駆動を行うためには、データ線やスキャン線等の配線を縦横に配設する必要がある。前記したように表示装置の構成部品となるアクティブマトリクス回路基板にドリル等で貫通孔を形成すると、その開孔位置にあるデータ線やスキャン線が損なわれてしまう。例えばこのアクティブマトリクス回路基板を用いた表示装置が矩形画面である場合、貫通孔を含んだ十字状の部位、すなわち設計上前記貫通孔を通過する配線に接続する画素電極による表示部位において、表示がなされなくなってしまう。そのため、貫通孔を有するマトリクス表示体では、設計上前記貫通孔を通過する配線について、該貫通孔を回避すべく、該貫通孔にかかる配線部分を迂回させる必要がある。   However, in order to perform active matrix driving, it is necessary to arrange wiring such as data lines and scan lines vertically and horizontally. As described above, when a through-hole is formed in the active matrix circuit board, which is a component of the display device, using a drill or the like, the data line and the scan line at the opening position are damaged. For example, when the display device using this active matrix circuit board is a rectangular screen, display is performed in a cross-shaped part including a through hole, that is, a display part by a pixel electrode connected to a wiring passing through the through hole by design. It will not be done. For this reason, in a matrix display body having a through hole, it is necessary to detour a wiring portion passing through the through hole in order to avoid the through hole with respect to the wiring passing through the through hole by design.

なお、前記の特許文献1には、アナログ指示計器と併用するために、表示部内に貫通孔を有する液晶表示装置において、その貫通孔の周辺に配線されるX電極およびY電極に貫通孔の軸線を中心とする所定曲率の円弧状電極部をそれぞれ形成したことにより、貫通孔の周辺スペースを有効に利用して高密度な配線が可能であるとともに、貫通孔の周辺に特異な表示を行うことができるようにした液晶表示装置が提供される、と記載されている。
しかしながら、この特許文献1には、TFTパネルによるアクティブマトリクス駆動については何等考慮されておらず、したがって前記した、アクティブマトリクス駆動で表示を行いたいとの要望には応えることができない。
In addition, in the above-mentioned patent document 1, in order to use together with an analog indicator instrument, in a liquid crystal display device having a through-hole in a display unit, the axis of the through-hole in the X electrode and the Y electrode wired around the through-hole By forming each arc-shaped electrode part with a predetermined curvature centering on the center, high-density wiring is possible by effectively using the space around the through hole, and a unique display is provided around the through hole It is described that a liquid crystal display device that can perform the above is provided.
However, this Patent Document 1 does not consider the active matrix driving by the TFT panel at all, and therefore cannot satisfy the above-mentioned demand for display by the active matrix driving.

前記したように、アクティブマトリクス方式の高精細な表示装置では、データ線(信号線)やスキャン線(走査線)等の配線を、貫通孔を回避させるべくこれを迂回させる必要があるが、貫通孔を迂回させて配線を配設するためには、該配線の形成位置に画素電極を駆動させるための画素駆動回路を配設することができなくなってしまう。特に、高解像度のものになると、迂回させる配線の数が非常に多くなってしまい、その分、画素駆動回路を形成するための領域も、より限定されてしまう。その結果、貫通孔の周辺では表示を行うことができず、したがって全体の表示面積が小さくなってしまう。   As described above, in an active matrix high-definition display device, data lines (signal lines), scan lines (scan lines), etc. need to be bypassed in order to avoid through holes. In order to arrange the wiring by bypassing the hole, it becomes impossible to provide a pixel driving circuit for driving the pixel electrode at the position where the wiring is formed. In particular, when the resolution is high, the number of wirings to be detoured becomes very large, and the area for forming the pixel driving circuit is further limited accordingly. As a result, display cannot be performed around the through-hole, and therefore the entire display area is reduced.

本発明は前記事情に鑑みてなされたもので、その目的とするところは、表示品位を下げることなく、また製造コストの大幅な上昇を招くことなく、大きな表示面積を確保したアクティブマトリクス駆動の表示装置と、これの構成部品となるアクティブマトリクス回路基板とを提供することにある。   The present invention has been made in view of the above circumstances, and an object of the present invention is to provide an active matrix drive display that ensures a large display area without degrading display quality and without causing a significant increase in manufacturing cost. It is an object of the present invention to provide an apparatus and an active matrix circuit board as a component of the apparatus.

本発明に係るアクティブマトリクス回路基板は、所定の領域に回避部が設けられた基板と、前記基板上に設けられた複数の画素電極と、前記基板上に設けられ、前記複数の画素電極を駆動する駆動回路と、前記基板上に設けられ、前記駆動回路に電気的に接続された複数の電源線を含み、一部が前記回避部を迂回する迂回部分を有する複数の配線と、前記基板上のうち前記回避部の周辺部に設けられ、前記複数の電源線のうちの一部を纏めるように当該電源線に接続された接続部とを具備することを特徴とする。   An active matrix circuit substrate according to the present invention includes a substrate in which an avoidance unit is provided in a predetermined region, a plurality of pixel electrodes provided on the substrate, and the plurality of pixel electrodes provided on the substrate. A drive circuit that includes a plurality of power supply lines provided on the substrate and electrically connected to the drive circuit, a part of the wiring having a bypass portion that bypasses the avoidance unit, and the substrate. And a connection portion connected to the power supply line so as to gather a part of the plurality of power supply lines.

本発明によれば、画素電極を駆動する駆動回路に接続された複数の電源線のうち、基板上の回避部の周辺部には、所定の数の電源線を纏めるように当該電源線に接続された接続部が設けられているので、この纏められた分電源線の設けられるスペースを節約することができる。電源線のスペースを節約して回避部を迂回させるので、その分大きな表示面積を確保することが可能となる。「回避部」については、例えば基板に設けられた貫通孔など物理的に配線を配置することができない領域や、他の配線が設けられている領域など電気的短絡が生じるため配線を配置することができない領域などを含んでいる。   According to the present invention, among the plurality of power supply lines connected to the drive circuit for driving the pixel electrode, the peripheral portion of the avoidance portion on the substrate is connected to the power supply line so as to collect a predetermined number of power supply lines. Since the connected portions are provided, it is possible to save the space where the power supply lines are provided. Since the space for the power supply line is saved and the avoidance unit is bypassed, a large display area can be secured accordingly. For the “avoidance part”, for example, an area where wiring cannot be physically arranged, such as a through-hole provided in the substrate, or an area where other wiring is provided, causes an electrical short circuit. It includes areas that cannot be used.

上記のアクティブマトリクス基板は、前記接続部が、前記複数の配線の前記迂回部分のうち前記回避部に対して最外周に設けられていることを特徴とする。
本発明によれば、接続部が複数の配線の迂回部分のうち回避部に対して最外周に設けられていることとしたので、電源線を纏めやすくすることができる。これにより、回避部を回避するスペースを極力節約することができる。
The active matrix substrate is characterized in that the connection portion is provided on the outermost periphery with respect to the avoidance portion among the bypass portions of the plurality of wirings.
According to the present invention, since the connection portion is provided on the outermost periphery with respect to the avoidance portion among the bypass portions of the plurality of wirings, the power lines can be easily bundled. Thereby, the space which avoids an avoidance part can be saved as much as possible.

上記のアクティブマトリクス回路基板は、前記接続部が、前記複数の電源線の全部に接続されていることを特徴とする。
本発明によれば、接続部が複数の電源線の全部に接続されているので、その分電源線を配置するスペースを大幅に節約することができる。
The active matrix circuit board is characterized in that the connecting portion is connected to all of the plurality of power supply lines.
According to the present invention, since the connection portion is connected to all of the plurality of power supply lines, the space for arranging the power supply lines can be saved greatly.

上記のアクティブマトリクス基板は、前記接続部が、前記回避部を囲うように環状に設けられていることを特徴とする。
本発明によれば、接続部が回避部を囲うように環状に設けられていることとしたので、電源線を纏めることができる上、回避部の周囲のうちどの部分からも接続することができる。これにより、回避部を回避しやすくすることができる。
The active matrix substrate is characterized in that the connection portion is provided in an annular shape so as to surround the avoidance portion.
According to the present invention, since the connection portion is provided in an annular shape so as to surround the avoidance portion, the power lines can be gathered and can be connected from any portion around the avoidance portion. . Thereby, an avoidance part can be made easy to avoid.

本発明に係る表示装置は、対向配置され、電気光学物質層を挟持する第1基板及び第2基板と、前記第1基板のうち前記第2基板との対向面に設けられた画素電極と、前記第2基板のうち前記第1基板との対向面に設けられた対向電極とを具備する表示装置であって、前記第1基板が、上記のアクティブマトリクス回路基板であることを特徴とする。   A display device according to the present invention includes a first substrate and a second substrate that are arranged to face each other and sandwich an electro-optic material layer, a pixel electrode that is provided on a surface of the first substrate facing the second substrate, A display device comprising a counter electrode provided on a surface facing the first substrate of the second substrate, wherein the first substrate is the active matrix circuit substrate.

本発明によれば、配線のスペースを節約して回避部を迂回させることで大きな表示面積を確保することが可能なアクティブマトリクス回路基板が搭載されているので、表示品位を下げることなく、また製造コストの大幅な上昇を招くことなく、大きな表示面積を確保したアクティブマトリクス駆動の表示装置を得ることができる。   According to the present invention, since the active matrix circuit board capable of securing a large display area by saving the wiring space and bypassing the avoidance portion is mounted, it is possible to manufacture without reducing the display quality. It is possible to obtain an active matrix driving display device that secures a large display area without causing a significant increase in cost.

上記の表示装置は、前記電気光学物質層が、電気泳動粒子と当該電気泳動粒子を分散させる液相分散媒とからなる電気泳動分散液を含むことを特徴とする。
本発明によれば、表示装置を構成する電気泳動素子が表示の保持性(メモリ性)を有しているので、例えば表示を固定している際には電気泳動粒子に与える電界を無くしても、表示がそれ以前に与えられた電界による状態に保持される。したがって、消費電力の低減化が可能になる。
In the above display device, the electro-optical material layer includes an electrophoretic dispersion liquid including electrophoretic particles and a liquid phase dispersion medium in which the electrophoretic particles are dispersed.
According to the present invention, since the electrophoretic elements constituting the display device have display retention (memory property), for example, when the display is fixed, the electric field applied to the electrophoretic particles can be eliminated. , The display is held in a state by a previously applied electric field. Therefore, power consumption can be reduced.

[第1実施形態]
以下、図面に基づき、本発明の第1実施形態を説明する。
図1は、本実施形態に係る表示装置を備えた腕時計1の正面図である。
同図に示すように、腕時計1は、時計ケース2と、当該時計ケース2に連結された一対のバンド3とを主体として構成されている。
[First Embodiment]
Hereinafter, a first embodiment of the present invention will be described with reference to the drawings.
FIG. 1 is a front view of a wristwatch 1 including a display device according to the present embodiment.
As shown in the figure, the wristwatch 1 is mainly composed of a watch case 2 and a pair of bands 3 connected to the watch case 2.

時計ケース2は、ステンレス等の金属又はプラスチック樹脂等の樹脂からなる。時計ケース2の正面には、表示装置5と、秒針21と、分針22と、時針23とが設けられている。時計ケース2の側面には、操作子としての竜頭10と操作ボタン11とが設けられている。竜頭10は、ケース内部に設けられる巻真(図示せず)に連結されており、当該巻真と一体となって多段階(例えば2段階)で押し引き自在、かつ、回転自在に設けられている。   The watch case 2 is made of a metal such as stainless steel or a resin such as a plastic resin. A display device 5, a second hand 21, a minute hand 22, and an hour hand 23 are provided on the front surface of the watch case 2. On the side surface of the watch case 2, a crown 10 as an operation element and an operation button 11 are provided. The crown 10 is connected to a winding stem (not shown) provided inside the case. The crown 10 is integrated with the winding stem and can be pushed and pulled in multiple stages (for example, two stages) and can be rotated. Yes.

図2は、腕時計1の側断面図である。
同図に示すように、時計ケース2の内部には収容部2Aが設けられている。収容部2Aには、ムーブメント4と表示装置5とが収容されている。
FIG. 2 is a side sectional view of the wristwatch 1.
As shown in the figure, a housing portion 2 </ b> A is provided inside the watch case 2. A movement 4 and a display device 5 are accommodated in the accommodating portion 2A.

ムーブメント4は、秒針21、分針22及び時針23からなるアナログ指針が連結された運針機構(図示せず)を有している。この運針機構が前記アナログ指針21〜23を回転駆動することにより、設定された時刻を表示する時刻表示部として機能するようになっている。   The movement 4 has a hand movement mechanism (not shown) to which an analog pointer consisting of a second hand 21, a minute hand 22, and an hour hand 23 are connected. This hand movement mechanism rotates the analog hands 21 to 23 to function as a time display unit that displays a set time.

表示装置5は、例えばアクティブマトリクス駆動の電気泳動表示装置によって構成されており、ムーブメント4の時計正面側に配置されている。この表示装置5は、腕時計1の表示部を構成する。表示装置5の表示面は、ここでは円形状になっている。表示面の形状については、円形状のほか、例えば正八角形状、十六角形状など、他の形状になっていても構わない。   The display device 5 is configured by an active matrix driving electrophoretic display device, for example, and is arranged on the front side of the movement 4. The display device 5 constitutes a display unit of the wristwatch 1. The display surface of the display device 5 is circular here. As for the shape of the display surface, in addition to the circular shape, other shapes such as a regular octagonal shape and a dodecagonal shape may be used.

表示装置5の中央部には、当該表示装置5の表裏を貫通する貫通孔5Aが形成されている。貫通孔5Aには、前記ムーブメント4の運針機構(図示せず)の秒車24、2番車25及び筒車26の各軸が挿入されている。各軸の先端には、上述した秒針21、分針22及び時針23がそれぞれ取り付けられている。   A through hole 5 </ b> A penetrating the front and back of the display device 5 is formed at the center of the display device 5. The shafts of the second wheel 24, second wheel 25, and hour wheel 26 of the hand movement mechanism (not shown) of the movement 4 are inserted into the through hole 5A. The second hand 21, the minute hand 22, and the hour hand 23 described above are attached to the tip of each shaft.

収容部2Aの一端側(時計正面側)には、ガラス製又は樹脂製の透明カバー7が設けられている。この透明カバー7は、樹脂製又は金属製の圧入リング6を介して収容部2Aに圧入固定されている。収容部2Aの他端側(時計裏側)には、パッキン8を介して裏蓋9が螺合されている。裏蓋9及び透明カバー7によって時計ケース2の内部の密封性が確保されている。   A transparent cover 7 made of glass or resin is provided on one end side (the front side of the watch) of the housing portion 2A. The transparent cover 7 is press-fitted and fixed to the housing portion 2A via a resin-made or metal press-fit ring 6. A back cover 9 is screwed to the other end side (watch back side) of the accommodating portion 2 </ b> A via a packing 8. The back cover 9 and the transparent cover 7 ensure the sealing performance inside the watch case 2.

図3は表示装置5の構成を概略的に示す断面図である。
同図に示すように、表示装置5は、第1基板(アクティブマトリクス回路基板)30と、第2基板31と、電気泳動層32とを主体として構成されている。
FIG. 3 is a cross-sectional view schematically showing the configuration of the display device 5.
As shown in the figure, the display device 5 is mainly composed of a first substrate (active matrix circuit substrate) 30, a second substrate 31, and an electrophoretic layer 32.

第1基板30と第2基板31とは、電気泳動層32を挟持するように対向配置されている。第1基板30の内面(第2基板との対向面)には、画素電極35(図7等参照)が形成されている。第2基板31の内面(第1基板30との対向面)には、ITO等の透明な導電材料からなる共通電極(対向電極)37が形成されている。第2基板31の外面は、静止画や動画などの画像が表示される表示面になっている。第1基板30及び第2基板31の中央には、上述した貫通孔5Aが形成されている。貫通孔5Aは、第1基板30及び第2基板31のうち平面視で重なる領域を貫くように形成されている。貫通孔5Aの内側面には、シール部51が設けられている。シール部51は、第1基板30と第2基板31との間の領域(電気泳動層32が設けられた領域)を封止するように設けられている。   The first substrate 30 and the second substrate 31 are opposed to each other so as to sandwich the electrophoretic layer 32. A pixel electrode 35 (see FIG. 7 and the like) is formed on the inner surface of the first substrate 30 (the surface facing the second substrate). A common electrode (counter electrode) 37 made of a transparent conductive material such as ITO is formed on the inner surface of the second substrate 31 (the surface facing the first substrate 30). The outer surface of the second substrate 31 is a display surface on which images such as still images and moving images are displayed. In the center of the first substrate 30 and the second substrate 31, the above-described through hole 5A is formed. The through hole 5 </ b> A is formed so as to penetrate the overlapping region in the plan view of the first substrate 30 and the second substrate 31. A seal portion 51 is provided on the inner surface of the through hole 5A. The seal portion 51 is provided so as to seal a region between the first substrate 30 and the second substrate 31 (region where the electrophoretic layer 32 is provided).

電気泳動層32は、図4(a)及び図4(b)に示すように多数のマイクロカプセル24を主体として構成されている。各マイクロカプセル24には、それぞれ電気泳動分散液(電気光学物質)25が封入されている。電気泳動分散液25は、正に帯電した黒色の電気泳動粒子(以下、黒色粒子と記す)26と、負に帯電した白色の電気泳動粒子(以下、白色粒子と記す)27とが、それぞれ多数個ずつ液相分散媒(図示せず)中に分散された構成になっている。電気泳動分散液25については、前記の2粒子系のものに限定されることなく、1粒子系のものも使用可能である。この場合に液相分散媒について着色したものを使用することもできる。2粒子系、1粒子系のいずれにおいても、粒子の色については、白と黒以外の種々の色を採用することができる。   As shown in FIGS. 4A and 4B, the electrophoretic layer 32 is mainly composed of a large number of microcapsules 24. Each microcapsule 24 encloses an electrophoretic dispersion liquid (electro-optical material) 25. The electrophoretic dispersion liquid 25 has many positively charged black electrophoretic particles (hereinafter referred to as black particles) 26 and many negatively charged white electrophoretic particles (hereinafter referred to as white particles) 27. Each is dispersed in a liquid phase dispersion medium (not shown). The electrophoretic dispersion liquid 25 is not limited to the above two-particle type, and a one-particle type can also be used. In this case, a colored liquid phase dispersion medium may be used. In both the two-particle system and the one-particle system, various colors other than white and black can be adopted as the particle color.

この電気泳動素子28の動作を説明する。図4(a)に示すように、共通電極37の電位が画素電極35の電位より相対的に高い場合には、負に帯電した白色粒子27が共通電極37側に移動(泳動)し、正に帯電した黒色粒子26は画素電極35側に移動(泳動)する。その結果、表示面側となる共通電極37側を見ると、電気泳動素子28に対応する画素部では白色が認識される。   The operation of the electrophoretic element 28 will be described. As shown in FIG. 4A, when the potential of the common electrode 37 is relatively higher than the potential of the pixel electrode 35, the negatively charged white particles 27 move (migrate) to the common electrode 37 side, and are positive. The black particles 26 charged to move to the pixel electrode 35 side (migrate). As a result, when the common electrode 37 side, which is the display surface side, is viewed, white is recognized in the pixel portion corresponding to the electrophoretic element 28.

一方、図4(b)に示すように、画素電極35の電位が共通電極37の電位より相対的に高い場合には、正に帯電した黒色粒子26が共通電極37側に移動(泳動)し、負に帯電した白色粒子27は画素電極35側に移動(泳動)する。その結果、共通電極37側を見ると、この電気泳動素子28に対応する画素部では黒色が認識される。このように、各画素部毎に白あるいは黒が表示されることにより、これら画素部が基本的にマトリクス状に配置された表示装置5では、白または黒からなるパターン表示が可能になっている。   On the other hand, as shown in FIG. 4B, when the potential of the pixel electrode 35 is relatively higher than the potential of the common electrode 37, the positively charged black particles 26 move (migrate) to the common electrode 37 side. The negatively charged white particles 27 move (migrate) to the pixel electrode 35 side. As a result, when the common electrode 37 side is viewed, black is recognized in the pixel portion corresponding to the electrophoretic element 28. In this manner, by displaying white or black for each pixel portion, the display device 5 in which these pixel portions are basically arranged in a matrix can display a pattern composed of white or black. .

図5は、表示装置5の画素の構成を模式的に示す平面図である。
この表示装置5のうち、平面視で貫通孔5Aの周辺部71(図7参照)以外の表示領域70(図7参照)においては、図5に示すように画素部40が平面視でマトリクス状に配列されている。各画素部40は、図6の回路図に示すように、スイッチング素子としてのトランジスタ41と、4つのトランジスタ42、43、44、45を組み合わせて構成されるラッチ回路46と、電気泳動素子28とを備えている。トランジスタ41とラッチ回路46とによって上述した画素駆動回路34が構成されている。
FIG. 5 is a plan view schematically showing the configuration of the pixels of the display device 5.
In the display device 5, in the display region 70 (see FIG. 7) other than the peripheral portion 71 (see FIG. 7) of the through-hole 5A in a plan view, as shown in FIG. Is arranged. As shown in the circuit diagram of FIG. 6, each pixel unit 40 includes a transistor 41 as a switching element, a latch circuit 46 configured by combining four transistors 42, 43, 44, 45, an electrophoretic element 28, and the like. It has. The transistor 41 and the latch circuit 46 constitute the pixel drive circuit 34 described above.

トランジスタ41は、例えば電界効果型のnチャネルトランジスタであり、そのゲートが走査線(スキャン線)47に接続され、一方のソースドレイン(入力端)がデータ線(信号線)48に接続され、他方のソースドレイン(出力端)がラッチ回路46の入力端に接続されている。   The transistor 41 is, for example, a field effect type n-channel transistor, and has a gate connected to a scan line (scan line) 47, one source drain (input end) connected to a data line (signal line) 48, and the other Are connected to the input terminal of the latch circuit 46.

ラッチ回路(フリップフロップ回路)46は、例えば2つの電界効果型のnチャネルトランジスタ42、44と、2つの電界効果型のpチャネルトランジスタ43、45とを組み合わせて構成されている。トランジスタ42、43は、その一方のソースドレインどうしが接続されており、トランジスタ42の他方のソースドレインは低電圧電源線49に接続されており、トランジスタ43の他方のソースドレインは高電圧電源線50に接続されている。同様に、トランジスタ44、45はその一方のソースドレインどうしが接続されており、トランジスタ44の他方のソースドレインは低電圧電源線49に接続されており、トランジスタ45の他方のソースドレインは高電圧電源線50に接続されている。   The latch circuit (flip-flop circuit) 46 is configured by combining, for example, two field-effect n-channel transistors 42 and 44 and two field-effect p-channel transistors 43 and 45. The transistors 42 and 43 have one source / drain connected to each other, the other source / drain of the transistor 42 is connected to a low voltage power line 49, and the other source / drain of the transistor 43 has a high voltage power line 50. It is connected to the. Similarly, one source / drain of the transistors 44 and 45 is connected to each other, the other source / drain of the transistor 44 is connected to the low voltage power line 49, and the other source / drain of the transistor 45 is connected to the high voltage power source. Connected to line 50.

トランジスタ42、43の各ゲートは、トランジスタ44、45のソースドレインどうしの接続点N1に接続されている。この接続点N1は、ラッチ回路46の入力端として機能するようになっている。この入力端N1は、前記トランジスタ41の他方のソースドレイン(出力端)に接続されている。トランジスタ44、45の各ゲートは、トランジスタ42、43のソースドレイン同士の接続点N2に接続されている。この接続点N2は、ラッチ回路46の出力端として機能するようになっている。このラッチ回路46の出力端N2は、前記した画素電極35、すなわち電気泳動素子28の一方の側の電極に接続されている。このような構成のもとにラッチ回路46は、入力端N1に与えられた電位が高電位のときに出力端N2には低電位VSSが現れ、入力端N1に与えられた電位が低電位のときに出力端N2には高電位VEPが現れるようになっている。   The gates of the transistors 42 and 43 are connected to a connection point N1 between the sources and drains of the transistors 44 and 45. The connection point N1 functions as an input terminal of the latch circuit 46. The input terminal N1 is connected to the other source / drain (output terminal) of the transistor 41. The gates of the transistors 44 and 45 are connected to a connection point N2 between the sources and drains of the transistors 42 and 43. The connection point N2 functions as an output terminal of the latch circuit 46. The output terminal N2 of the latch circuit 46 is connected to the pixel electrode 35, that is, the electrode on one side of the electrophoretic element 28. With such a configuration, the latch circuit 46 has a low potential VSS at the output terminal N2 when the potential applied to the input terminal N1 is high, and the potential applied to the input terminal N1 is low. Sometimes the high potential VEP appears at the output terminal N2.

図7は、表示装置5の概略構成を示す平面図である。図7に示すように、表示領域70には、画素電極35がマトリクス状に配列されており、貫通孔5Aの周辺部71では、画素電極35が設けられていない構成になっている。貫通孔5Aの周辺部71には、各種信号を伝達する配線などが設けられている。   FIG. 7 is a plan view showing a schematic configuration of the display device 5. As shown in FIG. 7, the pixel electrodes 35 are arranged in a matrix in the display area 70, and the pixel electrode 35 is not provided in the peripheral portion 71 of the through hole 5 </ b> A. Wiring and the like for transmitting various signals are provided in the peripheral portion 71 of the through hole 5A.

図8は、表示装置5のうち貫通孔5Aの周辺部71の構成を示す平面図である。
同図に示すように、表示領域70では、走査線47が当該マトリクスの行方向に延在すると共に列方向に沿って配列されており、低電圧電源線49がこの走査線47と同様にマトリクスの行方向に延在すると共に列方向に沿って配列されている。この表示領域70では、低電圧電源線49と走査線47とがマトリクスの列方向(低電圧電源線49及び走査線47の配列方向)に交互に設けられている。
FIG. 8 is a plan view showing the configuration of the peripheral portion 71 of the through hole 5 </ b> A in the display device 5.
As shown in the figure, in the display area 70, the scanning lines 47 extend in the row direction of the matrix and are arranged along the column direction, and the low voltage power supply lines 49 are arranged in the matrix in the same manner as the scanning lines 47. Extending in the row direction and arranged in the column direction. In the display area 70, the low voltage power supply lines 49 and the scanning lines 47 are alternately provided in the column direction of the matrix (the arrangement direction of the low voltage power supply lines 49 and the scanning lines 47).

また、表示領域70では、データ線48がマトリクスの列方向に延在すると共に行方向に沿って配列されており、高電圧電源線50がデータ線48と同様にこの領域でマトリクスの行方向に延在すると共に列方向に沿って配列されている。表示領域70では、高電圧電源線50とデータ線48とがマトリクスの列方向(高電圧電源線50及びデータ線48の配列方向)に交互に設けられている。   In the display area 70, the data lines 48 extend in the column direction of the matrix and are arranged along the row direction, and the high voltage power supply lines 50 are arranged in the row direction of the matrix in this area like the data lines 48. It extends and is arranged along the column direction. In the display region 70, the high voltage power supply lines 50 and the data lines 48 are alternately provided in the column direction of the matrix (the arrangement direction of the high voltage power supply lines 50 and the data lines 48).

貫通孔5Aの周辺部71は、設計上貫通孔5Aを通過する位置に配される部分、つまり貫通孔5Aが無ければこの貫通孔5Aを形成した部位を通るように配置された部分である。この部分には、走査線47及びデータ線48共に、貫通孔5Aを避けてその周囲を迂回する迂回配線部47a及び48aがそれぞれ設けられている。   The peripheral portion 71 of the through-hole 5A is a portion that is arranged at a position that passes through the through-hole 5A by design, that is, a portion that passes through a portion where the through-hole 5A is formed if there is no through-hole 5A. In this portion, both the scanning line 47 and the data line 48 are provided with detour wiring portions 47a and 48a that circumvent the periphery of the through hole 5A.

貫通孔5Aの周辺部71には、当該貫通孔5Aの周囲をシールしたシール部51が形成されている。シール部51は、走査線47及びデータ線48を通すことができない領域となっている。したがって、ここでは、貫通孔5A及びシール部51を回避部としている。
走査線47及びデータ線48のうち、設計上貫通孔5Aを通過する位置に配されるものだけでなく、設計上シール部51を通過する位置に配されるものにも、該シール部51を避けてその周囲を迂回する迂回配線部47a及び48aが設けられている。
A seal portion 51 that seals the periphery of the through hole 5A is formed in the peripheral portion 71 of the through hole 5A. The seal portion 51 is an area through which the scanning line 47 and the data line 48 cannot pass. Therefore, here, the through hole 5A and the seal portion 51 are the avoidance portions.
Of the scanning lines 47 and the data lines 48, not only those that are designed to pass through the through-hole 5A, but also those that are designed to pass through the seal part 51, the seal portion 51 is used. Detour wiring portions 47a and 48a that circumvent the surroundings are provided.

迂回配線部47a及び48aを形成した走査線47及びデータ線48の近傍に位置する走査線47及びデータ線48にも、当該迂回配線部47a及び48aを回避する必要上、やはり迂回配線部を形成する必要がある。そのような走査線47及びデータ線48についても、本実施形態では同様に迂回配線部47a、48aをそれぞれ形成している。本実施形態においては、貫通孔5A及びシール部51に加えて、これらの近傍に位置する迂回配線47a及び48aも回避部52となっている。   In order to avoid the bypass wiring portions 47a and 48a, the bypass wiring portions are also formed in the scanning lines 47 and the data lines 48 located in the vicinity of the scanning lines 47 and the data lines 48 in which the bypass wiring portions 47a and 48a are formed. There is a need to. For such scanning lines 47 and data lines 48 as well, in the present embodiment, detour wiring portions 47a and 48a are respectively formed. In the present embodiment, in addition to the through hole 5 </ b> A and the seal portion 51, the bypass wirings 47 a and 48 a located in the vicinity thereof are also the avoidance portion 52.

また、貫通孔5Aの周辺部71には、各低電圧電源線49に接続された低電圧接続部59と、各高電圧電源線50に接続された高電圧接続部60とが設けられている。低電圧接続部59及び高電圧接続部60は、金属やITOなどの導電材料からなり、回避部52を囲むように平面視で環状、例えば正八角形の環状に設けられている。低電圧接続部59及び高電圧接続部60は、貫通孔5Aの周辺部71のうち上述した迂回配線部47a及び迂回配線部48aの外側に設けられており、当該貫通孔5Aの周辺部71の最外周に設けられている。図8においては、低電圧接続部59が外側、高電圧接続部60が内側に設けられている。各低電圧電源線49及び各高電圧電源線50は、低電圧接続部59及び高電圧接続部60によって1つずつの配線部に纏められた状態で回避部52を回避するようになっている。   Further, a low voltage connection portion 59 connected to each low voltage power supply line 49 and a high voltage connection portion 60 connected to each high voltage power supply line 50 are provided in the peripheral portion 71 of the through hole 5A. . The low voltage connection portion 59 and the high voltage connection portion 60 are made of a conductive material such as metal or ITO, and are provided in a ring shape, for example, a regular octagonal ring shape in plan view, so as to surround the avoidance portion 52. The low voltage connection portion 59 and the high voltage connection portion 60 are provided outside the aforementioned bypass wiring portion 47a and the bypass wiring portion 48a in the peripheral portion 71 of the through hole 5A. It is provided on the outermost periphery. In FIG. 8, the low voltage connection part 59 is provided on the outer side, and the high voltage connection part 60 is provided on the inner side. Each low-voltage power line 49 and each high-voltage power line 50 are configured to avoid the avoiding part 52 in a state where the low-voltage connecting part 59 and the high-voltage connecting part 60 are grouped into one wiring part. .

図9は、図8のA−A断面に沿った構成を示す図である。図10は、図7のB−B断面に沿った構成を示す図である。   FIG. 9 is a diagram illustrating a configuration along the AA cross section of FIG. 8. FIG. 10 is a diagram showing a configuration along the BB cross section of FIG.

図9及び図10に示すように、ガラス基板33上には画素駆動回路34が設けられている。画素電極35は、画素駆動回路34の上層に設けられており、当該画素駆動回路34に平面視で重なる位置にマトリクス状に配列されている。画素電極35及び画素駆動回路34は、コンタクトホール61を介して電気的に接続されている。   As shown in FIGS. 9 and 10, a pixel drive circuit 34 is provided on the glass substrate 33. The pixel electrodes 35 are provided in an upper layer of the pixel drive circuit 34 and are arranged in a matrix at positions overlapping the pixel drive circuit 34 in plan view. The pixel electrode 35 and the pixel drive circuit 34 are electrically connected through a contact hole 61.

また、ガラス基板33上には、走査線47、低電圧接続部59及び高電圧接続部60が設けられている。この走査線47、低電圧接続部59及び高電圧接続部60上には、これらを覆うように絶縁層67が設けられている。走査線47は、上記の低電圧接続部59及び高電圧接続部60に平面視で交差する部分では、例えばコンタクトホール62を介して絶縁層67上に設けられている。絶縁層67上には、データ線48が設けられている。データ線48上には、当該データ線48を覆うように絶縁層68が設けられている。絶縁層68上には、上記の画素電極35が設けられている。   On the glass substrate 33, a scanning line 47, a low voltage connection portion 59, and a high voltage connection portion 60 are provided. An insulating layer 67 is provided on the scanning line 47, the low voltage connection portion 59 and the high voltage connection portion 60 so as to cover them. The scanning line 47 is provided on the insulating layer 67 through, for example, a contact hole 62 at a portion intersecting the low voltage connection portion 59 and the high voltage connection portion 60 in plan view. A data line 48 is provided on the insulating layer 67. An insulating layer 68 is provided on the data line 48 so as to cover the data line 48. The pixel electrode 35 is provided on the insulating layer 68.

走査線47又はデータ線48がガラス基板33上の層に設けられている領域では、低電圧接続部59及び高電圧接続部60はこの走査線47又はデータ線48を回避するように、絶縁層67上の層に設けられている(例えば図8の列方向に延在する低電圧接続部59a及び高電圧接続部60a)。走査線47又はデータ線48が絶縁層67上の層に設けられている領域では、低電圧接続部59及び高電圧接続部60はこの走査線47又はデータ線48を回避するように、ガラス基板33上の層に設けられている(例えば図8の列方向に対して45°傾いて延在する低電圧接続部59b及び高電圧接続部60b)。絶縁層67上の低電圧接続部59a及び高電圧接続部60aと、ガラス基板33上の低電圧接続部59b及び高電圧接続部60bとの間は、コンタクトプラグ59c、60cによって電気的に接続されている。   In the region where the scanning line 47 or the data line 48 is provided in the layer on the glass substrate 33, the low voltage connection portion 59 and the high voltage connection portion 60 are insulated layers so as to avoid the scanning line 47 or the data line 48. 67 (for example, a low voltage connection portion 59a and a high voltage connection portion 60a extending in the column direction in FIG. 8). In a region where the scanning line 47 or the data line 48 is provided in a layer on the insulating layer 67, the low voltage connection portion 59 and the high voltage connection portion 60 are arranged so as to avoid the scanning line 47 or the data line 48. 33 (for example, a low voltage connection portion 59b and a high voltage connection portion 60b extending at an angle of 45 ° with respect to the column direction in FIG. 8). The low voltage connection portion 59a and the high voltage connection portion 60a on the insulating layer 67 and the low voltage connection portion 59b and the high voltage connection portion 60b on the glass substrate 33 are electrically connected by contact plugs 59c and 60c. ing.

通常、マトリクス状に配列された画素を駆動する場合、図11(a)に示すように、電源用配線80と信号用配線81(走査線、データ線)とを交互に配列することとしている。電源用配線80及び信号用配線81は、画素の配列されたラインごとに設けられる。両者は互いに短絡しないように距離を置いて配列されるため、画素のライン方向に広がって配置されることとなる。このため、その分表示領域が狭くなってしまうという問題があった。   Normally, when driving pixels arranged in a matrix, as shown in FIG. 11A, power supply wirings 80 and signal wirings 81 (scanning lines, data lines) are alternately arranged. The power supply wiring 80 and the signal wiring 81 are provided for each line in which pixels are arranged. Since they are arranged at a distance so as not to be short-circuited with each other, they are spread out in the line direction of the pixels. For this reason, there is a problem that the display area becomes narrow accordingly.

これに対して、本実施形態によれば、図11(b)に示すように、貫通孔5Aの周辺部71において、画素電極35を駆動する画素駆動回路34に接続される低電圧電源線49及び高電圧電源線50を纏めるように当該低電圧電源線49及び高電圧電源線50にそれぞれ接続された低電圧接続部59及び高電圧接続部60が設けられているので、この纏められた分電源線の設けられるスペースを節約することができる。低電圧電源線49及び高電圧電源線50のスペースを節約して回避部52を迂回させるので、その分大きな表示面積を確保することが可能となる。   On the other hand, according to the present embodiment, as shown in FIG. 11B, in the peripheral portion 71 of the through hole 5A, the low voltage power supply line 49 connected to the pixel driving circuit 34 that drives the pixel electrode 35. Since the low voltage connection line 59 and the high voltage connection line 60 connected to the low voltage power supply line 49 and the high voltage power supply line 50 are provided so as to collect the high voltage power supply line 50, It is possible to save the space where the power supply line is provided. Since the space for the low-voltage power line 49 and the high-voltage power line 50 is saved and the avoiding unit 52 is bypassed, a large display area can be secured accordingly.

[第2実施形態]
次に、本発明の第2実施形態を説明する。図12は、本実施形態に係る表示装置105の構成を示す平面図である。
本実施形態では、表示装置105は、第1実施形態の表示装置5とほぼ同様の構成を有しているが、マトリクス状に配置された画素電極135のほかに、回避部152の外側から回避部152内に向けて延在する画素電極135cが設けられている構成になっている点で、第1実施形態とは異なっている。
[Second Embodiment]
Next, a second embodiment of the present invention will be described. FIG. 12 is a plan view showing the configuration of the display device 105 according to the present embodiment.
In the present embodiment, the display device 105 has substantially the same configuration as the display device 5 of the first embodiment, but avoids from the outside of the avoidance unit 152 in addition to the pixel electrodes 135 arranged in a matrix. The second embodiment is different from the first embodiment in that a pixel electrode 135c extending toward the inside of the portion 152 is provided.

このような構成によれば、回避部152内にも画素電極135cを設けることができるので、第1実施形態と同様の効果を得ることができる上に、表示領域を広くすることができるという効果を奏することとなる。   According to such a configuration, since the pixel electrode 135c can be provided also in the avoidance unit 152, the same effect as that of the first embodiment can be obtained and the display area can be widened. Will be played.

[第3実施形態]
次に、本発明の第3実施形態を説明する。図13は、本実施形態に係る表示装置205の構成を示す平面図である。
本実施形態では、表示装置205は、第1実施形態の表示装置5とほぼ同様の構成を有しているが、マトリクス状に配置された画素電極235のほかに、回避部252を覆うように環状の画素電極235cが設けられている構成になっている点で、第1実施形態とは異なっている。
[Third Embodiment]
Next, a third embodiment of the present invention will be described. FIG. 13 is a plan view showing the configuration of the display device 205 according to the present embodiment.
In the present embodiment, the display device 205 has substantially the same configuration as the display device 5 of the first embodiment, but covers the avoiding unit 252 in addition to the pixel electrodes 235 arranged in a matrix. This is different from the first embodiment in that an annular pixel electrode 235c is provided.

このような構成によれば、第2実施形態と同様、回避部252内にも画素電極235cを設けることができるので、第1実施形態と同様の効果を得ることができる上に、表示領域を広くすることができるという効果を奏することとなる。   According to such a configuration, as in the second embodiment, the pixel electrode 235c can be provided also in the avoidance unit 252. Therefore, the same effect as in the first embodiment can be obtained, and the display area can be reduced. The effect that it can be widened will be produced.

[第4実施形態]
次に、本発明の第4実施形態を説明する。図14は、本実施形態に係る表示装置305の構成を示す平面図である。
本実施形態に係る表示装置305は、走査線347とデータ線348とを直交させることなく、走査線347を斜めに(例えば45°に)配列する構成になっている。画素電極335がマトリクス状に配列されている領域では、走査線347の間に低電圧電源線349が設けられており、走査線347と低電圧電源線349とが交互に配列されている。同様に、この領域では、データ線348の間に高電圧電源線350が設けられており、データ線348と高電圧電源線350とが交互に配列されている。貫通孔305A及びシール材351の周囲(回避部352)においては、低電圧電源線349及び高電圧電源線350を纏めるように当該低電圧電源線349及び高電圧電源線350に接続された接続部359が設けられている。
[Fourth Embodiment]
Next, a fourth embodiment of the present invention will be described. FIG. 14 is a plan view showing the configuration of the display device 305 according to the present embodiment.
The display device 305 according to the present embodiment is configured such that the scanning lines 347 are arranged obliquely (for example, at 45 °) without causing the scanning lines 347 and the data lines 348 to be orthogonal to each other. In the region where the pixel electrodes 335 are arranged in a matrix, low voltage power supply lines 349 are provided between the scanning lines 347, and the scanning lines 347 and the low voltage power supply lines 349 are alternately arranged. Similarly, in this region, the high voltage power supply line 350 is provided between the data lines 348, and the data lines 348 and the high voltage power supply lines 350 are alternately arranged. Around the through-hole 305A and the sealing material 351 (avoidance part 352), a connection part connected to the low-voltage power line 349 and the high-voltage power line 350 so that the low-voltage power line 349 and the high-voltage power line 350 are collected. 359 is provided.

なお、上記構成では、走査線347を斜めに配置する構成としたが、データ線348を斜めに配置する構成であっても構わない。また、上記構成では、低電圧電源線349及び高電圧電源線350が共通の接続部359に接続されているが、異なる接続部をそれぞれ設けても構わない。   In the above configuration, the scanning lines 347 are arranged obliquely, but the data lines 348 may be arranged obliquely. In the above configuration, the low voltage power supply line 349 and the high voltage power supply line 350 are connected to the common connection portion 359, but different connection portions may be provided.

このように、第1実施形態に対して走査線347及びデータ線348の配置を変えた場合であっても、低電圧電源線349及び高電圧電源線350を纏めるように接続する接続部359が設けられているので、低電圧電源線349及び高電圧電源線350のスペースを節約しながら回避部352を回避させることができる。これにより、第1実施形態と同様の効果を得ることができる。   Thus, even when the arrangement of the scanning lines 347 and the data lines 348 is changed with respect to the first embodiment, the connection portion 359 for connecting the low voltage power supply line 349 and the high voltage power supply line 350 together is provided. Since it is provided, the avoidance unit 352 can be avoided while saving the space of the low voltage power line 349 and the high voltage power line 350. Thereby, the effect similar to 1st Embodiment can be acquired.

[第5実施形態]
次に、本発明の第5実施形態を説明する。
本実施形態では、回避部の一部のみが、表示装置の表示領域内に形成された構成になっている。
[Fifth Embodiment]
Next, a fifth embodiment of the present invention will be described.
In the present embodiment, only a part of the avoidance unit is configured in the display area of the display device.

具体的には、図15に示すように、表示装置405の平面形状が正八角形であり、その中心に貫通孔405Aが形成されている場合に、走査線447及びデータ線448を設けた表示領域側に貫通孔405Aの半分を位置し、残りの半分を非表示領域側に位置するように、表示領域を形成してもよい。なお、図15において、符号463はゲートドライバ、符号464はデータドライバである。   Specifically, as shown in FIG. 15, when the planar shape of the display device 405 is a regular octagon and a through hole 405A is formed at the center thereof, a display area provided with scanning lines 447 and data lines 448 is provided. The display area may be formed so that half of the through-hole 405A is located on the side and the other half is located on the non-display area side. In FIG. 15, reference numeral 463 denotes a gate driver, and reference numeral 464 denotes a data driver.

回避部の一部を表示領域内に形成する他の例として、図16に示すように、表示装置505の平面形状が正八角形であり、その中心に貫通孔505Aが形成されている場合に、貫通孔505Aの1/4が、走査線547及びデータ線548を設けた表示領域側に位置し、残りが非表示領域側に位置するように、表示領域を形成してもよい。なお、図16において、符号563はゲートドライバ、符号564はデータドライバである。   As another example of forming a part of the avoidance portion in the display area, as shown in FIG. 16, when the planar shape of the display device 505 is a regular octagon and a through hole 505A is formed at the center thereof, The display area may be formed such that ¼ of the through-hole 505A is located on the display area side where the scanning lines 547 and the data lines 548 are provided, and the rest is located on the non-display area side. In FIG. 16, reference numeral 563 denotes a gate driver, and reference numeral 564 denotes a data driver.

このように、回避部の一部を表示領域内に形成する構成に本発明を適用することによれば、表示領域が比較的狭い表示装置であっても、本発明のアクティブマトリクス回路基板を対応させることが可能となる。したがって、特に表示領域を狭くし、消費電力を抑えることで電池の寿命を長くするようにした表示装置への適用が容易になる。   As described above, by applying the present invention to the configuration in which a part of the avoidance portion is formed in the display area, the active matrix circuit board of the present invention can be applied even to a display device having a relatively small display area. It becomes possible to make it. Therefore, application to a display device that extends the battery life by narrowing the display area and suppressing power consumption is facilitated.

本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で適宜変更を加えることができる。
上記実施形態においては、低電圧接続部及び高電圧接続部の平面形状は八角形の環状であったが、これに限られることはない。例えば図17に示すように、低電圧接続部659及び高電圧接続部660の形状を正方形の環状に形成しても構わない。
The technical scope of the present invention is not limited to the above-described embodiment, and appropriate modifications can be made without departing from the spirit of the present invention.
In the above embodiment, the planar shape of the low voltage connection portion and the high voltage connection portion is an octagonal ring, but is not limited thereto. For example, as shown in FIG. 17, the low voltage connection portion 659 and the high voltage connection portion 660 may be formed in a square ring shape.

また、上記実施形態のように表示装置の低電圧接続部及び高電圧接続部の平面形状を八角形状だけでなく、図18に示すように表示装置705の低電圧接続部及び高電圧接続部の平面形状を平面的に重なるように矩形状に構成し、異なる層で形成してもよい。矩形状の場合であっても貫通孔705A等の回避部近傍における表示領域を拡げることができる。また、低電圧接続部及び高電圧接続部を異なる層で矩形状にすることにより、走査線やデータ線を回避するために異なる層に低電位電源線及び高電位電源線をコンタクトプラグを用いて電気的に接続する必要がなくなるので、コンタクトプラグを形成しなくて済む。なお、図18において符号761はゲートドライバ、符号762はソースドライバである。   Further, not only the octagonal shape of the low voltage connection portion and the high voltage connection portion of the display device as in the above embodiment, but also the low voltage connection portion and the high voltage connection portion of the display device 705 as shown in FIG. The planar shape may be formed in a rectangular shape so as to overlap in a planar manner, and may be formed of different layers. Even in the case of a rectangular shape, the display area in the vicinity of the avoidance portion such as the through-hole 705A can be expanded. In addition, by making the low voltage connection portion and the high voltage connection portion rectangular in different layers, the low potential power supply line and the high potential power supply line are connected to different layers using contact plugs in order to avoid scanning lines and data lines. Since there is no need to make an electrical connection, it is not necessary to form a contact plug. In FIG. 18, reference numeral 761 denotes a gate driver, and reference numeral 762 denotes a source driver.

また、特殊な形状の例として図19に示すように、表示装置805の平面形状をハート形状に構成しても良い。これらの場合、上記と同様にして、貫通孔805A等の回避部近傍における表示領域を拡げることができる。なお、図19において符号861はゲートドライバ、符号862はソースドライバである。   Further, as an example of a special shape, as shown in FIG. 19, the planar shape of the display device 805 may be configured in a heart shape. In these cases, the display area in the vicinity of the avoidance portion such as the through hole 805A can be expanded in the same manner as described above. In FIG. 19, reference numeral 861 denotes a gate driver, and reference numeral 862 denotes a source driver.

また、上記実施形態では電気光学物質として電気泳動分散液を用い、電気泳動素子を構成することで表示をなさせるようにしたが、他に例えば、電気光学物質として液晶材料を用いることにより、液晶表示素子を構成するようにしてもよく、また、有機EL材料を用いることにより、有機EL素子を構成するようにしてもよい。   In the above embodiment, an electrophoretic dispersion liquid is used as an electro-optical material, and display is performed by configuring an electrophoretic element. However, for example, by using a liquid crystal material as an electro-optical material, liquid crystal can be used. The display element may be configured, or the organic EL element may be configured by using an organic EL material.

また、上記実施形態では、本発明の表示装置を腕時計に適用した例を示したが、置時計や壁掛時計、柱時計、懐中時計などにも適用できるのはもちろんである。時計以外にも、指針を有するような各種の計器などにも適用することができ、さらには、貫通孔以外の回避部を有した種々の表示装置にも適用可能である。   Moreover, although the example which applied the display apparatus of this invention to the wristwatch was shown in the said embodiment, of course, it is applicable also to a table clock, a wall clock, a wall clock, a pocket watch, etc. In addition to the timepiece, the present invention can be applied to various instruments having a pointer, and can also be applied to various display devices having an avoiding portion other than a through hole.

表示部の中央に指針を備えた表示装置の例として、例えば図20に示すように、自動車のインストゥルメント・パネル901に備えられる速度メータ902、回転数計903などの各種計器類が挙げられる。速度メータ902、回転数計903の中央にはそれぞれ指針904,905が備えられており、表示装置には指針904,905を挿通させる孔906,907が設けられている。速度メータ902、回転数計903の側方には、例えば燃料計908、水温計909等の小メータが備えられている。これら小メータにも指針911,912が備えられており、表示装置には指針911,912を挿通させる孔913,914が設けられている。この種の計器類に上記実施形態の表示装置を適用すれば、大きな表示面積を有する計器類を実現できる。特に、電気光学物質として有機ELを用いた場合、大きな表示面積を確保できることに加え、夜間においても自発光による明るい表示を得ることができる。   As an example of a display device provided with a pointer in the center of the display unit, for example, as shown in FIG. 20, various instruments such as a speed meter 902 and a rotational speed meter 903 provided in an instrument panel 901 of an automobile can be mentioned. . Guides 904 and 905 are provided at the center of the speed meter 902 and the revolution meter 903, respectively, and holes 906 and 907 through which the hands 904 and 905 are inserted are provided in the display device. Small meters such as a fuel meter 908 and a water temperature meter 909 are provided on the sides of the speed meter 902 and the revolution meter 903. These small meters are also provided with pointers 911 and 912, and the display device is provided with holes 913 and 914 through which the pointers 911 and 912 are inserted. If the display device of the above embodiment is applied to this type of instrument, an instrument having a large display area can be realized. In particular, when an organic EL is used as the electro-optical material, a large display area can be secured, and a bright display by self-light emission can be obtained even at night.

本発明の表示装置に係る腕時計の正面図。The front view of the wristwatch which concerns on the display apparatus of this invention. 腕時計の側断面図。A side sectional view of a wristwatch. 表示装置の側断面図。The side sectional view of a display. 電気泳動素子の動作説明図。Operation | movement explanatory drawing of an electrophoretic element. 表示装置の貫通孔の周辺部以外の表示領域を示す図。The figure which shows display areas other than the peripheral part of the through-hole of a display apparatus. 表示装置の画素部の等価回路図。FIG. 7 is an equivalent circuit diagram of a pixel portion of a display device. 表示装置の構成を示す平面図。The top view which shows the structure of a display apparatus. 表示装置の一部の構成を示す平面図Plan view showing a part of the structure of the display device 表示装置の第1基板の断面構成を示す図。The figure which shows the cross-sectional structure of the 1st board | substrate of a display apparatus. 表示装置の第1基板の断面構成を示す図。The figure which shows the cross-sectional structure of the 1st board | substrate of a display apparatus. 電源線用の配線を纏めたことによる効果を示す図。The figure which shows the effect by putting together the wiring for power supply lines. 本発明の第2実施形態に係る表示装置の構成を示す平面図。The top view which shows the structure of the display apparatus which concerns on 2nd Embodiment of this invention. 本発明の第3実施形態に係る表示装置の構成を示す平面図。The top view which shows the structure of the display apparatus which concerns on 3rd Embodiment of this invention. 本発明の第4実施形態に係る表示装置の構成を示す平面図。The top view which shows the structure of the display apparatus which concerns on 4th Embodiment of this invention. 本発明の第5実施形態に係る表示装置の構成を示す平面図。The top view which shows the structure of the display apparatus which concerns on 5th Embodiment of this invention. 同、平面図。FIG. 本発明に係る表示装置の他の構成を示す平面図。The top view which shows the other structure of the display apparatus which concerns on this invention. 本発明に係る表示装置の他の構成を示す平面図。The top view which shows the other structure of the display apparatus which concerns on this invention. 本発明に係る表示装置の他の構成を示す平面図。The top view which shows the other structure of the display apparatus which concerns on this invention. 本発明に係る表示装置を備えた自動車の各種計器類を示す平面図。The top view which shows the various instruments of the motor vehicle provided with the display apparatus which concerns on this invention.

符号の説明Explanation of symbols

1…腕時計 5…表示装置 5A…貫通孔 30…第1基板 31…第2基板 32…電気泳動層 33…ガラス基板 34…画素駆動回路 35…画素電極 35c…画素電極 37…共通電極 40…画素部 47…走査線 48…データ線 49…低電圧電源線 50…高電圧電源線 51…シール部 52…回避部 59…低電圧接続部 60…高電圧接続部       DESCRIPTION OF SYMBOLS 1 ... Wristwatch 5 ... Display apparatus 5A ... Through-hole 30 ... 1st board | substrate 31 ... 2nd board | substrate 32 ... Electrophoresis layer 33 ... Glass substrate 34 ... Pixel drive circuit 35 ... Pixel electrode 35c ... Pixel electrode 37 ... Common electrode 40 ... Pixel Reference numeral 47 ... Scanning line 48 ... Data line 49 ... Low voltage power supply line 50 ... High voltage power supply line 51 ... Seal part 52 ... Avoidance part 59 ... Low voltage connection part 60 ... High voltage connection part

Claims (6)

所定の領域に回避部が設けられた基板と、
前記基板上に設けられた複数の画素電極と、
前記基板上に設けられ、前記複数の画素電極を駆動する駆動回路と、
前記基板上に設けられ、前記駆動回路に電気的に接続された複数の電源線を含み、一部が前記回避部を迂回する迂回部分を有する複数の配線と、
前記基板上のうち前記回避部の周辺部に設けられ、前記複数の電源線のうちの一部を纏めるように当該電源線に接続された接続部と
を具備することを特徴とするアクティブマトリクス回路基板。
A substrate provided with an avoidance portion in a predetermined area;
A plurality of pixel electrodes provided on the substrate;
A driving circuit provided on the substrate and driving the plurality of pixel electrodes;
A plurality of wirings provided on the substrate and including a plurality of power supply lines electrically connected to the drive circuit, and a part of the wirings having a detour part that bypasses the avoidance unit;
An active matrix circuit, comprising: a connection portion provided on a peripheral portion of the avoidance portion on the substrate and connected to the power supply line so as to collect a part of the plurality of power supply lines; substrate.
前記接続部が、前記複数の配線の前記迂回部分のうち前記回避部に対して最外周に設けられている
ことを特徴とする請求項1に記載のアクティブマトリクス回路基板。
The active matrix circuit board according to claim 1, wherein the connection portion is provided on an outermost periphery with respect to the avoidance portion among the bypass portions of the plurality of wirings.
前記接続部が、前記複数の電源線の全部に接続されている
ことを特徴とする請求項1又は請求項2に記載のアクティブマトリクス回路基板。
The active matrix circuit board according to claim 1, wherein the connection portion is connected to all of the plurality of power supply lines.
前記接続部が、前記回避部を囲うように環状に設けられている
ことを特徴とする請求項1乃至請求項3のうちいずれか一項に記載のアクティブマトリクス回路基板。
The active matrix circuit board according to any one of claims 1 to 3, wherein the connection portion is provided in an annular shape so as to surround the avoidance portion.
対向配置され、電気光学物質層を挟持する第1基板及び第2基板と、
前記第1基板のうち前記第2基板との対向面に設けられた画素電極と、
前記第2基板のうち前記第1基板との対向面に設けられた対向電極と
を具備する表示装置であって、
前記第1基板が、請求項1乃至請求項4のうちいずれか一項に記載のアクティブマトリクス回路基板である
ことを特徴とする表示装置。
A first substrate and a second substrate which are arranged opposite to each other and sandwich the electro-optical material layer;
A pixel electrode provided on a surface of the first substrate facing the second substrate;
A display device comprising: a counter electrode provided on a surface facing the first substrate of the second substrate,
The display device, wherein the first substrate is the active matrix circuit substrate according to any one of claims 1 to 4.
前記電気光学物質層が、電気泳動粒子と当該電気泳動粒子を分散させる液相分散媒とからなる電気泳動分散液を含むことを特徴とする請求項5に記載の表示装置。   The display device according to claim 5, wherein the electro-optical material layer includes an electrophoretic dispersion liquid including electrophoretic particles and a liquid phase dispersion medium in which the electrophoretic particles are dispersed.
JP2008009270A 2007-03-15 2008-01-18 Active matrix circuit board and display device Active JP4281840B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008009270A JP4281840B2 (en) 2007-03-15 2008-01-18 Active matrix circuit board and display device
KR1020080023308A KR20080084676A (en) 2007-03-15 2008-03-13 Active matrix circuit board and display apparatus
US12/048,554 US20080225216A1 (en) 2007-03-15 2008-03-14 Active matrix circuit substrate and display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007066839 2007-03-15
JP2008009270A JP4281840B2 (en) 2007-03-15 2008-01-18 Active matrix circuit board and display device

Publications (2)

Publication Number Publication Date
JP2008257191A true JP2008257191A (en) 2008-10-23
JP4281840B2 JP4281840B2 (en) 2009-06-17

Family

ID=39980775

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008009270A Active JP4281840B2 (en) 2007-03-15 2008-01-18 Active matrix circuit board and display device

Country Status (3)

Country Link
JP (1) JP4281840B2 (en)
KR (1) KR20080084676A (en)
CN (1) CN101266377A (en)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011065157A (en) * 2009-09-21 2011-03-31 Palo Alto Research Center Inc Shaped active matrix display
JP2012529073A (en) * 2009-06-02 2012-11-15 パク、スン−ミン Sound-permeable display device for sound output with object-based position coordinate effect
KR20170015632A (en) * 2015-07-29 2017-02-09 엘지디스플레이 주식회사 Organic light emitting display device
JP2019109508A (en) * 2017-12-19 2019-07-04 エルジー ディスプレイ カンパニー リミテッド Display device
US10599190B2 (en) 2018-02-02 2020-03-24 Sharp Kabushiki Kaisha Image display device including a camera and being able to prevent an image pickup window part from reducing a display area
CN111261043A (en) * 2018-11-30 2020-06-09 三星显示有限公司 Display panel
JP2020528161A (en) * 2017-07-28 2020-09-17 武漢華星光電半導体顕示技術有限公司Wuhan China Star Optoelectronics Semiconductor Disolay Technology Co.,Ltd Flexible display panel and equipment
US10795201B2 (en) 2018-03-08 2020-10-06 Sharp Kabushiki Kaisha Display device
US10866461B2 (en) 2019-03-14 2020-12-15 Sharp Kabushiki Kaisha Image display device
US10884305B2 (en) 2018-03-16 2021-01-05 Sharp Kabushiki Kaisha Liquid crystal display panel
US11018210B2 (en) 2015-12-04 2021-05-25 Samsung Display Co., Ltd. Display device
US11036106B2 (en) 2017-07-05 2021-06-15 Sharp Kabushiki Kaisha Active matrix substrate and display device
US11057554B2 (en) 2017-05-22 2021-07-06 Sharp Kabushiki Kaisha Display device with hollowed part in backlight
US11067864B2 (en) 2018-03-16 2021-07-20 Sharp Kabushiki Kaisha Display device, liquid crystal display device, and organic EL display device
US11322523B2 (en) 2017-07-05 2022-05-03 Sharp Kabushiki Kaisha Active matrix substrate, display device, and method of manufacturing active matrix substrate

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI643015B (en) * 2014-11-14 2018-12-01 元太科技工業股份有限公司 Manufacturing method of display panel
KR102476563B1 (en) * 2015-12-01 2022-12-12 엘지디스플레이 주식회사 Display device
KR102483956B1 (en) 2016-03-31 2023-01-03 삼성디스플레이 주식회사 Display device
KR102526110B1 (en) * 2016-04-12 2023-04-27 삼성디스플레이 주식회사 Display apparatus and method of manufacturing display apparatus
US10535825B2 (en) * 2017-01-24 2020-01-14 Sharp Kabushiki Kaisha Flexible display
CN108227263B (en) * 2018-01-02 2021-02-09 上海天马微电子有限公司 Display module, manufacturing method of display module and display device

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012529073A (en) * 2009-06-02 2012-11-15 パク、スン−ミン Sound-permeable display device for sound output with object-based position coordinate effect
JP2011065157A (en) * 2009-09-21 2011-03-31 Palo Alto Research Center Inc Shaped active matrix display
KR20170015632A (en) * 2015-07-29 2017-02-09 엘지디스플레이 주식회사 Organic light emitting display device
KR102396549B1 (en) 2015-07-29 2022-05-10 엘지디스플레이 주식회사 Organic light emitting display device
KR20210135470A (en) * 2015-07-29 2021-11-15 엘지디스플레이 주식회사 Organic light emitting display device
KR102326069B1 (en) 2015-07-29 2021-11-12 엘지디스플레이 주식회사 Organic light emitting display device
US11018210B2 (en) 2015-12-04 2021-05-25 Samsung Display Co., Ltd. Display device
US11778866B2 (en) 2015-12-04 2023-10-03 Samsung Display Co., Ltd. Display device with data lines curved along perimeter of through hole
US11057554B2 (en) 2017-05-22 2021-07-06 Sharp Kabushiki Kaisha Display device with hollowed part in backlight
US11036106B2 (en) 2017-07-05 2021-06-15 Sharp Kabushiki Kaisha Active matrix substrate and display device
US11322523B2 (en) 2017-07-05 2022-05-03 Sharp Kabushiki Kaisha Active matrix substrate, display device, and method of manufacturing active matrix substrate
JP2020528161A (en) * 2017-07-28 2020-09-17 武漢華星光電半導体顕示技術有限公司Wuhan China Star Optoelectronics Semiconductor Disolay Technology Co.,Ltd Flexible display panel and equipment
JP2019109508A (en) * 2017-12-19 2019-07-04 エルジー ディスプレイ カンパニー リミテッド Display device
US10599190B2 (en) 2018-02-02 2020-03-24 Sharp Kabushiki Kaisha Image display device including a camera and being able to prevent an image pickup window part from reducing a display area
US10795201B2 (en) 2018-03-08 2020-10-06 Sharp Kabushiki Kaisha Display device
US11067864B2 (en) 2018-03-16 2021-07-20 Sharp Kabushiki Kaisha Display device, liquid crystal display device, and organic EL display device
US10884305B2 (en) 2018-03-16 2021-01-05 Sharp Kabushiki Kaisha Liquid crystal display panel
CN111261043A (en) * 2018-11-30 2020-06-09 三星显示有限公司 Display panel
CN111261043B (en) * 2018-11-30 2023-11-14 三星显示有限公司 display panel
US10866461B2 (en) 2019-03-14 2020-12-15 Sharp Kabushiki Kaisha Image display device

Also Published As

Publication number Publication date
CN101266377A (en) 2008-09-17
KR20080084676A (en) 2008-09-19
JP4281840B2 (en) 2009-06-17

Similar Documents

Publication Publication Date Title
JP4281840B2 (en) Active matrix circuit board and display device
JP5092479B2 (en) Active matrix circuit board and display device
JP4201041B2 (en) Active matrix circuit board and display device
US20080225216A1 (en) Active matrix circuit substrate and display device
US7830591B2 (en) Active-matrix circuit board and display
JP6430706B2 (en) Display device
KR20220048984A (en) Display device and watch having the same
KR100533802B1 (en) Substrate for liquid crystal panel, liquid crystal panel, electronic apparatus comprising the panel, and method for manufacturing substrate for liquid crystal panel
US9482891B2 (en) Liquid crystal display unit
JP6695726B2 (en) Display device and method of manufacturing display device
KR101305071B1 (en) Array substrate and display panel having the same
CN103713431A (en) Display substrate and liquid crystal display panel having the same
JP2008224759A (en) Active matrix circuit board and display device
JP4937333B2 (en) Liquid crystal display device and manufacturing method thereof
WO2007034599A1 (en) Display device
KR20190020878A (en) Display apparatus
JPWO2012002042A1 (en) Display device
US20110304604A1 (en) Display panel
US8704786B2 (en) Display apparatus
US20150338692A1 (en) Display device
US11036106B2 (en) Active matrix substrate and display device
JP2007093685A (en) Electro-optical device and electronic equipment
JP2010224095A (en) Electrophoretic display device and electronic equipment
JP6923110B2 (en) Active Matrix Circuit Boards, Display Devices and Electronics
KR20150002979A (en) Inverter, liquid crystal display having the same, and method of fabricating liquid crystal display having the same

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090224

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090309

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4281840

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120327

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120327

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130327

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140327

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250