KR20080084491A - 유기전계발광소자 및 그 제조방법 - Google Patents

유기전계발광소자 및 그 제조방법 Download PDF

Info

Publication number
KR20080084491A
KR20080084491A KR1020070026321A KR20070026321A KR20080084491A KR 20080084491 A KR20080084491 A KR 20080084491A KR 1020070026321 A KR1020070026321 A KR 1020070026321A KR 20070026321 A KR20070026321 A KR 20070026321A KR 20080084491 A KR20080084491 A KR 20080084491A
Authority
KR
South Korea
Prior art keywords
substrate
light emitting
organic light
electrode
pattern
Prior art date
Application number
KR1020070026321A
Other languages
English (en)
Inventor
남우진
김기용
이문기
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070026321A priority Critical patent/KR20080084491A/ko
Publication of KR20080084491A publication Critical patent/KR20080084491A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/841—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/32—Stacked devices having two or more layers, each emitting at different wavelengths
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 유기전계발광소자 및 그 제조방법에 관한 것으로, 본 발명에 따른 유기전계발광소자는 서로 이격되게 배열되고 다수의 화소부가 정의된 제1기판과 제2기판; 상기 제1기판의 화소영역에 형성되고 게이트전극과 액티브층 및 소스/드레인전극으로 구성된 구동박막트랜지스터; 상기 드레인전극과 연결된 제1연결배선; 상기 제1기판과 대향되는 상기 제2기판상에 형성된 제1전극; 상기 제1전극의 상부에 형성된 유기발광층; 상기 유기발광층의 상부에 상기 화소영역마다 독립적으로 형성되고 상기 연결배선과 접촉되는 제2전극; 상기 제1 기판과 제2기판사이에 형성된 씰패턴; 및 상기 씰패턴와 화소영역사이에 위치하는 제1기판에 형성되고 상기 제2기판과 접촉되는 댐구조;를 포함하여 구성되는 것으로, 유기전계발광소자내부로의 외부 투습 방지력을 개선하고, 진공보존 능력을 개선시킬 수 있는 것이다.
씰패턴, 댐구조(dam), 유기전계발광소자, 유기발광층, 더미연결배선

Description

유기전계발광소자 및 그 제조방법{ORGANIC LIGHT EMITTING DIODE AND METHOD FOR FABRICATING THE SAME}
도 1은 일반적인 액티브 매트릭스형 유기전계발광소자의 기본 픽셀 구조를 나타낸 도면.
도 2는 종래기술에 따른 액티브 매트릭스형 유기전계발광소자의 하부기판상에 형성된 씰패턴과 씰패턴내부에 마련된 화소영역을 나타낸 평면도.
도 3은 도 2의 Ⅲ-Ⅲ선에 따른 단면도로서, 종래기술에 따른 액티브 매트릭스형 유기전계발광소자에 대한 개략적인 단면도.
도 4는 본 발명의 일실시예에 따른 액티브 매트릭스형 유기전계발광소자의 하부기판상에 형성된 댐(dam)구조와 씰패턴 및, 씰패턴내부에 마련된 화소영역을 나타낸 평면도.
도 5는 도 4의 Ⅴ-Ⅴ선에 따른 단면도로서, 본 발명에 따른 액티브 매트릭스형 유기전계발광소자에 대한 개략적인 단면도.
도 6a 내지 도 6c는 본 발명의 일실시예에 따른 유기전계 발광소자의 박막트랜지스터 어레이부의 제조공정을 공정순서에 따라 도시한 공정단면도.
도 7a 내지 도 7c는 본 발명의 일실시예에 따른 유기전계발광소자의 발광부의 구성을 개략적으로 나타낸 공정단면도.
도 8은 본 발명의 제2 실시예에 따른 유기전계발광소자의 구성을 개략적으로 도시한 단면도.
도 9는 본 발명의 제3 실시예에 따른 유기전계발광소자의 구성을 개략적으로 도시한 단면도로서, 스페이서구조를 이용하여 형성된 댐 구조를 도시한 단면도.
도 10은 본 발명의 제4 실시예에 따른 유기전계발광소자의 구성을 개략적으로 도시한 단면도로서, 스페이서 구조없이 형성된 댐구조를 도시한 단면도.
- 도면의 주요부분에 대한 부호설명 -
101 : 제1기판 103 : 게이트전극
103a : 제1 더미금속패턴 105 : 게이트절연막 107 : 액티브층 109 : 소스전극 111 : 드레인전극 113 : 제2 더미금속패턴
115 : 층간절연막 117 : 연결배선
119 : 지지패턴 121 : 씰패턴
141 : 제2기판 143 : 보조전극
145 : 제1전극 147 : 유기발광층
149 : 제2전극 151 : 접촉패턴
160 : 댐구조 P : 화소영역
본 발명은 유기전계발광소자(OLED; Organic Light Emitting Device)에 관한 것으로, 보다 상세하게는 씰패턴내측에 밀폐된 댐(dam) 구조를 구비한 유기전계발광소자 및 그 제조방법에 관한 것이다.
새로운 평판 디스플레이(FPD; Flat Panel Display)중 하나인 유기전계발광소자(OLED; Organic Light Emitting Device)는 자체 발광형이기 때문에 액정표시장치에 비해 시야각, 콘트라스트 등이 우수하며, 백라이트가 필요하지 않기 때문에 경량박형이 가능하고, 소비전력 측면에서도 유리하며, 특히 제조비용 측면에서도 저렴한 장점을 가지고 있으므로 소형 크기의 평판디스플레이 소자로도 활용되고 있다.
이러한 일반적인 액티브 매트릭스형 유기전계발광소자의 기본적인 구조 및 동작특성에 대해 도 1을 참조하여 설명하면 다음과 같다.
도 1은 일반적인 액티브 매트릭스형 유기전계발광소자의 기본 픽셀 구조를 나타낸 도면이다.
도 1에 도시된 바와같이, 제1방향으로 게이트배선(GL; gate line)이 형성되어 있고, 상기 제1방향과 교차되는 제2방향으로 형성되며, 서로 일정간격 이격된 데이터배선(DL; data line) 및 전력공급배선(power supply line, Vdd)이 형성되어 있어, 하나의 서브픽셀영역(SP)을 정의한다.
여기서, 상기 게이트배선(GL)과 데이터배선(DL)의 교차지점에는 어드레싱 엘리먼트 (addressing element)인 스위칭 박막트랜지스터(switching TFT, Ts)가 형성되어 있고, 상기 스위칭 박막트랜지스터(Ts) 및 전력공급배선(Vdd)과 연결되어 스 토리지 캐패시터(Cst)가 형성되어 있으며, 상기 스토리지 캐패시터(Cst) 및 전력공급배선(Vdd)과 연결되어, 전류원 엘리먼트(current source element)인 구동 박막트랜지스터(Td)가 형성되어 있고, 상기 구동 박막트랜지스터(Td)에는 유기전계발광 다이오드(Electroluminescent Diode, E)가 연결되어 있다.
이때, 상기 유기전계발광 다이오드(E)는 유기발광물질에 순방향으로 전류를 공급하면, 정공 제공층인 양극(anode electrode)과 전자 제공층인 음극(cathode electrode)간의 P(positive)-N(negative) 접합(Junction)부분을 통해 전자와 정공이 이동하면서 서로 재결합하여, 상기 전자와 정공이 떨어져 있을때 보다 작은 에너지를 가지게 되므로, 이때 발생하는 에너지 차로 인해 빛을 방출하는 원리를 이용하는 것이다.
이러한 일반적인 유기발광소자는 유기전계발광 다이오드에서 발광된 빛의 진행방향에 따라 상부 발광방식(top emission type)과 하부 발광방식(bottom emission type)으로 나뉜다.
이중에서, 상부발광방식에 따른 종래의 유기전계발광소자에 대해 도 2 및 도 3을 참조하여 설명하면 다음과 같다.
도 2는 종래기술에 따른 액티브 매트릭스형 유기전계발광소자의 하부기판상에 형성된 씰패턴과 씰패턴내부에 마련된 화소영역을 나타낸 평면도이다.
도 3은 도 2의 Ⅲ-Ⅲ선에 따른 단면도로서, 종래기술에 따른 액티브 매트릭스형 유기전계발광소자에 대한 개략적인 단면도이다.
도 2 및 도 3을 참조하면, 종래기술에 따른 유기전계발광소자는 제1기판(11) 과 제2 기판(41)이 서로 대향되게 배치되어 있고, 상기 제1, 2 기판(11, 41)의 테두리부에 형성된 씰패턴(27)에 의해 봉지되어 있다.
또한, 상기 제1 기판(11)의 상부에는 각 서브픽셀별로 어레이소자가 형성되어 있고, 상기 제2기판(41)의 하부에는 상기 제1기판(11)의 각 서브픽셀에 대응하여 유기전계발광 다이오드(E)가 형성되어 있다.
이때, 상기 유기전계 발광다이오드(E)는 공통전극으로 이용되는 제1전극(49)과 상기 제1전극(45)과 상기 제1전극하부에 마련된 유기전계발광층(47)과 상기 유기전계발광층하부에 서브픽셀별로 독립적으로 형성된 제2전극(49)으로 구성된다.
여기서, 상기 제1기판(11)상에 각 서브픽셀별로 형성된 어레이소자는 게이트전극(13)과 상기 게이트전극(13)상에 형성된 액티브층(17) 및 소스/드레인전극(19, 21)으로 구성되어 있으며, 상기 드레인전극(21)은 연결배선(25)에 의해 상기 유기전계발광층(47)하부에 서브픽셀별로 독립적으로 형성된 제2전극(49)과 전기적으로 연결되어 있다.
전술한 유기전계 발광 다이오드와 어레이소자를 각각 서로 다른 기판에 형성한 상부발광방식의 유기전계발광소자에 있어, 상기 제1기판(11)과 제2기판(41)을 합착하는 공정은 고 진공의 분위기하에서 진행하고 있다. 이때, 상기 연결배선(25) 은 전술한 바와 같은 진공의 분위기에서 제1기판(11)에 형성된 드레인전극(21)과 제2기판(41) 하부의 제2전극(49)을 지지하게 되는데, 이때 상기 연결배선(25)의 접촉면적은 작기 때문에 이 연결배선(25)과 접촉하는 국부적인 영역에 내부 진공압력이 집중된다.
이는 제2기판(41)에 형성된 제2전극(49)을 거쳐 상기 제2전극(49)하부에 형성된 유기전계발광층(47)에도 압력이 전달되게 된다.
이러한 구조에서는 제1, 2 기판 진공합착방식만 사용하므로 제1기판과 제2기판내부로의 투습 방지 능력이 떨어지므로 제1기판과 제2기판의 이격, 금속 크랙 (metal crack) 또는 산화막 형성 등의 저항 성분이 높아질 수 있다. 특히, 종래의 경우, 제1 기판과 대향하는 제2 기판과 이들 기판을 합착하기 위해 사용되는 씰패턴의 경계면을 통해 외부로부터 습기 등이 침투하게 된다. 즉, 씰런트(sealant)는 상,하판을 접착시키고 외부로부터 수분과 가스가 투입되는 것을 차단하는 역할을 한다.
그러나, 이러한 씰런트는 시간이 지남에 따라 접착능력과 투입차단 능력이 감소되며, 외부의 수분이나 가스가 내부로 투입되고, 이로 인하여 발광유기물질이 열화하게 되며 내압도 증가하여 물리적인 콘택(contact)이 어렵게 된다.
따라서, 종래기술에 따른 유기전계발광소자는 제1기판과 제2기판을 합착하기 위해 제1기판의 테두리부에 형성된 씰패턴이외에 별도의 다른 부재가 형성되어 있지 않기 때문에 씰패턴과 제2기판의 경계부를 통해 습기 등이 소자내로 침투하여 각 서브픽셀에 영향을 미칠 수 있어 소자 전체의 불량을 초래할 수 있다.
이에 본 발명은 상기 종래기술의 제반 문제점을 해결하기 위하여 안출한 것으로서, 본 발명의 목적은 유기전계발광소자내부로의 외부 투습 방지력을 개선하고, 진공보존 능력을 개선시킬 수 있는 유기전계발광소자 및 그 제조방법을 제공함에 있다.
또한, 본 발명의 다른 목적은 서로 합착되는 제1기판과 제2기판사이에 씰패턴이외에 밀폐형 댐(dam) 구조를 구비하여 콘택 스페이서의 접촉 지지력을 향상시키므로써 유기전계발광 다이오드 및 구동TFT의 구동 신뢰성을 더욱 향상시킬 수 있는 유기전계발광소자 및 그 제조방법을 제공함에 있다.
그리고, 본 발명의 또다른 목적은 복수개의 댐(dam) 구조를 사용할 수 있어 중복 차폐기능에 의해 제1기판과 제2기판의 씰(sealing) 효과를 향상시킬 수 있는 유기전계발광소자 및 그 제조방법을 제공함에 있다.
더우기, 본 발명의 또다른 목적은 밀폐형 댐(dam) 구조를 이용하여 전원 (Vdd) 연결 스페이서로 활용할 수 있어 전원(Vdd)과 발광다이오드의 캐소드전극간 콘택 저항을 안정화시킬 수 있는 유기전계발광소자 및 그 제조방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 유기전계발광소자는, 서로 이격되게 배열되고 다수의 화소부가 정의된 제1기판과 제2기판; 상기 제1기판의 화소영역에 형성되고 게이트전극과 액티브층 및 소스/드레인전극으로 구성된 구동박막트랜지스터; 상기 드레인전극과 연결된 제1연결배선; 상기 제1기판과 대향되는 상기 제2기판상에 형성된 제1전극; 상기 제1전극의 상부에 형성된 유기발광층; 상기 유기발광층의 상부에 상기 화소영역마다 독립적으로 형성되고 상기 연결배선과 접촉되는 제2전극; 상기 제1 기판과 제2기판사이에 형성된 씰패턴; 및 상기 씰패턴와 화소영역사이에 위치하는 제1기판에 형성되고 상기 제2기판과 접촉되는 댐구조;를 포함하여 구성되는 것을 특징으로한다.
상기 목적을 달성하기 위한 본 발명에 따른 유기전계발광소자 제조방법은, 화소영역이 정의된 제1기판과 제2기판을 제공하는 단계; 상기 제1기판에 게이트전극과 액티브층 및 소스/드레인전극으로 구성된 박막트랜지스터를 형성하는 단계; 상기 제1기판의 화소영역 내측에 박막트랜지스터의 드레인전극과 연결되는 연결배선을 형성하는 단계; 상기 제1기판의 화소영역외곽에 댐구조와 씰패턴를 형성하는 단계; 상기 제1기판과 대향되는 상기 제2기판상에 제1전극을 형성하는 단계; 상기 제1전극의 상부에 유기발광층을 형성하는 단계; 상기 유기발광층의 상부에 상기 화소영역마다 독립적으로 배열되고 상기 연결배선과 접촉하는 제2전극을 형성하는 단계; 및 상기 제1 기판의 댐구조와 씰패턴가 상기 제2 기판와 접촉하도록 합착시키는 단계;를 포함하여 구성되는 것을 특징으로한다.
상기 목적을 달성하기 위한 본 발명에 따른 유기전계발광소자는, 서로 이격되게 배열되고 다수의 화소부가 정의된 제1기판과 제2기판; 상기 제1기판의 화소영역에 형성되고 게이트전극과 액티브층 및 소스/드레인전극으로 구성된 박막트랜지스터; 상기 제1기판상에 형성되고, 상기 드레인전극과 연결된 연결배선과 지지패턴; 상기 제2기판에 상기 연결배선과 접속하는 제1전극을 형성하는 단계; 상기 제2기판상에 형성되고, 상기 지지패턴과 대응되는 접촉패턴; 상기 제1전극상에 형성된 유기발광층; 상기 유기발광층과 접촉패턴상에 형성된 제2전극; 및 상기 제1 기판과 제2기판사이에 형성된 씰패턴;을 포함하여 구성되는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명에 따른 유기전계발광소자 제조방법은, 화소영역이 정의된 제1기판과 제2기판을 제공하는 단계; 상기 제1기판에 게이트전극과 액티브층 및 소스/드레인전극으로 구성된 박막트랜지스터를 형성하는 단계; 상기 제1기판의 화소영역에 상기 박막트랜지스터의 드레인전극과 연결되는 연결배선을 형성하는 단계; 상기 제1기판의 화소영역의 외곽에 지지패턴을 형성하는 단계; 상기 제2기판상에 제1 전극을 형성하는 단계; 상기 제2기판상에 상기 지지패턴과 대응하는 접촉패턴을 형성하는 단계; 상기 제1 전극상에 유기발광층을 형성하는 단계; 상기 제 유기발광층과 접촉패턴상에 제2 전극을 형성하는 단계; 및 상기 제1 기판과 상기 제2 기판이 합착되도록 상기 제1기판의 화소영역의 외곽에 씰패턴을 형성하는 단계;를 포함하여 구성되는 것을 특징으로 한다.
이하, 본 발명에 따른 유기전계발광소자 및 그 제조방법에 대해 첨부된 도면을 참조하여 상세히 설명한다.
도 4는 본 발명의 일실시예에 따른 액티브 매트릭스형 유기전계발광소자의 하부기판상에 형성된 댐(dam)구조와 씰패턴 및, 씰패턴내부에 마련된 화소영역을 나타낸 평면도이다.
도 5는 도 4의 Ⅴ-Ⅴ선에 따른 단면도로서, 본 발명의 일실시예에 따른 액티브 매트릭스형 유기전계발광소자에 대한 개략적인 단면도이다.
도 6a 내지 도 6c는 본 발명의 일실시예에 따른 유기전계 발광소자의 박막트랜지스터 어레이부의 제조공정을 공정순서에 따라 도시한 공정단면도이다.
도 7a 내지 도 7c는 본 발명의 일실시예에 따른 유기전계발광소자의 발광부 의 구성을 개략적으로 나타낸 공정단면도이다.
도 8은 본 발명의 제2 실시예에 따른 유기전계발광소자의 구성을 개략적으로 도시한 단면도이다.
도 9는 본 발명의 제2 실시예에 따른 유기전계발광소자의 구성을 개략적으로 도시한 단면도로서, 스페이서구조를 이용하여 형성된 댐 구조를 도시한 단면도이다.
도 10은 본 발명의 제3 실시예에 따른 유기전계발광소자의 구성을 개략적으로 도시한 단면도로서, 스페이서 구조없이 형성된 댐구조를 도시한 단면도이다.
도 4 및 도 5를 참조하면, 본 발명에 따른 유기전계발광소자는 서로 대향하여 배치되는 투명한 제1기판(101) 및 제2기판(141)과, 이들 제1, 2 기판(101, 141)의 테두리부를 합착시키는 씰패턴(121) 및, 상기 씰패턴(121)와 화소영역사이에 구비된 댐dam)구조(160)를 포함하여 구성된다.
여기서, 상기 제1기판(101)의 상부에는 다수의 화소부(발광부)(P)가 정의되고, 각 화소부(P)의 일측마다 박막트랜지스터(즉, 스위칭소자와 구동소자)(T)와 어레이배선(미도시)이 형성되어 있다.
또한, 상기 제2기판(141)의 상부에는 보조전극(143)이 형성되어 있으며, 상기 보조전극(143)이 형성된 제2기판(141)의 전면에는 투명한 정공 주입전극인 제1전극(145)이 형성되어 있으며, 상기 제1 전극(145)상에 유기발광층(147)과 전자 주입전극인 제2 전극(149)이 형성되어 있다.
그리고, 상기 제2 전극(149)과 구동소자(Td)의 드레인전극(111)은 별도의 연 결배선(117)을 통해 간접적으로 연결된다. 즉, 상기 연결배선(117)을 상기 제1기판(101)에 형성하고, 상기 제1 및 제2 기판(101, 141)을 합착하면, 상기 연결배선(117)이 유기발광층(147)의 상부에 형성된 전자 주입전극인 제2전극(149)와 접촉하게 된다.
또한, 상기 제2 기판(141)의 외곽에는 상기 제1 기판(101)에 형성된 밀폐된 지지패턴(119)과 접촉하는 접촉패턴(151)이 형성되어 있다.
이러한 구성으로 이루어지는 본 발명에 따른 유기전계발광소자의 박막트랜지스터 어레이부의 형성공정에 대해 도 6a 내지 도 6c를 참조하여 설명하면 다음과 같다.
도 6a 내지 도 6c는 본 발명의 일실시예에 따른 유기전계 발광소자의 박막트랜지스터 어레이부의 제조공정을 공정순서에 따라 도시한 공정단면도이다.
도 6a를 참조하면, 발광영역과 구동영역과 스토리지영역이 정의된 제1기판(101)의 전면에 금속물질을 증착한후 이를 선택적으로 패터닝하여 게이트전극 (103)을 형성한다.
이때, 상기 금속물질로는 알루미늄과 알루미늄 합금과 구리와 텅스텐과 탄탈륨과 몰리브덴을 포함한 도전성 금속그룹중 선택된 하나를 사용한다.
또한, 상기 금속물질을 패터닝하여 게이트전극(103)을 형성함과 동시에 상기 화소영역을 제외한 일부 지역에도 제1 더미금속패턴(103a)도 함께 형성한다.
그다음, 상기 게이트전극(103)과 제1 더미금속패턴(103a)을 포함한 제1 기판(101)상에 질화실리콘(SiNx)과 산화실리콘(SiO2)을 포함하는 무기 절연물질 그룹중 선택된 하나로 게이트절연막(105)을 형성한다.
이어서, 상기 게이트절연막(105)의 상부에 비정질 실리콘(a-Si:H)을 증착한후 탈수소화 과정과 열을 이용한 결정화 공정을 진행하여 다결정실리콘층을 형성하고 이를 패터닝하여 상기 구동영역과 스토리지 영역에 액티브층(107)을 형성한다.
이때, 상기 액티브층의 패터닝시에, 상기 제1기판(101)의 테두리부, 즉 화소영역을 제외한 지역에도 더미액티브층(107a)을 형성한다.
또한, 도면에는 도시하지 않았지만, 상기 액티브층상에 불순물이 도핑된 비정질실리콘층을 형성하여 박막트랜지스터의 오믹콘택층(ohmic contact)으로 사용한다. 이 경우, 상기 도핑된 비정질실리콘층은 이후 공정에서 증착되는 금속물질층 패터닝시에 선택적으로 제거되어져 액티브층의 채널영역을 노출시키게 된다.
그다음, 상기 액티브층(107, 107a)을 포함한 제1기판(101) 전면에 금속물질을 증착한후 이를 선택적으로 패터닝하여 소스/드레인전극(109, 111)을 형성한다.
이때, 상기 금속물질로는 크롬, 몰리브덴, 탄탈륨, 텅스텐 등을 포함하는 도전성 금속그룹중 선택된 하나를 사용한다.
또한, 상기 금속물질층 패터닝시에 상기 제1기판(101)의 테두리부, 즉 화소영역을 제외한 지역에 형성된 더미액티브층(107a)상에도 제2 더미금속패턴(113)을 형성한다.
이어서, 도 6b를 참조하면, 상기 소스/드레인전극(109, 111)과 제2 더미금속 패턴 (113)을 포함한 제1 기판(101) 전면에 질화실리콘(SiNx)과 산화실리콘(SiO2)을 포함하는 무기 절연물질 또는 유기절연물질으로 구성된 층간절연막(115)을 증착한다.
이때, 상기 층간절연막(115)을 선택적으로 패터닝하여 상기 드레인전극(111) 일부를 노출시키는 드레인콘택홀(115a)을 형성한다.
그다음, 도 6c를 참조하면, 상기 드레인콘택홀(115a)을 포함한 층간절연막 (115) 전면에 도전성 금속을 증착한후 이를 선택적으로 패터닝하여 상기 드레인전극(111)과 접촉하면서 유기발광다이오드에 연결되는 연결배선(117)을 형성한다.
이때, 상기 연결배선(117) 형성시에 상기 제1기판(101)의 테두리부, 즉 화소영역을 제외한 지역에 위치하는 층간절연막(115) 부분에도 지지패턴 (119)을 형성한다.
이렇게 하여, 제1기판(101)상에 박막트랜지스터의 어레이소자부의 형성공정을 완료한다. 특히, 상기 제1기판(101)상에는 박막트랜지스터의 어레이소자부를 형성함과 동시에 상기 제1기판(101)의 테두리부, 즉 화소영역을 제외한 지역에 위치하는 댐(dam) 구조(160)도 함께 형성된다.
이때, 상기 댐(dam) 구조(160)는 상기 제1기판(101)의 테두리부, 즉 화소영역을 제외한 지역에 위치하는 제1 더미금속패턴(103a), 게이트절연막(105), 더미액티브층(107a), 제2 더미금속패턴(113) 및 층간절연막(115) 및 지지패턴(119)을 포함한 제2 기판(141)에 형성되는 접촉패턴(151)으로 구성된다.
또한, 상기 박막트랜지스터의 어레이소자부의 단차와 댐(dam) 구조(160)의 단차는 동일하게 유지하는 것이 바람직하다.
한편, 본 발명에 따른 박막트랜지스터의 어레이소자부가 형성된 제1기판과 합착되는 제2 기판에 형성되는 발광부의 형성공정에 대해 도 7a 내지 도 7c를 참조하여 설명하면 다음과 같다.
도 7a 내지 도 7c는 본 발명의 일실시예에 따른 유기전계발광소자의 발광부의 구성을 개략적으로 나타낸 공정단면도이다.
도 7a를 참조하면, 투명한 제2기판(141)상에 저 저항 금속을 증착하고, 이를 패터닝하여 앞서 설명한 보조전극(143)을 형성한다.
이때, 상기 보조전극(143)은, 이후 형성되는 제1전극(미도시; 도 7b의 145)의 저항보다 낮은 금속이면 모두 가능하며, 예를들어 제1 전극(미도시)을 형성하는 물질이 ITO(indium tin oxide)라면, 보조전극(143)으로는 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 알루미늄합금(AlNd) 등을 사용할 수 있다.
또한, 상기 보조전극(143)은 통상적으로 불투명한 금속을 사용하게 되므로 표시영역으로 사용되지 않는 영역에 대응하여 형성하는 것이 바람직하다.
그다음, 상기 보조전극(143)이 형성된 제2 기판(141) 전면에 투명물질을 증착하여 제1 전극(145)을 형성한다.
이때, 상기 제1 전극(145)은 후속공정에서 형성되는 유기발광층(미도시; 도 7b의 147)에 홀(hole)을 주입하는 홀 주입전극으로서, 주로 투명하며 일함수(work function)가 높은 인듐-틴-옥사이드 (ITO; indium tin oxide)를 증착하여 형성한다.
이어서, 도 7b를 참조하면, 상기 제1 전극(145)의 상부에 상기 각 화소영역 (P)에 대응하여 위치하고, 적색(R), 녹색(G), 청색(B)의 빛을 발광하는 유기 발광 층(147)을 형성한다.
이때, 상기 유기발광층(147)은 단층 또는 다층으로 구성할 수 있으며, 상기 유기막의 다층으로 구성될 경우에는, 주발광층(147a)에 홀수송층(hole transporting layer)(147b)과 전자수송층(electron transporting layer)(147c) 으로 구성된다.
그다음, 도 7c를 참조하면, 상기 유기발광층(147)을 포함한 상기 제1 전극( 145)과 제2 기판(141) 전면에 금속물질을 증착하고, 이를 패터닝하여 각 화소영역 (P)에 대응하여 독립적으로 위치하는 제2 전극(149)을 형성한다.
이때, 상기 제2 전극(149)을 형성하는 금속물질로는 알루미늄(Al)과 칼슘(Ca)과 마그네슘(Mg)중에서 선택된 어느 하나로 형성하거나 리튬플루오린/알루미늄(LIF/Al)의 이중 금속층으로 형성할 수 있다.
이어서, 상기 제2 전극(149)을 포함한 제2 기판(141) 전면에 유기절연물질 또는 무기절연물질을 두껍게 증착하고 이를 선택적으로 패터닝하여 상기 제2 기판 (141)과 제1 기판(101) 합착시에 상기 댐(dam)구조(160)를 구성하는 지지패턴(119)과 접촉되는 접촉패턴(151)을 형성한다.
이때, 상기 접촉패턴(151)은 상기 제1 기판(101)과 제2 기판(141)의 합착시에 상기 씰패턴(미도시; 도 5의 121)과 상기 화소영역(P)사이에 위치하는 제2 기판(141)에 밀폐된 구조로 형성되어 있다.
이렇게, 발광부와 박막트랜지스터 어레이부를 형성한 이후에 씰패턴(127)에 의해 상기 제1 기판(101)과 제2 기판(141)을 합착하면, 상기 접촉패턴(151)이 상기 댐구조(160)의 지지패턴(119)과 접촉되어져 밀폐된 구조를 이룬다.
따라서, 본 발명에 따른 유기전계발광소자의 외부로 부터의 습기 등이 유기전계발광소자내부로 침투되더라도 상기 댐구조를 이루는 지지패턴(119)과 접촉패턴 (151)으로 구성된 댐구조(160)에 의해 습기 등이 더이상 유기전계발광소자내부로 침투되는 것이 차단되므로 소자의 불량을 억제할 수 있다.
한편, 본 발명의 제2 실시예에 따른 복수개의 댐구조를 구비한 유기전계발광소자에 대해 도 8을 참조하여 설명하면 다음과 같다.
도 8은 본 발명의 제2 실시예에 따른 유기전계발광소자의 구성을 개략적으로 도시한 단면도이다.
도 8을 참조하면, 본 발명의 제2실시예에 따른 유기전계발광소자는 서로 대향하여 배치되는 투명한 제1기판(201) 및 제2기판(241)과, 이들 제1, 2 기판(201, 241)의 테두리부를 합착시키는 씰패턴(221) 및, 상기 씰패턴(221)와 화소영역사이에 구비된 복수개의 댐구조(260a, 260b)를 포함하여 구성된다.
여기서, 상기 복수개의 댐구조(260a, 260b)는 2개로 한정하는 것이 아니라 필요에 따라 2개의 이상 구비할 수도 있다.
또한, 상기 제1기판(201)의 상부에는 다수의 화소부(P)가 정의되고, 각 화소부(P)의 일측마다 박막트랜지스터(즉, 스위칭소자와 구동소자)(T)와 어레이배선(미 도시)이 형성되어 있다.
상기 박막트랜지스터(T)는 상기 제1기판(201)상에 형성된 게이트전극(203)과, 상기 게이트전극(203)상에 형성된 게이트절연막(205)과 액티브층(207) 및 상기 액티브층(207)상에 형성된 소스/드레인전극(209, 211)을 포함하여 구성된다.
또한, 상기 제2기판(241)의 상부에는 보조전극(243)이 형성되어 있으며, 상기 보조전극(243)이 형성된 제2기판(241)의 전면에는 투명한 정공 주입전극인 제1전극(245)이 형성되어 있으며, 상기 제1 전극(245)상에 유기발광층(247)과 전자 주입전극인 제2 전극(249)이 형성되어 있다.
그리고, 상기 제2 전극(249)과 구동소자(Td)의 드레인전극(211)은 별도의 연결배선(217)을 통해 간접적으로 연결된다. 즉, 상기 제1 및 제2 기판(201, 241)을 합착하면, 상기 연결배선(217)이 유기발광층(247)의 상부에 형성된 전자 주입전극인 제2전극(249)와 접촉하게 된다.
또한, 상기 제2 기판(241)의 외곽에는 상기 제1 기판(201)에 형성된 밀폐된 제1, 2 댐 구조(dam)(260a, 260b)와 접촉하는 접촉패턴(251, 251a)이 형성되어 있다.
한편, 상기 댐(dam) 구조(260a, 260b)는 상기 제1기판(201)의 테두리부, 즉 화소영역(P)을 제외한 지역에 위치하는 제1 더미금속패턴(203a), 게이트절연막 (205), 더미액티브층(207a), 제2 더미금속패턴(213a, 213b) 및 층간절연막 (215) 및 지지패턴(219)과 함께 접촉패턴(251, 253)으로 구성된다.
이때, 상기 지지패턴(219)은 분리하지 않고 하나의 패턴으로 형성하는 것이 바람직하다. 이는 제2 기판(241)에 형성되는 접촉패턴(251, 253)과 접촉면적을 넓게 해 주므로써 상하 기판을 합착 및 지지효과를 크게 향상시킬 수 있다.
또한, 상기 박막트랜지스터의 어레이소자부와 댐(dam) 구조(260a, 260b)의 단차는 동일하게 유지하는 것이 바람직하다. 이는 제1기판(201)과 제2 기판(241)을 합착하는 경우에 제1 기판(201)상에 형성된 구조물이 균일한 단차를 가지므로써 제2 기판과의 합착이 용이하게 이루어지게 된다.
이렇게, 발광부와 박막트랜지스터 어레이부를 형성한 이후에 씰패턴(221)에 의해 상기 제1 기판(201)과 제2 기판(241)을 합착하면, 상기 접촉패턴(251, 253)이 상기 댐구조(260a, 260b)을 구성하는 지지패턴(219)과 접촉되어져 밀폐된 구조를 이룬다.
따라서, 본 발명의 제2 실시예에 따른 유기전계발광소자의 외부로 부터의 습기 등이 유기전계발광소자내부로 침투되더라도 상기 접촉지지패턴(251, 253)과 접촉된 복수개의 댐구조(260, 260a)에 의해 습기 등이 더이상 유기전계발광소자내부로 침투되는 것이 차단되므로 소자의 불량을 크게 억제할 수 있다.
한편, 본 발명에 따른 제3 실시예로서, 접촉 스페이서와 격벽을 이용한 유기전계발광소자에 댐구조를 적용한 실시예에 대해 도 9를 참조하여 설명하면 다음과 같다.
도 9는 본 발명의 제3 실시예에 따른 유기전계발광소자의 구성을 개략적으로 도시한 단면도로서, 스페이서를 이용하여 형성된 댐 구조를 도시한 단면도 이다.
도 9를 참조하면, 본 발명의 제3 실시예에 따른 유기전계발광소자는 서로 대 향하여 배치되는 투명한 제1기판(301) 및 제2기판(341)과, 이들 제1, 2 기판(301, 341)의 테두리부를 합착시키는 씰패턴(321) 및, 상기 씰패턴(321)와 화소영역사이에 구비된 댐구조(360)를 포함하여 구성된다.
여기서, 상기 제1기판(301)의 상부에는 다수의 화소부(P)가 정의되고, 각 화소부(P)의 일측마다 박막트랜지스터(즉, 스위칭소자와 구동소자)(T)와 어레이배선(미도시) 및 공급전원부(Vdd)(303b)가 형성되어 있다.
상기 박막트랜지스터(T)는 상기 제1기판(301)상에 형성된 게이트전극(303)과, 상기 게이트전극(303)상에 형성된 게이트절연막(305)과 액티브층(307) 및 상기 액티브층(307)상에 형성된 소스/드레인전극(309, 311)을 포함하여 구성된다.
이때, 상기 소스/드레인전극(309, 311)을 포함한 제1기판(301)전면에 층간절연막(315)이 형성되어 있으며, 상기 층간절연막(315)에는 상기 드레인전극(311)과 상기 공급전원부(303b)을 각각 노출시키는 콘택홀(미도시)이 형성되어 있다.
또한, 상기 층간절연막(315)상에는 유기발광다이오드(미도시)와 각각 연결되는 연결배선(317)과 지지패턴(319)을 형성한다.
그리고, 상기 제2 기판(341)의 상부에는 보조전극(343)이 형성되어 있으며, 상기 보조전극(343)이 형성된 제2 기판(341)의 전면에는 투명한 정공 주입전극인 제1전극(345)이 형성되어 있다.
그리고, 상기 제1 전극(345)상에는 일정간격을 두고 질화실리콘 또는 산화실리콘으로 이루어진 절연막(347)이 형성되어 있으며, 상기 절연막(347)상에는 접촉스페이서(349), 접촉패턴(349a) 및 격벽(351)이 서로 인접되게 형성되어 있다.
이때, 상기 접촉패턴(349a)은 상기 씰패턴(321)과 화소영역(P)사이에 위치하는 절연막(347)상에 형성되어 있다.
또한, 상기 접촉패턴(349a)을 제외한 접촉스페이서(349) 및 격벽(351)을 포함한 절연막(347) 및 제1 전극 (345)상에는 유기발광층(353)이 형성되어 있다.
그리고, 상기 유기발광층(353)을 포함한 상기 접촉패턴(349a)상에는 전자 주입전극인 제2 전극(355)이 형성되어 있다.
이때, 상기 제1전극(345)과 절연막(347) 및 접촉스페이서(349)표면상에 형성되는 유기발광층(353)과 제2 전극(355)은 상기 격벽(351)에 의해 분리 형성되어져 각각의 독립된 하나의 유기발광다이오드를 구성한다.
이는 상기 격벽(351)이 측면이 테이퍼진 형태로 이루어져 있어 상기 유기발광층(353)과 제2 전극(355)이 상기 격벽(351)의 상면에만 형성되고 그 하부측 절연막(349)부분에는 형성되지 않게 된다.
따라서, 상기 격벽(351)을 기준으로 하여 좌,우측 유기발광층(353)과 제2전극(355)이 서로 분리 형성되므로 인하여 서로 독립된 유기발광 다이오드를 구성한다.
그리고, 상기 제2 전극(355)과 구동소자(Td)의 드레인전극(311)은 별도의 연결배선(317)을 통해 간접적으로 연결된다. 즉, 상기 제1 및 제2 기판(301, 341)을 합착하면, 상기 연결배선(317)이 상기 접촉스페이서(349)상에 형성된 전자 주입전극인 제2전극(355) 일부와 접촉하게 된다.
또한, 상기 제2 기판(341)의 외곽에 형성된 접촉패턴(349a)상에 형성된 제2 전극(355) 부분은 상기 제1 기판(301)에 형성된 밀폐된 지지패턴(319)와 접촉하게 된다.
여기서, 상기 댐(dam) 구조(360)는 상기 제1기판(301)의 테두리부, 즉 화소영역(P)을 제외한 지역에 위치하는 제1 더미금속패턴(303a), 게이트절연막 (305), 더미액티브층(307a), 제2 더미금속패턴(313) 및 층간절연막(315) 및 지지패턴(319)과 함께 제2기판(341)상에 형성된 접촉패턴(349a)으로 구성된다.
이때, 상기 댐구조(360)는 1개로 한정하는 것이 아니라 필요에 따라 2개의 이상 복수개를 구비할 수도 있다.
또한, 상기 지지패턴(319)은 공급전원부(Vdd)(303b)에 전기적으로 연결되어 있다.
따라서, 상기 접촉패턴(349a)상에 형성된 제2전극(355) 일부가 상기 지지패턴(319)과 접촉되므로 인하여 공급전원부(Vdd)(303b)로부터 공급되는 Vdd 전압을 제2 기판(341)으로 전달하게 된다.
이때, 상기 접촉패턴(349a)은 원기둥(pillar) 형태로서 상기 지지패턴 (319)과 점 접촉 형태를 이루게 된다.
이렇게, 발광부와 박막트랜지스터 어레이부를 형성한 이후에 씰패턴(321)에 의해 상기 제1 기판(301)과 제2 기판(341)을 합착하면, 상기 접촉패턴(349a) 와 지지패턴(319)이 접촉되어져 밀폐된 구조를 이룬다.
따라서, 본 발명의 제3 실시예에 따른 유기전계발광소자의 외부로 부터의 습기 등이 유기전계발광소자내부로 침투되더라도 상기 접촉패턴(349a)과 접촉된 지지 패턴(319)에 의해 습기 등이 더이상 유기전계발광소자내부로 침투되는 것이 차단되므로 소자의 불량을 크게 억제할 수 있다.
한편, 상기 접촉패턴(349a)을 벽(wall) 형태로 복수개를 형성한후 지지패턴 (319)와 접촉되도록 하므로써 진공 합착능력을 향상시키고 투습 방지력이 개선되는 효과를 얻을 수 있다.
또한편, 본 발명에 따른 제4 실시예로서, 접촉 스페이서를 적용하지 않고 언더컷 분리구조(undercut-separator)를 이용한 유기전계발광소자에 댐구조를 적용한 실시예에 대해 도 10을 참조하여 설명하면 다음과 같다.
도 10은 본 발명의 제4 실시예에 따른 유기전계발광소자의 구성을 개략적으로 도시한 단면도로서, 접촉스페이서없이 형성된 댐구조를 도시한 단면도이다.
도 10을 참조하면, 본 발명의 제4 실시예에 따른 유기전계발광소자는 서로 대향하여 배치되는 투명한 제1기판(401) 및 제2기판(441)과, 이들 제1, 2 기판 (401, 441)의 테두리부를 합착시키는 씰패턴(431) 및, 상기 씰패턴(431)와 화소영역(P)사이에 구비된 댐구조(460)를 포함하여 구성된다.
여기서, 상기 제1기판(401)의 상부에는 다수의 화소부(발광부)(P)가 정의되고, 각 화소부(P)의 일측마다 박막트랜지스터(즉, 스위칭소자와 구동소자)(T)와 어레이배선(미도시)이 형성되어 있다. 또한, 상기 제1기판(401)의 상부에는 공급전원부(Vdd)(403b)가 형성되어 있다.
또한, 상기 댐(dam) 구조(460)는 상기 제1기판(401)의 테두리부, 즉 화소영역을 제외한 지역에 위치하는 제1 더미금속패턴(403a), 게이트절연막(405), 더미액 티브층(407a), 제2 더미금속패턴(413), 제1층간절연막(415), 더미연결배선(419), 제2층간절연막(421) 및 지지패턴(425)과 함께 제2기판(441)상에 형성된 제2 접촉패턴 (451)으로 구성된다.
이때, 상기 댐구조(460)는 하나로 한정하는 것이 아니라 일정 간격을 두고 복수개를 형성할 수 있으며, 이 경우에 복수개의 댐구조와 대응되게 복수개의 접촉패턴이 형성되어야 한다.
상기 박막트랜지스터(T)는 상기 제1기판(401)상에 형성된 게이트전극(403)과, 상기 게이트전극(403)상에 형성된 게이트절연막(405)과 액티브층(407) 및 상기 액티브층(407)상에 형성된 소스/드레인전극(409, 411)을 포함하여 구성된다.
그리고, 상기 박막트랜지스터(T)가 형성된 제1 기판(401) 전면에 유기 절연물질 또는 무기절연물질로 구성된 층간절연막(421)이 형성되어 있다.
또한, 상기 층간절연막(421)에는 상기 박막트랜지스터(T)의 드레인전극(417) 일부와 상기 공급전원부(403b)와 연결된 지지패턴(425) 일부를 각각 노출시키는 콘택홀(미도시)이 형성되어 있다.
상기 콘택홀(미도시)을 포함한 제2 층간절연막(421)상에는 상기 드레인전극 (417) 및 더미연결배선(419)과 각각 연결되는 연결배선(423)과 지지패턴(425)이 형성되어 있다.
한편, 상기 제2 기판(441)의 상부에는 보조전극(443)이 형성되어 있으며, 상기 보조전극(443)이 형성된 제2 기판(441)의 전면에는 투명한 정공 주입전극인 제1전극(445)이 형성되어 있다.
그리고, 상기 화소영역(P)과 씰패턴(431)사이에 위치하는 제1 전극(445)상에는 일정간격을 두고 절연막패턴(447)이 형성되어 있다.
또한, 상기 화소영역에 위치하는 제1 전극(445)상에는 제1 접촉패턴(449)이 형성되어 있으며, 상기 절연막패턴(447)상에는 제2 접촉패턴(451)이 형성되어 있다.
이때, 상기 제1 접촉패턴(449)은 중앙부에 개구부(449a)가 형성되어 있어, 좌,우측이 서로 분리되도록 구성되어 있으며, 언더컷 (undercut) 방식에 의한 식각공정에 의해 형성된다. 즉, 상기 제1접촉패턴(449)의 중앙부에 형성된 개구부 (449a)의 하부측이 상부측에 비해 개구폭이 넓게 형성되어 있다.
또한, 상기 제1 접촉패턴(449)은 무기절연물질 또는 유기절연물질로 형성되며, 막 두께는 수 μm 정도로 형성한다.
그리고, 상기 제1 접촉패턴(449)을 포함한 제1전극(445)상에는 유기발광층 (453)이 형성되어 있으며, 상기 유기발광층(453)을 포함한 제2 접촉패턴(451)의 표면에는 전자 주입전극인 제2 전극(455)을 형성한다.
이때, 상기 제1 접촉패턴(449)표면에 형성되는 제2 전극(455)은 상기 개구부 (449a)에 의해 분리 형성되게 되므로써 제1 접촉패턴(449)의 좌,우측에 형성되는 제2 전극(455)은 각각 독립된 하나의 유기발광다이오드를 구성하는 제2 전극으로 사용하게 된다.
그리고, 상기 제2 전극(455)과 구동소자(Td)의 드레인전극(411)은 별도의 연결배선(423)을 통해 간접적으로 연결된다. 즉, 상기 연결배선(423)을 상기 제1 기판(401)에 형성하고, 상기 제1 및 제2 기판(401, 441)을 합착하면, 상기 연결배선(423)이 상기 제1접촉패턴(449)상에 형성된 전자 주입전극인 제2전극(455) 일부와 접촉하게 된다.
또한, 상기 제2 기판(401)의 외곽에 형성된 제2 접촉패턴(451)상에 형성된 제2전극(455) 부분은 상기 제1 기판(401)에 형성된 지지패턴(425)과 접촉하게 된다.
이때, 상기 제2 접촉패턴(451)상에 형성된 제2전극(455) 일부가 상기 지지패턴(425)과 접촉되므로 인하여 공급전원부(Vdd)(403b)로부터 공급되는 Vdd 전압을 제2 기판(441)으로 전달하게 된다.
또한, 상기 박막트랜지스터의 어레이소자부와 댐(dam) 구조(460)을 구성하는 지지패턴(419)의 단차는 동일하게 유지하는 것이 바람직하다. 이는 제1기판(401)과 제2 기판(441)을 합착하는 경우에 제1 기판(401)상에 형성된 구조물이 균일한 단차를 가지므로써 제2 기판과의 합착이 용이하게 이루어지게 된다.
이렇게, 발광부와 박막트랜지스터 어레이부를 형성한 이후에 씰패턴(431)에 의해 상기 제1 기판(401)과 제2 기판(441)을 합착하면, 상기 제2접촉패턴(451)이 상기 댐구조(460)을 구성하는 지지패턴(425)과 접촉되어져 밀폐된 구조를 이룬다.
따라서, 본 발명의 제4 실시예에 따른 유기전계발광소자의 외부로 부터의 습기 등이 유기전계발광소자내부로 침투되더라도 상기 제2접촉패턴(451)과 접촉된 댐구조(460)에 의해 습기 등이 더이상 유기전계발광소자내부로 침투되는 것이 차단되므로 소자의 불량을 크게 억제할 수 있다.
한편, 상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
상기에서 설명한 바와같이, 본 발명에 따른 유기전계발광소자 및 그 제조방법에 의하면 다음과 같은 효과가 있다.
본 발명에 따른 유기전계발광소자 및 그 제조방법은 Vdd 콘택부에서는 벽(wall) 타입의 접촉스페이서를 형성하여 사용하므로써 어레이의 외곽을 따라 차폐형 구조를 갖게 된다.
따라서, 벽(wall) 구조의 접촉스페이서 갯수가 1개이든 복수개이든 접촉 스페이서 형성 공정시에 한꺼번에 형성되므로 추가적으로 공정을 진행할 필요가 없게 된다.
그리고, 상판의 벽구조의 접촉 스페이서가 하판의 접촉금속에 접촉될때, 하판에 평탄화막을 형성하고 그 막에 콘택홀을 형성하여 접촉금속을 증착하므로써 완전 밀폐형 접촉을 구현할 수 있다.
한편, 본 발명에 따른 유기전계발광소자 및 그 제조방법은 기존의 언더컷을 이용한 격벽공정을 그대로 사용하면서, 공급전원(Vdd) 접촉용 밀폐형 격벽의 갯수를 여러개를 구성할 수 있다.
또한, 하판의 배선 구조등에 제약없이 상판의 Vdd 접촉용 격벽이 어레이 외 곽부에 접촉될때 완전 밀폐형 구조로 접촉할 수 있다.
따라서, 본 발명에 따른 유기전계발광소자 및 그 제조방법은 유기계발광소자의 외부로 부터의 습기 등이 유기전계발광소자내부로 침투되더라도 씰패턴과 화소영역사이에 구비된 댐구조에 의해 습기 등이 더이상 유기전계발광소자내부로 침투되는 것이 차단되므로 소자의 불량을 크게 억제할 수 있다.
즉, 본 발명에 따른 유기전계발광소자는 최외곽 씰패턴이외에 밀폐형 댐구조를 구비하므로써 외부 투습 방지력과 진공 보존 능력이 개선된다.
또한, 본 발명에 따른 유기전계발광소자는 별도의 공정단계의 추가없이 복수개의 댐(dam) 구조를 형성하므로써 중복 차폐에 의한 씰(sealing) 효과를 향상시킬 수 있다.
그리고, 본 발명에 따른 유기전계발광소자는 밀폐형 댐(dam)을 공급전원부(Vdd)의 접촉 스페이서로 활용하므로써 접촉 저항을 안정화시킬 수 있다.

Claims (40)

  1. 서로 이격되게 배열되고 다수의 화소부가 정의된 제1기판과 제2기판;
    상기 제1기판의 화소영역에 형성되고 게이트전극과 액티브층 및 소스/드레인전극으로 구성된 박막트랜지스터;
    상기 드레인전극과 연결된 연결배선;
    상기 제2기판에 형성되고 상기 연결배선과 접속되는 유기발광다이오드;
    상기 제1 기판과 제2기판사이에 형성된 씰패턴; 및
    상기 씰패턴와 화소영역사이에 위치하는 제1기판과 제2기판에 구비된 댐구조;를 포함하여 구성되는 것을 특징으로하는 유기전계발광소자.
  2. 제1항에 있어서, 상기 댐구조는 제1기판에 형성된 지지패턴과 제2기판에 형성된 접촉패턴을 포함하여 구성되는 것을 특징으로하는 유기전계발광소자.
  3. 제1항에 있어서, 상기 댐구조는 제1 기판과 제2 기판상에 밀폐형 구조로 이루어진 것을 특징으로하는 유기전계발광소자.
  4. 제1항에 있어서, 상기 댐 구조는 적어도 하나 이상인 것을 특징으로하는 유기전계발광소자.
  5. 제2항에 있어서, 상기 댐구조의 지지패턴은 상기 연결배선과 동일한 단차를 갖는 것을 특징으로하는 유기전계발광소자.
  6. 제1항에 있어서, 상기 댐구조는 제1기판상에 형성된 제1더미금속패턴, 게이트절연막, 액티브층, 제2 더미금속패턴, 층간절연막패턴, 더미연결배선, 지지패턴 및 제2기판상에 형성된 접촉패턴으로 구성된 것을 특징으로하는 유기전계발광소자.
  7. 제6항에 있어서, 상기 제1기판에 공급전원부가 더 구비된 것을 특징으로하는 유기전계발광소자.
  8. 제7항에 있어서, 상기 공급전원부는 상기 지지패턴을 통해 상기 제1전극과 전기적으로 연결된 것을 특징으로하는 유기전계발광소자.
  9. 제1항에 있어서, 상기 제2 기판의 화소영역에 접촉 스페이서가 형성된 것을 특징으로하는 유기전계발광소자.
  10. 제9항에 있어서, 상기 제2전극은 상기 접촉 스페이서표면에 형성된 것을 특징으로하는 유기전계발광소자.
  11. 제10항에 있어서, 상기 접촉 스페이서표면에 형성된 제2전극 일부는 상기 연 결배선과 접촉되는 것을 특징으로하는 유기전계발광소자.
  12. 제1항에 있어서, 상기 제2기판의 각 화소부에 격벽이 형성된 것을 특징으로하는 유기전계발광소자.
  13. 화소영역이 정의된 제1기판과 제2기판을 제공하는 단계;
    상기 제1기판에 게이트전극과 액티브층 및 소스/드레인전극으로 구성된 박막트랜지스터를 형성하는 단계;
    상기 제1기판의 화소영역에 상기 박막트랜지스터의 드레인전극과 연결되는 연결배선을 형성하는 단계;
    상기 제1기판의 화소영역의 외곽에 지지패턴을 형성하는 단계;
    상기 제2기판상에 상기 연결배선과 접촉하는 유기발광다이오드를 형성하는 단계;
    상기 제2기판의 화소영역의 외곽에 상기 지지패턴과 대응하는 접촉패턴을 형성하는 단계; 및
    상기 제1 기판과 제2기판이 합착되도록 상기 제1기판의 화소영역의 외곽에 씰패턴을 형성하는 단계;를 포함하여 구성되는 것을 특징으로하는 유기전계발광소자 제조방법.
  14. 제13항에 있어서, 상기 지지패턴과 접촉패턴은 댐구조를 구성하는 것을 특징 으로하는 유기전계발광소자 제조방법.
  15. 제14항에 있어서, 상기 댐구조는 제1 기판상에 밀폐형 구조로 이루어진 것을 특징으로하는 유기전계발광소자 제조방법.
  16. 제14항에 있어서, 상기 댐 구조는 적어도 하나 이상인 것을 특징으로하는 유기전계발광소자 제조방법.
  17. 제13항에 있어서, 상기 지지패턴은 상기 연결배선과 동일한 단차를 갖는 것을 특징으로하는 유기전계발광소자 제조방법.
  18. 제14항에 있어서, 상기 댐구조는 제1더미금속패턴, 게이트절연막, 액티브층, 제2 더미금속패턴, 층간절연막패턴, 더미연결배선, 지지패턴과 함께 접촉패턴으로 이루어진 것을 특징으로하는 유기전계발광소자 제조방법.
  19. 제13항에 있어서, 상기 박막트랜지스터의 게이트전극 형성시에 공급전원부가 형성되는 것을 특징으로하는 유기전계발광소자 제조방법.
  20. 제19항에 있어서, 상기 공급전원부는 상기 댐구조를 구성하는 지지패턴을 통해 상기 제1전극과 전기적으로 연결되는 것을 특징으로하는 유기전계발광소자 제조 방법.
  21. 제14항에 있어서, 상기 제2 기판의 화소영역에 접촉 스페이서를 형성하는 단계를 더 포함하는 것을 특징으로하는 유기전계발광소자 제조방법.
  22. 제13항에 있어서, 상기 제2전극은 상기 접촉 스페이서표면에 형성되는 것을 특징으로하는 유기전계발광소자 제조방법.
  23. 제22항에 있어서, 상기 접촉 스페이서표면에 형성된 제2전극 일부는 상기 연결배선과 접촉되는 것을 특징으로하는 유기전계발광소자 제조방법.
  24. 제13항에 있어서, 상기 제2기판에 화소부 각각을 분리하는 격벽을 형성하는 단계를 더 포함하는 것을 특징으로하는 유기전계발광소자 제조방법.
  25. 제13항에 있어서, 상기 제2기판에 화소부 각각을 분리하는 언더컷(undercut) 분리구조를 형성하는 단계를 더 포함하는 것을 특징으로하는 유기전계발광소자 제조방법.
  26. 제25항에 있어서, 상기 제2전극은 상기 언더컷 분리구조표면에 형성되는 것을 특징으로하는 유기전계발광소자 제조방법.
  27. 제26항에 있어서, 상기 언더컷 분리구조표면에 형성된 제2전극 일부는 상기 연결배선과 접촉되는 것을 특징으로하는 유기전계발광소자 제조방법.
  28. 서로 이격되게 배열되고 다수의 화소부가 정의된 제1기판과 제2기판;
    상기 제1기판의 화소영역에 형성되고 게이트전극과 액티브층 및 소스/드레인전극으로 구성된 박막트랜지스터;
    상기 제1기판상에 형성되고, 상기 드레인전극과 연결된 연결배선과 지지패턴;
    상기 제2기판에 상기 연결배선과 접속하는 제1전극을 형성하는 단계;
    상기 제2기판상에 형성되고, 상기 지지패턴과 대응되는 접촉패턴;
    상기 제1전극상에 형성된 유기발광층;
    상기 유기발광층과 접촉패턴상에 형성된 제2전극; 및
    상기 제1 기판과 제2기판사이에 형성된 씰패턴;을 포함하여 구성되는 것을 특징으로하는 유기전계발광소자.
  29. 제28항에 있어서, 상기 제1기판에 공급전원부가 더 구비된 것을 특징으로하는 유기전계발광소자.
  30. 제29항에 있어서, 상기 공급전원부는 상기 지지패턴을 통해 상기 제1전극과 전기적으로 연결된 것을 특징으로하는 유기전계발광소자.
  31. 제28항에 있어서, 상기 제2 기판의 화소영역에 접촉 스페이서가 형성된 것을 특징으로하는 유기전계발광소자.
  32. 제31항에 있어서, 상기 제2전극은 상기 접촉 스페이서표면에 형성된 것을 특징으로하는 유기전계발광소자.
  33. 제31항에 있어서, 상기 접촉 스페이서표면에 형성된 제2전극 일부는 상기 연결배선과 접촉되는 것을 특징으로하는 유기전계발광소자.
  34. 화소영역이 정의된 제1기판과 제2기판을 제공하는 단계;
    상기 제1기판에 게이트전극과 액티브층 및 소스/드레인전극으로 구성된 박막트랜지스터를 형성하는 단계;
    상기 제1기판의 화소영역에 상기 박막트랜지스터의 드레인전극과 연결되는 연결배선을 형성하는 단계;
    상기 제1기판의 화소영역의 외곽에 지지패턴을 형성하는 단계;
    상기 제2기판상에 제1 전극을 형성하는 단계;
    상기 제2기판상에 상기 지지패턴과 대응하는 접촉패턴을 형성하는 단계;
    상기 제1 전극상에 유기발광층을 형성하는 단계;
    상기 제 유기발광층과 접촉패턴상에 제2 전극을 형성하는 단계; 및
    상기 제1 기판의 지지패턴과 상기 제2 기판의 접촉패턴이 접촉하도록 상기 제1기판의 화소영역의 외곽에 씰패턴을 형성하는 단계;를 포함하여 구성되는 것을 특징으로하는 유기전계발광소자 제조방법.
  35. 제34항에 있어서, 상기 박막트랜지스터의 게이트전극 형성시에 공급전원부가 형성되는 것을 특징으로하는 유기전계발광소자 제조방법.
  36. 제35항에 있어서, 상기 공급전원부는 상기 지지패턴을 통해 상기 제1전극과 전기적으로 연결되는 것을 특징으로하는 유기전계발광소자 제조방법.
  37. 제34항에 있어서, 상기 제2 기판의 화소영역에 접촉 스페이서를 형성하는 단계를 더 포함하는 것을 특징으로하는 유기전계발광소자 제조방법.
  38. 제34항에 있어서, 상기 제2전극은 상기 접촉 스페이서표면에 형성되는 것을 특징으로하는 유기전계발광소자 제조방법.
  39. 제34항에 있어서, 상기 접촉 스페이서표면에 형성된 제2전극 일부는 상기 연결배선과 접촉되는 것을 특징으로하는 유기전계발광소자 제조방법.
  40. 제34항에 있어서, 상기 연결배선과 지지패턴은 동시에 형성되는 것을 특징으로하는 유기전계발광소자 제조방법.
KR1020070026321A 2007-03-16 2007-03-16 유기전계발광소자 및 그 제조방법 KR20080084491A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070026321A KR20080084491A (ko) 2007-03-16 2007-03-16 유기전계발광소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070026321A KR20080084491A (ko) 2007-03-16 2007-03-16 유기전계발광소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20080084491A true KR20080084491A (ko) 2008-09-19

Family

ID=40024825

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070026321A KR20080084491A (ko) 2007-03-16 2007-03-16 유기전계발광소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20080084491A (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140027711A (ko) * 2012-08-27 2014-03-07 엘지디스플레이 주식회사 유기발광표시장치 제조 방법 및 장치
US9123676B2 (en) 2013-08-08 2015-09-01 Samsung Display Co., Ltd. Organic light-emitting display apparatus having shock absorption and sealing members
KR20160092154A (ko) * 2015-01-26 2016-08-04 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20180125084A (ko) * 2017-05-11 2018-11-22 삼성디스플레이 주식회사 표시 장치
CN108963105A (zh) * 2014-03-06 2018-12-07 株式会社半导体能源研究所 发光装置
US11158689B2 (en) * 2018-05-28 2021-10-26 Chengdu Boe Optoelectronics Technology Co., Ltd. Electroluminescent display panel, manufacturing method thereof and display device

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140027711A (ko) * 2012-08-27 2014-03-07 엘지디스플레이 주식회사 유기발광표시장치 제조 방법 및 장치
US9123676B2 (en) 2013-08-08 2015-09-01 Samsung Display Co., Ltd. Organic light-emitting display apparatus having shock absorption and sealing members
CN108963105A (zh) * 2014-03-06 2018-12-07 株式会社半导体能源研究所 发光装置
US10804487B2 (en) 2014-03-06 2020-10-13 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
CN108963105B (zh) * 2014-03-06 2020-11-24 株式会社半导体能源研究所 发光装置
US11690243B2 (en) 2014-03-06 2023-06-27 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
KR20160092154A (ko) * 2015-01-26 2016-08-04 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20180125084A (ko) * 2017-05-11 2018-11-22 삼성디스플레이 주식회사 표시 장치
KR20220048985A (ko) * 2017-05-11 2022-04-20 삼성디스플레이 주식회사 표시 장치
US11700754B2 (en) 2017-05-11 2023-07-11 Samsung Display Co., Ltd. Display device
US11158689B2 (en) * 2018-05-28 2021-10-26 Chengdu Boe Optoelectronics Technology Co., Ltd. Electroluminescent display panel, manufacturing method thereof and display device

Similar Documents

Publication Publication Date Title
JP4365364B2 (ja) 有機電界発光素子およびその製造方法
KR100544436B1 (ko) 유기전계 발광소자와 그 제조방법
JP4574342B2 (ja) 有機電界発光素子とその製造方法
KR100500147B1 (ko) 유기전계 발광소자와 그 제조방법
JP4247967B2 (ja) 有機電界発光素子とその製造方法
KR101927334B1 (ko) 유기전계발광소자 및 그 제조방법
KR20030086166A (ko) 유기전계 발광소자와 그 제조방법
CN104733500A (zh) 有机发光显示装置及其修复方法
JP2004200167A (ja) 有機電界発光素子及びその製造方法
KR102278160B1 (ko) 유기전계발광표시장치 및 그 리페어 방법
JP2004047468A (ja) 有機電界発光素子とその製造方法
KR100473590B1 (ko) 유기전계 발광소자와 그 제조방법
KR20190066648A (ko) 표시 장치 및 그 제조 방법
JP2001100654A (ja) Ｅｌ表示装置
KR20080084491A (ko) 유기전계발광소자 및 그 제조방법
JP2004004811A (ja) 有機電界発光素子とその製造方法
JP2001100655A (ja) Ｅｌ表示装置
KR101587097B1 (ko) 유기전계발광소자의 제조방법
KR20080001263A (ko) 듀얼 플레이트 유기 전계 발광 소자 및 이의 제조 방법
KR20170025942A (ko) 유기발광표시장치 및 그의 제조방법
KR20150054125A (ko) 유기발광 표시장치 및 그 제조방법
KR100658341B1 (ko) 전계발광소자 및 그 제조방법
KR101696460B1 (ko) 유기전계발광표시장치
KR20080084489A (ko) 유기전계발광소자 및 그 제조방법
KR20050068440A (ko) 유기전계 발광소자와 그 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid