KR20080083962A - 증폭기 - Google Patents

증폭기 Download PDF

Info

Publication number
KR20080083962A
KR20080083962A KR1020070024888A KR20070024888A KR20080083962A KR 20080083962 A KR20080083962 A KR 20080083962A KR 1020070024888 A KR1020070024888 A KR 1020070024888A KR 20070024888 A KR20070024888 A KR 20070024888A KR 20080083962 A KR20080083962 A KR 20080083962A
Authority
KR
South Korea
Prior art keywords
unit
amplifier
terminal
transistor
distortion
Prior art date
Application number
KR1020070024888A
Other languages
English (en)
Inventor
탁금영
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020070024888A priority Critical patent/KR20080083962A/ko
Publication of KR20080083962A publication Critical patent/KR20080083962A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/26—Push-pull amplifiers; Phase-splitters therefor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

본 발명에 따른 증폭기는 커먼 소스(common sourece) 구조를 채택하고, 출력단에 일그러짐 감쇄부를 형성함으로써, 종래의 가변 게인을 갖는 증폭기 구조에 비하여 우수한 잡음 특성을 보장함과 동시에 선형성의 저하를 방지할 수 있다.
또한, 상기 증폭기의 후단에 바이패스가 가능한 감쇠기를 배치함으로써, 광대역의 게인 가변을 제공할 수 있다.
일그러짐(distortion), 증폭, 가변, 게인, 감쇄, 퇴화(degeneration), 피드백(feedback)

Description

증폭기{amplifier}
도 1은 종래의 가변 게인 증폭기를 나타낸 회로도.
도 2는 도 1의 게인에 따른 잡음 특성과 출력 IM3를 나타낸 그래프.
도 3은 종래의 다른 가변 게인 증폭기를 나타낸 회로도.
도 4는 도 3의 게인에 따른 잡음 특성과 출력 IM3를 나타낸 그래프.
도 5는 본 발명의 바람직한 일실시예에 따른 증폭기를 나타낸 블럭도.
도 6은 도 5의 구체적인 일예를 나타낸 개략도.
도 7은 본 발명의 바람직한 다른 실시예에 따른 증폭기를 나타낸 블럭도.
도 8은 도 7의 구체적인 일예를 나타낸 회로도.
도 9는 본 발명의 바람직한 또다른 실시예에 따른 증폭기를 나타낸 회로도.
도 10은 도 9의 게인에 따른 잡음 특성과 출력 IM3를 나타낸 그래프.
*도면의 주요부분에 대한 부호의 설명*
120, 220...일그러짐 감쇄부 231...제1 증폭부
233...제2 증폭부 232...제1 피드백부
234...제2 피드백부
본 발명은 증폭기에 관한 것으로서, 보다 상세하게 설명하면 두개의 입력을 받아 두개의 출력을 하며, 게인(gain)의 변동이 가능한 증폭기에 관한 것이다.
가변 게인(variable gain)을 갖는 증폭기를 구현하는 방법으로는, 먼저 고정 게인을 갖는 증폭기의 전단에 가변 감쇠기(variable attenuator)를 배치하는 방법이 있으며, 다른 방법으로는 증폭기 자체가 가변 이득을 갖도록 설계하는 방법이 있다.
도 1은 고정 게인을 갖는 증폭기의 전단에 가변 감쇠기를 배치하는 방법을 나타낸 개략도로서, 살펴보면 가변 감쇠기(20)가 증폭기(10)의 전단에 배치되어 있는 것을 알 수 있다.
상기 감쇠기(減衰器, attenuator)(20)는 전기 신호의 진폭을 작게 하기 위한 기기로, 저항 또는 커패시터 회로망으로 구성되는데, 다이얼(스위치 등)로 감쇠량을 바꿀 수 있고, 감쇠비를 적접 읽을 수 있는 것이 많다. 감쇠비·이득 등의 측정이나 신호의 전압·전류를 조정하는 데 주로 사용된다.
도 1에서는 저항 회로망의 내부에 바이패스 라인과 스위치를 구비하여 가변 감쇠가 이루어지도록 하고 있으며, 상기 증폭기(10)의 전단에 배치되어 있다.
이와 같은 구성의 증폭기(위의 증폭기(10)와 용어가 중복되나, 여기서는 상기 증폭기(100)을 포함하는 증폭 시스템임을 밝힌다)는 그 구성이 용이하고, 사용 되는 가변 감쇠기가 수동 소자인 관계로 게인의 변동에 상관없이 출력 IM3(3rd inter modulation)가 일정하게 유지되므로, 선형성(linearity)이 우수하다. 대신 게인 감소시에 잡음 특성(NF, noise figure)이 증가하는 경향이 있으며, 이는 도 2에 나타낸 바와 같다.
도 3은 증폭기 자체가 가변 이득을 갖도록 설계한 회로도를 나타낸 것으로, 살펴보면 게인 가변부를 형성하고, 상기 게인 가변부의 스위칭에 의하여 게인을 가변시키고 있다.
필요에 따라 입력 신호를 그대로 출력시키기 위하여 바이패스를 위한 스위치를 배치하고 CMFB(common mode feedback) 블럭을 적절하게 설계하여 배치하고 있다.
일반적으로 사용되고 있는 가변 이득을 갖는 증폭기는 2dB 간격으로 게인 조절이 가능하고, 전체 게인 조절 범위는 28dB이다.
도 4와 같이 도 1에 비해서 잡음 특성이 게인을 감소시킨 정도보다는 작게 증가하므로(기울기가 도 2보다 작음), 도 1의 구성에 비하여 잡음 성능이 우수하다. 대신에 커먼 게이트(common gate) 구조이므로, 입력 신호가 커서 게인을 작게 조절했을 경우 출력 IM3가 증가하는 경향을 나타낸다. IM3의 증가는 곧 선형성을 나타내는 지표인 OIP3(3rd output intercept point, 출력 3차 교차점)가 낮아짐을 의미하므로 선형성이 도 1에 비하여 떨어지게 된다.
위의 도 1 및 2의 구성에 따른 문제점을 해소하는 방안을 이하 살펴보기로 한다.
본 발명은 상기와 같은 문제점을 개선하기 위하여 창출된 것으로서, 가변 게인을 갖는 증폭기에서 우수한 잡음 특성을 보장함과 동시에 선형성의 저하를 방지할 수 있는 증폭기를 제공하는 것을 목적으로 한다.
아울러, 종래에 비하여 광대역에 적용 가능한 증폭기를 제공하는 것을 다른 목적으로 한다.
또한, 일그러짐을 감쇄하여 선형성을 보다 향상시키는 것을 또다른 목적으로 한다.
상기한 목적을 달성하기 위하여 본 발명은 소정의 바이어스가 인가되는 상태로, 양(+), 음(-) 두 신호의 입력을 받아 양(+), 음(-) 두 신호로 출력하는 디퍼런셜(differentail) 구조의 증폭기에 있어서, 상기 양, 음의 출력 신호가 출력되는 출력단에 각각 신호의 일그러짐을 감쇄(減殺)시키는 일그러짐 감쇄부가 배치되는 것을 특징으로 한다.
여기서, 상기 일그러짐 감쇄부는 상기 바이어스에 소스단이, 출력 신호의 출력단에 드레인단이, 입력 신호의 입력단에 게이트단이 연결되는 P형 트랜지스터인 것이 바람직하다.
또한, 본 발명은 양(+), 음(-) 두 신호의 입력을 받아 양(+), 음(-) 두 신호로 출력하는 디퍼런셜(differentail) 구조의 증폭기에 있어서, 상기 양의 입력 신호가 인가되는 제1 증폭부와, 상기 음의 입력 신호가 인가되는 제2 증폭부로 이루어진 커먼 소스(common source) 증폭부; 및 상기 커먼 소스 증폭부의 출력단 각각(+, -)에 배치되어 신호의 일그러짐을 감쇄(減殺)시키는 일그러짐 감쇄부를 포함하는 것을 다른 특징으로 한다.
이 때, 상기 커먼 소스 증폭부는,
상기 제1 증폭부의 입력단과 상기 제2 증폭부의 출력단에 연결되는 제1 저항부와, 상기 제1 저항부에 병렬로 연결되는 제1 스위칭부가 구비된 제1 피드백부와; 상기 제2 증폭부의 입력단과 상기 제1 증폭부의 출력단에 연결되는 제2 저항부와, 상기 제2 저항부에 병렬로 연결되는 제2 스위칭부가 구비된 제2 피드백부를 포함하는 것이 바람직하며, 이 때의 상기 일그러짐 감쇄부는 일단은 상기 제1 및 제2 증폭부의 바이어스단에, 다른 일단은 상기 출력단에 병렬로 연결되는 것이 바람직하다.
또한, 상기 일그러짐 감쇄부는 양의 출력단에 연결되는 경우, 제어단으로 양의 신호가 입력되고; 음의 출력단에 연결되는 경우, 제어단으로 음의 신호가 입력되는 것이 바람직하며, 상기 일그러짐 감쇄부는 상기 제1 및 제2 증폭부의 바이어스단에 소스단이, 출력단에는 드레인단이 연결되는 P형 트랜지스터인 것이 바람직하다. 여기서, 상기 P 형 트랜지스터의 게이트단에는 CMFB(common mode feedback, 공통 모드 피드백)가 병렬로 배치되는 것이 바람직하다.
한편, 상기 제1 증폭부는,
양의 입력 신호가 인가되는 게이트단, 바이어스에 연결되는 드레인단을 갖는 제1+ 트랜지스터부와; 상기 제1+ 트랜지스터부의 드레인단에 병렬로 연결되는 게이트단, 바이어스에 연결되는 드레인단을 갖는 제2+ 트랜지스터부와; 상기 제2+ 트랜지스터부의 소스단에 연결되는 게이트단, 상기 제1+ 트랜지스터부의 소스단에 연결되는 드레인단, 접지에 연결되는 소스단을 갖는 제3+ 트랜지스터부; 및 상기 제3+ 트랜지스터의 게이트단에 연결되는 게이트단, 상기 일그러짐 감쇄부에 연결되는 드레인단을 갖는 제4+ 트랜지스터부를 구비하고,
상기 제2 증폭부는,
음의 입력 신호가 인가되는 게이트단, 바이어스에 연결되는 드레인단을 갖는 제1- 트랜지스터부와; 상기 제1- 트랜지스터부의 드레인단에 병렬로 연결되는 게이트단, 바이어스에 연결되는 드레인단을 갖는 제2- 트랜지스터부와; 상기 제2- 트랜지스터부의 소스단에 연결되는 게이트단, 상기 제1- 트랜지스터부의 소스단에 연결되는 드레인단, 접지에 연결되는 소스단을 갖는 제3- 트랜지스터부; 및 상기 제3- 트랜지스터의 게이트단에 연결되는 게이트단, 상기 일그러짐 감쇄부에 연결되는 드레인단을 갖는 제4- 트랜지스터부를 구비하며,
상기 제1 증폭부의 제1+ 트랜지스터부의 소스단과, 상기 제2 증폭부의 제1- 트랜지스터부의 소스단을 연결하는 퇴화 저항부를 포함하는 것이 바람직하다.
여기서, 상기 제1+ 및 제 1- 트랜지스터부의 드레인단과, 상기 제2+ 및 제2- 트랜지스터부의 소스단에는 정전류원이 배치되는 것이 바람직하며, 상기 제1+-, 제 2 +-, 제3 +-, 제4 +- 트랜지스터부는 N형 트랜지스터인 것이 바람직하다.
또한, 본 발명은 앞에서 살펴본 증폭기와; 상기 증폭기의 출력단에 입력단이 연결되며, 바이패스부가 형성되어 있는 감쇠부를 포함하여 이루어지는 증폭 시스템인 것을 또다른 특징으로 한다.
이하, 첨부된 도면을 참조하면서 본 발명의 바람직한 일실시예를 상세히 설명하도록 한다.
도 5는 본 발명의 바람직한 일실시예에 따른 증폭기를 개략적으로 나타낸 블럭도이다.
도 5를 참조하면, 본 실시예에 따른 증폭기는 소정의 바이어스가 인가되는 상태로, 양(+), 음(-) 두 신호의 입력을 받아 양(+), 음(-) 두 신호로 출력하는 디퍼런셜(differentail) 구조의 증폭기로서, 상기 양, 음의 출력 신호가 출력되는 출력단에 각각 신호의 일그러짐을 감쇄(減殺)시키는 일그러짐 감쇄부가 배치되어 있다.
증폭기는 주로 트랜지스터와 같은 능동 소자를 사용하여 증폭을 수행하게 되는데, 소정의 신호는 능동 소자를 통과하면 선형성이 저하되는 것이 일반적이다. 따라서, 이에 대한 대책이 마련되는 것이 바람직하며, 본 실시예에서는 일그러짐(distortion)을 감쇄시키는 일그러짐 감쇄부(120)를 추가하여 출력 신호의 선형성 향상을 도모한다.
종래에는 일그러짐의 감쇄는 고려하지 않고 증폭기를 이루는 트랜지스터의 게인을 증가시켜 이를 통하여 선형성의 향상을 고려하였으나, 이와 같은 방식은 앞에서 살펴본 바와 같이 가변 게인을 갖는 증폭기에는 어울리는 않는 면이 있는데, 이는 가변 게인을 갖는 증폭기는 게인의 변경을 목적으로 하는바, 게인을 항상 높게 유지할 수는 없기 때문이다.
일그러짐이란 원래의 신호가 어떠한 원인으로 변형되어 달라지는 것을 말하는 것으로, 상기 일그러짐 감쇄부는 상기 변형분을 제거하는 수단이 된다. 이후 구체적인 예를 들어 설명하겠지만, 일그러짐 감쇄부의 구성은 다양하게 이루어질 수 있음을 환기시키고자 한다.
한편, 110은 종래 증폭기 전체와 동일한 구성이거나 유사한 구성을 갖는 증폭부이다.
도 6에 상기 일그러짐 감쇄부의 구체적인 일예를 도시하였다.
살펴보면, 일그러짐 감쇄부가 바이어스에 소스단이, 출력 신호의 출력단에 드레인단이, 입력 신호의 입력단에 게이트단이 연결되는 P형 트랜지스터로 형성되어 있음을 알 수 있다.
상기 P형 트랜지스터는 상기 구성에서 상기 출력 신호에 대한 기준점의 역할을 하게 되는데, 그 부호가 상기 출력 신호와 반대이므로, 출력단의 입장에서 본 경우 출력 신호가 증폭되게 된다. 그러나, 이 경우 상기 P형 트랜지스터의 소스단에 걸리는 전압이 증폭부에 인가되는 바이어스 Bias가 되므로, 단지 일그러짐만을 잡아주게 되며, 이를 통하여 일그러짐(distortion)을 감쇄시키게 된다. 아울러, 소스 팔로워(source follower)로 구성된 상태로 볼 수도 있으므로, 소스 팔로워의 기 능인 임피던스 매칭에 의하여 일그러짐(distortion)을 더욱 감쇄시키게 된다.
도 7은 본 발명의 바람직한 다른 실시예에 따른 증폭기를 나타낸 블럭도로서, 살펴보면 본 실시예에 따른 증폭기는 양의 입력 신호가 인가되는 제1 증폭부(231)와, 음의 입력 신호가 인가되는 제2 증폭부(233)로 이루어진 커먼 소스(common source) 증폭부(230); 및 상기 커먼 소스 증폭부(230)의 출력단 각각(+, -)에 배치되어 신호의 일그러짐을 감쇄(減殺)시키는 일그러짐 감쇄부(220)를 포함하여 이루어져 있다.
상기 커먼 소스(common source) 증폭부(230)는 N형 트랜지스터를 대상으로 한 경우 게이트로 입력 신호를 받아 드레인으로 출력 신호를 출력하는 구성을 갖는 구조로서, 커먼 게이트(common gate) 구조에 비하여 증폭기로 사용하기 적합하다.
디퍼런셜(differential) 구조이므로 제1 및 제2 증폭부(231, 233) 두개의 증폭부로 구성되며, 상기 제1 및 제2 증폭부의 출력단에는 각각 일그러짐 감쇄부(220)가 형성되어 있다.
상기 일그러짐 감쇄부(220)는 도 5에서 설명한 바와 같으며, 구체적으로는 도 6과 같이 형성될 수 있다.
상기 커먼 소스 증폭부를 도 7 및 도 8을 참조하여 보다 구체적으로 살펴보면, 상기 제1 증폭부(231)의 입력단과 상기 제2 증폭부(233)의 출력단에 연결되는 제1 저항부와, 상기 제1 저항부에 병렬로 연결되는 제1 스위칭부가 구비된 제1 피드백부(232)와; 상기 제2 증폭부(233)의 입력단과 상기 제1 증폭부(231)의 출력단 에 연결되는 제2 저항부와, 상기 제2 저항부에 병렬로 연결되는 제2 스위칭부가 구비된 제2 피드백부(234)가 배치되어 있다.
상기 제1 및 제2 저항부는 상기 각 증폭부의 게인을 결정하게 되며, 가변 게인을 갖는 증폭기인 경우는 상기 각 저항부를 가변 저항으로 하여 구성하면 된다.
상기 스위칭부는 입력된 신호를 그대로 출력시키고자 하는 경우, 즉 바이패스(bypass)시키고자 하는 경우 온(on)되며, 그렇지 않은 경우에는 오프(off)된다.
한편, 상기 일그러짐 감쇄부(220)는 도 6에서와 같이 일단은 상기 제1 및 제2 증폭부의 바이어스단(미도시)에, 다른 일단은 상기 출력단에 병렬로 연결되는 것이 바람직하며, 상기 일그러짐 감쇄부(220)가 양의 출력단에 연결되는 경우, 제어단으로 양의 신호가 입력되고; 음의 출력단에 연결되는 경우, 제어단으로 음의 신호가 입력되는 것이 바람직하다.
이는 도 6의 설명에서와 같은 효과를 얻기 위한 구성으로서, 구체적으로 상기 일그러짐 감쇄부는 상기 제1 및 제2 증폭부의 바이어스단에 소스단이, 출력단에는 드레인단이 연결되는 P형 트랜지스터로 구성될 수 있다. 필요한 경우, 상기 P 형 트랜지스터의 게이트단에는 CMFB(common mode feedback, 공통 모드 피드백)를 병렬로 배치할 수도 있다.
한편, 상기 증폭부(231, 233)을 도 8을 참조하여 구체적으로 살펴보면, 상기 제1 증폭부(231)는 양의 입력 신호가 인가되는 게이트단, 바이어스에 연결되는 드레인단을 갖는 제1+ 트랜지스터부(MN1+)와; 상기 제1+ 트랜지스터부(MN1+)의 드레인단에 병렬로 연결되는 게이트단, 바이어스에 연결되는 드레인단을 갖는 제2+ 트 랜지스터부(MN2+)와; 상기 제2+ 트랜지스터부(MN2+)의 소스단에 연결되는 게이트단, 상기 제1+ 트랜지스터부(MN1+)의 소스단에 연결되는 드레인단, 접지에 연결되는 소스단을 갖는 제3+ 트랜지스터부(MN3+); 및 상기 제3+ 트랜지스터(MN3+)의 게이트단에 연결되는 게이트단, 상기 일그러짐 감쇄부에 연결되는 드레인단을 갖는 제4+ 트랜지스터부(MN4+)를 구비하고, 상기 제2 증폭부는 음의 입력 신호가 인가되는 게이트단, 바이어스에 연결되는 드레인단을 갖는 제1- 트랜지스터부(MN1-)와; 상기 제1- 트랜지스터부(MN1-)의 드레인단에 병렬로 연결되는 게이트단, 바이어스에 연결되는 드레인단을 갖는 제2- 트랜지스터부(MN2-)와; 상기 제2- 트랜지스터부(MN2-)의 소스단에 연결되는 게이트단, 상기 제1- 트랜지스터부(MN1-)의 소스단에 연결되는 드레인단, 접지에 연결되는 소스단을 갖는 제3- 트랜지스터부(MN3-); 및 상기 제3- 트랜지스터(MN3-)의 게이트단에 연결되는 게이트단, 상기 일그러짐 감쇄부에 연결되는 드레인단을 갖는 제4- 트랜지스터부(MN4-)를 구비하며, 상기 제1 증폭부의 제1+ 트랜지스터부(MN1+)의 소스단과, 상기 제2 증폭부의 제1- 트랜지스터부(MN1-)의 소스단을 연결하는 퇴화 저항부(R3)를 포함하여 구성된다.
상기 MN1+ 및 MN1-는 커먼 소스 구조로서 게이트로 각각 양(+), 음(-)의 신호를 입력받아 드레인으로 출력하게 된다.
상기 MN1+ 및 MN1-의 드레인으로 출력된 신호는 상기 MN2+ 및 MN2-의 게이트에 인가되고, 상기 MN2+ 및 MN2-은 MN3+, MN3- 및 MN4+, MN4-를 구동시키게 된다.
상기 MN2+, MN2-, MN3+, MN3-, MN4+, MN4-는 전체적으로 전류 미러(mirror)의 구성을 띠게 되어 상기 MN3+ 및 MN3-와 MN4+ 및 MN4-의 트랜지스터 폭(width)의 비만큼 입력 신호를 증폭하여 상기 MN4+, MN4-의 드레인단으로 출력하게 된다.
도 8의 S1, S2, R1 및 R2는 도 7에서 언급한 피드백부에 해당하며, 본 실시예에서는 양의 입력단과 양의 출력단, 음의 입력단과 음의 출력단에 각각 연결되도록 구성하며, 상기 제1+ 및 제 1- 트랜지스터부의 드레인단과, 상기 제2+ 및 제2- 트랜지스터부의 소스단에는 정전류원이 배치된다.
아울러, 상기 제1+-, 제2 +-, 제3 +-, 제4 +- 트랜지스터부, 즉 MN1+, MN1-, MN2+, MN2-, MN3+, MN3-, MN4+, MN4-는 N형 트랜지스터로 구성하였다.
상기 제1 증폭부의 제1+ 트랜지스터부(MN1+)의 소스단과, 상기 제2 증폭부의 제1- 트랜지스터부(MN1-)의 소스단을 연결하는 퇴화 저항부(R3)는 가변 저항으로 이루어져 증폭기의 선형성 및 증폭의 정도를 상기 피드백부 및 MN2+-, MN4+-와 함께 결정짓게 되며, 이때의 게인은 다음의 식
Figure 112007020500389-PAT00001
에 의하여 결정된다.
도 9는 본 발명의 바람직한 다른 실시예를 나타낸 회로도로서, 살펴보면 도 8의 증폭기와 일반적인 감쇠기가 함께 구성되어 있음을 알 수 있다.
상기 증폭기와 감쇠기 각각은 바이패스를 위한 스위칭부가 각각 구비되어 있으며, 감쇠기가 상기 증폭기의 후단에 배치되어 있다.
상기 감쇠기를 상기 증폭기의 후단에 배치하는 것은 상기 감쇠기가 다수의 스위칭 수단을 구비하고 있기 때문이다.
스위칭 수단은 결국 잡음을 유발시키게 되는데, 이렇게 잡음이 유발된 신호를 입력받아 증폭을 하게 되면, 그 신호의 신뢰성이 저하되기 때문에 상기 감쇠기를 증폭기의 후단에 배치하는 것이 바람직하다.
이와 같이 구성함으로써, 높은 게인을 원할 경우에는 상기 증폭기만을(감쇠기 바이패스), 낮은 게인을 원할 경우에는 상기 감쇠기만을(증폭기 바이패스) 동작시켜, 폭넓은 가변 게인을 제공할 수 있게 될 뿐만 아니라, 도 10에 나타낸 바와 같이, 선형성은 도 1의 구성과 대등하고, 잡음 특성은 도 3의 구성과 대등한 것을 알 수 있다.
이상에서 설명된 바와 같이, 본 발명에 따른 증폭기는 커먼 소스(common sourece) 구조를 채택하고 출력단에 일그러짐 감쇄부를 형성함으로써, 종래의 가변 게인을 갖는 증폭기 구조에 비하여 우수한 잡음 특성을 보장함과 동시에 선형성의 저하를 방지할 수 있다.
또한, 상기 증폭기의 후단에 바이패스가 가능한 감쇠기를 배치함으로써, 광대역의 게인 가변을 제공할 수 있다.

Claims (12)

  1. 소정의 바이어스가 인가되는 상태로, 양(+), 음(-) 두 신호의 입력을 받아 양(+), 음(-) 두 신호로 출력하는 디퍼런셜(differentail) 구조의 증폭기에 있어서,
    상기 양, 음의 출력 신호가 출력되는 출력단에 각각 신호의 일그러짐(distortion)을 감쇄(減殺)시키는 일그러짐 감쇄부가 배치되는 것을 특징으로 하는 증폭기.
  2. 제 1 항에 있어서,
    상기 일그러짐 감쇄부는 상기 바이어스에 소스단이, 출력 신호의 출력단에 드레인단이, 입력 신호의 입력단에 게이트단이 연결되는 P형 트랜지스터인 것을 특징으로 하는 증폭기.
  3. 양(+), 음(-) 두 신호의 입력을 받아 양(+), 음(-) 두 신호로 출력하는 디퍼런셜(differentail) 구조의 증폭기에 있어서,
    상기 양의 입력 신호가 인가되는 제1 증폭부와, 상기 음의 입력 신호가 인가되는 제2 증폭부로 이루어진 커먼 소스(common source) 증폭부; 및
    상기 커먼 소스 증폭부의 출력단 각각(+, -)에 배치되어 신호의 일그러짐을 감쇄(減殺)시키는 일그러짐 감쇄부
    를 포함하는 것을 특징으로 하는 증폭기.
  4. 제 3 항에 있어서,
    상기 커먼 소스 증폭부는,
    상기 제1 증폭부의 입력단과 상기 제2 증폭부의 출력단에 연결되는 제1 저항부와, 상기 제1 저항부에 병렬로 연결되는 제1 스위칭부가 구비된 제1 피드백부와;
    상기 제2 증폭부의 입력단과 상기 제1 증폭부의 출력단에 연결되는 제2 저항부와, 상기 제2 저항부에 병렬로 연결되는 제2 스위칭부가 구비된 제2 피드백부
    를 포함하는 것을 특징으로 하는 증폭기.
  5. 제 4 항에 있어서,
    상기 일그러짐 감쇄부는 일단은 상기 제1 및 제2 증폭부의 바이어스단에, 다른 일단은 상기 출력단에 병렬로 연결되는 것을 특징으로 하는 증폭기.
  6. 제 5 항에 있어서,
    상기 일그러짐 감쇄부는 양의 출력단에 연결되는 경우, 제어단으로 양의 신호가 입력되고; 음의 출력단에 연결되는 경우, 제어단으로 음의 신호가 입력되는 것을 특징으로 하는 증폭기.
  7. 제 6 항에 있어서,
    상기 일그러짐 감쇄부는 상기 제1 및 제2 증폭부의 바이어스단에 소스단이, 출력단에는 드레인단이 연결되는 P형 트랜지스터인 것을 특징으로 하는 증폭기.
  8. 제 7 항에 있어서,
    상기 P 형 트랜지스터의 게이트단에는 CMFB(common mode feedback, 공통 모드 피드백)가 병렬로 배치되는 것을 특징으로 하는 증폭기.
  9. 제 4 항에 있어서,
    상기 제1 증폭부는,
    양의 입력 신호가 인가되는 게이트단, 바이어스에 연결되는 드레인단을 갖는 제1+ 트랜지스터부와;
    상기 제1+ 트랜지스터부의 드레인단에 병렬로 연결되는 게이트단, 바이어스에 연결되는 드레인단을 갖는 제2+ 트랜지스터부와;
    상기 제2+ 트랜지스터부의 소스단에 연결되는 게이트단, 상기 제1+ 트랜지스터부의 소스단에 연결되는 드레인단, 접지에 연결되는 소스단을 갖는 제3+ 트랜지스터부; 및
    상기 제3+ 트랜지스터의 게이트단에 연결되는 게이트단, 상기 일그러짐 감쇄부에 연결되는 드레인단을 갖는 제4+ 트랜지스터부를 구비하고,
    상기 제2 증폭부는,
    음의 입력 신호가 인가되는 게이트단, 바이어스에 연결되는 드레인단을 갖는 제1- 트랜지스터부와;
    상기 제1- 트랜지스터부의 드레인단에 병렬로 연결되는 게이트단, 바이어스에 연결되는 드레인단을 갖는 제2- 트랜지스터부와;
    상기 제2- 트랜지스터부의 소스단에 연결되는 게이트단, 상기 제1- 트랜지스터부의 소스단에 연결되는 드레인단, 접지에 연결되는 소스단을 갖는 제3- 트랜지스터부; 및
    상기 제3- 트랜지스터의 게이트단에 연결되는 게이트단, 상기 일그러짐 감쇄부에 연결되는 드레인단을 갖는 제4- 트랜지스터부를 구비하며,
    상기 제1 증폭부의 제1+ 트랜지스터부의 소스단과, 상기 제2 증폭부의 제1- 트랜지스터부의 소스단을 연결하는 퇴화 저항부
    를 포함하는 것을 특징으로 하는 증폭기.
  10. 제 9 항에 있어서,
    상기 제1+ 및 제 1- 트랜지스터부의 드레인단과, 상기 제2+ 및 제2- 트랜지스터부의 소스단에는 정전류원이 배치되는 것을 특징으로 하는 증폭기.
  11. 제 9 항 또는 제 10 항에 있어서,
    상기 제1+-, 제2 +-, 제3 +-, 제4 +- 트랜지스터부는 N형 트랜지스터인 것을 특징으로 하는 증폭기.
  12. 제 4 항 내지 제 9 항 중 어느 한 항의 증폭기와;
    상기 증폭기의 출력단에 입력단이 연결되며, 바이패스부가 형성되어 있는 감쇠(減衰)부
    를 포함하여 이루어지는 증폭 시스템.
KR1020070024888A 2007-03-14 2007-03-14 증폭기 KR20080083962A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070024888A KR20080083962A (ko) 2007-03-14 2007-03-14 증폭기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070024888A KR20080083962A (ko) 2007-03-14 2007-03-14 증폭기

Publications (1)

Publication Number Publication Date
KR20080083962A true KR20080083962A (ko) 2008-09-19

Family

ID=40024416

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070024888A KR20080083962A (ko) 2007-03-14 2007-03-14 증폭기

Country Status (1)

Country Link
KR (1) KR20080083962A (ko)

Similar Documents

Publication Publication Date Title
US6882226B2 (en) Broadband variable gain amplifier with high linearity and variable gain characteristic
US6801089B2 (en) Continuous variable-gain low-noise amplifier
KR100648379B1 (ko) 가변이득 증폭기 및 가변이득 증폭 모듈
KR100816217B1 (ko) 이득 가변형 증폭기
KR100705326B1 (ko) 피드백형 가변이득 증폭기 및 그 제어방법
US6577190B2 (en) Linear gain control amplifier
JP4902250B2 (ja) 可変利得増幅器
KR20060096719A (ko) 가변이득 광대역 증폭기
US20090072905A1 (en) Variable gain amplifier having wide gain variation and wide bandwidth
US7948314B2 (en) Tunable linear operational transconductance amplifier
KR100499787B1 (ko) 스위치 모드 동작을 하는 선형성이 우수한 광대역 가변이득 증폭기
KR100413182B1 (ko) 차동 선형 증폭기
US7002405B2 (en) Linear low noise transconductance cell
US9559647B2 (en) Amplifier circuit
US20020171488A1 (en) Amplifier
US5025226A (en) High-gain low-noise amplifier
KR20080083962A (ko) 증폭기
KR19990042066A (ko) 가변이득 증폭기
US6803819B2 (en) Variable gain amplifier having improved gain slope characteristic and linearity
KR20090047619A (ko) 광대역 증폭기
WO2006095416A1 (ja) 減衰器を備えた高周波増幅器
EP0963037B1 (en) Amplifier for cancelling distortion by combining hyperbolic tangent and hyperbolic sine transfer functions
KR20080025910A (ko) 저잡음 차동 증폭기
US20050253655A1 (en) Amplifier bias enhancement technique
JP2000013159A (ja) 増幅回路

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination