KR20080077459A - A method producing a boad having multi-chip and a boad having multi-chip - Google Patents
A method producing a boad having multi-chip and a boad having multi-chip Download PDFInfo
- Publication number
- KR20080077459A KR20080077459A KR1020070017020A KR20070017020A KR20080077459A KR 20080077459 A KR20080077459 A KR 20080077459A KR 1020070017020 A KR1020070017020 A KR 1020070017020A KR 20070017020 A KR20070017020 A KR 20070017020A KR 20080077459 A KR20080077459 A KR 20080077459A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- chip
- support plate
- connection line
- bonded
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
Description
도1은 실시예1의 순서도.1 is a flowchart of Embodiment 1;
도2는 도1의 회로선 형성단계의 설명을 위한 개략도.FIG. 2 is a schematic diagram for explaining the circuit line forming step of FIG.
도3은 도1의 솔더마스킹단계의 설명을 위한 개략도.Figure 3 is a schematic diagram for explaining the solder masking step of Figure 1;
도4는 도1의 캐비디 형성단계의 설명을 위한 개략도.4 is a schematic view for explaining the cavity forming step of FIG.
도5는 도1의 솔더마스크 제거단계의 설명을 위한 개략도.Figure 5 is a schematic diagram for explaining the solder mask removing step of Figure 1;
도6은 도1의 솔더볼 형성단계의 설명을 위한 개략도.6 is a schematic view for explaining the solder ball forming step of FIG.
도7은 도1의 지지판 삽입단계의 설명을 위한 개략도.Figure 7 is a schematic diagram for explaining the support plate insertion step of Figure 1;
도8은 도1의 반도체 칩 부착단계의 설명을 위한 개략도.8 is a schematic view for explaining the semiconductor chip attaching step of FIG.
도9는 도1의 연결선 본딩단계의 설명을 위한 개략도.9 is a schematic view for explaining the connection line bonding step of FIG.
도10은 도1의 몰딩단계의 설명을 위한 개략도.10 is a schematic view for explaining the molding step of FIG.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
100:기판 110:회로선100: substrate 110: circuit line
120:솔더마스크 130:캐버티120: solder mask 130: cavities
140:솔더 볼 150:지지판140: solder ball 150: support plate
160:상부 칩 162:접착제160: upper chip 162: adhesive
164:접지선 170:하부 칩164: ground wire 170: lower chip
172:접착제 174:접지선172: adhesive 174: ground wire
180:상부 연결선 190:하부 연결선180: upper connecting line 190: lower connecting line
200:몰딩부 200: molding part
본 발명은 반도체 칩이 실장된 기판 및 이의 제조방법에 관한 것으로, 보다 상세하게는 멀티 반도체 칩이 실장되면서도 박형으로 제조가능한 기판 및 이의 제조방법에 관한 것이다.The present invention relates to a substrate on which a semiconductor chip is mounted and a method of manufacturing the same, and more particularly, to a substrate and a method of manufacturing the same, which can be manufactured in a thin shape while a multi-chip is mounted.
일반적으로, 전자제품의 소형화에 따라 반도체 칩이 탑재된 기판을 상하층으로 적층하는 기술이 발달하여 왔다.BACKGROUND ART In general, with the miniaturization of electronic products, a technology of stacking a substrate on which semiconductor chips are mounted in an upper and lower layers has been developed.
그러나, 이러한 반도체 칩이 탑재된 기판을 적층하는 경우 기판이 적층됨으로써 제품의 두께가 두꺼워지는 것을 피할 수 없는 단점이 있었다. However, when stacking the substrate on which the semiconductor chip is mounted, there is a disadvantage that the thickness of the product can not be avoided by stacking the substrate.
본 발명은 하나의 기판에 일정 수의 멀티 반도체 칩을 실장하면서도 기판을 적층하지 않아, 전자제품의 소형화를 이룰 수 있는 박형의 멀티 반도체 칩이 실장된 기판을 제공하고자 한다.An object of the present invention is to provide a substrate on which a thin multi-semiconductor chip is mounted which can reduce the size of an electronic product by mounting a predetermined number of multi-semiconductor chips on one substrate but not stacking the substrate.
본 발명은 기판의 양면에 회로선을 형성하는 단계와; 상기 기판에 상하면을 관통하는 캐버티를 형성하는 단계와; 상기 캐버티에 지지판을 삽입하는 단계와; 상기 지지판의 상하면에 각각 상부 칩과 하부 칩을 부착하는 단계와; 상기 상부 칩과 상기 기판 상면의 회로선을 통전 가능한 상부 연결선으로 본딩(bonding)하고, 상기 하부 칩과 상기 기판 하면의 회로선을 통전 가능한 하부 연결선으로 본딩(bonding)하는 단계를 포함하는 것을 특징으로 하는 멀티 칩이 실장된 기판의 제조방법에 관한 것이다.The present invention comprises the steps of forming circuit lines on both sides of the substrate; Forming a cavity penetrating the upper and lower surfaces of the substrate; Inserting a support plate into the cavity; Attaching an upper chip and a lower chip to upper and lower surfaces of the support plate, respectively; Bonding the upper chip and the circuit line of the upper surface of the substrate to an upper conductive line that can be energized, and bonding the lower chip and the lower circuit of the lower surface of the substrate to an electrically conductive lower connection line. The manufacturing method of the board | substrate with which the multi-chip is mounted.
본 발명은 상기 상부 연결선 및 하부 연결선의 본딩(bonding) 부위를 몰딩(molding)하는 단계를 포함하기도 한다.The present invention may also include molding a bonding portion of the upper connection line and the lower connection line.
본 발명은 상기 기판의 상하면에 솔더마스크를 형성하는 단계와; 상기 솔더마스크 중 상기 상부 연결선 및 하부 연결선의 본딩(bonding) 부위에 해당하는 부위를 제거하는 단계를 포함하기도 한다.The present invention comprises the steps of forming a solder mask on the upper and lower surfaces of the substrate; The method may further include removing a portion of the solder mask corresponding to a bonding portion of the upper and lower connection lines.
본 발명은 상기 기판의 하면에 솔더 볼을 형성하는 단계와; 상기 솔더마스크 중 상기 솔더 볼이 형성되는 부위에 해당하는 부위를 제거하는 단계를 포함하기도 한다.The present invention comprises the steps of forming a solder ball on the lower surface of the substrate; It may also include removing a portion of the solder mask corresponding to the portion where the solder ball is formed.
한편, 본 발명은 양면에 회로선이 형성된 기판과; 상기 기판의 상하면을 관통하여 형성된 캐버티와; 상기 캐버티에 삽입된 지지판과; 상기 지지판의 상하면에 각각 탑재되는 상부 칩 및 하부 칩과; 상기 상부 칩과 상기 기판 상면의 회로선을 전기적으로 연결하도록 본딩(bonding)되는 상부 연결선과; 상기 하부 칩과 상기 기판 하면의 회로선을 전기적으로 연결하도록 본딩(bonding)되는 하부 연결선을 포함하는 것을 특징으로 하는 멀티 칩이 실장된 기판에 관한 것이다.On the other hand, the present invention and the circuit board is formed on both sides; A cavity formed through the upper and lower surfaces of the substrate; A support plate inserted into the cavity; Upper and lower chips respectively mounted on upper and lower surfaces of the support plate; An upper connection line bonded to electrically connect the upper chip and the circuit line of the upper surface of the substrate; And a lower connection line bonded to electrically connect the lower chip and a circuit line of the lower surface of the substrate.
본 발명에 있어서; 상기 지지판은 종단면이 "H"자 형태이기도 하다.In the present invention; The support plate is also in the form of a longitudinal cross-section "H".
본 발명에 있어서; 상기 지지판은 금속재질이고; 상기 상부 칩 및 하부 칩은 각각 상기 지지판에 접지되어 있기도 하다.In the present invention; The support plate is made of metal; The upper chip and the lower chip may be grounded to the support plate, respectively.
본 발명에 있어서; 상기 상부 연결선의 본딩(bonding)되는 부위를 보호하도록, 상기 상부 연결선의 본딩(bonding) 부위를 몰딩(molding)시키는 상부 몰딩부와; 상기 하부 와이어의 본딩(bonding)되는 부위를 보호하도록, 상기 하부 연결선의 본딩(bonding) 부위를 몰딩(molding)시키는 하부 몰딩부를 포함하기도 한다.In the present invention; An upper molding part for molding a bonding part of the upper connection line to protect the bonded portion of the upper connection line; It may also include a lower molding portion for molding the bonding portion of the lower connection line to protect the bonded portion of the lower wire.
본 발명에 있어서; 상기 기판의 하면에는 솔더 볼(solder ball)이 형성되고; 상기 기판의 상면 및 하면에는 상기 상부 연결선과 하부 연결선이 본딩(bonding)되는 부위 및 상기 솔더 볼(solder ball)이 형성되는 부위를 제외하고는 솔더마스크(soldermask)가 입혀지기도 한다.In the present invention; Solder balls are formed on the lower surface of the substrate; A soldermask may be applied to the upper and lower surfaces of the substrate except for a portion where the upper and lower connection lines are bonded and a portion where the solder ball is formed.
이하, 도면을 참조하여 본 발명의 일실시예에 대해 상세히 설명한다.Hereinafter, an embodiment of the present invention will be described in detail with reference to the drawings.
실시예1Example 1
실시예1은 본 발명에 따른 멀티 칩이 실장된 기판의 제조방법에 관한 것이다. 도1은 실시예1의 순서도를, 도2는 도1의 회로선 형성단계를, 도3은 도1의 솔더마스킹단계를, 도4는 도1의 캐비디 형성단계를, 도5는 도1의 솔더마스크 제거단계를, 도6은 도1의 솔더볼 형성단계를, 도7은 도1의 지지판 삽입단계를, 도8은 도1의 반도체 칩 부착단계를, 도9는 도1의 연결선 본딩단계를, 도10은 도1의 몰딩단계를 나타낸다.Example 1 relates to a method for manufacturing a substrate on which a multi chip according to the present invention is mounted. 1 is a flowchart of Embodiment 1, FIG. 2 is a circuit line forming step of FIG. 1, FIG. 3 is a solder masking step of FIG. 1, FIG. 4 is a cavity forming step of FIG. 1, and FIG. 5 is FIG. Figure 6 is a solder mask removal step, Figure 6 is a solder ball forming step of Figure 1, Figure 7 is a support plate insertion step of Figure 1, Figure 8 is a semiconductor chip attachment step of Figure 1, Figure 9 is a connection line bonding step of Figure 1 10 shows the molding step of FIG.
도1 및 도2를 참조하면 실시예1은 회로선 형성단계(S10)를 갖는다. 회로선 형성단계(S10)에서는 기판(100)의 양면에 회로선(110)이 형성되고, 기판(100) 상하면에 패턴화되는 회로선(110)의 전기적 연결을 위해 비아홀(도면부호 미부여)이 형성된다. 기판(100)은 에폭시 수지로 제조되며, 회로선(110)은 구리(Cu)로 패턴화된다. 또한, 비아홀(도면부호 미부여)에도 구리(Cu) 재질의 회로선(110)이 패턴화된다.1 and 2, Embodiment 1 has a circuit line forming step S10. In the circuit line forming step (S10),
도1 및 도3을 참조하면 실시예1은 솔더마스킹(solder masking)단계(S20)를 갖는다. 솔더마스킹단계(S20)에서는 회로선(110)이 형성된 기판(100)의 상하면에 솔더마스크(solder mask)(120)가 입혀지게 된다.1 and 3, Embodiment 1 has a solder masking step S20. In the solder masking step S20, a
도1 및 도4를 참조하면 실시예1은 캐비티 형성단계(S30)를 갖는다. 캐비티 형성단계(S30)에서는 기판(100)의 상하면을 관통하는 구멍인 캐버티(130)를 형성하게 된다.1 and 4, Embodiment 1 has a cavity forming step S30. In the cavity forming step S30, the
도1 및 도5를 참조하면 실시예1은 솔더마스크 제거단계(S40)를 갖는다. 솔더마스크 제거단계(S40)에서는 노광 등을 통하여 솔더 볼(도6의 140)이 부착될 부위 및 연결선(도9의 180, 190)이 본딩(bonding)될 부위에 입혀진 솔더마스크(120)가 제거된다.1 and 5, Embodiment 1 has a solder mask removing step S40. In the solder mask removing step (S40), the
도1 및 도6을 참조하면 실시예1은 솔더 볼 형성단계(S50)를 갖는다. 솔더 볼 형성단계(S50)에서는 솔더마스크 제거단계(S40)에서 노출된 회로선(110) 부위 중 솔더 볼(140)이 부착될 부위에 솔더 볼(140)이 형성된다.1 and 6, Embodiment 1 has a solder ball forming step S50. In the solder ball forming step (S50), the
도1 및 도7을 참조하면 실시예1은 지지판 삽입단계(S60)를 갖는다. 지지판 삽입단계(S60)는 캐비티 형성단계(S30)에서 형성된 캐비티(130)에 지지판(150)이 삽입된다. 지지판(150)은 종단면이 "H"자 형태이며, "ㅡ"자 부분이 캐버티(130)의 상하단의 중앙부분, 즉 기판(100)의 양면 중심부분에 위치하도록 설치된다. 한편, 지지판(150)은 금속재질로 형성된다.1 and 7, Embodiment 1 has a supporting plate insertion step (S60). In the supporting plate inserting step S60, the supporting
도1 및 도8을 참조하면 실시예1은 반도체 칩 부착단계(S70)를 갖는다. 반도체 칩 부착단계(S70)에서는 지지판(150)의 상하면에 각각 상부 칩(160)과 하부 칩(170)이 부착된다. 상부 칩(160) 및 하부 칩(170)의 부착은 접착제(162, 172)를 통하여 이루어지는데, 접착제(162, 172)는 상부 칩(160) 및 하부 칩(170)의 접지선(164, 174)을 감싸면서 상부 칩(160) 및 하부 칩(170)을 지지판(150)의 상하면에 고정시키게 된다. 즉, 상부 칩(160) 및 하부 칩(170)의 접지선(164, 174)은 지지판(150)의 상하면에 연결됨으로써 상부 칩(160) 및 하부 칩(170)을 금속재질인 지지판(150)에 접지시키게 된다.1 and 8, Embodiment 1 has a semiconductor chip attaching step (S70). In the semiconductor chip attaching step (S70), the
도1 및 도9를 참조하면 실시예1은 연결선 본딩(bonding)단계를 갖는다. 연결선 본딩(bonding)단계에서는 상부 연결선(180) 및 하부 연결선(190)의 일단이 상부 칩(160) 및 하부 칩(170)에 본딩되고, 타단이 기판(100) 상하면의 회로선(110)에 본딩됨으로써, 상부 칩(160) 및 하부 칩(170)과 기판(100) 상하면의 회로선(110)이 통전 가능하도록 연결된다. 상부 연결선(180) 및 하부 연결선(190)은 금(Au) 재질의 와이어로 형성된다.1 and 9, Embodiment 1 has a connecting line bonding step. In the bonding line bonding step, one end of the
도1 및 도10을 참조하면 실시예1은 몰딩(molding)단계를 갖는다. 몰 딩(molding)단계에서는 상부 연결선(180) 및 하부 연결선(190)의 본딩(bonding) 부위를 보호하도록, 상부 연결선(180) 및 하부 연결선(190)을 상부 칩(160) 및 하부 칩(170)과 함께 수지층으로 몰딩(molding)시켜 몰딩부(200)를 형성한다.1 and 10, Embodiment 1 has a molding step. In the molding step, the
실시예1에 따르면 하나의 기판에 2개 층의 반도체 칩을 실장할 수 있게 되어, 박형의 멀티 반도체 칩 패키지를 제조할 수 있게 된다.According to the first embodiment, two layers of semiconductor chips can be mounted on one substrate, whereby a thin multi-chip package can be manufactured.
상기한 실시예1의 지지판(150)은 종단면이 "H"자 형태인 것으로 하였으나, 다른 실시예의 경우 종단면이 "ㅏ"자 또는 "ㅓ"자 형태이거나, "ㅡ"자 형태 등인 것으로 할 수 있다. 즉, 지지판(150)의 종단면은 캐버티(130)를 상부와 하부로 이분하는 형태를 가지면 충분하다.The
상기한 실시예1의 경우 지지판(150)은 금속재질인 것으로 하였으나, 다른 실시예의 경우 지지판(150)은 금속재질이 아니어도 도전성 도료가 덮혀짐으로써 접지부가 형성되는 것일 수도 있다.In the first embodiment, the
실시예2Example 2
본 발명에 따른 멀티 칩이 실장된 기판에 관한 것이다.The present invention relates to a substrate on which the multi-chip according to the present invention is mounted.
도10을 참조하면 실시예2는 기판(100)을 갖는다. 기판(100)은 에폭시 수지로 이루어지고, 기판(100)의 양면에는 회로선(110)이 패턴화되어 있다.Referring to FIG. 10, Embodiment 2 has a
도10 및 도4를 참조하면 기판(100)에는 상하면을 관통하는 구멍인 캐버티(130)가 형성된다.10 and 4, a
도10 및 도7을 참조하면 캐버티(130)에는 지지판(150)이 삽입된다. 지지판(150)은 금속재질로 형성된다. 지지판(150)은 "H"자 형태로 형성된다.10 and 7, the
도10 및 도8을 참조하면 지지판(150)의 상하면에는 각각 상부 칩(160) 및 하부 칩(170)이 탑재된다. 이때, 접착제(162, 172)가 상부 칩(160) 및 하부 칩(170)의 접지선(164, 174)을 지지판(150)의 상하면에 연결 고정시키며, 상부 칩(160) 및 하부 칩(170)을 각각 지지판(150)에 고정 부착시킨다.10 and 8, an
도10 및 도9를 참조하면 실시예2는 상부 연결선(180)과 하부 연결선(190)을 갖는다. 상부 연결선(180)은 상부 칩(160)과 기판(100) 상면의 회로선(110)을 전기적으로 연결하도록 본딩(bonding)되는 금(Au) 재질의 와이어이다. 마찬가지로, 하부 연결선(190)은 하부 칩(170)과 기판(100) 하면의 회로선(110)을 전기적으로 연결하도록 본딩(bonding)되는 금(Au) 재질의 와이어이다.10 and 9, Embodiment 2 has an
도10 및 도6을 참조하면 기판(100)의 상면 및 하면에는 상부 연결선(180)과 하부 연결선(190)이 본딩(bonding)되는 부위 및 후술하는 솔더 볼(solder ball)(140)이 형성되는 부위를 제외하고는 솔더마스크(soldermask)(120)가 입혀진다.10 and 6, upper and lower surfaces of the
도10 및 도6을 참조하면 기판의 하면에는 솔더 볼(solder ball)이 형성된다.10 and 6, solder balls are formed on the bottom surface of the substrate.
도10 및 도9를 참조하면 실시예2는 몰딩(molding)부(200)를 갖는다. 몰딩(molding)부(200)는 상부 연결선(180) 및 하부 연결선(190)의 본딩(bonding) 부위를 보호하도록, 상부 연결선(180) 및 하부 연결선(190)을 상부 칩(160) 및 하부 칩(170)과 함께 수지층으로 몰딩(molding)시킴으로써 형성된다. 즉, 몰딩부(200)는 상부 연결선의 본딩(bonding) 부위를 몰딩(molding)시키는 상부 몰딩부(도면부호 미부여)와, 하부 연결선의 본딩(bonding) 부위를 몰딩(molding)시키는 하부 몰딩 부(도면부호 미부여)로 이루어진다.10 and 9, Embodiment 2 has a
실시예2에 따른 멀티 칩이 실장된 기판은 하나의 기판에 2개 층의 반도체 칩을 실장할 수 있게 되어, 박형의 멀티 반도체 칩 패키지를 제공하는 효과가 있다.In the substrate on which the multi-chip is mounted according to the second embodiment, two layers of semiconductor chips can be mounted on one substrate, thereby providing a thin multi-chip package.
상기한 실시예2의 지지판(150)은 종단면이 "H"자 형태인 것으로 하였으나, 다른 실시예의 경우 종단면이 "ㅏ"자 또는 "ㅓ"자 형태이거나, "ㅡ"자 형태 등인 것으로 할 수 있다. 즉, 지지판(150)의 종단면은 캐버티(130)를 상부와 하부로 이분하는 형태를 가지면 충분하다.The
상기한 실시예2의 경우 지지판(150)은 금속재질인 것으로 하였으나, 다른 실시예의 경우 지지판(150)은 금속재질이 아니어도 도전성 도료가 덮혀짐으로써 접지부가 형성되는 것일 수도 있다.In the second embodiment, the
본 발명은 하나의 기판에 2개 층의 반도체 칩을 실장할 수 있게 되어, 박형의 멀티 반도체 칩이 실장된 기판을 제공할 수 있는 효과가 있다.According to the present invention, it is possible to mount two layers of semiconductor chips on one substrate, thereby providing a substrate on which a thin multi-semiconductor chip is mounted.
본 발명은 지지판을 금속재질로 함으로써 지지판에 탑재되는 반도체 칩을 용이하게 접지시킬 수 있는 효과가 있다.The present invention has the effect that the semiconductor chip mounted on the support plate can be easily grounded by using the support plate as a metal material.
Claims (9)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070017020A KR101319393B1 (en) | 2007-02-20 | 2007-02-20 | A method producing a boad having multi-chip and a boad having multi-chip |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070017020A KR101319393B1 (en) | 2007-02-20 | 2007-02-20 | A method producing a boad having multi-chip and a boad having multi-chip |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080077459A true KR20080077459A (en) | 2008-08-25 |
KR101319393B1 KR101319393B1 (en) | 2013-10-17 |
Family
ID=39880046
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070017020A KR101319393B1 (en) | 2007-02-20 | 2007-02-20 | A method producing a boad having multi-chip and a boad having multi-chip |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101319393B1 (en) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06112674A (en) * | 1992-09-29 | 1994-04-22 | Ibiden Co Ltd | Heat sink for electronic part mounter |
KR100487135B1 (en) * | 1997-12-31 | 2005-08-10 | 매그나칩 반도체 유한회사 | Ball Grid Array Package |
JP3576030B2 (en) * | 1999-03-26 | 2004-10-13 | 沖電気工業株式会社 | Semiconductor device and manufacturing method thereof |
KR100388297B1 (en) * | 2001-02-28 | 2003-06-19 | 앰코 테크놀로지 코리아 주식회사 | solder mask laminating method of circuit board for semiconductor package |
-
2007
- 2007-02-20 KR KR1020070017020A patent/KR101319393B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR101319393B1 (en) | 2013-10-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100347706B1 (en) | New molded package having a implantable circuits and manufacturing method thereof | |
US9209081B2 (en) | Semiconductor grid array package | |
KR100407595B1 (en) | Semiconductor device and method of manufacturing the same | |
US8618641B2 (en) | Leadframe-based semiconductor package | |
US8294253B2 (en) | Semiconductor device, electronic device and method of manufacturing semiconductor device, having electronic component, sealing resin and multilayer wiring structure | |
JP2005072515A (en) | Semiconductor device | |
US8592962B2 (en) | Semiconductor device packages with protective layer and related methods | |
KR100611291B1 (en) | Circuit device, circuit module, and manufacturing method of the circuit device | |
US7101733B2 (en) | Leadframe with a chip pad for two-sided stacking and method for manufacturing the same | |
KR101319393B1 (en) | A method producing a boad having multi-chip and a boad having multi-chip | |
CN116097400A (en) | Multilayer semiconductor package with stacked passive components | |
US6109369A (en) | Chip scale package | |
KR20170124769A (en) | Electric component module and manufacturing method threrof | |
US8556159B2 (en) | Embedded electronic component | |
KR100537835B1 (en) | Semiconductor package and method for manufacturing the same | |
KR101168413B1 (en) | Leadframe and method of manufacturig same | |
KR100520443B1 (en) | Chip scale package and its manufacturing method | |
WO2022252030A1 (en) | Semiconductor package with shunt and patterned metal trace | |
JP2010238994A (en) | Semiconductor module and method of manufacturing the same | |
KR100593763B1 (en) | Circuit device | |
KR100369501B1 (en) | Semiconductor Package | |
KR100356808B1 (en) | chip scale semiconductor package | |
CN115893299A (en) | Integrated circuit package with warpage control by cavity in substrate under chip | |
KR100390947B1 (en) | Method of packaging a semiconductor device | |
KR100900182B1 (en) | Semiconductor package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20160923 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20170922 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |