KR20080074621A - Nanowire transistor and manufacturing method thereof - Google Patents

Nanowire transistor and manufacturing method thereof Download PDF

Info

Publication number
KR20080074621A
KR20080074621A KR1020070013983A KR20070013983A KR20080074621A KR 20080074621 A KR20080074621 A KR 20080074621A KR 1020070013983 A KR1020070013983 A KR 1020070013983A KR 20070013983 A KR20070013983 A KR 20070013983A KR 20080074621 A KR20080074621 A KR 20080074621A
Authority
KR
South Korea
Prior art keywords
electrode
substrate
nanowire
forming
array
Prior art date
Application number
KR1020070013983A
Other languages
Korean (ko)
Other versions
KR101311301B1 (en
Inventor
문태형
김재현
이보현
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070013983A priority Critical patent/KR101311301B1/en
Publication of KR20080074621A publication Critical patent/KR20080074621A/en
Application granted granted Critical
Publication of KR101311301B1 publication Critical patent/KR101311301B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

A nano wire transistor and a method for manufacturing the same are provided to implement a large-scale device by dropping nano wire dispersing solution to form a nano wire pattern. A gate electrode(12) and an array electrode are formed on a substrate(10). A dielectric(20) is formed on the substrate on which the gate electrode is formed. A nano wire pattern(30) is formed on the dielectric. A source electrode and a drain electrode are formed on the substrate on which the nano wire pattern is formed. When the nano wire pattern is formed, a voltage is applied to the array electrode to form electric field. A solution dispersing the nano wire to a polar solvent is dropped to the substrate to arrange the nano wire by the electric field. The array electrode is formed with separated first and second electrodes. The solution dispersing the nano wire is dropped between the first and second electrodes. The gate electrode and the array electrode are formed at the same time.

Description

나노와이어 트랜지스터와 그 제조방법{NANOWIRE TRANSISTOR AND MANUFACTURING METHOD THEREOF}NANOWIRE TRANSISTOR AND MANUFACTURING METHOD THEREOF

도 1은 본 발명의 실시예에 따른 트랜지스터를 나타낸 단면도.1 is a cross-sectional view showing a transistor according to an embodiment of the present invention.

도 2a~ 도 2d는 본 발명의 실시예에 따른 트랜지스터를 제조하는 방법을 순차적으로 나타낸 단면도.2A through 2D are cross-sectional views sequentially illustrating a method of manufacturing a transistor according to an embodiment of the present invention.

도 3은 본 발명의 실시예에 따른 액정표시장치를 나타낸 단면도.3 is a cross-sectional view showing a liquid crystal display device according to an embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

10 : 기판 12, 112 : 게이트전극10: substrate 12, 112: gate electrode

14, 114 : 어레이전극 16, 116 : 소스전극14, 114: array electrode 16, 116: source electrode

18, 118 : 드레인전극 20, 120 : 절연막18, 118: drain electrode 20, 120: insulating film

30, 130 : 나노와이어패턴 100 : 제1기판30, 130: nanowire pattern 100: the first substrate

101 : 제2기판 102 : 액정층101: second substrate 102: liquid crystal layer

140 : 보호막 152 : 화소전극140: protective film 152: pixel electrode

154 : 공통전극 160 : 컬러필터층154: common electrode 160: color filter layer

163 : 블랙매트릭스163: Black Matrix

본 발명은 나노와이어 트랜지스터와 그 제조방법에 관한 것으로, 더 자세하게는 전기장을 이용하여 나노와이어를 배열시켜 나노와이어를 제조하는 방법과 그 방법에 의한 나노와이어 트랜지스터에 관한 것이다.The present invention relates to a nanowire transistor and a method of manufacturing the same, and more particularly, to a method for producing a nanowire by arranging nanowires using an electric field, and a nanowire transistor by the method.

20세기 후반부에 등장한 나노기술(NT, nanotechnology)은 나노와이어(nanowire), 나노막대(nanorod), 나노리본(nanoribbon) 등과 같은 직경이 100nm 이하의 일차원 구조의 나노물질 및 나노박막과 기타 100nm 이하의 나노구조물 등을 다루는 분야이다. In the late 20th century, nanotechnology (NT) appeared in the form of nanomaterials having a diameter of 100 nm or less and nano thin films and other 100 nm or less such as nanowires, nanorods, and nanoribbons. It deals with nano structures.

물질의 크기가 마이크로미터로 작아져도 벌크물질의 물리적 특성들은 대부분 그대로 유지되지만, 나노미터 크기가 되면 새로운 물리적 특성들이 발현된다. 이러한 새로운 물리적 특성들을 이용하여 전자, 광학 소자 등의 나노디바이스(nanodevice)를 조립할 수 있어 나노기술은 차세대 중요한 기술 분야로 각광받고 있다.Although the physical properties of bulk materials remain large, even when the size of the material is reduced to micrometers, new physical properties are revealed when they are nanometers in size. These new physical properties can be used to assemble nanodevices such as electronics and optical devices, making nanotechnology an important next-generation technology.

특히, 나노와이어와 같은 크기가 작은 물질에서는 양자구속효과(quantum confinement effect)가 나타나는데, 양자구속효과의 가장 두드러진 점은 물체의 크기가 작아지면 띠 간격(band gap)이 커지는 현상이 나타난다는 것이다. In particular, quantum confinement effects occur in small materials such as nanowires. The most prominent point of quantum confinement effects is that a band gap increases as the size of an object decreases.

띠 간격이 커지는 현상을 이용하면 반도체로서도 이용이 가능하다. 실제로, 공개된 기술에 따르면 반도체 나노와이어 서스펜션을 SiO2 기판 상에 분산시킨 다음, 전자빔 리소그래피 방법으로 소스와 드레인의 전극을 접합시켜 나노와이어- 전계효과트랜지스터(NW-FET, nanowire-field effect transistor)를 만든 바가 있다.(X. Duan, et al., Indium phosphide nanowires as building blocks for nanoscale electronic and photoelectronic devices', Nature, 409, pp66-69(2001))If the band gap becomes large, it can be used as a semiconductor. Indeed, according to the disclosed technique, semiconductor nanowire suspension is dispersed on a SiO 2 substrate, and then the electrodes of the source and drain are joined by electron beam lithography to produce a nanowire-field effect transistor (NW-FET). (X. Duan, et al., Indium phosphide nanowires as building blocks for nanoscale electronic and photoelectronic devices', Nature, 409, pp 66-69 (2001)).

상기한 바와 같은 NW-FET에서는 전류 대 소스-드레인전압 및 전류 대 게이트 전압 등을 측정해 보면, 게이트 전압을 변화시킬 경우 반도체 나노와이어의 정전기 퍼텐셜이 변하고, 따라서 캐리어 농도와 나노와이어의 전도도가 변조되는 현상이 발견되었다. 여기서, 전도도의 변조에 따른 도핑의 형태(n 또는 p 타입)를 결정할 수 있고, 각 타입의 나노와이어 내의 캐리어(즉, 전자나 정공)의 이동도를 트랜지스터의 기본 공식으로부터 계산할 수 있게 되어 나노와이어의 전기전달특성이 규명되었다. 이때, 나노와이어 물질들을 벌크상태의 물질들과 비교해 보았을 때 월등히 우수한 캐리어 이동도(carrier mobility)를 나타내고 있는 데, 바로 이런 점이 반도체 나노와이어의 우수한 특성을 말해주고 있다.In the NW-FET as described above, the measurement of the current vs. source-drain voltage and the current vs. gate voltage shows that when the gate voltage is changed, the electrostatic potential of the semiconductor nanowire changes, thus modulating the carrier concentration and the conductivity of the nanowire. The phenomenon was found. Here, the type of doping (n or p type) according to the modulation of the conductivity can be determined, and the mobility of the carrier (ie, electron or hole) in each type of nanowire can be calculated from the basic formula of the transistor. The electrical transfer characteristics of were identified. At this time, the nanowire materials show excellent carrier mobility when compared to the bulk materials, which is the excellent characteristics of the semiconductor nanowires.

상기한 바와 같은 나노와이어를 이용하면 평판표시장치 등의 구동 소자인 트랜지스터를 제조하는 데 응용이 가능하다. If the nanowires as described above are used, the present invention can be applied to manufacturing transistors that are driving elements such as flat panel displays.

평판표시장치 등의 트랜지스터를 형성하기 위해서 나노와이어를 분산시킨 용액을 코팅하는 방법, 랭뮤어-블로짓(Langmuir-Blodgett, LB) 방법, 자기배열단일층(self-alignment monolayer, SAM) 방법을 비롯하여 다양한 방법으로 소스전극과 드레인전극 사이에 나노와이어를 배열시킬 수 있다. In order to form a transistor such as a flat panel display, a method of coating a nanowire-dispersed solution, a Langmuir-Blodgett (LB) method, a self-alignment monolayer (SAM) method, and the like Nanowires may be arranged between the source electrode and the drain electrode in various ways.

그러나, 나노와이어 분산 용액을 코팅하는 방법을 비롯한 상기 방법은 나노 와이어를 원하는 위치에 원하는 형태로 정렬시키기 어려울 뿐만 아니라 대면적의 기판에 빠른 시간에 형성이 어려운 문제점이 있다. 또한, 나노와이어를 형성하기 위해 제조과정의 공정수가 급격이 늘어나는 문제점이 있다. However, the above method including coating the nanowire dispersion solution is not only difficult to align the nanowires in a desired shape at a desired position, but also difficult to form on a large area substrate in a short time. In addition, there is a problem in that the number of steps of the manufacturing process is rapidly increased to form nanowires.

상기한 이유로 인해 트랜지스터의 제조에 있어 나노와이어의 적용이 어려웠으며, 상기한 문제점을 해결한 나노와이어 반도체층을 형성하여 트랜지스터를 제조하는 방법이 요구되었다.For this reason, it is difficult to apply nanowires in the manufacture of transistors, and a method of manufacturing a transistor by forming a nanowire semiconductor layer that solves the above problems is required.

상기한 문제점을 해결하기 위해 본 발명은 대면적 나노와이어 트랜지스터의 제조방법을 제공하는 데 일차적인 목적이 있다. 또한 나노와이어를 형성하기 위한 추가 공정없이 트랜지스터를 형성하는 제조방법을 제공하는 데 다른 목적이 있다.In order to solve the above problems, the present invention has a primary object to provide a method for manufacturing a large area nanowire transistor. Another object is to provide a manufacturing method for forming a transistor without an additional process for forming nanowires.

상기한 목적을 달성하기 위해 본 발명은 나노와이어 트랜지스터의 제조방법을 제공한다. 본 발명에 따른 나노와이어 트랜지스터 제조방법은 기판을 준비하는 단계와, 상기 기판 상에 게이트전극과 어레이전극을 형성하는 단계와, 상기 어레이전극이 형성된 기판 상에 절연막을 형성하는 단계와, 상기 절연막 상에 나노와이어패턴을 형성하는 단계, 및 상기 나노와이어패턴이 형성된 기판 상에 소스전극과 드레인전극을 형성하는 단계를 포함한다. The present invention provides a method for manufacturing a nanowire transistor to achieve the above object. The method of manufacturing a nanowire transistor according to the present invention comprises the steps of preparing a substrate, forming a gate electrode and an array electrode on the substrate, forming an insulating film on the substrate on which the array electrode is formed, Forming a nanowire pattern on the substrate; and forming a source electrode and a drain electrode on the substrate on which the nanowire pattern is formed.

이때, 상기 나노와이어패턴을 형성하는 단계는 나노와이어를 극성용매에 분산시킨 용액을 적하하는 단계와 어레이전극에 전압을 인가하여 전기장을 형성하여 나노와이어를 배열시키는 단계를 포함하는 것을 특징으로 한다.In this case, the forming of the nanowire pattern may include dropping a solution in which the nanowires are dispersed in a polar solvent and arranging the nanowires by forming an electric field by applying a voltage to the array electrode.

또한 본 발명은 상기 제조방법으로 제조한 나노와이어 트랜지스터 및 상기 나노와이어 트랜지스터를 이용한 액정표시장치의 제조방법 및 상기 제조방법으로 제조한 액정표시장치를 포함한다.The present invention also includes a nanowire transistor manufactured by the manufacturing method, a method of manufacturing a liquid crystal display device using the nanowire transistor, and a liquid crystal display device manufactured by the manufacturing method.

이하, 도면을 참조하여 본 발명에 따른 바람직한 실시예에 의한 나노와이어 트랜지스터를 먼저 설명하고 다음으로 제조방법 및 상기 트랜지스터를 포함한 액정표시장치와 그 제조방법에 대해 설명한다. 이하에서 어떤 막이나 층이 다른 막이나 층 상에 형성되어 있다는 것은 두 막이나 층이 접한 경우뿐만 아니라 두 막이나 층 사이에 다른 막이나 층이 존재하는 경우도 포함한다.Hereinafter, a nanowire transistor according to a preferred embodiment of the present invention will be described first with reference to the drawings, and then a manufacturing method, a liquid crystal display including the transistor, and a manufacturing method thereof will be described. Hereinafter, the formation of a film or layer on another film or layer includes not only when two films or layers are in contact with each other but also when another film or layer is present between the two films or layers.

도 1은 본 발명의 실시예에 따라 제조한 나노와이어 트랜지스터를 나타낸 단면도이다.1 is a cross-sectional view showing a nanowire transistor manufactured according to an embodiment of the present invention.

도면을 참조하면, 유리나 석영 등의 절연성 재질로 만들어진 기판(10) 상에 게이트전극(12)이 형성되어 있으며, 게이트전극(12)을 중심으로 일정 간격 이격되어 어레이전극(14)이 형성되어 있다. 어레이전극(14)은 게이트전극(12)의 양측으로 일정 간격 이격된 제1전극(14a)과 제2전극(14b)으로 구성된다.Referring to the drawings, a gate electrode 12 is formed on a substrate 10 made of an insulating material such as glass or quartz, and an array electrode 14 is formed at regular intervals from the gate electrode 12. . The array electrode 14 includes a first electrode 14a and a second electrode 14b spaced apart at regular intervals from both sides of the gate electrode 12.

어레이전극(14)은 이후 반도체층에 해당하는 나노와이어패턴(30)을 형성하기 위한 전극으로 이후 본 발명에 따른 트랜지스터의 제조방법에서 자세히 설명한다.The array electrode 14 is an electrode for forming the nanowire pattern 30 corresponding to the semiconductor layer, which will be described later in detail in the method of manufacturing a transistor according to the present invention.

여기에서 게이트전극(12)과 어레이전극(14)은 도전성 물질로 형성되며, 같은 물질로 형성될 수 있다. The gate electrode 12 and the array electrode 14 may be formed of a conductive material and may be formed of the same material.

그리고, 도면 상에서는 게이트전극(12)과 어레이전극(14)이 기판(10) 상에 동일 층에 형성되어 있으나 절연막(20) 등을 사이에 두고 서로 다른 층에 형성될 수 있다.In the drawing, the gate electrode 12 and the array electrode 14 are formed on the same layer on the substrate 10, but may be formed on different layers with the insulating film 20 interposed therebetween.

게이트전극(12)과 어레이전극(14)이 형성된 기판(10) 상에는 절연막(20)이 규소질화물(SiNx)나 규소산화물(SiO2) 등의 절연물질로 형성되어 있다. The insulating film 20 is formed of an insulating material such as silicon nitride (SiNx) or silicon oxide (SiO 2 ) on the substrate 10 on which the gate electrode 12 and the array electrode 14 are formed.

게이트전극(12)의 상부의 절연막(20) 상에는 게이트전극(12)을 중심으로 이격되어 소스전극(16)과 드레인전극(18)이 형성되어 있다. 소스전극(16)과 드레인전극(18)은 어레이전극(14)의 위치에 대응하는 상부 영역에 절연막(20)을 사이에 두고 오버랩(overlap)되어 형성될 수 있다. The source electrode 16 and the drain electrode 18 are formed on the insulating film 20 on the gate electrode 12 with the gate electrode 12 spaced apart from the center. The source electrode 16 and the drain electrode 18 may be formed to overlap each other with the insulating film 20 in an upper region corresponding to the position of the array electrode 14.

소스전극(16)과 드레인전극(18) 사이에는 상기 소스전극(16)과 드레인전극(18)에 양단이 접촉하여 형성된 나노와이어패턴(30)이 형성되어 있다. 상기 나노와이어는 일축성 방향으로 성장한 막대형상으로 마련되며, 소스전극(16)과 드레인전극(18)을 가로질러 나노와이어의 측단이 소스전극(16)과 드레인전극(18)과 접촉되게 구성된다. A nanowire pattern 30 is formed between the source electrode 16 and the drain electrode 18 so as to contact both ends of the source electrode 16 and the drain electrode 18. The nanowires are provided in a rod shape grown in a uniaxial direction, and the side ends of the nanowires are in contact with the source electrode 16 and the drain electrode 18 across the source electrode 16 and the drain electrode 18. .

여기에서, 소스전극(16)과 드레인전극(18) 사이의 반도체층의 채널로서의 효율을 높이기 위해 상기 소스전극(16)과 드레인전극(18) 사이의 간격은 나노와이어의 길이보다 작은 것을 특징으로 한다.Herein, in order to increase the efficiency of the semiconductor layer between the source electrode 16 and the drain electrode 18 as a channel, the distance between the source electrode 16 and the drain electrode 18 is smaller than the length of the nanowire. do.

상기한 구조를 갖는 트랜지스터는 나노와이어패턴(30)이 반도체로 작용한다는 점에 특징이 있다. 나노와이어와 같은 크기가 작은 물질에서는 양자구속효과(quantum confinement effect)가 나타나는데, 양자구속효과의 가장 두드러진 점은 물체의 크기가 작아지면 띠 간격(band gap)이 커지는 현상이 나타난다 는 것이다. 상기한 띠 간격이 커지는 현상을 이용하면 반도체로서로 이용이 가능하며, 적절한 크기로 형성한 나노와이어를 소스전극(16)과 드레인전극(18)의 사이에 형성함으로써 트랜지스터를 구동할 수 있게 된다.The transistor having the above structure is characterized in that the nanowire pattern 30 acts as a semiconductor. In small materials such as nanowires, a quantum confinement effect is observed. The most prominent point of the quantum confinement effect is that as the size of the object becomes smaller, the band gap becomes larger. By using the phenomenon in which the band gap is increased, the semiconductor device can be used as a semiconductor, and the transistor can be driven by forming a nanowire having an appropriate size between the source electrode 16 and the drain electrode 18.

본 발명의 실시예에서는 나노와이어패턴(30)이 반도체로 작용한다. 따라서 게이트전극(12)에 전압이 인가되면 나노와이어패턴(30)을 통해 전자나 정공이 소스전극(16)에서 드레인전극(18)으로 이동하게 된다. 이는 나노와이어패턴(30)이 소스전극(16)과 드레인전극(18) 사이에서 채널로 작용하는 것을 뜻한다.In the embodiment of the present invention, the nanowire pattern 30 serves as a semiconductor. Therefore, when a voltage is applied to the gate electrode 12, electrons or holes move from the source electrode 16 to the drain electrode 18 through the nanowire pattern 30. This means that the nanowire pattern 30 acts as a channel between the source electrode 16 and the drain electrode 18.

도 2a~ 도 2d는 상기한 트랜지스터를 제조하는 방법을 순차적으로 나타낸 단면도이다. 2A through 2D are cross-sectional views sequentially illustrating a method of manufacturing the transistor.

본 발명의 실시예에 따라 트랜지스터를 제조하기 위해서는, 기판(10)을 준비하고, 상기 기판(10) 상에 게이트전극(12)과 어레이전극(14)을 형성한 다음, 어레이전극(14)이 형성된 기판 상에 절연막(20)을 형성한다. 그 다음 절연막(20) 상에 상기 어레이전극(14)에 전압을 가하여 전기장을 형성하는 방법으로 나노와이어 패턴을 형성하고, 상기 나노와이어 패턴이 형성된 기판 상에 소스전극(16)과 드레인전극(18)을 형성한다.In order to manufacture a transistor according to an embodiment of the present invention, a substrate 10 is prepared, a gate electrode 12 and an array electrode 14 are formed on the substrate 10, and then the array electrode 14 is formed. An insulating film 20 is formed on the formed substrate. Next, a nanowire pattern is formed by applying a voltage to the array electrode 14 on the insulating film 20 to form an electric field, and the source electrode 16 and the drain electrode 18 on the substrate on which the nanowire pattern is formed. ).

도면을 참조하여 자세히 설명하면, 먼저 도 2a와 같이, 유리나 석영 등의 절연성 재질로 만들어진 기판(10)을 준비한 다음, 기판(10) 상에 게이트전극(12)과 어레이전극(14)을 형성한다. 2A, first, a substrate 10 made of an insulating material such as glass or quartz is prepared, and then a gate electrode 12 and an array electrode 14 are formed on the substrate 10. .

어레이전극(14)은 게이트전극(12)과 이격되게 형성하며 게이트전극(12)을 중심으로 양측에 제1전극(14a)과 제2전극(14b)으로 형성한다. 이때, 제1전극(14a)과 제2전극(14b) 사이의 간격은 이후 형성할 나노와이어의 길이보다 작게 형성할 수 있다. The array electrode 14 is formed to be spaced apart from the gate electrode 12, and formed as a first electrode 14a and a second electrode 14b on both sides of the gate electrode 12. In this case, the distance between the first electrode 14a and the second electrode 14b may be smaller than the length of the nanowire to be formed later.

여기서, 본 실시예에서는 게이트전극(12)과 어레이전극(14)을 동일층 상에 형성하였으나 이에 한정되는 것은 아니며, 필요에 따라 게이트전극(12)을 먼저 형성하고 이후 다른 층에 어레이전극(14)을 형성하는 것도 가능하다. 그러나 게이트전극(12)과 어레이전극(14)을 동일층 상에 형성할 경우 1개의 포토마스크를 이용하여 동시에 형성이 가능하므로, 게이트전극(12)과 어레이전극(14)은 동시에 형성하는 것이 바람직하다. Here, in the present embodiment, the gate electrode 12 and the array electrode 14 are formed on the same layer, but the present invention is not limited thereto. If necessary, the gate electrode 12 is formed first, and then the array electrode 14 is formed on another layer. It is also possible to form). However, when the gate electrode 12 and the array electrode 14 are formed on the same layer, the gate electrode 12 and the array electrode 14 may be formed at the same time because one photomask can be formed at the same time. Do.

게이트전극(12)과 어레이전극(14)은 도전성의 물질로 형성할 수 있으며 저저항의 금속이 바람직하다. 예를 들어, 알루미늄, 구리, 몰리브덴, 크롬이나 알루미늄합금 등을 이용하여 형성할 수 있다.The gate electrode 12 and the array electrode 14 may be formed of a conductive material, and a low resistance metal is preferable. For example, it can form using aluminum, copper, molybdenum, chromium, an aluminum alloy, etc.

다음으로, 도 2b와 같이, 게이트전극(12)이 형성된 기판 상에 절연막(20)을 형성한다. 상기 절연막(20)은 규소질화물규소산화물 규소산화물(SiO2) 등의 절연물질로 형성한다.Next, as shown in FIG. 2B, an insulating film 20 is formed on the substrate on which the gate electrode 12 is formed. The insulating film 20 is formed of an insulating material such as silicon nitride silicon oxide silicon oxide (SiO 2 ).

그 다음, 도 2c와 같이, 절연막(20) 상에 나노와이어패턴(30)을 형성한다. Next, as shown in FIG. 2C, the nanowire pattern 30 is formed on the insulating film 20.

나노와이어패턴(30)은 어레이전극(14)에 전압을 인가하여 전기장을 형성하고, 상기 기판에 나노와이어를 극성용매에 분산시킨 용액을 적하하여 상기 전기장에 의해 나노와이어를 배열시키는 방법으로 형성이 가능하다. 또한, 기판에 나노와이어를 극성용매에 분산시킨 용액을 적하한 후 상기 어레이전극(14)에 전압 을 인가하여 전기장을 형성함으로써 상기 나노와이어를 배열시키는 방법으로 형성할 수도 있으며, 이하 나노와이어 용액을 적하한 후 전기장을 형성하는 방법을 예로 설명한다.The nanowire pattern 30 is formed by applying a voltage to the array electrode 14 to form an electric field, and dropping a solution in which the nanowire is dispersed in a polar solvent to the substrate and arranging the nanowires by the electric field. It is possible. In addition, a solution in which nanowires are dispersed in a polar solvent is dropped on a substrate, and then a voltage is applied to the array electrode 14 to form an electric field, thereby forming the nanowires. The method of forming an electric field after dropping will be described as an example.

상기 용액은 나노와이어를 제조한 후 나노와이어를 극성용매에 가하여 분산시킴으로서 마련한다.The solution is prepared by preparing nanowires and dispersing the nanowires by adding them to a polar solvent.

여기서, 나노와이어는 레이저를 이용한 촉매, 자기촉매 VLS방법, 유기금속화학증착법(metal organic chemical vapour deposition; MOCVD) 등 다양한 방법으로 제조가 가능하다. 본 발명에 따른 나노와이어의 배열 방법에 있어서 나노와이어의 제조방법은 특별이 한정되지는 않으며 공지의 방법이라도 무방하다. Here, the nanowires can be manufactured by various methods such as a catalyst using a laser, a self-catalyst VLS method, a metal organic chemical vapor deposition (MOCVD). In the method for arranging nanowires according to the present invention, a method for producing nanowires is not particularly limited and may be a known method.

예를 들어 상기한 MOCVD는 화학반응을 이용한 금속산화물의 박막 형성법으로, 진공으로 된 용기 안에서 가열된 기판에 증기압이 높은 금속의 유기화합물 증기를 보내어 그 금속 산화물을 기판에 성장시키는 기술이다. 이러한 MOCVD를 이용하면 금속산화물 반도체 결정을 기판 상에 에피택셜 성장(epitaxial growth)시킬 수 있으므로 본 발명에 사용되는 나노와이어를 제조할 수 있다. For example, MOCVD is a method of forming a thin film of metal oxide using a chemical reaction, and is a technology of growing a metal oxide on a substrate by sending vapor of an organic compound having a high vapor pressure to a heated substrate in a vacuum vessel. The MOCVD enables epitaxial growth of metal oxide semiconductor crystals on a substrate, thereby producing nanowires used in the present invention.

그 다음, 제조된 나노와이어는 극성용매에 분산시킨다. Next, the prepared nanowires are dispersed in a polar solvent.

극성용매로는 아세톤(acetone), 물, 이소프로필알콜(isopropyl alcohol) 등을 예로 들 수 있으며, 본 발명에서는 상기 극성 용매 중 하나에 해당하거나, 또는 상기 극성 용매의 적어도 하나를 포함하는 혼합물 용액이 바람직하다. 실시예로서 헥산(hexane)과 상기 아세톤, 물, 이소프로필알콜 중 어느 한 극성 용매를 섞은 혼합물을 나노와이어의 분산 용매로 사용 가능하다.Examples of the polar solvent include acetone, water, isopropyl alcohol, and the like. In the present invention, a mixture solution corresponding to one of the polar solvents or at least one of the polar solvents may be used. desirable. For example, a mixture of hexane, acetone, water, and isopropyl alcohol may be used as a dispersion solvent of nanowires.

극성 용매란 용매분자 내에 극성 작용기(또는 분자)를 가지고 있어 부분적으로 전하가 분리되어 있는 용매분자로 구성된 용매를 말한다. 극성 용매는 부분적인 전하의 분리로 인해 쌍극자 모멘트(dipole moment)를 가지게 되며, 극성용매에 전기장이 가해지는 경우에는 상기 쌍극자 모멘트에 의해 전기장의 방향에 따라 용매분자가 정렬하거나 이동하는 성질이 있다. 본 발명의 실시예에서는 극성용매의 성질을 이용하여 나노와이어를 효율적으로 배열시키는 것이다.A polar solvent refers to a solvent composed of solvent molecules having polar functional groups (or molecules) in the solvent molecules and partially separated from charge. The polar solvent has a dipole moment due to partial charge separation, and when an electric field is applied to the polar solvent, the solvent molecules are aligned or moved in accordance with the direction of the electric field by the dipole moment. In the embodiment of the present invention, the nanowires are efficiently arranged using the properties of the polar solvent.

상기한 바와 같은 용매에 나노와이어를 분산시켜 나노와이어 분산 용액(131)을 준비한 다음에는 나노와이어 분산 용액(131)을 기판 상에 형성한 어레이전극(14), 즉 제1전극(14a)과 제2전극(14b) 사이에 적하한다. After the nanowire dispersion solution 131 is prepared by dispersing the nanowires in the solvent as described above, the nanowire dispersion solution 131 is formed on the substrate, that is, the first electrode 14a and the first electrode 14a. It is dripped between two electrodes 14b.

그 다음 어레이전극(14), 즉 제1전극(14a)과 제2전극(14b) 사이에는 전압을 인가하여 제1전극(14a)과 제2전극(14b) 사이에 전기장을 형성한다. 전기장의 방향은 인가하는 전압의 부호에 따라 바뀔 수 있으나 한 전극에서 다른 전극을 향하는 방향으로 형성된다. Next, a voltage is applied between the array electrode 14, that is, the first electrode 14a and the second electrode 14b, to form an electric field between the first electrode 14a and the second electrode 14b. The direction of the electric field may vary depending on the sign of the voltage applied, but is formed in a direction from one electrode to the other electrode.

전기장이 형성되면 적하된 나노와이어 분산 용액 내의 용매 분자는 형성된 전기장에 의해 쿨롱힘을 받는다. 즉, 용매 분자 내에 부분적인 전하가 분리되어 있으므로 전기장과의 관계에서 쿨롱힘이 작용한다. 따라서 각각의 용매분자는 전기장의 방향에 따라 배열되거나 이동하게 된다. 이에 따라, 나노와이어가 일정 방향으로 정렬된다. When the electric field is formed, the solvent molecules in the dropped nanowire dispersion solution are subjected to the coulomb force by the electric field formed. That is, the partial charge is separated in the solvent molecule, so the coulomb force acts in relation to the electric field. Thus, each solvent molecule is arranged or moved according to the direction of the electric field. Accordingly, the nanowires are aligned in a certain direction.

나노와이어 분산 용액의 극성용매는 이후 가온(加溫)하거나 실온에서 휘발시키는 방법으로 제거한다.The polar solvent of the nanowire dispersion solution is then removed by heating or volatilization at room temperature.

나노와이어패턴(30)을 형성하고 나면, 도 2d와 같이, 도전성 물질을 이용하여 나노와이어패턴(30)이 형성된 기판 상에 소스전극(16)과 드레인전극(18)을 형성한다. 소스전극(16)과 드레인전극(18)은 포토리소그래피를 이용하여 하나의 포토마스크로 형성이 가능하다.After the nanowire pattern 30 is formed, as shown in FIG. 2D, the source electrode 16 and the drain electrode 18 are formed on the substrate on which the nanowire pattern 30 is formed using a conductive material. The source electrode 16 and the drain electrode 18 can be formed as a single photomask using photolithography.

전술한 바와 같이, 나노와이어패턴(30)을 형성하기 위한 별도의 공정 없이 두 번의 마스크 공정을 통해 나노와이어 트랜지스터를 형성할 수 있다. 또한 본 발명의 실시예에 따르면 나노와이어패턴(30)을 나노와이어 분산 용액을 적하하여 나노와이어를 배열시키는 방법으로 형성함으로써 대면적에 쉽게 적용이 가능한 장점이 있다. As described above, the nanowire transistor may be formed through two mask processes without a separate process for forming the nanowire pattern 30. In addition, according to the embodiment of the present invention by forming a nanowire pattern 30 by dropping the nanowire dispersion solution by arranging the nanowires there is an advantage that can be easily applied to a large area.

상술한 나노와이어 트랜지스터는 액정표시장치(Liquid Crystal Display, LCD), 유기전계발광소자(Organic Light Emitting Diode, OLED), 플라즈마디스플레이패널(Plasma Display Panel, PDP) 등의 표시장치 뿐만 아니라 표시장치 이외에도 트랜지스터를 포함하는 다양한 소자에 적용이 가능하다.The above-described nanowire transistors are not only display devices such as liquid crystal displays (LCDs), organic light emitting diodes (OLEDs), plasma display panels (PDPs) but also transistors in addition to display devices. It is possible to apply to a variety of devices, including.

도 3은 본 발명의 실시예에 따른 트랜지스터를 이용한 액정표시장치를 나타낸 단면도이다. 도시한 예는 바람직한 일실시예에 불과하며 본 발명이 이에 한정되는 것은 아니며, 유기전계발광소자나 플라즈마디스플레이패널 등에도 적용할 수 있음은 당연하다.3 is a cross-sectional view of a liquid crystal display using a transistor according to an embodiment of the present invention. The illustrated example is only a preferred embodiment and the present invention is not limited thereto, and it is obvious that the present invention can also be applied to an organic light emitting display device or a plasma display panel.

액정표시장치는 액정의 광학적 이방성을 이용하여 빛의 투과율을 조절함으로써 화상을 표시하는 표시장치이다. 액정표시장치는 복수 개의 화소로 이루어지나 본 도면에서는 설명의 편의상 한 화소만을 나타내었으며, 상기 트랜지스터 및 그 제조방법과 구별되는 특징적인 부분을 중심으로 설명한다. 설명이 생략되거나 요약된 부분은 공지의 방법에 따른다.A liquid crystal display device is a display device for displaying an image by adjusting the light transmittance using the optical anisotropy of the liquid crystal. Although the liquid crystal display is composed of a plurality of pixels, only one pixel is shown in the drawing for convenience of description, and the description will be given based on the characteristic parts that are distinguished from the transistor and its manufacturing method. Portions omitted or summarized according to known methods.

본 발명에 따른 액정표시장치에 대해 살펴보면, 도 3에 도시한 바와 같이, 액정표시장치는 제1기판(100)과 제1기판(100)에 대향하는 제2기판(101) 및 상기 제1기판(100)과 제2기판(101) 사이에 형성된 액정층(103)으로 구성되어 있다. Referring to the liquid crystal display device according to the present invention, as shown in FIG. 3, the liquid crystal display device includes a second substrate 101 facing the first substrate 100 and the first substrate 100 and the first substrate. It consists of a liquid crystal layer 103 formed between the 100 and the second substrate 101.

상기 액정층(103)을 형성하는 액정은 광학적 이방성을 가진 물질로서, 인가되는 전압에 따라 배향성이 달라지므로, 광투과율을 조절할 수 있다. 따라서 액정층(103)의 광투과율에 따라 이에 대응되어 정지된 화상이나 움직이는 화상이 액정표시장치 상에 표현된다. The liquid crystal forming the liquid crystal layer 103 is a material having optical anisotropy, and since the orientation varies depending on the applied voltage, light transmittance may be adjusted. Accordingly, a still image or a moving image corresponding to the light transmittance of the liquid crystal layer 103 is displayed on the liquid crystal display device.

제1기판(100)은 구동소자인 나노와이어 트랜지스터가 복수 개 형성된 기판으로서, 복수의 화소가 형성되어 있다. 각각의 화소에는 나노와이어 트랜지스터가 형성되어 있다. The first substrate 100 is a substrate on which a plurality of nanowire transistors as driving elements are formed, and a plurality of pixels are formed. Each pixel is formed with a nanowire transistor.

나노와이어 트랜지스터는 이격되어 형성된 게이트전극(112) 및 어레이전극(114)과, 상기 게이트전극(112) 상에 형성된 절연막(120)과, 상기 절연막(120) 상에 상기 게이트전극(112)을 중심으로 이격되어 형성된 소스전극(116)과 드레인전극(118), 및, 상기 소스전극(116)과 드레인전극(118) 사이에 소스전극(116)과 드레인전극(118)에 접촉하여 형성된 나노와이어패턴(130)으로 이루어진다.The nanowire transistor has a gate electrode 112 and an array electrode 114 spaced apart from each other, an insulating film 120 formed on the gate electrode 112, and a center of the gate electrode 112 on the insulating film 120. A nanowire pattern formed by contacting the source electrode 116 and the drain electrode 118 between the source electrode 116 and the drain electrode 118, and the source electrode 116 and the drain electrode 118 spaced apart from each other. Consists of 130.

이때, 도시하지는 않았으나, 상기 제1기판(100) 상에는 종횡으로 가로지르며 화소영역을 정의하는 게이트라인과 데이터라인이 형성되어 있다. 상기 게이트전극(112)은 게이트라인에서 분지되어 형성되어 있으며, 상기 소스전극(116)은 데이터라인에서 분지되어 형성되어 있다.In this case, although not illustrated, gate lines and data lines are formed on the first substrate 100 to cross the length and width to define pixel regions. The gate electrode 112 is branched from a gate line, and the source electrode 116 is branched from a data line.

소스전극(116)과 드레인전극(118)이 형성된 기판의 전면에는 보호막(140)이 형성되어 있다. 보호막(140)은 실리콘 질화물과 같은 무기절연막(120)이나 유기물질로 이루어진 절연막(120)일 수 있다. 상기 보호막(140)에는 드레인전극(118)의 일부를 노출시키는 콘택홀이 형성되어 있다. The passivation layer 140 is formed on the entire surface of the substrate on which the source electrode 116 and the drain electrode 118 are formed. The passivation layer 140 may be an inorganic insulating layer 120 such as silicon nitride or an insulating layer 120 made of an organic material. A contact hole for exposing a part of the drain electrode 118 is formed in the passivation layer 140.

상기 보호막(140)의 상부에는 화소전극(152)이 형성되어 있으며 상기 콘택홀을 통해 드레인전극(118)과 전기적으로 접속된다. 화소전극(152)은 인듐-틴-옥사이드(indium tin oxide, ITO) 또는 인듐-징크-옥사이드(indium zinc oxide, IZO) 등의 투명한 도전물질로 이루어져 있다.The pixel electrode 152 is formed on the passivation layer 140 and is electrically connected to the drain electrode 118 through the contact hole. The pixel electrode 152 is made of a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO).

제2기판(101)은 컬러필터(Color Filter)기판으로서, 컬러를 구현하기 위한 컬러필터층(160)이 형성되어 있다. 제2기판(101)은 절연기판 위에 블랙매트릭스(163)가 형성되어 있다. 블랙매트릭스(163)는 일반적으로 적색(red, R), 녹색(green, G), 청색(blue, B)의 컬러필터 사이를 구분하며 빛샘현상을 방지하는 역할을 한다.The second substrate 101 is a color filter substrate, and a color filter layer 160 for realizing color is formed. The second substrate 101 has a black matrix 163 formed on the insulating substrate. The black matrix 163 generally distinguishes between color filters of red (R), green (G), and blue (B) and prevents light leakage.

컬러필터층(160)은 블랙매트릭스(163)를 경계로 적색, 녹색, 청색이 반복되어 형성되며 액정층(103)을 통과한 빛을 착색하는 역할을 한다. 컬러필터층(160)은 일반적으로 감광성 유기물질로 형성된다.The color filter layer 160 is formed by repeating red, green, and blue on the black matrix 163 and serves to color the light passing through the liquid crystal layer 103. The color filter layer 160 is generally formed of a photosensitive organic material.

컬러필터층(160)의 상부에는 인듐-틴-옥사이드나 인듐-징크-옥사이드 등의 투명한 도전물질로 이루어진 공통전극이 형성되어 있으며, 화소전극(152)과 함께 액정층(103)에 전압을 인가하는 역할을 한다.A common electrode formed of a transparent conductive material such as indium tin oxide or indium zinc oxide is formed on the color filter layer 160. The common electrode is formed together with the pixel electrode 152 to apply a voltage to the liquid crystal layer 103. Play a role.

한편, 다른 실시예로 도시하지는 않았으나, 수평전계방식(In Plane Swiching, IPS mode)의 액정표시장치인 경우에는 공통전극이 화소전극(152)과 동일 평면상에 형성될 수도 있다.Although not illustrated in another embodiment, in the case of a liquid crystal display device having a horizontal electric field method (In Plane Swiching, IPS mode), the common electrode may be formed on the same plane as the pixel electrode 152.

제1기판(100) 및 제2기판(101)은, 도시하지는 않았지만, 실링재(Sealing material)에 의해 합착되어 있으며, 그 사이에 액정층(103)이 형성되어 상기 제1기판(100)에 형성된 트랜지스터에 의해 액정분자를 구동하여 액정층(103)을 투과하는 광량을 제어함으로써 정보를 표시하게 된다.Although not shown, the first substrate 100 and the second substrate 101 are bonded to each other by a sealing material, and a liquid crystal layer 103 is formed therebetween to form the first substrate 100. The information is displayed by controlling the amount of light passing through the liquid crystal layer 103 by driving the liquid crystal molecules by the transistor.

전술한 액정표시장치를 제조하기 위해서는, 제1기판(100)과 제1기판(100)에 대향하는 제2기판(101)을 준비하는 단계와, 상기 제1기판(100) 상에 나노와이어 트랜지스터를 형성하는 단계와, 상기 트랜지스터의 드레인전극(118)과 전기적으로 접속하는 화소전극(152)을 형성하는 단계, 및, 상기 제1기판(100)과 제2기판(101)을 합착하는 단계를 포함한다.In order to manufacture the above-described liquid crystal display device, preparing a first substrate 100 and a second substrate 101 facing the first substrate 100, and nanowire transistors on the first substrate 100 Forming a pixel; forming a pixel electrode 152 electrically connected to the drain electrode 118 of the transistor; and bonding the first substrate 100 and the second substrate 101 to each other. Include.

나노와이어 트랜지스터를 형성하기 위해서는, 먼저 제1기판(100) 상에 게이트전극(112)과 어레이전극(114)을 형성한다. 이는 절연기판 상에 게이트배선 물질을 증착한 후 포토마스크를 이용한 포토리소그래피 공정으로 패터닝하여 형성한다. 이때, 게이트전극(112)을 형성하고 상기 게이트전극(112) 상에 절연물질과 도전성 물질을 추가 증착하여 어레이전극(114)을 별도의 포토마스크로 형성할 수도 있다. 그러나, 어레이전극(114)을 함께 증착하고 패터팅하여 형성하는 것이 1개의 포토마스크로 동시에 게이트전극(112)과 어레이전극(114)을 형성할 수 있어 바람직하다. In order to form the nanowire transistor, first, the gate electrode 112 and the array electrode 114 are formed on the first substrate 100. It is formed by depositing a gate wiring material on an insulating substrate and then patterning it by a photolithography process using a photomask. In this case, the gate electrode 112 may be formed, and the array electrode 114 may be formed as a separate photomask by further depositing an insulating material and a conductive material on the gate electrode 112. However, it is preferable to form the array electrodes 114 by depositing and patterning them together to form the gate electrode 112 and the array electrodes 114 simultaneously with one photomask.

그 다음 상기 게이트전극(112)이 형성된 기판 상에 절연막(120)(20)을 형성하고, 상기 절연막(120)상에 나노와이어패턴(130)을 형성한다. Next, the insulating films 120 and 20 are formed on the substrate on which the gate electrode 112 is formed, and the nanowire pattern 130 is formed on the insulating film 120.

상기 나노와이어패턴(130)이 형성된 기판 상에 소스전극(116)과 드레인전극(118) 물질을 증착하고 포토마스크를 이용한 포토리소그래피 공정으로 소스전극(116)과 드레인전극(118)을 패터닝하여 소스전극(116)과 드레인전극(118)을 형성한다.The source electrode 116 and the drain electrode 118 are deposited on the substrate on which the nanowire pattern 130 is formed, and the source electrode 116 and the drain electrode 118 are patterned by a photolithography process using a photomask. The electrode 116 and the drain electrode 118 are formed.

계속하여 상기 박막트랜지스터를 덮는 보호막(140)을 형성하고, 보호막(140)을 패터닝하여 드레인전극(118)의 일부 영역을 드러내는 콘택홀을 형성한다. 그리고 투명한 도전물질을 보호막(140) 상에 형성하고 패터닝하여 화소전극(152)을 형성한다.Subsequently, the passivation layer 140 is formed to cover the thin film transistor, and the passivation layer 140 is patterned to form a contact hole exposing a portion of the drain electrode 118. A transparent conductive material is formed on the passivation layer 140 and patterned to form the pixel electrode 152.

제2기판(101)은 공지의 기술로 제작할 수 있으며, 상기 제1기판(100)과 제2기판 사이에 액정층(103)을 형성함으로써 액정표시장치를 완성한다.The second substrate 101 can be manufactured by a known technique. A liquid crystal display device is completed by forming the liquid crystal layer 103 between the first substrate 100 and the second substrate.

전술한 방법으로 나노와이어 박막트랜지터와 나노와이어 트랜지스터를 이용한 액정표시장치를 제조할 수 있다. In the above-described method, a liquid crystal display using a nanowire thin film transistor and a nanowire transistor may be manufactured.

본 발명의 실시예에 따르면 기존의 나노와이어패턴과 달리 쉽게 나노와이어 분산 용액과 전기장을 이용하여 간단한 방법으로 나노와이어를 원하는 방향으로 배열시킬 수 있는 장점이 있으며 전기장을 형성하는 전극의 위치와 간격을 조절함으로써 대면적에서도 쉽게 나노와이어패턴을 형성함으로써 대면적 나노와이어 트랜지스터를 제조할 수 있다.According to an embodiment of the present invention, unlike the conventional nanowire pattern, there is an advantage that the nanowires can be easily arranged in a desired direction by using a nanowire dispersion solution and an electric field. By adjusting the nanowire pattern easily even in a large area, a large area nanowire transistor can be manufactured.

또한 기존의 발명에서 나노와이어의 패터닝을 위해 수행하는 별도의 마스크 공정을 진행할 필요가 없고 두 번의 마스크 공정으로 트랜지스터의 제조가 가능하므로 공정이 간단해지며 비용이 절감되는 이점이 있다.In addition, in the existing invention, there is no need to proceed with a separate mask process for patterning nanowires, and since the transistor can be manufactured by two mask processes, the process is simplified and costs are reduced.

본 발명에 대해서 구체적으로 기재된 설명은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 예를 들어 본 발명에 따른 나노와이어 트랜지스터 제조방법은 액정표시장치를 제조하기 위해 적용될 수 있으나 이에 한정되는 것은 아니며 나노와이어 트랜지스터를 포함하는 유기발광표시장치나 기타 소자의 제조방법에도 적용될 수 있다.The detailed description of the invention should be construed as an illustration of preferred embodiments rather than to limit the scope of the invention. For example, the method of manufacturing a nanowire transistor according to the present invention may be applied to manufacture a liquid crystal display device, but is not limited thereto and may be applied to a method of manufacturing an organic light emitting display device or other device including a nanowire transistor.

따라서, 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.Therefore, the invention should not be defined by the described embodiments, but should be defined by the claims and their equivalents.

상술한 바와 같이 본 발명은 대면적에 적용 가능한 나노와이어 트랜지스터의 제조방법과, 상기 제조방법에 의해 제조된 나노와이어 트랜지스터, 및 상기 트랜지스터를 포함하는 액정표시장치를 제공한다. 또한 나노와이어를 형성하기 위한 추가 공정없이 트랜지스터를 형성하는 제조방법을 제공한다.As described above, the present invention provides a manufacturing method of a nanowire transistor applicable to a large area, a nanowire transistor manufactured by the manufacturing method, and a liquid crystal display device including the transistor. It also provides a method of fabricating a transistor without the additional process of forming nanowires.

Claims (24)

기판을 준비하는 단계;Preparing a substrate; 상기 기판 상에 게이트전극과 어레이전극을 형성하는 단계;Forming a gate electrode and an array electrode on the substrate; 상기 게이트전극이 형성된 기판 상에 절연막을 형성하는 단계;Forming an insulating film on the substrate on which the gate electrode is formed; 상기 절연막 상에 나노와이어패턴을 형성하는 단계; 및Forming a nanowire pattern on the insulating film; And 상기 나노와이어패턴이 형성된 기판 상에 소스전극과 드레인전극을 형성하는 단계를 포함하는 나노와이어 트랜지스터 제조방법.And forming a source electrode and a drain electrode on the substrate on which the nanowire pattern is formed. 제1항에 있어서,The method of claim 1, 상기 나노와이어패턴을 형성하는 단계는Forming the nanowire pattern is 상기 어레이전극에 전압을 인가하여 전기장을 형성하는 단계;Applying an electric voltage to the array electrode to form an electric field; 상기 기판에 나노와이어를 극성용매에 분산시킨 용액을 적하하여 상기 전기장에 의해 나노와이어를 배열시키는 단계를 포함하는 것을 특징으로 하는 나노와이어 트랜지스터 제조방법.And dropping a solution in which the nanowires are dispersed in a polar solvent on the substrate, and arranging the nanowires by the electric field. 제1항에 있어서,The method of claim 1, 상기 나노와이어패턴을 형성하는 단계는Forming the nanowire pattern is 상기 기판에 나노와이어를 극성용매에 분산시킨 용액을 적하하는 단계;Dropping a solution of nanowires dispersed in a polar solvent on the substrate; 상기 어레이전극에 전압을 인가하여 전기장을 형성하여 상기 나노와이어를 배열시키는 단계를 포함하는 것을 특징으로 하는 나노와이어 트랜지스터 제조방법.And forming an electric field by applying a voltage to the array electrode to arrange the nanowires. 제2항 또는 제3항에 있어서,The method according to claim 2 or 3, 상기 나노와이어패턴을 형성하는 단계는Forming the nanowire pattern is 상기 나노와이어를 분산시킨 용액의 용매를 제거하는 단계를 더 포함하는 것을 특징으로 하는 나노와이어 트랜지스터 제조방법.Removing a solvent of the solution in which the nanowires are dispersed, Nanowire transistor manufacturing method characterized in that it further comprises. 제2항 또는 제3항에 있어서,The method according to claim 2 or 3, 상기 어레이전극은 이격된 제1전극과 제2전극으로 형성하며,The array electrode is formed of a spaced first electrode and a second electrode, 상기 나노와이어를 분산시킨 용액은 제1전극과 제2전극의 사이에 적하하는 것을 특징으로 하는 나노와이어 트랜지스터 제조방법.The nanowire transistor manufacturing method is characterized in that the solution is dispersed between the first electrode and the second electrode. 제5항에 있어서,The method of claim 5, 상기 나노와이어패턴을 형성하는 단계는 상기 제1전극과 제2전극에 다른 부호의 전압을 인가하여 형성하는 단계인 것을 특징으로 하는 나노와이어 트랜지스터 제조방법.Forming the nanowire pattern is a step of forming a nanowire transistor by applying a voltage of a different sign to the first electrode and the second electrode. 제1항에 있어서,The method of claim 1, 상기 극성용매는 아세톤(acetone), 물, 이소프로필알콜(isopropyl alcohol) 중 적어도 하나를 포함하는 것을 특징으로 하는 나노와이어 트랜지스터 제조방법.The polar solvent is acetone (acetone), water, isopropyl alcohol (isopropyl alcohol) characterized in that it comprises a nanowire transistor manufacturing method. 제1항에 있어서,The method of claim 1, 상기 게이트전극과 어레이전극은 동시에 형성하는 것을 특징으로 하는 나노와이어 트랜지스터 제조방법.And the gate electrode and the array electrode are formed at the same time. 서로 대향하는 제1기판과 제2기판을 준비하는 단계;Preparing a first substrate and a second substrate facing each other; 상기 제1기판 상에 게이트전극과 어레이전극을 형성하는 단계;Forming a gate electrode and an array electrode on the first substrate; 상기 게이트전극이 형성된 기판 상에 절연막을 형성하는 단계;Forming an insulating film on the substrate on which the gate electrode is formed; 상기 절연막 상에 나노와이어패턴을 형성하는 단계;Forming a nanowire pattern on the insulating film; 상기 나노와이어패턴이 형성된 기판 상에 소스전극과 드레인전극을 형성하는 단계;Forming a source electrode and a drain electrode on the substrate on which the nanowire pattern is formed; 상기 드레인전극과 전기적으로 접속하는 화소전극을 형성하는 단계; 및Forming a pixel electrode electrically connected to the drain electrode; And 상기 제1기판과 제2기판 사이에 액정층을 형성하는 단계를 포함하는 액정표시장치 제조방법.Forming a liquid crystal layer between the first substrate and the second substrate. 제9항에 있어서,The method of claim 9, 상기 나노와이어패턴을 형성하는 단계는Forming the nanowire pattern is 상기 어레이전극에 전압을 인가하여 전기장을 형성하는 단계;Applying an electric voltage to the array electrode to form an electric field; 상기 기판에 나노와이어를 극성용매에 분산시킨 용액을 적하하여 상기 전기장에 의해 나노와이어를 배열시키는 단계를 포함하는 것을 특징으로 하는 액정표시 장치 제조방법.And dropping a solution in which nanowires are dispersed in a polar solvent on the substrate, and arranging nanowires by the electric field. 제9항에 있어서,The method of claim 9, 상기 나노와이어패턴을 형성하는 단계는Forming the nanowire pattern is 상기 기판에 나노와이어를 극성용매에 분산시킨 용액을 적하하는 단계;Dropping a solution of nanowires dispersed in a polar solvent on the substrate; 상기 어레이전극에 전압을 인가하여 전기장을 형성하여 상기 나노와이어를 배열시키는 단계를 포함하는 것을 특징으로 하는 액정표시장치 제조방법.And arranging the nanowires by forming an electric field by applying a voltage to the array electrodes. 제10항 또는 제11항에 있어서,The method according to claim 10 or 11, wherein 상기 나노와이어패턴을 형성하는 단계는Forming the nanowire pattern is 상기 나노와이어를 분산시킨 용액의 용매를 제거하는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치 제조방법.And removing a solvent of the solution in which the nanowires are dispersed. 제10항 또는 제11항에 있어서,The method according to claim 10 or 11, wherein 상기 어레이전극은 이격된 제1전극과 제2전극으로 형성하며,The array electrode is formed of a spaced first electrode and a second electrode, 상기 나노와이어를 분산시킨 용액은 제1전극과 제2전극의 사이에 적하하는 것을 특징으로 하는 액정표시장치 제조방법.The nanowire-dispersed solution is dropped between the first electrode and the second electrode. 제13항에 있어서,The method of claim 13, 상기 나노와이어패턴을 형성하는 단계는 상기 제1전극과 제2전극에 다른 부 호의 전압을 인가하여 형성하는 단계인 것을 특징으로 하는 액정표시장치 제조방법.The forming of the nanowire pattern may be performed by applying different voltages to the first electrode and the second electrode. 제9항에 있어서,The method of claim 9, 상기 극성용매는 아세톤(acetone), 물, 이소프로필알콜(isopropyl alcohol) 중 적어도 하나를 포함하는 것을 특징으로 하는 액정표시장치 제조방법.The polar solvent comprises at least one of acetone (acetone), water, isopropyl alcohol (isopropyl alcohol). 제1항에 있어서,The method of claim 1, 상기 게이트전극과 어레이전극은 동시에 형성하는 것을 특징으로 하는 나노와이어 트랜지스터 제조방법.And the gate electrode and the array electrode are formed at the same time. 기판;Board; 상기 기판 상에 형성된 게이트전극;A gate electrode formed on the substrate; 상기 기판 상에 형성된 절연막;An insulating film formed on the substrate; 상기 절연막 상에 형성된 소스전극과 드레인전극; A source electrode and a drain electrode formed on the insulating film; 상기 소스전극과 드레인전극 사이에 상기 소스전극과 드레인전극에 접촉하여 형성된 나노와이어패턴; 및A nanowire pattern formed between the source electrode and the drain electrode in contact with the source electrode and the drain electrode; And 상기 나노와이어패턴의 양측에 형성된 어레이전극을 포함하는 나노와이어 트랜지스터.Nanowire transistor comprising an array electrode formed on both sides of the nanowire pattern. 제17항에 있어서, 상기 어레이전극은 상기 게이트전극과 동일한 층에 형성된 것을 특징으로 하는 나노와이어 트랜지스터.18. The nanowire transistor of claim 17, wherein the array electrode is formed on the same layer as the gate electrode. 제17항에 있어서,The method of claim 17, 상기 어레이전극은 게이트전극을 중심으로 양측에 이격되게 형성된 제1전극과 제2전극으로 구성된 것을 특징으로 하는 나노와이어 트랜지스터.The array electrode is a nanowire transistor, characterized in that consisting of a first electrode and a second electrode formed on both sides of the gate electrode spaced apart. 제17항에 있어서,The method of claim 17, 상기 어레이전극의 위치에 대응하는 상부에 소스전극과 드레인전극이 형성된 것을 특징으로 하는 나노와이어 트랜지스터.And a source electrode and a drain electrode formed on an upper portion corresponding to the position of the array electrode. 제17항 또는 제20항에 있어서,The method of claim 17 or 20, 상기 소스전극과 드레인전극 사이의 간격은 나노와이어의 길이보다 작은 것을 특징으로 하는 나노와이어 트랜지스터.The distance between the source electrode and the drain electrode is a nanowire transistor, characterized in that less than the length of the nanowire. 제17항에 있어서,The method of claim 17, 상기 나노와이어는 일축성 방향으로 성장한 막대형상인 것을 특징으로 하는 나노와이어 트랜지스터.The nanowire transistor is characterized in that the rod-like growth in the uniaxial direction. 제17항에 있어서,The method of claim 17, 상기 게이트전극과 어레이전극은 같은 물질로 형성된 것을 특징으로 하는 나노와이어 트랜지스터.And the gate electrode and the array electrode are made of the same material. 제1기판과;A first substrate; 상기 제1기판에 대향하는 제2기판; 및 A second substrate facing the first substrate; And 두 기판 사이에 형성된 액정층을 포함하여 구성되며,It comprises a liquid crystal layer formed between two substrates, 상기 제1기판은, The first substrate, 상기 절연기판 상에 이격되어 형성된 게이트전극과 어레이전극;A gate electrode and an array electrode spaced apart from each other on the insulating substrate; 상기 게이트전극과 어레이전극 상에 형성된 절연막;An insulating film formed on the gate electrode and the array electrode; 상기 절연막 상에 상기 게이트전극을 중심으로 이격되어 형성된 소스전극과 드레인전극;A source electrode and a drain electrode formed on the insulating layer and spaced apart from the gate electrode; 상기 소스전극과 드레인전극 사이에 상기 소스전극과 드레인전극에 접촉하여 형성된 나노와이어패턴; 및A nanowire pattern formed between the source electrode and the drain electrode in contact with the source electrode and the drain electrode; And 상기 드레인전극과 전기적으로 접촉하는 화소전극을 포함하여 이루어지는 것을 특징으로 하는 액정표시장치.And a pixel electrode in electrical contact with the drain electrode.
KR1020070013983A 2007-02-09 2007-02-09 Nanowire transistor and manufacturing method thereof KR101311301B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070013983A KR101311301B1 (en) 2007-02-09 2007-02-09 Nanowire transistor and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070013983A KR101311301B1 (en) 2007-02-09 2007-02-09 Nanowire transistor and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20080074621A true KR20080074621A (en) 2008-08-13
KR101311301B1 KR101311301B1 (en) 2013-09-25

Family

ID=39883920

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070013983A KR101311301B1 (en) 2007-02-09 2007-02-09 Nanowire transistor and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR101311301B1 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190137742A (en) * 2019-12-02 2019-12-11 삼성디스플레이 주식회사 LED electrode assembly and manufacturing method thereof
KR20200023581A (en) * 2018-08-24 2020-03-05 삼성디스플레이 주식회사 Light emitting element, Display device comprising the same and Method of manufacturing the display device
KR20200124195A (en) * 2019-12-02 2020-11-02 삼성디스플레이 주식회사 LED electrode assembly and manufacturing method thereof
KR20210094507A (en) * 2020-10-23 2021-07-29 삼성디스플레이 주식회사 LED electrode assembly and manufacturing method thereof
KR20230118725A (en) * 2022-02-04 2023-08-14 전북대학교산학협력단 Methods of manufacturing electronic devices or optical devices based on III-V compound semiconductor nanostructures

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6423583B1 (en) 2001-01-03 2002-07-23 International Business Machines Corporation Methodology for electrically induced selective breakdown of nanotubes
KR101145146B1 (en) * 2005-04-07 2012-05-14 엘지디스플레이 주식회사 TFT and method of fabricating of the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200023581A (en) * 2018-08-24 2020-03-05 삼성디스플레이 주식회사 Light emitting element, Display device comprising the same and Method of manufacturing the display device
KR20190137742A (en) * 2019-12-02 2019-12-11 삼성디스플레이 주식회사 LED electrode assembly and manufacturing method thereof
KR20200124195A (en) * 2019-12-02 2020-11-02 삼성디스플레이 주식회사 LED electrode assembly and manufacturing method thereof
KR20210094507A (en) * 2020-10-23 2021-07-29 삼성디스플레이 주식회사 LED electrode assembly and manufacturing method thereof
KR20220020306A (en) * 2020-10-23 2022-02-18 삼성디스플레이 주식회사 LED electrode assembly and manufacturing method thereof
KR20230118725A (en) * 2022-02-04 2023-08-14 전북대학교산학협력단 Methods of manufacturing electronic devices or optical devices based on III-V compound semiconductor nanostructures

Also Published As

Publication number Publication date
KR101311301B1 (en) 2013-09-25

Similar Documents

Publication Publication Date Title
JP6047533B2 (en) Large area nano-capable macroelectronic substrate and its use
US8592820B2 (en) Layers and patterns of nanowire or carbon nanotube using chemical self assembly and fabricating method in liquid crystal display device thereby
KR101145146B1 (en) TFT and method of fabricating of the same
KR101138869B1 (en) Method of manufacturing driving-device for unit pixel of organic light emitting display
US7586130B2 (en) Vertical field effect transistor using linear structure as a channel region and method for fabricating the same
WO2016026212A1 (en) Oled pixel unit and manufacturing method thereof, display panel and display device
TW201442250A (en) Thin film transistor
US7960718B2 (en) Printable thin-film transistor for flexible electronics
KR101311301B1 (en) Nanowire transistor and manufacturing method thereof
US8309992B2 (en) Switching element including carbon nanotubes and method for manufacturing the same
KR20070015656A (en) Flat panel display and manufacturing method of flat panel display
EP2528126B1 (en) Manufacture method of an organic TFT array substrate
US20140070169A1 (en) Separated Carbon Nanotube-Based Active Matrix Organic Light-Emitting Diode Displays
US8389987B2 (en) Switching element and method for fabricating same
US8536578B2 (en) Thin film transistor comprising nanowires and fabrication method thereof
KR20070056182A (en) Fabrication method of nano pattern and fabrication method for tft and lcd using the same
KR101213946B1 (en) Thin film transistor and method for manufacturing thereof and liquid crystal display device having the same and method for manufacturing threrof
WO2018166411A1 (en) Thin film transistor and array substrate
CN106298815A (en) Thin film transistor (TFT) and preparation method thereof, array base palte and display device
KR101408251B1 (en) Method for arraying nanowire
WO2019127796A1 (en) Thin film transistor and manufacturing method therefor
KR101243791B1 (en) Liquid Crystal Display and Method For Manufacturing of The Same
KR20100125986A (en) Manufacturing of transparent metal layer for dispaly device using carbon nanotube
KR102190085B1 (en) Oxide semiconductor thin film transistor and method of manufacturing the same
KR20080002575A (en) Tft, method for manufacturing of the same, liquid crystal display using the same and method for manufacturing of the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160816

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170816

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190814

Year of fee payment: 7