KR20080068348A - Method of manufacturing display device - Google Patents

Method of manufacturing display device Download PDF

Info

Publication number
KR20080068348A
KR20080068348A KR1020070006000A KR20070006000A KR20080068348A KR 20080068348 A KR20080068348 A KR 20080068348A KR 1020070006000 A KR1020070006000 A KR 1020070006000A KR 20070006000 A KR20070006000 A KR 20070006000A KR 20080068348 A KR20080068348 A KR 20080068348A
Authority
KR
South Korea
Prior art keywords
substrate
forming
thin film
flexible substrate
preliminary
Prior art date
Application number
KR1020070006000A
Other languages
Korean (ko)
Inventor
황태형
노남석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070006000A priority Critical patent/KR20080068348A/en
Priority to US11/982,065 priority patent/US20080176477A1/en
Publication of KR20080068348A publication Critical patent/KR20080068348A/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/165Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field
    • G02F1/166Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field characterised by the electro-optical or magneto-optical effect
    • G02F1/167Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field characterised by the electro-optical or magneto-optical effect by electrophoresis
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3433Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices
    • G09G3/344Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices based on particles moving in a fluid or in a gas, e.g. electrophoretic devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

A method for manufacturing an LCD(Liquid Crystal Display) is provided to improve the electrical characteristics and reliability of a flexible display device by preventing multilayered thin films from being misaligned according to the retraction of an existing plastic substrate. A sacrifice pattern is formed on an auxiliary substrate. In this case, a sacrifice layer is first formed on the auxiliary substrate. Then the peripheral area of the auxiliary substrate is exposed through photolithography for the sacrifice layer. A reserve flexible substrate is formed on the auxiliary substrate and the sacrifice pattern. A certain thin film structure is formed on the reserve flexible substrate. A passivation film is formed on the thin film structure. Holes to expose the sacrifice pattern are formed at the reserve flexible substrate. The sacrifice pattern is etched through the exposed holes. The passivation film is removed. The reserve flexible substrate is separated from the auxiliary substrate.

Description

표시 장치의 제조 방법{METHOD OF MANUFACTURING DISPLAY DEVICE}Manufacturing method of display device {METHOD OF MANUFACTURING DISPLAY DEVICE}

도 1은 본 발명의 한 실시예에 따른 전기 영동 표시 장치의 사시도이고,1 is a perspective view of an electrophoretic display device according to an exemplary embodiment of the present invention;

도 2는 본 발명의 한 실시예에 따른 전기 영동 표시 장치용 박막 트랜지스터 표시판과 공통 전극 표시판의 배치도이고,2 is a layout view of a thin film transistor array panel and a common electrode panel for an electrophoretic display device according to an exemplary embodiment of the present invention.

도 3은 도 2에 도시한 박막 트랜지스터 표시판과 공통 전극 표시판을 포함하는 전기 영동 표시 장치를 도 2의 III-III'선을 따라 자른 단면도이고,FIG. 3 is a cross-sectional view taken along line III-III ′ of the electrophoretic display device including the thin film transistor array panel and the common electrode display panel illustrated in FIG. 2;

도 4는 도 2에 도시한 박막 트랜지스터 표시판과 공통 전극 표시판을 포함하는 전기 영동 표시 장치를 도 2의 IV-IV'선을 따라 자른 단면도이고,FIG. 4 is a cross-sectional view of the electrophoretic display device including the thin film transistor array panel and the common electrode display panel illustrated in FIG. 2 taken along line IV-IV ′ of FIG. 2.

도 5는 도 1에 도시한 전기 영동 표시 장치용 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 중간 단계에서의 박막 트랜지스터 표시판의 사시도이고,5 is a perspective view of a thin film transistor array panel at an intermediate stage of manufacturing the thin film transistor array panel for the electrophoretic display device illustrated in FIG. 1 according to an embodiment of the present invention;

도 6은 도 5의 다음 단계에서의 박막 트랜지스터 표시판의 사시도이고, FIG. 6 is a perspective view of a thin film transistor array panel in the next step of FIG. 5;

도 7은 도 6의 다음 단계에서의 박막 트랜지스터 표시판의 사시도이고,FIG. 7 is a perspective view of a thin film transistor array panel in the next step of FIG. 6;

도 8은 도 7의 박막 트랜지스터 표시판을 VIII-VIII'선을 따라 잘라 도시한 단면도이고,FIG. 8 is a cross-sectional view of the thin film transistor array panel of FIG. 7 taken along the line VIII-VIII ′,

도 9는 도 2에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 중간 단계에서의 박막 트랜지스터 표시판의 배치도이고,FIG. 9 is a layout view of a thin film transistor array panel at an intermediate stage of manufacturing the thin film transistor array panel illustrated in FIG. 2 according to an embodiment of the present disclosure;

도 10은 도 9의 박막 트랜지스터 표시판을 X-X' 선을 따라 잘라 도시한 단면도이고,FIG. 10 is a cross-sectional view of the thin film transistor array panel of FIG. 9 taken along the line X-X '.

도 11은 도 8의 박막 트랜지스터 표시판을 XI-XI' 선을 따라 잘라 도시한 단면도이고,FIG. 11 is a cross-sectional view of the thin film transistor array panel of FIG. 8 taken along the line XI-XI ′. FIG.

도 12는 도 8의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고,12 is a layout view of a thin film transistor array panel in the next step of FIG. 8;

도 13은 도 12의 박막 트랜지스터 표시판을 XIII-XIII' 선을 따라 잘라 도시한 단면도이고,FIG. 13 is a cross-sectional view of the thin film transistor array panel of FIG. 12 taken along the line XIII-XIII ′,

도 14는 도 12의 박막 트랜지스터 표시판을 XIV-XIV' 선을 따라 잘라 도시한 단면도이고,FIG. 14 is a cross-sectional view of the thin film transistor array panel of FIG. 12 taken along the line XIV-XIV ′.

도 15 도 12의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고,FIG. 15 is a layout view of a thin film transistor array panel in the next step of FIG. 12;

도 16은 도 15의 박막 트랜지스터 표시판을 XVI-XVI' 선을 따라 잘라 도시한 단면도이고,FIG. 16 is a cross-sectional view of the thin film transistor array panel of FIG. 15 taken along the line XVI-XVI ′.

도 17은 도 15의 박막 트랜지스터 표시판을 XVII-XVII' 선을 따라 잘라 도시한 단면도이고,FIG. 17 is a cross-sectional view of the thin film transistor array panel of FIG. 15 taken along the line XVII-XVII ′,

도 18은 도 7의 다음 단계에서의 박막 트랜지스터 표시판에 대한 사시도이고, FIG. 18 is a perspective view of a thin film transistor array panel in the next step of FIG. 7;

도 19는 도 18의 박막 트랜지스터 표시판을 XIX-XIX'선을 따라 잘라 도시한 단면도이고,19 is a cross-sectional view of the thin film transistor array panel of FIG. 18 taken along the line XIX-XIX ',

도 20은 도 18의 다음 단계에서의 박막 트랜지스터 표시판의 단면도이고,20 is a cross-sectional view of the TFT panel in the next step of FIG. 18;

도 21은 도 20의 박막 트랜지스터 표시판을 XXI-XXI'선을 따라 잘라 도시한 단면도이고,FIG. 21 is a cross-sectional view of the thin film transistor array panel of FIG. 20 taken along the line XXI-XXI ′,

도 22는 도 3에 도시한 공통 전극 표시판을 본 발명의 한 실시예에 따라 제조하는 중간 단계에서의 공통 전극 표시판의 단면도이고,FIG. 22 is a cross-sectional view of the common electrode panel at an intermediate stage of manufacturing the common electrode panel shown in FIG. 3 according to an embodiment of the present invention;

도 23은 도 22의 다음 단계에서의 공통 전극 표시판의 단면도이고,FIG. 23 is a cross-sectional view of the common electrode display panel in the next step of FIG. 22.

도 24는 도 23의 다음 단계에서의 공통 전극 표시판의 단면도이고,FIG. 24 is a cross-sectional view of the common electrode display panel in the next step of FIG. 23.

도 25는 합착된 박막 트랜지스터 모기판과 공통 전극 모기판에 대한 사시도이다.25 is a perspective view illustrating a bonded thin film transistor mother substrate and a common electrode mother substrate.

<도면의 주요 부분에 대한 부호의 설명> <Explanation of symbols for the main parts of the drawings>

100: 박막트랜지스터 표시판100: thin film transistor display panel

110: 절연 기판 121: 게이트선110: insulating substrate 121: gate line

124: 게이트 전극 129: 게이트선의 끝부분124: gate electrode 129: end of gate line

140: 게이트 절연막 151: 선형 반도체층 140: gate insulating film 151: linear semiconductor layer

161: 선형 저항성 접촉 부재 171: 데이터선 161: linear ohmic contact 171: data line

173: 소스 전극 175: 드레인 전극 173: source electrode 175: drain electrode

179: 데이터선의 끝부분 180: 보호막 179: end of the data line 180: protective film

181, 182, 185: 접촉구 191: 화소 전극 181, 182, and 185: contact hole 191: pixel electrode

200: 공통 전극 표시판 210: 절연 기판 200: common electrode display panel 210: insulating substrate

220: 차광 부재 270: 공통 전극 220: light blocking member 270: common electrode

본 발명은 표시 장치(liquid crystal display)의 제조 방법에 관한 것으로서, 더욱 상세하게는 가요성 표시 장치의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a liquid crystal display, and more particularly, to a method of manufacturing a flexible display device.

인터넷이 보편화되고 소통되는 정보의 양이 폭발적으로 증가하면서 미래에는 언제 어디서나 정보를 접할 수 있는 '유비쿼터스 디스플레이(ubiquitous display)'의 환경이 창출될 것이며, 그에 따라 정보를 출력하는 매개체인 노트북, 전자수첩 및 PDA 등과 같은 휴대용 디스플레이의 역할이 중요하게 되었다. 이러한 유비쿼터스 디스플레이 환경을 구현하기 위해서는 원하는 때와 장소에서 정보를 바로 접할 수 있도록 디스플레이의 휴대성이 요구됨과 동시에, 각종 멀티미디어 정보를 표시하기 위한 대화면 특성도 요구된다. 따라서, 이러한 휴대성 및 대화면 특성을 동시에 만족시키기 위해서는, 디스플레이에 유연성을 부여하여 디스플레이로서의 기능을 할 때에는 펼쳐서 이용할 수 있고 휴대시에는 접어서 보관할 수 있는 형태의 디스플레이가 개발될 필요성이 있다. As the Internet becomes more popular and the amount of information communicated explosively, the future will create an environment of 'ubiquitous display' where people can access information anytime and anywhere. And the role of portable displays such as PDAs have become important. In order to implement such a ubiquitous display environment, the portability of the display is required to directly access information at a desired time and place, and a large screen characteristic for displaying various multimedia information is required. Accordingly, in order to simultaneously satisfy such portability and large screen characteristics, there is a need to develop a display in a form that can be expanded and used when functioning as a display by giving flexibility to the display and folded and stored when carrying.

일반적으로 평판 표시 장치는 기존의 브라운관을 대체하여 액정 표시 장치, 유기 전계 발광 장치(organic light emitting diode display, OLED) 및 전기 영동 표시 장치(electrophoretic display, EPD) 등의 평판(flat panel)형 표시 장치가 많이 사용되고 있다.In general, a flat panel display device replaces a conventional CRT and is a flat panel display device such as an organic light emitting diode display (OLED) and an electrophoretic display (EPD). Is used a lot.

그런데, 이러한 평판 표시 장치는 무겁고 파손되기 쉬운 유리 기판을 사용하기 때문에 휴대성 및 대화면 표시에 한계가 있다.By the way, since such a flat panel display uses a heavy and fragile glass substrate, there exists a limit in portability and a big screen display.

따라서, 근래에는 중량이 가볍고 충격에 강할 뿐만 아니라 가요성(flexible) 플라스틱 기판을 이용하는 평판 표시 장치가 개발되고 있다. Therefore, in recent years, flat panel displays using lightweight plastic substrates that are not only light in weight and impact resistant but also have been developed.

기존의 유리 기판 대신 가요성이 있는 플라스틱 기판을 이용하는 경우, 휴대성, 안전성 및 경량성 등에서 기존의 유리 기판에 비하여 많은 이점들을 가질 수 있다. In the case of using a flexible plastic substrate instead of the conventional glass substrate, it may have many advantages over the conventional glass substrate in terms of portability, safety, and light weight.

또한, 공정적인 측면에서도, 플라스틱 기판은 증착 또는 프린팅에 의해 제작이 가능하므로 제조 비용을 낮출 수 있고, 기존의 시트(sheet) 단위의 공정과 달리 롤-투-롤(roll-to-roll) 공정으로 표시 장치를 제작할 수 있으므로 대량 생산을 통한 저비용의 표시 장치를 제조할 수 있다.  In addition, in terms of process, the plastic substrate can be manufactured by deposition or printing, thereby lowering the manufacturing cost, and, unlike the conventional sheet-based process, a roll-to-roll process Since the display device can be manufactured, a low cost display device can be manufactured through mass production.

그러나 플라스틱 기판은 공정 상의 온도에 의해 수축될 수 있으므로 저온에서 공정을 진행해야 하는 어려움이 있다. However, since the plastic substrate may be shrunk by the process temperature, there is a difficulty in proceeding the process at a low temperature.

그리고 종래에는 플라스틱의 수축을 방지하기 위해 보조 기판 위에 플라스틱 기판을 접착제로 붙인 다음, 플라스틱 기판 위에 박막 구조를 형성하거나 보조 기판 위에 스핀 코팅(spin coating) 방식을 이용하여 가요성 합성 수지(resin)를 도포하여 플라스틱 기판을 형성한 뒤 그 위에 박막 구조를 형성하여 박막 트랜지스터 표시판을 만든다. 그런 다음, 후속 공정으로 레이저(laser) 공정이나 화학 공정을 진행하여 보조 기판과 플라스틱 기판을 분리하는데, 이때, 열공정으로 인해 접착제 및 플라스틱 기판이 변형됨에 따라 보조 기판과 플라스틱 기판의 분리공정이 용이하지 않은 공정상의 어려움이 있다.In order to prevent shrinkage of the plastic, a plastic substrate is attached to the auxiliary substrate with an adhesive, and then a flexible resin is formed by forming a thin film structure on the plastic substrate or by using a spin coating method on the auxiliary substrate. After coating, a plastic substrate is formed and a thin film structure is formed thereon to form a thin film transistor array panel. Subsequently, the auxiliary substrate and the plastic substrate are separated by a laser process or a chemical process in a subsequent process, and the separation process of the auxiliary substrate and the plastic substrate is easy as the adhesive and the plastic substrate are deformed by the thermal process. There is a process difficulty that is not.

또한, 이러한 플라스틱의 특성으로 인해 박막 사이의 배열 및 구멍 등이 오 정렬(misalign)되어 표시 장치의 전기적 특성 및 신뢰성이 저하될 수 있다.In addition, due to the characteristics of the plastic, the alignment and holes between the thin films may be misaligned, and thus the electrical characteristics and the reliability of the display device may be degraded.

따라서, 본 발명이 이루고자 하는 기술적 과제는 가요성 표시 장치의 플라스틱 기판이 수축함에 따라 층의 배열이 오정렬되는 것을 방지하여 가요성 표시 장치의 전기적 특성 및 신뢰성을 향상하는 것이다.Accordingly, an object of the present invention is to prevent misalignment of the layer arrangement as the plastic substrate of the flexible display device shrinks, thereby improving electrical characteristics and reliability of the flexible display device.

본 발명에 따른 표시 장치는 보조 기판 위에 희생 패턴을 형성하는 단계, 상기 보조 기판 및 상기 희생 패턴 위에 예비 가요성 기판을 형성하는 단계, 상기 예비 가요성 기판 위에 소정 박막 구조를 형성하는 단계, 상기 박막 구조 위에 보호막을 형성하는 단계, 상기 예비 가요성 기판 위에 상기 희생 패턴을 노출하는 구멍을 형성하는 단계, 상기 노출된 구멍을 통하여 상기 희생 패턴을 식각하는 단계,상기 보호막을 제거하는 단계, 상기 예비 가용성 기판을 상기 보조 기판으로부터 분리하는 단계를 포함한다.According to an exemplary embodiment of the present invention, a display device may include forming a sacrificial pattern on an auxiliary substrate, forming a preliminary flexible substrate on the auxiliary substrate and the sacrificial pattern, and forming a predetermined thin film structure on the preliminary flexible substrate. Forming a protective film over the structure, forming a hole exposing the sacrificial pattern on the preliminary flexible substrate, etching the sacrificial pattern through the exposed hole, removing the protective film, the preliminary availability Separating the substrate from the auxiliary substrate.

상기 희생 패턴을 형성하는 단계는 상기 보조 기판 위에 희생층을 형성하는 단계, 상기 희생층을 사진 식각하여 상기 보조 기판의 주변 영역을 노출하는 단계를 포함할 수 있다.The forming of the sacrificial pattern may include forming a sacrificial layer on the auxiliary substrate and exposing a peripheral region of the auxiliary substrate by photolithography the sacrificial layer.

상기 희생 패턴은 ITO, IZO, a-ITO 따위의 투명 도전막으로 이루어지고, 상기 희생 패턴은 100Å 내지 1,000Å 정도의 두께를 가질 수 있다.The sacrificial pattern may be formed of a transparent conductive film such as ITO, IZO, or a-ITO, and the sacrificial pattern may have a thickness of about 100 μs to about 1,000 μs.

상기 예비 가요성 기판은 10 μm 내지 200μm 정도의 두께를 가지고, 상기 보호막은 감광성 물질로 이루어질 수 있다.The preliminary flexible substrate may have a thickness of about 10 μm to about 200 μm, and the protective layer may be formed of a photosensitive material.

상기 예비 가요성 기판 위에 다수의 박막을 형성 단계는 상기 예비 가요성 기판 위에 제1 신호선을 형성하는 단계, 상기 제1 신호선과 교차하는 제2 신호선을 형성하는 단계, 제1 내지 제3 단자를 가지며, 상기 제1 신호선과 상기 제2 신호선에 각각 제1 단자와 제2 단자가 연결되어 있는 스위칭 소자를 형성하는 단계, 및 상기 스위칭 소자의 제3 단자에 연결되어 있는 화소 전극을 형성하는 단계를 포함할 수 있다.Forming a plurality of thin films on the preliminary flexible substrate may include forming a first signal line on the preliminary flexible substrate, forming a second signal line crossing the first signal line, and having first to third terminals. And forming a switching device having a first terminal and a second terminal connected to the first signal line and the second signal line, respectively, and forming a pixel electrode connected to a third terminal of the switching device. can do.

상기 예비 가요성 기판 위에 다수의 박막을 형성 단계는 상기 예비 가요성 기판 위에 복수개의 차광 부재를 형성하는 단계, 상기 서로 이웃하는 차광 부재 사이에 존재하며, 예비 가요성 기판의 상기 화소 전극과 대응하는 위치에 색필터를 형성하는 단계, 상기 차광 부재 및 상기 색필터 위에 덮개막을 형성하는 단계, 및 상기 덮개막 위에 공통 전극을 형성하는 단계를 포함한다.The forming of the plurality of thin films on the preliminary flexible substrate may include forming a plurality of light blocking members on the preliminary flexible substrate, between the adjacent light blocking members, and corresponding to the pixel electrodes of the preliminary flexible substrate. Forming a color filter at a position, forming an overcoat on the light blocking member and the color filter, and forming a common electrode on the overcoat.

상기 예비 가요성 기판은 폴리이미드(polyimide) 또는 폴리에스테르 술폰(PES)으로 이루어질 수 있다.The preliminary flexible substrate may be made of polyimide or polyester sulfone (PES).

상기 희생 패턴을 노출하는 구멍은 소정의 각을 가지고 레이저를 조사하여 형성할 수 있다.The hole exposing the sacrificial pattern may be formed by irradiating a laser with a predetermined angle.

상기 예비 가용성 기판을 상기 보조 기판으로부터 분리하는 단계 이전에 상기 예비 가요성 기판의 상기 소정 박막 구조를 포함하는 부분 주변을 절개하여 나머지 부분으로부터 분리하는 단계를 더 포함할 수 있다.The method may further include cutting a portion around the portion including the predetermined thin film structure of the preliminary flexible substrate and separating it from the remaining portion before separating the preliminary soluble substrate from the auxiliary substrate.

상기 예비 가요성 기판의 상기 소정 박막 구조를 포함하는 부분의 주변 절개는 상기 소정 박막을 둘러싸는 영역 위에 상기 보조 기판에 대해 수직한 방향으로 레이저를 조사하여 진행할 수 있다. Peripheral incision of the portion including the predetermined thin film structure of the preliminary flexible substrate may be performed by irradiating a laser in a direction perpendicular to the auxiliary substrate on an area surrounding the predetermined thin film.

상기 희생 패턴의 식각 단계는 상기 보조 기판을 식각액이 담긴 배쓰(bath) 안에 담궈 진행할 수 있다.The etching of the sacrificial pattern may be performed by immersing the auxiliary substrate in a bath containing an etchant.

이하에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 “위에” 있다고 할 때, 이는 다른 부분 “바로 위에” 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 “바로 위에” 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like parts are designated by like reference numerals throughout the specification. When a part of a layer, film, area, plate, etc. is said to be "on" another part, this includes not only the other part "directly" but also another part in the middle. On the contrary, when a part is “just above” another part, there is no other part in the middle.

이하에서는 전기 영동 표시 장치를 제조함에 있어서 본 발명을 적용한 경우를 예로 들어 설명한다.Hereinafter, a case in which the present invention is applied to manufacturing an electrophoretic display device will be described.

그러면 첨부한 도면을 참고로 하여 본 발명의 한 실시예에 따른 전기 영동 표시 장치 및 그 제조 방법에 대하여 설명한다.Next, an electrophoretic display device and a manufacturing method thereof according to an exemplary embodiment of the present invention will be described with reference to the accompanying drawings.

먼저 본 발명의 한 실시예에 따른 전기 영동 표시 장치에 대하여 도 1 내지 도 4를 참고로 하여 상세하게 설명한다.First, an electrophoretic display device according to an exemplary embodiment of the present invention will be described in detail with reference to FIGS. 1 to 4.

도 1은 본 발명의 한 실시예에 따른 전기 영동 표시 장치의 사시도이고, 도 2는 본 발명의 한 실시예에 따른 전기 영동 표시 장치용 박막 트랜지스터 표시판과 공통 전극 표시판의 배치도이고, 도 3은 도 2에 도시한 박막 트랜지스터 표시판과 공통 전극 표시판을 포함하는 전기 영동 표시 장치를 도 2의 III-III'선을 따라 자른 단면도이고, 도 4는 도 2에 도시한 박막 트랜지스터 표시판과 공통 전극 표시판을 포함하는 전기 영동 표시 장치를 도 2의 IV-IV'선을 따라 자른 단면도이다.1 is a perspective view of an electrophoretic display device according to an embodiment of the present invention, FIG. 2 is a layout view of a thin film transistor array panel and a common electrode display panel for an electrophoretic display device according to an embodiment of the present invention, and FIG. An electrophoretic display device including the thin film transistor array panel and the common electrode display panel illustrated in FIG. 2 is a cross-sectional view taken along the line III-III ′ of FIG. 2, and FIG. 4 includes the thin film transistor array panel and the common electrode display panel illustrated in FIG. 2. Is a cross-sectional view taken along line IV-IV 'of FIG. 2.

도 1 내지 도 4를 참고하면, 본 실시예에 따른 전기 영동 표시 장치는 박막 구조를 포함하는 박막 트랜지스터 표시판(100), 공통 전극 표시판(200) 및 그 사이에 들어 있는 전기 영동 필름(300)을 포함한다. 1 to 4, the electrophoretic display device according to the present exemplary embodiment includes a thin film transistor array panel 100 including a thin film structure, a common electrode display panel 200, and an electrophoretic film 300 interposed therebetween. Include.

여기서, 공통 전극 표시판(200)과 박막 트랜지스터 표시판(100)이 서로 마주하는 영역은 표시 영역(DA)으로서, 복수의 게이트선(121)과 데이터선(171)이 대략 행렬의 형태로 배열되어 있고, 표시 영역(DA)을 제외한 영역은 주변 영역(peripheral area, PA)으로서, 구동 집적 회로(drive integrate circuit)가 형성되어 있다.Here, the region in which the common electrode display panel 200 and the thin film transistor array panel 100 face each other is the display area DA, and the plurality of gate lines 121 and the data lines 171 are arranged in a substantially matrix form. The area excluding the display area DA is a peripheral area PA, and a drive integrate circuit is formed.

다음, 박막 트랜지스터 표시판(100)에 대해 설명한다. Next, the thin film transistor array panel 100 will be described.

도 1 내지 도 4에서 도시한 바와 같이, 박막 트랜지스터 표시판(100)은 내열성이 우수하며 플라스틱(plastic)보다 구부러짐과 수축 정도가 적은 폴리이미드(polyimid) 또는 폴리에스테르 술폰(polyether sulfone, PES)으로 이루어진 절연 기판(110)을 포함하며, 기판(110) 위에 게이트 신호를 전달하는 복수의 게이트선(gate line)(121) 및 복수의 유지 전극선(storage electrode line)(131)이 형성되어 있다. 여기서, 절연 기판(110)은 10 μm 내지 200μm의 두께를 가지며, 게이트선(121)은 복수의 게이트 전극(gate electrode)(124) 및 다른 층이나 외부 회로와의 연결을 위한 넓은 끝부분(129)을 포함한다.As shown in FIGS. 1 to 4, the thin film transistor array panel 100 is made of polyimide or polyester sulfone (PES) having excellent heat resistance and having less bending and shrinkage than plastic. A plurality of gate lines 121 and a plurality of storage electrode lines 131 are formed on the substrate 110 and include the insulating substrate 110. Here, the insulating substrate 110 has a thickness of 10 μm to 200 μm, and the gate line 121 has a plurality of gate electrodes 124 and a wide end portion 129 for connection with another layer or an external circuit. ).

게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 아래로 돌출한 복수의 게이트 전극(gate electrode)(124)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(129)을 포함한다. 게이트 신호를 생성하는 게이트 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되거나, 하부 플라스틱 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 게이트 구동 회로가 기판(110) 위에 집적되어 있는 경우 게이트선(121)이 연장되어 이와 직접 연결될 수 있다.The gate line 121 transmits a gate signal and mainly extends in a horizontal direction. Each gate line 121 includes a plurality of gate electrodes 124 protruding downward and an end portion 129 having a large area for connection with another layer or an external driving circuit. A gate driving circuit (not shown) for generating a gate signal is mounted on a flexible printed circuit film (not shown) attached to the substrate 110 or directly mounted on the lower plastic substrate 110. Or may be integrated into the substrate 110. When the gate driving circuit is integrated on the substrate 110, the gate line 121 may extend to be directly connected to the gate driving circuit.

유지 전극선(131)은 소정의 전압을 인가 받으며, 게이트선(121)과 거의 나란하게 뻗은 줄기선과 이로부터 갈라진 복수 쌍의 유지 전극(133a, 133b)을 포함한다. 유지 전극선(131) 각각은 인접한 두 게이트선(121) 사이에 위치하며 줄기선은 두 게이트선(121) 중 아래쪽에 가깝다. 유지 전극(133a, 133b) 각각은 줄기선과 연결된 고정단과 그 반대 쪽의 자유단을 가지고 있다. 한 쪽 유지 전극(133b)의 고정단은 면적이 넓으며, 그 자유단은 직선 부분과 굽은 부분의 두 갈래로 갈라진다. 그러나 유지 전극선(131)의 모양 및 배치는 여러 가지로 변형될 수 있다.The storage electrode line 131 receives a predetermined voltage, and includes a stem line extending substantially in parallel with the gate line 121 and a plurality of pairs of storage electrodes 133a and 133b separated therefrom. Each of the storage electrode lines 131 is positioned between two adjacent gate lines 121, and the stem line is closer to the lower side of the two gate lines 121. Each of the sustain electrodes 133a and 133b has a fixed end connected to the stem line and a free end opposite thereto. The fixed end of one sustain electrode 133b has a large area, and its free end is divided into two parts, a straight part and a bent part. However, the shape and arrangement of the storage electrode line 131 may be modified in various ways.

게이트선(121) 및 유지 전극선(131)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 만들어질 수 있다. 그러나 이들은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수 도 있다. 이 중 한 도전막은 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 만들어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 티타늄, 탄탈륨 등으로 만들어진다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 (합금) 상부막 및 알루미늄 (합금) 하부막과 몰리브덴 (합금) 상부막을 들 수 있다. 그러나 게이트선(121) 및 유지 전극선(131)은 이외에도 여러 가지 다양한 금속과 도전체로 만들어질 수 있다.The gate line 121 and the storage electrode line 131 may be formed of aluminum-based metal such as aluminum (Al) or aluminum alloy, silver-based metal such as silver (Ag) or silver alloy, copper-based metal such as copper (Cu) or copper alloy, or molybdenum ( It may be made of molybdenum-based metals such as Mo) or molybdenum alloy, chromium (Cr), tantalum (Ta) and titanium (Ti). However, they may have a multilayer structure including two conductive films (not shown) having different physical properties. One of the conductive films is made of a low resistivity metal such as an aluminum-based metal, a silver-based metal, or a copper-based metal to reduce signal delay or voltage drop. On the other hand, other conductive films are made of other materials, particularly materials having excellent physical, chemical and electrical contact properties with indium tin oxide (ITO) and indium zinc oxide (IZO), such as molybdenum-based metals, chromium, titanium, tantalum, and the like. Good examples of such a combination include a chromium bottom film, an aluminum (alloy) top film, and an aluminum (alloy) bottom film and a molybdenum (alloy) top film. However, the gate line 121 and the storage electrode line 131 may be made of various metals and conductors.

게이트선(121) 및 유지 전극선(131)의 측면은 기판(110) 면에 대하여 경사져 있으며 그 경사각은 약 30° 내지 약 80°인 것이 바람직하다.Side surfaces of the gate line 121 and the storage electrode line 131 are inclined with respect to the surface of the substrate 110, and the inclination angle is preferably about 30 ° to about 80 °.

게이트선(121) 및 유지 전극선(131) 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 따위로 만들어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.A gate insulating layer 140 made of silicon nitride (SiNx) or silicon oxide (SiOx) is formed on the gate line 121 and the storage electrode line 131.

게이트 절연막(140) 위에는 다결정 규소(polysilicon)로 만들어진 복수의 선형 반도체(151)가 형성되어 있다. 선형 반도체(151)는 주로 세로 방향으로 뻗어 있으며, 게이트 전극(124)을 향하여 뻗어 나온 복수의 돌출부(projection)(154)를 포함한다.A plurality of linear semiconductors 151 made of polysilicon are formed on the gate insulating layer 140. The linear semiconductor 151 mainly extends in the longitudinal direction and includes a plurality of projections 154 extending toward the gate electrode 124.

반도체(151) 위에는 선형 및 섬형 저항성 접촉 부재(ohmic contact)(161, 165)가 차례로 형성되어 있다.Linear and island ohmic contacts 161 and 165 are sequentially formed on the semiconductor 151.

저항성 접촉 부재(161, 165)는 인 따위의 n형 또는 붕소(B) 따위의 p형 불순물이 고농도로 도핑되어 있는 비정질 규소 및 다결정 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다. 선형 저항성 접촉 부재(161)는 복수의 돌출부(163)를 가지고 있으며, 이 돌출부(163)와 저항성 접촉 부재(165)는 쌍을 이루어 반도체(151)의 돌출부(154) 위에 배치되어 있다.The ohmic contacts 161 and 165 may be made of a material such as amorphous silicon and polycrystalline silicon doped with a high concentration of n-type impurities such as phosphorus or p-type impurities such as boron (B), or may be made of silicide. . The linear ohmic contact 161 has a plurality of protrusions 163, and the protrusion 163 and the ohmic contact 165 are paired and disposed on the protrusion 154 of the semiconductor 151.

반도체(151, 154) 및 저항성 접촉 부재(161, 165)의 측면 역시 기판(110) 면에 대하여 경사져 있으며 경사각은 30° 내지 80° 정도이다.Side surfaces of the semiconductors 151 and 154 and the ohmic contacts 161 and 165 are also inclined with respect to the surface of the substrate 110, and the inclination angle is about 30 ° to 80 °.

저항성 접촉 부재(161, 165) 및 게이트 절연막(140) 위에는 복수의 데이터선(171)과 복수의 드레인 전극(drain electrode)(175)이 형성되어 있다.A plurality of data lines 171 and a plurality of drain electrodes 175 are formed on the ohmic contacts 161 and 165 and the gate insulating layer 140.

데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 각 데이터선(171)은 또한 유지 전극선(131)과 교차하며 인접한 유지 전극(133a, 133b) 집합 사이에 존재한다. 각 데이터선(171)은 게이트 전극(124)을 향하여 뻗은 복수의 소스 전극(source electrode)(173)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(179)을 포함한다. 데이터 신호를 생성하는 데이터 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 데이터 구동 회로가 기판(110) 위에 집적되어 있는 경우, 데이터선(171)이 연장되어 이와 직접 연결될 수 있다.The data line 171 transmits a data signal and mainly extends in the vertical direction to cross the gate line 121. Each data line 171 also crosses the storage electrode line 131 and is present between adjacent sets of storage electrodes 133a and 133b. Each data line 171 includes a plurality of source electrodes 173 extending toward the gate electrode 124 and an end portion 179 having a large area for connection with another layer or an external driving circuit. A data driving circuit (not shown) for generating a data signal is mounted on a flexible printed circuit film (not shown) attached to the substrate 110, directly mounted on the substrate 110, or integrated in the substrate 110. Can be. When the data driving circuit is integrated on the substrate 110, the data line 171 may be extended to be directly connected to the data driving circuit.

드레인 전극(175)은 데이터선(171)과 분리되어 있고 게이트 전극(124)을 중심으로 소스 전극(173)과 마주 본다.The drain electrode 175 is separated from the data line 171 and faces the source electrode 173 with respect to the gate electrode 124.

각 드레인 전극(175)은 면적이 넓은 한 쪽 끝 부분과 막대형인 다른 쪽 끝 부분을 가지고 있으며, 막대형 끝 부분은 구부러진 소스 전극(173)으로 일부 둘러싸여 있다.Each drain electrode 175 has one wide end portion and the other end having a rod shape, and the rod end portion is partially surrounded by the bent source electrode 173.

하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전극(175)은 반도체(151)의 돌출부(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다. One gate electrode 124, one source electrode 173, and one drain electrode 175 together with the protrusion 154 of the semiconductor 151 form one thin film transistor (TFT). A channel of the transistor is formed in the protrusion 154 between the source electrode 173 and the drain electrode 175.

데이터선(171) 및 드레인 전극(175)은 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속 또는 이들의 합금으로 만들어지는 것이 바람직하며, 내화성 금속 따위의 도전막(도시하지 않음)과 저저항 물질 도전막(도시하지 않음)으로 이루어진 다층막 구조를 가질 수 있다. 다층막 구조의 예로는 크롬 또는 몰리브덴 (합금) 하부막과 알루미늄 (합금) 상부막의 이중막, 몰리브덴 (합금) 하부막과 알루미늄 (합금) 중간막과 몰리브덴 (합금) 상부막의 삼중막을 들 수 있다. 그러나 데이터 도전체(171, 175)는 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.The data line 171 and the drain electrode 175 are preferably made of a refractory metal such as molybdenum, chromium, tantalum, titanium, or an alloy thereof, and a conductive film (not shown) such as a refractory metal and a low resistance material conductive film. It may have a multilayer film structure composed of (not shown). Examples of the multilayer film structure include a double film of chromium or molybdenum (alloy) lower film and an aluminum (alloy) upper film, a triple layer of molybdenum (alloy) lower film, aluminum (alloy) interlayer and molybdenum (alloy) upper film. However, the data conductors 171 and 175 may be made of various other metals or conductors.

데이터 도전체(171, 175) 또한 그 측면이 기판(110) 면에 대하여 30° 내지 80 °정도의 경사각으로 기울어진 것이 바람직하다.The data conductors 171 and 175 may also be inclined at an inclined angle of about 30 ° to 80 ° with respect to the surface of the substrate 110.

저항성 접촉 부재(161, 165)는 그 아래의 반도체(151)와 그 위의 데이터선(171) 및 드레인 전극(175) 사이에만 존재하며 이들 사이의 접촉 저항을 낮추어 준다.The ohmic contacts 161 and 165 exist only between the semiconductor 151 below and the data line 171 and the drain electrode 175 thereon, and lower the contact resistance therebetween.

반도체(151)는 소스 전극(173)과 드레인 전극(175) 사이를 비롯하여 데이터선(171) 및 드레인 전극(175)으로 가리지 않고 노출된 부분을 가지고 있다. The semiconductor 151 has a portion exposed between the source electrode 173 and the drain electrode 175 and not covered by the data line 171 and the drain electrode 175.

데이터선(171), 드레인 전극(175) 및 노출된 반도체(151) 위에는 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기 절연물로 이루어진 보호막(180)이 형성되어 있다. 여기서, 보호막(180)을 구성하는 유기 절연물은 감광성(photosensitivity)을 가질 수 있으며 그 유전 상수(dielectric constant)는 약 4.0 이하인 것이 바람직하다.On the data line 171, the drain electrode 175, and the exposed semiconductor 151, a passivation layer 180 made of an organic insulator having excellent planarization characteristics and photosensitivity is formed. Here, the organic insulator constituting the passivation layer 180 may have photosensitivity, and the dielectric constant thereof is preferably about 4.0 or less.

한편, 이 보호막(180)은 질화규소(SiNx)와 산화규소(SiOx) 따위의 무기 절연물로 형성하거나 무기 절연물로 이루어진 하부 보호막 및 유기 절연물로 이루어진 상부 보호막으로 구성 할 수 있다.Meanwhile, the passivation layer 180 may be formed of an inorganic insulator such as silicon nitride (SiNx) and silicon oxide (SiOx), or may include a lower passivation layer made of an inorganic insulator and an upper passivation layer made of an organic insulator.

보호막(180)에는 데이터선(171)의 끝 부분(179)과 드레인 전극(175)을 각각 드러내는 복수의 접촉 구멍(contact hole)(181, 182, 185)과 게이트선(121)의 끝 부분(129)을 드러내는 복수의 접촉 구멍(181), 유지 전극(133b) 고정단 부근의 유지 전극선(131) 일부를 드러내는 복수의 접촉 구멍(183a), 그리고 유지 전극(133a) 자유단의 직선 부분을 드러내는 복수의 접촉 구멍(183b)이 형성되어 있다. In the passivation layer 180, a plurality of contact holes 181, 182, and 185 exposing the end portion 179 and the drain electrode 175 of the data line 171 and the end portion of the gate line 121 ( A plurality of contact holes 181 exposing the 129, a plurality of contact holes 183a exposing a part of the sustain electrode line 131 near the fixed end of the sustain electrode 133b, and a straight portion of the free end of the sustain electrode 133a. A plurality of contact holes 183b are formed.

보호막(180) 위에는 복수의 화소 전극(pixel electrode)(191), 복수의 연결 다리(overpass)(83) 및 복수의 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있다. 이들은 ITO 또는 IZO 등의 투명한 도전 물질이나 알루미늄, 은, 크롬 또는 그 합금 등의 반사성 금속으로 만들어질 수 있다.A plurality of pixel electrodes 191, a plurality of overpasses 83, and a plurality of contact assistants 81 and 82 are formed on the passivation layer 180. They may be made of a transparent conductive material such as ITO or IZO or a reflective metal such as aluminum, silver, chromium or an alloy thereof.

화소 전극(191)은 접촉 구멍(185)을 통하여 드레인 전극(175)과 물리적·전 기적으로 연결되어 있으며, 드레인 전극(175)으로부터 데이터 전압을 인가 받는다. The pixel electrode 191 is physically and electrically connected to the drain electrode 175 through the contact hole 185 and receives a data voltage from the drain electrode 175.

접촉 보조 부재(81, 82)는 각각 접촉 구멍(181, 182)을 통하여 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 연결된다. 접촉 보조 부재(81, 82)는 데이터선(171) 및 게이트선(121)의 끝 부분(179, 129)과 외부 장치와의 접착성을 보완하고 이들을 보호한다.The contact auxiliary members 81 and 82 are connected to the end portion 129 of the gate line 121 and the end portion 179 of the data line 171 through the contact holes 181 and 182, respectively. The contact auxiliary members 81 and 82 compensate for and protect the adhesion between the end portions 179 and 129 of the data line 171 and the gate line 121 and the external device.

연결 다리(83)는 게이트선(121)을 가로지르며, 게이트선(121)을 사이에 두고 반대 쪽에 위치하는 접촉 구멍(183a, 183b)을 통하여 유지 전극선(131)의 노출된 부분과 유지 전극(133b) 자유단의 노출된 끝 부분에 연결되어 있다. 유지 전극(133a, 133b)을 비롯한 유지 전극선(131)은 연결 다리(83)와 함께 게이트선(121)이나 데이터선(171) 또는 박막 트랜지스터의 결함을 수리하는 데 사용할 수 있다.The connecting leg 83 crosses the gate line 121 and exposes the exposed portion of the storage electrode line 131 and the storage electrode through contact holes 183a and 183b positioned on opposite sides with the gate line 121 interposed therebetween. 133b) is connected to the exposed end of the free end. The storage electrode lines 131 including the storage electrodes 133a and 133b may be used together with the connecting legs 83 to repair defects in the gate line 121, the data line 171, or the thin film transistor.

이러한 화소 전극(191) 및 보호막(180) 위에는 전기 영동 필름(300)이 형성되어 있다.An electrophoretic film 300 is formed on the pixel electrode 191 and the passivation layer 180.

전기 영동 필름(300)은 전기 영동 부재(330) 및 전기 영동 부재(330)를 하부 기판(110) 위에 고정하는 경화제(310)를 포함한다.The electrophoretic film 300 includes an electrophoretic member 330 and a curing agent 310 for fixing the electrophoretic member 330 on the lower substrate 110.

전기 영동 부재(330)는 전기 영동 필름(300) 내에 분산 고정되어 있으며, 음(-)의 전하와 양(+)의 전하를 띄는 전기 영동 입자(323, 326)와 전기 영동 입자(323, 326)가 분산되어 있는 분산매(328) 및 이들(323, 326, 328)을 가두고 있는 캡슐(capsule)(320)을 포함한다. 여기서, 음(-)의 전하를 띄는 전기 영동 입자(323)는 검은색(black)을 가지며, 양(+)의 전하를 띄는 전기 영동 입자(326)는 백색(white)를 갖는다. 이러한 전기 영동 표시 장치에서 박막 트랜지스터 표시 판(100)의 데이터 전압이 인가된 화소 전극(191)은 공통 전압(common voltage)을 인가 받는 공통 전극 표시판(200)의 공통 전극(270)과 함께 전기장을 생성한다. 이렇게 생성된 전기장은 전기 영동 필름(300) 내에 분산 고정되어 있는 복수개의 전기 영동 부재(330)의 전기 영동 입자(323, 326)의 위치를 변화시키는데, 이에 따라, 원하는 화상이 표시된다. 여기서, 전기 영동 입자(323, 326)는 흑백 이미지를 표시할 수 있는데, 백색의 전기 영동 입자(326)가 공통 전극(270)이 있는 방향으로 이동하면 백색의 이미지가 표시되고, 흑색의 전기 영동 입자(323)가 공통 전극(270)이 있는 방향으로 이동하면 흑색의 이미지가 표시된다.Electrophoretic member 330 is dispersed and fixed in the electrophoretic film 300, electrophoretic particles (323, 326) and electrophoretic particles (323, 326) having a negative (+) charge and a positive (+) charge ) Is a dispersion medium 328 is dispersed, and the capsule (320) containing them (323, 326, 328). Here, the negatively charged electrophoretic particles 323 have a black color, and the positively-charged electrophoretic particles 326 have a white color. In the electrophoretic display device, the pixel electrode 191 to which the data voltage of the thin film transistor array panel 100 is applied generates an electric field together with the common electrode 270 of the common electrode display panel 200 to which a common voltage is applied. Create The generated electric field changes the positions of the electrophoretic particles 323 and 326 of the plurality of electrophoretic members 330 which are dispersed and fixed in the electrophoretic film 300, thereby displaying a desired image. Here, the electrophoretic particles 323 and 326 may display a black and white image. When the white electrophoretic particles 326 move in a direction in which the common electrode 270 is located, a white image is displayed and black electrophoresis is performed. When the particles 323 move in the direction in which the common electrode 270 is located, a black image is displayed.

다음으로, 공통 전극 표시판(200)에 대하여 설명한다.Next, the common electrode display panel 200 will be described.

도 3에 도시한 바와 같이, 내열성이 우수하며 플라스틱(plastic)보다 구부러짐과 수축 정도가 적은 폴리 이미드(polyomid) 또는 폴리에스테르 술폰(PES)으로 이루어진 기판(210) 위에 복수의 차광 부재(220)가 형성되어 있다. 여기서, 절연 기판(210)은 10 μm 내지 200μm의 두께를 가지는 것이 바람직하다.As shown in FIG. 3, the plurality of light blocking members 220 are disposed on a substrate 210 made of polyimide or polyester sulfone (PES) having excellent heat resistance and less bending and shrinkage than plastic. Is formed. Here, the insulating substrate 210 preferably has a thickness of 10 μm to 200 μm.

그리고 서로 이웃하는 차광 부재(220) 사이에 적색, 청색 및 녹색의 색필터(230)가 형성되어 있다. In addition, red, blue, and green color filters 230 are formed between the light blocking members 220 adjacent to each other.

각각의 색필터(230)는 박막 트랜지스터 표시판(110)의 데이터선(171)과 중첩하며, 세로방향으로 길게 뻗어 있다. 그러나 세로 방향으로 길게 뻗은 색필터(230) 대신 게이트선(121)과 데이터선(171)으로 구획되는 영역 내에 위치하는 직사각형 모양의 색필터(230)가 형성되어 있을 수도 있다. Each color filter 230 overlaps the data line 171 of the thin film transistor array panel 110 and extends in the longitudinal direction. However, instead of the color filter 230 extending in the vertical direction, a rectangular color filter 230 may be formed in an area partitioned by the gate line 121 and the data line 171.

색필터(230) 및 차광 부재(220) 위에는 덮개막(250)이 형성되어 있으며, 그 표면은 평탄하다. 그리고 덮개막(250) 위에 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)로 만들어진 공통 전극(270)이 형성되어 있다.An overcoat 250 is formed on the color filter 230 and the light blocking member 220, and a surface thereof is flat. A common electrode 270 made of indium tin oxide (ITO) or indium zinc oxide (IZO) is formed on the overcoat 250.

본 실시예에서는 색필터를 이용하여 색을 구현하는 경우를 예로 들었지만, 적색, 녹색, 및 청색을 띄는 전기 영동 입자(323, 326)를 사용하여 색을 구현할 수도 있다.In the present embodiment, although the color is implemented using the color filter as an example, the color may be implemented using the electrophoretic particles 323 and 326 having red, green, and blue colors.

그러면, 이러한 도 1 내지 도 4에 도시한 전기 영동 표시 장치용 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법에 대하여 도 5 내지 도 21을 참고로 하여 상세히 설명한다.Next, a method of manufacturing the thin film transistor array panel for the electrophoretic display device illustrated in FIGS. 1 to 4 will be described in detail with reference to FIGS. 5 to 21.

도 5는 도 1에 도시한 전기 영동 표시 장치용 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 중간 단계에서의 박막 트랜지스터 표시판의 사시도이고, 도 6은 도 5의 다음 단계에서의 박막 트랜지스터 표시판의 사시도이고, 도 7은 도 6의 다음 단계에서의 박막 트랜지스터 표시판의 사시도이고, 도 8은 도 7의 박막 트랜지스터 표시판을 VIII-VIII'선을 따라 잘라 도시한 단면도이고, 도 9는 도 2에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 중간 단계에서의 박막 트랜지스터 표시판의 배치도이고, 도 10은 도 9의 박막 트랜지스터 표시판을 X-X' 선을 따라 잘라 도시한 단면도이고, 도 11은 도 8의 박막 트랜지스터 표시판을 XI-XI' 선을 따라 잘라 도시한 단면도이고, 도 12는 도 8의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고, 도 13은 도 12의 박막 트랜지스터 표시판을 XIII-XIII' 선을 따라 잘라 도시한 단면도이고, 도 14는 도 12의 박막 트랜지스터 표시판을 XIV-XIV' 선을 따라 잘라 도시한 단면도이고, 도 15 도 12의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고, 도 16은 도 15의 박막 트랜지스터 표시판을 XVI-XVI' 선을 따라 잘라 도시한 단면도이고, 도 17은 도 15의 박막 트랜지스터 표시판을 XVII-XVII' 선을 따라 잘라 도시한 단면도이고, 도 18은 도 7의 다음 단계에서의 박막 트랜지스터 표시판에 대한 사시도이고, 도 19는 도 18의 박막 트랜지스터 표시판을 XIX-XIX'선을 따라 잘라 도시한 단면도이고, 도 20은 도 18의 다음 단계에서의 박막 트랜지스터 표시판의 단면도이고, 도 21은 도 20의 박막 트랜지스터 표시판을 XXI-XXI'선을 따라 잘라 도시한 단면도이다. 5 is a perspective view of a thin film transistor array panel at an intermediate stage of manufacturing the thin film transistor array panel for the electrophoretic display device shown in FIG. 1 according to an embodiment of the present invention, and FIG. FIG. 7 is a perspective view of the thin film transistor array panel of the next step of FIG. 6, FIG. 8 is a cross-sectional view of the thin film transistor array panel of FIG. 7 taken along the line VIII-VIII ′, and FIG. 9 is a view of FIG. FIG. 10 is a layout view of a thin film transistor array panel at an intermediate stage of manufacturing a thin film transistor array panel according to an exemplary embodiment of the present invention. FIG. 10 is a cross-sectional view of the thin film transistor array panel of FIG. 9 taken along a line XX ', and FIG. 11 is a cross-sectional view of the thin film transistor array panel of FIG. 8 taken along the line XI-XI ′, and FIG. 12 is a table of the thin film transistors in the next step of FIG. 8. FIG. 13 is a cross-sectional view of the thin film transistor array panel of FIG. 12 taken along the line XIII-XIII ', and FIG. 14 is a cross-sectional view of the thin film transistor array panel of FIG. 12 taken along the line XIV-XIV'. FIG. 15 is a layout view of a thin film transistor array panel in a next step of FIG. 12, and FIG. 16 is a cross-sectional view of the thin film transistor array panel of FIG. 15 taken along line XVI-XVI ′, and FIG. 17 is a view illustrating the thin film transistor array panel of FIG. 15. 18 is a cross-sectional view taken along the line XVII-XVII ', and FIG. 18 is a perspective view of the thin film transistor array panel in the next step of FIG. 7, and FIG. 19 is a cutaway view along the line XIX-XIX ′ of FIG. 18. 20 is a cross-sectional view of the thin film transistor array panel of the next step of FIG. 18, and FIG. 21 is a cross-sectional view of the thin film transistor array panel of FIG. 20 taken along the line XXI-XXI ′.

우선, 도 5에 도시한 바와 같이, 유리로 이루어진 하부 보조 기판(800) 위에 스퍼터링(sputtering) 공정을 이용하여 ITO, a-ITO 또는 IZO로 이루어진 희생층(30)을 형성하고, 희생층(30)의 외곽부를 제외한 영역 위에 감광막(10)을 형성한다. 이때, 희생층(30)은 100Å 내지 1,000Å 정도의 두께로 형성하는 것이 바람직하다.First, as shown in FIG. 5, a sacrificial layer 30 made of ITO, a-ITO, or IZO is formed on the lower auxiliary substrate 800 made of glass by using a sputtering process, and the sacrificial layer 30 is formed. The photosensitive film 10 is formed on an area except the outer portion of At this time, the sacrificial layer 30 is preferably formed to a thickness of about 100 kPa to 1,000 kPa.

이어, 도 6에 도시한 바와 같이, 감광막(10)을 마스크로 삼아 희생층(30)을 식각하여 하부 희생 패턴(31)을 형성한다. 따라서, 희생층(30)은 하부 보조 기판(800)의 외곽부에서는 제거되어 존재하지 않는다.6, the sacrificial layer 30 is etched using the photosensitive film 10 as a mask to form a lower sacrificial pattern 31. Therefore, the sacrificial layer 30 is not removed from the outer portion of the lower auxiliary substrate 800.

그 다음, 도 7 및 도 8에 도시한 바와 같이, 하부 보조 기판(800)과 하부 희생 패턴(31) 위에 주변 영역(PA)과 표시 영역(DA)으로 구분되는 복수의 셀 영역(cell area, A, B, C, D)을 갖는 예비 하부 가요성 기판(51)을 형성한다. 각 셀 영역은 추후 설명될 박막 트랜지스터층(400)을 포함한다. 여기서, 예비 하부 가요성 기판(51)은 내열성이 우수하며 플라스틱(plastic)보다 구부러짐과 수축 정도가 적은 폴리이미드(polyimid) 또는 폴리에스테르 술폰(PES)으로 이루어지고, 10 μm 내지 200μm의 두께를 가지는 것이 바람직하다. 그리고 예비 하부 가요성 기판(51)은 하부 희생 패턴(31)이 존재하는 영역과 하부 희생 패턴(31)이 존재하지 않은 영역 위에 형성되므로 단차를 가질 수 있다. 여기서, 셀 영역에 해당하는 예비 하부 가요성 기판(A, B)은 하부 희생 패턴(31)의 외곽부보다 안쪽에 위치한다.Next, as illustrated in FIGS. 7 and 8, a plurality of cell areas divided into a peripheral area PA and a display area DA on the lower auxiliary substrate 800 and the lower sacrificial pattern 31 are formed. A preliminary lower flexible substrate 51 having A, B, C, and D is formed. Each cell region includes a thin film transistor layer 400 which will be described later. Here, the preliminary lower flexible substrate 51 is made of polyimide or polyester sulfone (PES) having excellent heat resistance and less bending and shrinkage than plastic, and has a thickness of 10 μm to 200 μm. It is preferable. The preliminary lower flexible substrate 51 may have a step since the preliminary lower flexible substrate 51 is formed on a region where the lower sacrificial pattern 31 exists and a region where the lower sacrificial pattern 31 does not exist. In this case, the preliminary lower flexible substrates A and B corresponding to the cell region are positioned inside the outer portion of the lower sacrificial pattern 31.

다음, 예비 하부 가요성 기판(51)의 각 셀 영역에 해당하는 예비 하부 가요성 기판(A, B) 위에 도 9 내지 도 11에 도시한 바와 같이, 금속막을 스퍼터링 따위로 적층한 다음, 사진 식각하여 게이트 전극(124) 및 끝 부분(129)을 포함하는 복수의 게이트선(121)과 유지 전극(133a, 133b)을 포함하는 복수의 유지 전극선(131)을 형성한다. Next, as shown in FIGS. 9 to 11, the metal film is sputtered on the preliminary lower flexible substrates A and B corresponding to each cell region of the preliminary lower flexible substrate 51, and then photo-etched. Thus, a plurality of gate lines 121 including the gate electrode 124 and the end portion 129 and a plurality of storage electrode lines 131 including the storage electrodes 133a and 133b are formed.

그런 다음, 게이트선(121)과 유지 전극선(131) 및 셀 영역에 해당하는 예비 하부 가요성 기판(A, B, C, D) 위에 게이트 절연막(140)을 형성한다. 이때, 게이트 절연막(140)은 질화규소(SiNx) 또는 산화규소(SiOx)로 이루어진다.Next, the gate insulating layer 140 is formed on the gate line 121, the storage electrode line 131, and the preliminary lower flexible substrates A, B, C, and D corresponding to the cell region. In this case, the gate insulating layer 140 is made of silicon nitride (SiNx) or silicon oxide (SiOx).

이어, 불순물이 도핑되지 않은 진성 비정질 규소(a-Si)층 및 불순물이 도핑된 비정질 규소(n+ a-Si)층을 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD) 방법으로 형성하고, 불순물이 도핑된 비정질 규소층 위에 몰리브덴 따위의 금속으로 만들어진 데이터층을 형성한다. Subsequently, an intrinsic amorphous silicon (a-Si) layer which is not doped with impurities and an amorphous silicon (n + a-Si) layer which is doped with impurities are formed by a plasma enhanced chemical vapor deposition (PECVD) method. A data layer made of metal such as molybdenum is formed on the doped amorphous silicon layer.

그런 다음, 마스크를 이용하여 데이터층, 불순물이 도핑된 비정질 규소층 및 진성 비정질 규소층을 차례로 식각하여 소스 전극(173)을 포함하는 데이터선(171), 드레인 전극(175), 저항성 접촉 부재(161) 및 반도체(151)를 형성한다. Then, the data layer, an amorphous silicon layer doped with impurities, and an intrinsic amorphous silicon layer are sequentially etched using a mask to form the data line 171 including the source electrode 173, the drain electrode 175, and the ohmic contact member ( 161 and the semiconductor 151 are formed.

그 다음, 도 12 내지 도 14에 도시한 바와 같이, 게이트 절연막(140), 데이터선(171) 및 드레인 전극(175) 위에 보호막(180)을 형성한다. 이때, 보호막(180)은 유기 절연물로 이루어진다. 여기서, 유기 절연물은 감광성(photosensitivity)을 가질 수 있으며 그 유전 상수(dielectric constant)는 약 4.0 이하인 것이 바람직하다.12 to 14, a passivation layer 180 is formed on the gate insulating layer 140, the data line 171, and the drain electrode 175. In this case, the passivation layer 180 is made of an organic insulator. Here, the organic insulator may have photosensitivity and the dielectric constant thereof is preferably about 4.0 or less.

그러나 보호막(180)은 질화규소(SiNx)와 산화규소(SiOx) 따위의 무기 절연물로 이루어진 하부 보호막 및 유기 절연물로 이루어진 상부 보호막으로 구성할 수 있으며, 무기 절연물로만 구성할 수도 있다. However, the passivation layer 180 may include a lower passivation layer made of an inorganic insulator such as silicon nitride (SiNx) and silicon oxide (SiOx), and an upper passivation layer made of an organic insulator, or may be made of only an inorganic insulator.

그런 다음, 보호막(180)을 식각하여 게이트선(121)의 끝 부분(129), 데이터선(171)의 끝 부분(179), 유지 전극(133b) 고정단 부근의 유지 전극선(131) 일부를 드러내는 복수의 접촉 구멍(183a), 유지 전극(133a) 자유단의 직선 부분을 드러내는 복수의 접촉 구멍(183b) 및 드레인 전극(175)을 노출하는 접촉 구멍(181, 182, 183a, 183b, 185)을 형성한다.Next, the passivation layer 180 is etched to remove the end portion 129 of the gate line 121, the end portion 179 of the data line 171, and a part of the storage electrode line 131 near the fixed end of the storage electrode 133b. A plurality of exposed contact holes 183a, a plurality of contact holes 183b exposing a straight portion of the free end of the sustain electrode 133a, and contact holes 181, 182, 183a, 183b, and 185 exposing the drain electrode 175; To form.

이어, 도 15 내지 도 17에 도시한 바와 같이, 접촉 구멍(181, 182, 183a, 183b, 185) 및 보호막(180) 위에 ITO 또는 IZO 따위의 투명 전극을 스퍼터링으로 적층하고 사진 식각 공정으로 복수의 화소 전극(191), 연결 다리(83) 및 접촉 부재(81, 82)를 형성한다.Next, as shown in FIGS. 15 to 17, transparent electrodes such as ITO or IZO are sputtered on the contact holes 181, 182, 183a, 183b, and 185 and the passivation layer 180. The pixel electrode 191, the connection legs 83, and the contact members 81 and 82 are formed.

이처럼, 하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전극(175)은 반도체(151)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 소스 전극(173)과 드레인 전극(175) 사이에 존재하는 반도체(151) 에 채널(channel)이 생긴다. 이 박막 트랜지스터는 게이트선(121)을 통하여 전달되는 게이트 신호에 따라 데이터선(171)을 통하여 화소 전극(191)에 전달되는 데이터 신호를 제어한다.As such, one gate electrode 124, one source electrode 173, and one drain electrode 175 form one thin film transistor (TFT) together with the semiconductor 151, and the source electrode 173. ) And a channel is formed in the semiconductor 151 existing between the drain electrode and the drain electrode 175. The thin film transistor controls the data signal transmitted to the pixel electrode 191 through the data line 171 according to the gate signal transmitted through the gate line 121.

이러한 박막 트랜지스터를 제조하는 단계에서는 열이 발생하는데, 이때, 발생한 열은 열팽창 계수가 작은 폴리이미드 또는 폴리에스테르 술폰으로 이루어진 예비 하부 가요성 기판(51)을 수축시키거나 구부러지게 만들기에는 부족하다. 이와 같이, 예비 하부 가요성 기판(51)은 박막 트랜지스터 제조시 발생하는 열에 의해 수축되거나 구부러지지 않으므로 박막 트랜지스터의 전기적 특성 및 신뢰성을 향상할 수 있다.Heat is generated in the step of manufacturing such a thin film transistor, wherein the generated heat is insufficient to shrink or bend the preliminary lower flexible substrate 51 made of polyimide or polyester sulfone having a low coefficient of thermal expansion. As such, since the preliminary lower flexible substrate 51 is not shrunk or bent by heat generated when the thin film transistor is manufactured, the electrical characteristics and the reliability of the thin film transistor may be improved.

이 후, 본 명세서에서는 박막 트랜지스터를 포함하는 박막 구조를 박막 트랜지스터층(400)이라 정의한다.Thereafter, in the present specification, a thin film structure including a thin film transistor is defined as a thin film transistor layer 400.

그 다음, 도 18 및 도 19에 도시한 바와 같이, 박막 트랜지스터를 포함하는 박막 트랜지스터층(400) 위에 감광물질을 도포하여 하부 감광 보호막(80)을 형성한다. 여기서, 하부 감광 보호막(80)은 1μm이상의 두께를 갖는 것이 바람직하다. 그리고 하부 감광 보호막(80) 위에 하부 희생 패턴(31)의 네 변을 둘러싸며, 예비 하부 가요성 기판(51)의 셀 영역(A, B, C, D)과 중첩하지 않는 영역에 레이저(laser)를 조사하여 복수개의 구멍(101, 102, 103, 104, 105, 106)을 형성한다. 여기서, 구멍(101, 102, 103, 104, 105, 106)은 투명 도전막으로 이루어진 하부 희생 패턴(31)을 노출한다.18 and 19, a lower photosensitive protective layer 80 is formed by coating a photosensitive material on the thin film transistor layer 400 including the thin film transistor. Here, the lower photosensitive protective film 80 preferably has a thickness of 1 μm or more. The laser is positioned on the lower photosensitive protection layer 80 to surround four sides of the lower sacrificial pattern 31 and does not overlap the cell regions A, B, C, and D of the preliminary lower flexible substrate 51. ) Is formed to form a plurality of holes 101, 102, 103, 104, 105, 106. Here, the holes 101, 102, 103, 104, 105, and 106 expose the lower sacrificial pattern 31 made of a transparent conductive film.

그런 다음, 이러한 소정의 구조를 갖는 하부 보조 기판(800)을 하부 희생 패 턴(31)을 제거하는 식각액(etchant)이 담긴 배쓰(bath)에 담근다. 이때, 식각액은 구멍(101, 102, 104, 105)을 통해 하부 희생 패턴(31) 내부로 침투하여 하부 희생 패턴(31)을 제거한다. 이로 인해, 하부 희생 패턴(31)이 있던 영역은 빈공간(40)이 된다. 그리고 하부 감광 보호막(80)은 투명 도전막 식각액에 의해 박막 트랜지스터층(400)의 화소 전극(191), 연결 다리(83) 및 접촉 부재(81, 82)가 제거되는 것을 방지한다.Then, the lower auxiliary substrate 800 having the predetermined structure is immersed in a bath containing an etchant for removing the lower sacrificial pattern 31. At this time, the etchant penetrates into the lower sacrificial pattern 31 through the holes 101, 102, 104, and 105 to remove the lower sacrificial pattern 31. As a result, the area where the lower sacrificial pattern 31 was provided becomes the empty space 40. The lower photosensitive protective layer 80 prevents the pixel electrode 191, the connection legs 83, and the contact members 81 and 82 of the thin film transistor layer 400 from being removed by the transparent conductive layer etchant.

다음, 도 20 및 도 21에 도시한 바와 같이, 하부 감광 보호막(80)을 제거한다. 그리고 구멍(101, 104)보다 셀 영역(A, B, C, D)에 더 가까우며, 복수의 셀 영역(A, B, C, D)이 서로 마주하지 않는 셀 영역(A, B, C, D)의 변을 둘러싸는 공간에 레이저(laser)를 조사하여 사각틀 모양의 구멍(71)을 형성한다. 여기서, 구멍(71)은 사각틀 모양를 가지며, 빈공간(40)을 노출한다. 이와 같이 하면, 구멍(71)과 빈공간(40)이 연결되어 예비 하부 가요성 기판(51)의 일부가 보조 기판(800)으로부터 분리되어 박막 트랜지스터 모기판(750)이 된다. Next, as shown in FIGS. 20 and 21, the lower photosensitive protective film 80 is removed. The cell regions A, B, C, and D are closer to the cell regions A, B, C, and D than the holes 101 and 104, and the cell regions A, B, C, and D do not face each other. A laser beam is irradiated to the space surrounding the side of D) to form a rectangular frame-shaped hole 71. Here, the hole 71 has a rectangular frame shape and exposes the empty space 40. In this way, the hole 71 and the empty space 40 are connected, and a part of the preliminary lower flexible substrate 51 is separated from the auxiliary substrate 800 to form the thin film transistor mother substrate 750.

종래에는 보조 기판 위에 플라스틱 기판을 접착제로 붙인 다음, 플라스틱 기판 위에 박막 구조를 형성하거나 보조 기판 위에 스핀 코팅(spin coating) 방식을 이용하여 가요성 합성 수지(resin)를 도포하여 가요성 모기판을 형성한 뒤 그 위에 박막 구조를 형성하여 박막 트랜지스터 모기판을 만들고, 이를 가열하고 물리적 힘을 가하여 보조 기판으로부터 분리하였다. 이 과정에서 열 및 물리적 힘에 의해 플라스틱 기판이 구부러지거나 수축한다. 이로 인해, 박막 배열 및 구멍 등이 오 정렬(misalign)되어 전기 영동 표시 장치의 전기적 특성 및 신뢰성이 저하되 는 문제가 발생한다.Conventionally, a plastic substrate is bonded to an auxiliary substrate with an adhesive, and then a thin film structure is formed on the plastic substrate or a flexible synthetic resin is applied to the auxiliary substrate by using a spin coating method to form a flexible mother substrate. Then, a thin film structure was formed on the thin film transistor mother substrate, which was heated and separated from the auxiliary substrate by applying a physical force. In this process, the plastic substrate bends or shrinks due to thermal and physical forces. As a result, a problem arises in that the thin film array and the holes are misaligned, thereby deteriorating the electrical characteristics and the reliability of the electrophoretic display device.

그러나 본 발명에서는 하부 희생 패턴(31)을 노출하는 구멍(101, 102, 103, 104, 105, 106)을 통해 하부 희생 패턴(31) 내부로 식각액을 침투시켜 하부 희생 패턴(31)을 제거하여 빈공간(40)을 만들고, 이 빈공간(40)에 대하여 수직하며, 빈공간(40)과 연결된 구멍(71)을 형성하여 하부 보조 기판(800)과 예비 하부 가요성 기판(51)을 분리하므로 종래에 보조 기판 위에 접착제로 붙인 플라스틱 기판을 분리하기 위한 열 공정을 진행하지 않아도 된다. 따라서, 플라스틱 기판의 수축 특성으로 인해 박막 트랜지스터가 오정렬되는 것을 방지할 수 있어 가요성 전기 영동 표시 장치의 전기적 특성 및 신뢰성을 향상할 수 있다.However, in the present invention, the lower sacrificial pattern 31 is removed by penetrating the etching solution into the lower sacrificial pattern 31 through the holes 101, 102, 103, 104, 105, and 106 exposing the lower sacrificial pattern 31. An empty space 40 is formed, and the lower auxiliary substrate 800 and the preliminary lower flexible substrate 51 are separated by forming a hole 71 perpendicular to the empty space 40 and connected to the empty space 40. Therefore, it is not necessary to proceed with the thermal process for separating the plastic substrate, which is conventionally glued on the auxiliary substrate. Accordingly, misalignment of the thin film transistors due to shrinkage characteristics of the plastic substrate may be prevented, thereby improving electrical characteristics and reliability of the flexible electrophoretic display device.

다음으로, 이러한 도 1 내지 도 4에 도시한 전기 영동 표시 장치용 공통 전극 표시판을 본 발명의 한 실시예에 따라 제조하는 방법에 대하여 도 22 내지 도 24를 참고로 하여 상세히 설명한다.Next, a method of manufacturing the common electrode display panel for the electrophoretic display device illustrated in FIGS. 1 to 4 according to an embodiment of the present invention will be described in detail with reference to FIGS. 22 to 24.

도 22는 도 3에 도시한 공통 전극 표시판을 본 발명의 한 실시예에 따라 제조하는 중간 단계에서의 공통 전극 표시판의 단면도이고, 도 23은 도 22의 다음 단계에서의 공통 전극 표시판의 단면도이고, 도 24는 도 23의 다음 단계에서의 공통 전극 표시판의 단면도이고, 도 25는 합착된 박막 트랜지스터 모기판과 공통 전극 모기판에 대한 사시도이다.FIG. 22 is a cross-sectional view of the common electrode display panel in an intermediate step of manufacturing the common electrode display panel shown in FIG. 3 according to an embodiment of the present invention, FIG. 23 is a cross-sectional view of the common electrode display panel in the next step of FIG. FIG. 24 is a cross-sectional view of the common electrode display panel of the next step of FIG. 23, and FIG. 25 is a perspective view of the bonded thin film transistor mother substrate and the common electrode mother substrate.

우선, 도 22에 도시한 바와 같이, 유리로 이루어진 상부 보조 기판(802) 위에 ITO, a-ITO 또는 IZO와 같은 투명 도전막으로 이루어진 상부 희생 패턴(32)을 형성한다. 이때, 상부 희생 패턴(32)은 100Å 내지 1,000Å 정도의 두께를 가지 며, 상부 보조 기판(802)의 외곽부에는 존재하지 않는다.First, as shown in FIG. 22, an upper sacrificial pattern 32 made of a transparent conductive film such as ITO, a-ITO, or IZO is formed on the upper auxiliary substrate 802 made of glass. In this case, the upper sacrificial pattern 32 has a thickness of about 100 kPa to about 1,000 kPa, and is not present at the outer portion of the upper auxiliary substrate 802.

그 다음, 상부 보조 기판(802)과 상부 희생 패턴(32) 위에 복수의 셀 영역을 갖는 예비 상부 가요성 기판(52)을 형성한다. 여기서, 예비 상부 가요성 기판(52)은 내열성이 우수하며 플라스틱(plastic)보다 구부러짐과 수축 정도가 적은 폴리이미드(polyimid) 또는 폴리에스테르 술폰(PES)으로 이루어지고, 10 μm 내지 200μm의 두께를 가지는 것이 바람직하다.Next, a preliminary upper flexible substrate 52 having a plurality of cell regions is formed on the upper auxiliary substrate 802 and the upper sacrificial pattern 32. Here, the preliminary upper flexible substrate 52 is made of polyimid or polyester sulfone (PES) having excellent heat resistance and less bending and shrinkage than plastic, and has a thickness of 10 μm to 200 μm. It is preferable.

다음, 박막 트랜지스터 모기판(750)의 표시 영역(DA)에 대응하는 예비 상부 가요성 기판(51) 영역 위에 크롬(Cr) 등의 불투명한 금속을 증착하고 사진 식각하여 차광 부재(220)를 형성한다. 다음, 적색 안료를 포함하는 감광제를 도포, 노광, 현상하는 과정을 통하여 적색 색필터(230)를 형성한다. 녹색 안료를 포함하는 감광제와 청색 안료를 포함하는 감광제 또한 도포, 노광 현상하는 과정을 진행하여 녹색 색필터(230)와 청색 색필터(230)를 형성한다. 적색, 녹색, 청색 색필터(230)를 형성하는 순서는 달라져도 무방하다. 이어서, 색필터(230) 위에 유기 절연 물질을 도포하여 덮개막(over coat layer)(250)을 형성한다.Next, an opaque metal such as chromium (Cr) is deposited on the preliminary upper flexible substrate 51 region corresponding to the display area DA of the thin film transistor mother substrate 750 and photo-etched to form the light blocking member 220. do. Next, the red color filter 230 is formed by applying, exposing and developing a photosensitive agent including a red pigment. A photosensitive agent including a green pigment and a photosensitive agent including a blue pigment are also coated and exposed to develop a green color filter 230 and a blue color filter 230. The order of forming the red, green, and blue color filters 230 may be different. Subsequently, an organic insulating material is coated on the color filter 230 to form an over coat layer 250.

이어, 도 23에 도시한 바와 같이, 덮개막(250) 위에 투명 도전 물질을 증착하여 공통 전극(270)을 형성한다.Next, as illustrated in FIG. 23, a transparent conductive material is deposited on the overcoat 250 to form a common electrode 270.

이러한 차광 부재(220), 색필터(230) 및 공통 전극(270)를 제조하는 단계에서는 열이 발생하는데, 이때, 발생한 열은 열팽창 계수가 작은 폴리이미드 또는 폴리에스테르 술폰으로 이루어진 예비 상부 가요성 기판(52)을 수축시키거나 구부러지게 만들기에는 부족하다. 이와 같이, 예비 상부 가요성 기판(52)은 차광 부 재(220), 색필터(230) 및 공통 전극(270) 따위의 박막 구조 형성시 발생하는 열에 의해 수축되거나 구부러지지 않으므로 전기 영동 표시 장치의 특성 및 신뢰성을 향상할 수 있다.In the manufacturing of the light blocking member 220, the color filter 230, and the common electrode 270, heat is generated, wherein the generated heat is a preliminary upper flexible substrate made of polyimide or polyester sulfone having a low coefficient of thermal expansion. (52) is not sufficient to shrink or bend. As such, the preliminary upper flexible substrate 52 is not contracted or bent due to heat generated when the thin film structures such as the light blocking member 220, the color filter 230, and the common electrode 270 are formed. Characteristics and reliability can be improved.

그런 다음, 공통 전극(270)과 예비 상부 가요성 기판(52) 위에 상부 감광 보호막(82)을 형성한다. 그리고 상부 감광 보호막(82) 위에 소정의 각도로 레이저를 조사하여 차광 부재(220), 색필터(230) 및 공통 전극(270) 따위의 박막 구조 주변으로 상부 희생 패턴(32)을 노출하는 복수의 구멍(201, 202, 203, 204, 205, 206)을 형성한다. Then, an upper photosensitive protective layer 82 is formed on the common electrode 270 and the preliminary upper flexible substrate 52. In addition, a plurality of the upper sacrificial patterns 32 are exposed to the periphery of the thin film structure such as the light blocking member 220, the color filter 230, and the common electrode 270 by irradiating a laser on the upper photosensitive protective layer 82 at a predetermined angle. Holes 201, 202, 203, 204, 205 and 206 are formed.

그런 다음, 이러한 소정의 구조를 갖는 상부 보조 기판(802)을 투명 도전막을 제거하는 식각액이 담긴 배쓰(bath)에 담근다. 이때, 식각액은 구멍(201, 202, 204, 205)을 통해 상부 희생 패턴(32) 내부로 침투하여 상부 희생 패턴(32)을 제거한다. 이로 인해, 상부 희생 패턴(32)이 있던 영역은 빈공간(90)이 된다. 여기서, 상부 감광 보호막(82)은 투명 도전막 식각액에 의해 공통 전극(270)이 제거되는 것을 방지한다.Then, the upper auxiliary substrate 802 having such a predetermined structure is immersed in a bath containing an etchant for removing the transparent conductive film. At this time, the etchant penetrates into the upper sacrificial pattern 32 through the holes 201, 202, 204, and 205 to remove the upper sacrificial pattern 32. As a result, the area where the upper sacrificial pattern 32 was located becomes the empty space 90. Here, the upper photosensitive protective layer 82 prevents the common electrode 270 from being removed by the transparent conductive layer etchant.

이어, 도 24에 도시한 바와 같이, 상부 감광 보호막(82)을 제거한다. 그리고 박막 구조 주변을 둘러싸며, 빈공간(90)과 중첩하는 영역 위에 레이저를 상부 보조 기판(802)에 대해 수직한 방향으로 조사하여 구멍(72)을 형성한다. 이때, 구멍(72)은 사각틀 구조를 가지며, 빈공간(90)을 노출한다. 이와 같이, 구멍(72)과 빈공간(90)이 연결되어 하나의 통로를 형성함에 따라 예비 상부 가요성 기판(52)의 일부가 분리되어 공통 전극 모기판(760)이 된다.Next, as shown in FIG. 24, the upper photosensitive protective film 82 is removed. The hole 72 is formed by irradiating a laser in a direction perpendicular to the upper auxiliary substrate 802 to surround the thin film structure and overlap the empty space 90. At this time, the hole 72 has a rectangular frame structure, and exposes the empty space 90. As such, as the hole 72 and the empty space 90 are connected to form one passage, a part of the preliminary upper flexible substrate 52 is separated to become the common electrode mother substrate 760.

이와 같이, 본 발명에서는 구멍(201, 202, 203, 204 205, 206)을 통해 상부 희생 패턴(32) 내부로 식각액을 침투시켜 상부 희생 패턴(32)을 제거하여 빈공간(90)을 만들고, 이 빈공간(90)에 대하여 수직하며, 빈공간(90)과 연결된 구멍(72)을 형성하여 상부 보조 기판(800)과 예비 상부 가요성 기판(52)을 분리함으로써 종래에 보조 기판 위에 접착제로 붙인 플라스틱 기판을 분리하기 위한 열 공정을 진행하지 않아도 된다. 따라서, 플라스틱 기판의 수축 특성으로 인해 박막 트랜지스터가 오정렬되는 것을 방지할 수 있어 가요성 전기 영동 표시 장치의 전기적 특성 및 신뢰성을 향상할 수 있다.As described above, in the present invention, the etching solution penetrates into the upper sacrificial pattern 32 through the holes 201, 202, 203, 204 205, and 206, thereby removing the upper sacrificial pattern 32, thereby creating an empty space 90. It is perpendicular to the void 90 and forms a hole 72 connected to the void 90 to separate the upper auxiliary substrate 800 and the preliminary upper flexible substrate 52, which is conventionally used as an adhesive on the auxiliary substrate. There is no need to proceed with the thermal process to separate the attached plastic substrate. Accordingly, misalignment of the thin film transistors due to shrinkage characteristics of the plastic substrate may be prevented, thereby improving electrical characteristics and reliability of the flexible electrophoretic display device.

그 다음, 도 25에 도시한 바와 같이, 박막 트랜지스터 모기판(750)의 박막 트랜지스터층(400) 위에 위에 전기 영동 필름(300)을 형성하고, 박막 트랜지스터 모기판(750)과 공통 전극 모기판(760)을 합착한다. 이때, 공통 전극 모기판(760)의 셀 영역(cell area)은 박막 트랜지스터 모기판(750)위에 형성된 박막 트랜지스터층(400)과 마주한다.Next, as shown in FIG. 25, an electrophoretic film 300 is formed on the thin film transistor layer 400 of the thin film transistor mother substrate 750, and the thin film transistor mother substrate 750 and the common electrode mother substrate ( 760). In this case, the cell area of the common electrode mother substrate 760 faces the thin film transistor layer 400 formed on the thin film transistor mother substrate 750.

이어, 박막 트랜지스터 모기판(750) 및 공통 전극 모기판(760)을 셀 스크라이브 라인(cell scribe line)(801)을 따라 절단한다. 이때, 합착된 박막 트랜지스터 모기판(750)과 공통 전극 모기판(760)은 도 1에 도시한 바와 같은, 각각 공통 전극 표시판(200)과 박막 트랜지스터 표시판(100)으로 분리된다. Next, the thin film transistor mother substrate 750 and the common electrode mother substrate 760 are cut along the cell scribe line 801. In this case, the bonded thin film transistor mother substrate 750 and the common electrode mother substrate 760 are separated into the common electrode display panel 200 and the thin film transistor array panel 100, as shown in FIG. 1.

전기 영동 필름(300)은 전기 영동 부재(330) 및 전기 영동 부재(330)를 하부 기판(110)위에 고정하는 경화제(310)를 포함한다.The electrophoretic film 300 includes an electrophoretic member 330 and a curing agent 310 for fixing the electrophoretic member 330 on the lower substrate 110.

전기 영동 부재(330)는 전기 영동 필름(300) 내에 분산 고정되어 있으며, 음(-)의 전하와 양(+)의 전하를 띄는 전기 영동 입자(323, 326)와 전기 영동 입자(323, 326)가 분산되어 있는 분산매(328) 및 이들(323, 326, 328)을 가두고 있는 캡슐(capsule)(320)을 포함한다. 여기서, 음(-)의 전하를 띄는 전기 영동 입자(323)는 검은색(black)을 가지며, 양(+)의 전하를 띄는 전기 영동 입자(326)는 백색(white)를 갖는다. 그러나 전기 영동 입자(323, 326)는 적색, 청색 및 녹색 등의 색을 가질 수 있다.Electrophoretic member 330 is dispersed and fixed in the electrophoretic film 300, electrophoretic particles (323, 326) and electrophoretic particles (323, 326) having a negative (+) charge and a positive (+) charge ) Is a dispersion medium 328 is dispersed, and the capsule (320) containing them (323, 326, 328). Here, the negatively charged electrophoretic particles 323 have a black color, and the positively-charged electrophoretic particles 326 have a white color. However, the electrophoretic particles 323 and 326 may have colors such as red, blue, and green.

본 명세서에서는 전기 영동 표시 장치를 일 예로 들어 설명하였으나, 보조 기판 위에 형성되어 있는 희생층 위에 폴리이미드 등의 가요성 기판층을 형성하고, 가요성 기판층 위에 필요한 박막 구조를 형성한 후, 희생층을 제거하고 가요성 기판층을 절단하여 필요한 박막 기판을 형성하는 본 발명의 방법은 유기 발광 표시 장치(OLED)나 액정 표시 장치(LCD) 등의 표시 장치를 제조함에 있어서도 적용할 수 있다.In the present specification, the electrophoretic display device is described as an example, but after forming a flexible substrate layer such as polyimide on the sacrificial layer formed on the auxiliary substrate, and forming a required thin film structure on the flexible substrate layer, the sacrificial layer The method of the present invention which removes and cuts the flexible substrate layer to form the necessary thin film substrate can also be applied to manufacturing a display device such as an organic light emitting display (OLED) or a liquid crystal display (LCD).

본 발명에서는 유리로 이루어진 보조기판 위에 희생 패턴을 형성하고, 희생 패턴 및 보조기판 위에 열팽창 계수가 작은 폴리이미드 또는 폴리에스테르 술폰으로 이루어진 예비 가요성 기판을 형성하고, 그 위에 박막 구조를 형성하고, 박막 구조를 덮어 보호하는 감광 보호막을 형성한다. 그리고 소정의 각을 가지고 레이저를 조사하여 희생 패턴의 네변을 노출하는 접촉구멍을 형성하고, 보조기판을 식각액이 담긴 배쓰(bath) 안에 넣어 구멍을 통해 희생 패턴 내부로 식각액을 침투시켜 희생 패턴을 모두 제거하여 빈공간을 만든다. 그 다음, 빈공간의 외곽부와 중 첩하며, 박막 구조를 둘러싼 영역에 보조 기판에 대해 수직한 방향으로 레이저를 조사하여 보조기판과 예비 가요성 기판을 분리하여 모기판을 형성한다. 이에 따라 종래의 플라스틱 기판의 수축 특성으로 인해 다층 구조의 박막이 오정렬되는 것을 방지할 수 있으므로 가요성 표시 장치의 전기적 특성 및 신뢰성을 향상할 수 있다.In the present invention, a sacrificial pattern is formed on an auxiliary substrate made of glass, and a preliminary flexible substrate made of polyimide or polyester sulfone having a low coefficient of thermal expansion is formed on the sacrificial pattern and the auxiliary substrate, and a thin film structure is formed thereon. A photosensitive protective film is formed to cover and protect the structure. The laser is irradiated at a predetermined angle to form contact holes exposing the four sides of the sacrificial pattern, and the auxiliary substrate is placed in a bath containing the etchant to infiltrate the etchant into the sacrificial pattern through the hole. Remove to make a space. Next, the mother substrate is overlapped with an outer portion of the empty space, and the mother substrate is formed by separating the auxiliary substrate and the preliminary flexible substrate by irradiating a laser to the region surrounding the thin film structure in a direction perpendicular to the auxiliary substrate. As a result, misalignment of the thin film of the multilayer structure due to the shrinkage characteristic of the conventional plastic substrate may be prevented, thereby improving electrical characteristics and reliability of the flexible display device.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.

Claims (13)

보조 기판 위에 희생 패턴을 형성하는 단계,Forming a sacrificial pattern on the auxiliary substrate, 상기 보조 기판 및 상기 희생 패턴 위에 예비 가요성 기판을 형성하는 단계,Forming a preliminary flexible substrate on the auxiliary substrate and the sacrificial pattern; 상기 예비 가요성 기판 위에 소정 박막 구조를 형성하는 단계,Forming a predetermined thin film structure on the preliminary flexible substrate, 상기 박막 구조 위에 보호막을 형성하는 단계,Forming a protective film on the thin film structure; 상기 예비 가요성 기판 위에 상기 희생 패턴을 노출하는 구멍을 형성하는 단계,Forming a hole exposing the sacrificial pattern on the preliminary flexible substrate, 상기 노출된 구멍을 통하여 상기 희생 패턴을 식각하는 단계,Etching the sacrificial pattern through the exposed holes; 상기 보호막을 제거하는 단계,Removing the protective film, 상기 예비 가용성 기판을 상기 보조 기판으로부터 분리하는 단계,Separating the preliminary soluble substrate from the auxiliary substrate, 를 포함하는 표시 장치의 제조 방법.Method of manufacturing a display device comprising a. 제1항에서,In claim 1, 상기 희생 패턴을 형성하는 단계는Forming the sacrificial pattern is 상기 보조 기판 위에 희생층을 형성하는 단계,Forming a sacrificial layer on the auxiliary substrate; 상기 희생층을 사진 식각하여 상기 보조 기판의 주변 영역을 노출하는 단계Photo-etching the sacrificial layer to expose a peripheral region of the auxiliary substrate 를 포함하는 표시 장치의 제조 방법.Method of manufacturing a display device comprising a. 제1항에서,In claim 1, 상기 희생 패턴은 ITO, IZO, a-ITO 따위의 투명 도전막으로 이루어지는 표시 장치의 제조 방법.The sacrificial pattern may be formed of a transparent conductive film such as ITO, IZO, or a-ITO. 제3항에서,In claim 3, 상기 희생 패턴은 100Å 내지 1,000Å 정도의 두께를 갖는 표시 장치의 제조 방법.The sacrificial pattern has a thickness of about 100 GPa to 1,000 GPa. 제1항에서,In claim 1, 상기 예비 가요성 기판은 10 μm 내지 200μm 정도의 두께를 갖는 표시 장치의 제조 방법.The preliminary flexible substrate has a thickness of about 10 μm to about 200 μm. 제1항에서,In claim 1, 상기 보호막은 감광성 물질로 이루어진 표시 장치의 제조 방법.The passivation layer is made of a photosensitive material. 제1항에서,In claim 1, 상기 예비 가요성 기판 위에 다수의 박막을 형성 단계는Forming a plurality of thin films on the preliminary flexible substrate 상기 예비 가요성 기판 위에 제1 신호선을 형성하는 단계,Forming a first signal line on the preliminary flexible substrate, 상기 제1 신호선과 교차하는 제2 신호선을 형성하는 단계,Forming a second signal line crossing the first signal line; 제1 내지 제3 단자를 가지며, 상기 제1 신호선과 상기 제2 신호선에 각각 제1 단자와 제2 단자가 연결되어 있는 스위칭 소자를 형성하는 단계, 및Forming a switching element having first to third terminals and having a first terminal and a second terminal connected to the first signal line and the second signal line, respectively; and 상기 스위칭 소자의 제3 단자에 연결되어 있는 화소 전극을 형성하는 단계Forming a pixel electrode connected to the third terminal of the switching element 를 포함하는 표시 장치의 제조 방법.Method of manufacturing a display device comprising a. 제1항에서,In claim 1, 상기 예비 가요성 기판 위에 다수의 박막을 형성 단계는Forming a plurality of thin films on the preliminary flexible substrate 상기 예비 가요성 기판 위에 복수개의 차광 부재를 형성하는 단계,Forming a plurality of light blocking members on the preliminary flexible substrate, 상기 서로 이웃하는 차광 부재 사이에 존재하며, 예비 가요성 기판의 상기 화소 전극과 대응하는 위치에 색필터를 형성하는 단계,Forming a color filter between the adjacent light blocking members and corresponding to the pixel electrode of the preliminary flexible substrate; 상기 차광 부재 및 상기 색필터 위에 덮개막을 형성하는 단계, 및Forming an overcoat on the light blocking member and the color filter, and 상기 덮개막 위에 공통 전극을 형성하는 단계Forming a common electrode on the overcoat 를 포함하는 표시 장치의 제조 방법.Method of manufacturing a display device comprising a. 제1항에서,In claim 1, 상기 예비 가요성 기판은 폴리이미드(polyimide) 또는 폴리에스테르 술폰(PES)으로 이루어진 표시 장치의 제조 방법.The preliminary flexible substrate is made of polyimide or polyester sulfone (PES). 제1항에서,In claim 1, 상기 희생 패턴을 노출하는 구멍은 레이저를 조사하여 형성하는 표시 장치의 제조 방법.The hole for exposing the sacrificial pattern is formed by irradiating a laser. 제1항에서,In claim 1, 상기 예비 가용성 기판을 상기 보조 기판으로부터 분리하는 단계 이전에 상기 예비 가요성 기판의 상기 소정 박막 구조를 포함하는 부분 주변을 절개하여 나머지 부분으로부터 분리하는 단계를 더 포함하는 표시 장치의 제조 방법.And cutting a portion around the portion including the predetermined thin film structure of the preliminary flexible substrate from the remaining portion before separating the preliminary soluble substrate from the auxiliary substrate. 제11항에서,In claim 11, 상기 예비 가요성 기판의 상기 소정 박막 구조를 포함하는 부분의 주변 절개는 상기 소정 박막을 둘러싸는 영역 위에 상기 보조 기판에 대해 수직한 방향으로 레이저를 조사하여 진행하는 표시 장치의 제조 방법. Peripheral cutting of the portion of the preliminary flexible substrate including the predetermined thin film structure is performed by irradiating a laser in a direction perpendicular to the auxiliary substrate on a region surrounding the predetermined thin film. 제1항에서,In claim 1, 상기 희생 패턴의 식각 단계는 상기 보조 기판을 식각액이 담긴 배쓰(bath) 안에 담궈 진행하는 표시 장치의 제조 방법.The etching of the sacrificial pattern is performed by immersing the auxiliary substrate in a bath containing an etchant.
KR1020070006000A 2007-01-19 2007-01-19 Method of manufacturing display device KR20080068348A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070006000A KR20080068348A (en) 2007-01-19 2007-01-19 Method of manufacturing display device
US11/982,065 US20080176477A1 (en) 2007-01-19 2007-10-31 Method for manufacturing a display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070006000A KR20080068348A (en) 2007-01-19 2007-01-19 Method of manufacturing display device

Publications (1)

Publication Number Publication Date
KR20080068348A true KR20080068348A (en) 2008-07-23

Family

ID=39822183

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070006000A KR20080068348A (en) 2007-01-19 2007-01-19 Method of manufacturing display device

Country Status (1)

Country Link
KR (1) KR20080068348A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8211725B2 (en) 2010-03-09 2012-07-03 Samsung Mobile Display Co., Ltd. Method of manufacturing flexible display device
KR20140060148A (en) * 2012-11-09 2014-05-19 엘지디스플레이 주식회사 Method of fabricating lightweight and thin liquid crystal display device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8211725B2 (en) 2010-03-09 2012-07-03 Samsung Mobile Display Co., Ltd. Method of manufacturing flexible display device
KR20140060148A (en) * 2012-11-09 2014-05-19 엘지디스플레이 주식회사 Method of fabricating lightweight and thin liquid crystal display device

Similar Documents

Publication Publication Date Title
JP5106762B2 (en) Thin film transistor array panel and manufacturing method thereof
JP5153999B2 (en) Method for manufacturing thin film transistor array panel
KR101163622B1 (en) Thin Film Transistor substrate
JP2006330739A (en) Manufacturing method of flexible display device
KR20090096226A (en) Thin film transistor panel and method of manufacturing for the same
KR101525805B1 (en) Display device and method of manufacturing the same
JP2006337983A (en) Method of manufacturing flexible display device
TW201013279A (en) Liquid crystal display and method of manufacturing the same
KR20070016772A (en) Adhesive tape for flexible display device and method of manufacturing flexible display device using the same0
US20100038642A1 (en) Thin film transistor array panel and method of manufacturing the same
KR101337255B1 (en) Electrophoretic display and method for manufacturing thereof
JP2008070874A (en) Apparatus and method for making flexible display
JP2007086789A (en) Method of manufacturing display panel for flexible display device
US10108059B2 (en) Display substrate, liquid crystal display comprising the same, and method of manufacturing the same
US20200321356A1 (en) Array substrate and display device
US8304772B2 (en) Thin-film transistor array panel and method of fabricating the same
US20080003728A1 (en) Thin film transistor array panel and method of manufacturing the same
KR20080068348A (en) Method of manufacturing display device
KR20070040145A (en) Panel for flexible display device and method of manufacturing thereof
JP5229775B2 (en) Manufacturing method of liquid crystal display device
US9595542B2 (en) Thin film transistor array panel and manufacturing method thereof
US20170263646A1 (en) Thin film transistor array panel and a method for manufacturing the same
KR20080047672A (en) Electrophoretic display and manufacturing method thereof
KR102545697B1 (en) Liquid crystal display device and method for fabricating the same
KR102390967B1 (en) Method of manufacturing display device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination