KR20080067910A - Thin film transistor and manufacutring method thereof - Google Patents
Thin film transistor and manufacutring method thereof Download PDFInfo
- Publication number
- KR20080067910A KR20080067910A KR1020070005405A KR20070005405A KR20080067910A KR 20080067910 A KR20080067910 A KR 20080067910A KR 1020070005405 A KR1020070005405 A KR 1020070005405A KR 20070005405 A KR20070005405 A KR 20070005405A KR 20080067910 A KR20080067910 A KR 20080067910A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- gate insulating
- capping layer
- forming
- thin film
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 22
- 238000000034 method Methods 0.000 title claims description 18
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 239000010408 film Substances 0.000 claims description 45
- 238000009832 plasma treatment Methods 0.000 claims description 9
- 239000002210 silicon-based material Substances 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 8
- 239000004973 liquid crystal related substance Substances 0.000 description 21
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 4
- 230000000149 penetrating effect Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 239000011787 zinc oxide Substances 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000005416 organic matter Substances 0.000 description 1
- IKXKTLBKRBLWNN-UHFFFAOYSA-N pentacene Chemical compound C1=CC=CC2=CC3=CC4=CC5=CC=CC=C5C=C4C=C3C=C21.C1=CC=CC2=CC3=CC4=CC5=CC=CC=C5C=C4C=C3C=C21 IKXKTLBKRBLWNN-UHFFFAOYSA-N 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
- H10K10/474—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
도 1은 일반적인 탑 게이트(Top gate) 능동 구동형 소자의 개략적인 구조를 도시한 단면도1 is a cross-sectional view showing a schematic structure of a typical top gate active drive device
도 2는 본 발명에 따른 박막 트랜지스터의 단면도2 is a cross-sectional view of a thin film transistor according to the present invention.
도 3a 내지 3f는 본 발명에 따른 박막 트랜지스터의 제조 공정을 도시한 단면도3A to 3F are cross-sectional views illustrating a manufacturing process of a thin film transistor according to the present invention.
도 4는 본 발명에 따라 게이트 절연막을 O2 플라즈마 처리하여 캡핑층을 형성하는 것을 설명하기 위한 도면4 is a view for explaining the formation of a capping layer by O 2 plasma treatment the gate insulating film in accordance with the present invention
도 5는 본 발명에 따라 게이트 절연막과 캡핑층의 결합 에너지(Binding energy)를 측정한 그래프5 is a graph measuring binding energy of a gate insulating film and a capping layer according to the present invention.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
100 : 기판 110 : 버퍼층100
121 : 소스 전극 122 : 드레인 전극121: source electrode 122: drain electrode
130 : 활성층 140 : 게이트 절연막130: active layer 140: gate insulating film
150 : 캡핑층(Capping layer) 160 : 게이트 전극150: capping layer 160: gate electrode
200 : 챔버 200: chamber
본 발명은 박막 트랜지스터 및 그의 제조 방법에 관한 것으로, 보다 상세하게는 외부로부터 게이트 절연막으로 침투되는 가스 및 수분을 차단시킬 수 있어, 게이트 절연막 특성의 저하를 방지할 수 있는 박막 트랜지스터 및 그의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor and a method for manufacturing the same, and more particularly, to a thin film transistor and a method for manufacturing the same, which can block gas and moisture from penetrating into the gate insulating film from the outside, thereby preventing deterioration in gate insulating film properties. It is about.
최근, 정보화 사회로 시대가 급발전함에 따라 액정 디스플레이(Liquid Crytal Display), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display), 유기 발광 디스플레이 등 다양한 형태의 표시장치가 개발되었다.Recently, with the rapid development of the information society, various types of display devices such as liquid crystal display (PDP), plasma display panel (PDP), electro luminescent display (ELD), vacuum fluorescent display (VFD), and organic light emitting display are being introduced. Developed.
이 중 액정표시(Liquid Crystal Display, LCD) 패널은 해상도, 컬러표시, 화질 등에서 우수하여 노트북이나 데스크탑 모니터에 활발하게 적용되고 있다.Among them, liquid crystal display (LCD) panels are excellent in resolution, color display, and image quality, and are being actively applied to notebooks and desktop monitors.
한편, 표시 패널은 소비자의 요구에 따라 대형화되면서 다양한 공정 설비가 개발되어지고 있으며, 신공법을 이용한 설비들이 개발되고 있다. On the other hand, as the display panel is enlarged according to consumer demand, various process facilities are being developed, and facilities using new construction methods are being developed.
여기서, 액정 표시 장치는 경량, 박형, 저소비 전력구동 등의 특징으로 인해 그 응용 범위가 점차 넓어지고 있는 추세에 있다.Here, the liquid crystal display device is in a trend that its application range is gradually widening due to the characteristics such as light weight, thinness, low power consumption driving.
이러한, 추세에 따라 액정 표시 장치는 사무 자동화 기기, 오디오, 비디오 기기, 컴퓨터 모니터, 방송 수신 모니터 등에 이용되고 있다.In accordance with this trend, liquid crystal displays are used in office automation equipment, audio, video equipment, computer monitors, broadcast reception monitors, and the like.
이와 같은, 액정 표시 장치가 일반적인 화면 표시 장치로서 다양한 부분에 사용되기 위해서는 경량, 박형, 저 소비 전력의 특징을 유지하면서도 고정세, 고휘도, 대면적 등 고품위 화상을 얼마나 구현할 수 있는가에 관건이 걸려 있다고 할 수 있다.In order to use the liquid crystal display as a general screen display device in various parts, it is a matter of how high quality images such as high definition, high brightness, and large area can be realized while maintaining the characteristics of light weight, thinness, and low power consumption. can do.
통상의 액정 표시 장치는 전계를 이용하여 액정의 광투과율을 조절함으로써, 화상을 표시한다.A normal liquid crystal display device displays an image by adjusting the light transmittance of the liquid crystal using an electric field.
이를 위하여, 액정 표시 장치는 액정셀들이 매트릭스 형태로 배열되어진 액정패널과 액정패널을 구동하기 위한 구동 회로를 포함하고 있다.To this end, the liquid crystal display includes a liquid crystal panel in which liquid crystal cells are arranged in a matrix and a driving circuit for driving the liquid crystal panel.
그러므로, 액정 표시 장치는, 일정 공간을 갖고 합착된 제 1 기판, 제 2 기판과, 상기 제 1 기판과 제 2 기판 사이에 주입된 액정층으로 구성되어 있다.Therefore, the liquid crystal display device is comprised from the 1st board | substrate and the 2nd board | substrate which were bonded by the fixed space, and the liquid crystal layer injected between the said 1st board | substrate and the 2nd board | substrate.
보다 구체적으로 설명하면, 상기 제 1 기판에는 화소 영역을 정의하기 위하여 일정한 간격을 갖고 일방향으로 복수개의 게이트 라인과, 상기 게이트 라인에 수직한 방향으로 일정한 간격을 갖고 복수개의 데이터 라인이 배열된다.In more detail, the first substrate has a plurality of gate lines in one direction and a plurality of data lines at regular intervals in a direction perpendicular to the gate line to define a pixel area.
그리고, 상기 화소 영역에는 화소 전극이 형성되고, 상기 각 게이트 라인과 데이터 라인이 교차하는 부분에 박막 트랜지스터가 형성되어 상기 게이트 라인에 인가되는 신호에 따라 상기 데이터 라인의 데이터 신호를 상기 각 화소 전극에 인가한다.In addition, a pixel electrode is formed in the pixel region, and a thin film transistor is formed at a portion where the gate line and the data line cross each other, and a data signal of the data line is applied to each pixel electrode according to a signal applied to the gate line. Is authorized.
그리고, 상기 제 2 기판에는 상기 화소 영역을 제외한 부분의 빛을 차단하기 위한 블랙 매트릭스층이 형성되어 있고, 상기 각 화소 영역에 대응되는 부분에는 색상을 표현하기 위한 R,G,B, 칼라 필터층이 형성되고, 상기 컬러 필터층 위에는 화상을 구현하기 위한 공통 전극이 형성되어 있다.In addition, a black matrix layer is formed on the second substrate to block light in portions other than the pixel region, and portions corresponding to each pixel region are R, G, B, and color filter layers for expressing color. A common electrode for realizing an image is formed on the color filter layer.
상기와 같은 액정 표시 장치는 상기 화소 전극과 공통 전극 사이의 전계에 의해 상기 제 1, 제 2 기판 사이에 형성된 액정층의 액정이 배향되고, 상기 액정층의 배향 정도에 따라 액정층을 투과하는 빛의 양을 조절하여 화상을 표현하게 된다.In the liquid crystal display as described above, the liquid crystal of the liquid crystal layer formed between the first and second substrates is aligned by an electric field between the pixel electrode and the common electrode, and the light passes through the liquid crystal layer according to the degree of alignment of the liquid crystal layer. Adjust the amount of to express the image.
한편, 액정 표시 장치와 같은 디스플레이는 구동방법에 따라, 수동구동(Passive Matrix, PM) 디스플레이와 능동구동(Active Matrix, AM) 디스플레이로 나눌 수 있다. On the other hand, a display such as a liquid crystal display device may be divided into a passive matrix (PM) display and an active matrix (AM) display according to a driving method.
수동구동 디스플레이 구조는 양극과 음극을 각각 직교하도록 배치시켜 구동하는 방식으로 서로 직교하는 화소에 전류가 흐르면 발광을 하게 된다. In the passive driving display structure, the anode and the cathode are arranged so as to be orthogonal to each other to drive the light when current flows in the pixels orthogonal to each other.
이 방식의 화소 밝기 조절은 시간분할 구동을 하게 되며, 이때 켜지는 한 라인 전극에 맞추어 반대쪽 전극에서 화상정보를 넣어주게 된다. In this method, pixel brightness is controlled by time division driving. At this time, image information is input from the opposite electrode according to one line electrode which is turned on.
따라서, 이 방식의 구동은 스케닝하는 숫자의 역수만큼 밝기가 감소하기 때문에 순간적인 높은 휘도를 발생시켜 구동하게 된다. Therefore, this type of driving generates the momentary high luminance because the brightness decreases by the inverse of the number to be scanned.
그리고, 능동구동형 디스플레이는 박막 트랜지스터(Thin Film Transistor)-액정디스플레이(TFT-LCD)와 근본적인 원리가 유사하며, 일반적으로 아모퍼스 실리콘(a-Si) 또는 폴리 실리콘(poly-Si)을 활성층(Active layer)으로 사용하여 화소 내의 전류 또는 전압을 조절하는 기능을 갖고 있다. In addition, the active driving display has a fundamental principle similar to that of a thin film transistor-liquid crystal display (TFT-LCD), and generally, amorphous silicon (a-Si) or polysilicon (poly-Si) is used as an active layer ( It is used as an active layer to control the current or voltage in the pixel.
또한, 능동구동형 소자는 각 화소의 전류 또는 전압을 조절할 뿐만이 아니라, 설계 면에서도 구동 회로가 백면(Back plane)으로 사용되기 때문에 설계 측면에서 구동 소자의 외부 면적을 최소화할 수 있는 장점이 있다. In addition, the active driving device not only regulates the current or voltage of each pixel, but also has a merit of minimizing the external area of the driving device in terms of design since the driving circuit is used as a back plane in design.
현재, 디스플레이 능동형 박막 트랜지스터는 액정 디스플레이나 유기 EL과 관련 많은 발전을 이루어왔다. Currently, display active thin film transistors have made many advances with liquid crystal displays and organic ELs.
그러나, 이러한 능동형 박막 트랜지스터는 채널(Channel) 물질로 폴리 실리콘(poly-Si)이나, 아모퍼스 실리콘(a-Si)을 사용한다.However, the active thin film transistor uses poly-Si or amorphous silicon (a-Si) as a channel material.
채널을 폴리 실리콘으로 사용하면 홀 이동도(Hole mobility)가 높아지는 반면에, 아모퍼스 실리콘을 사용할 경우, 이동도가 낮아지는 단점이 있어 그 적용에 한계가 있다. The use of the channel as polysilicon increases hole mobility, whereas the use of amorphous silicon has a disadvantage in that the mobility is lowered, thereby limiting its application.
최근 동향은, 이러한 아모퍼스 실리콘의 낮은 이동도를 극복하는 문제와 저온공정을 실현하기 위한 채널 물질에 대하여 여러 가지 연구가 진행되고 있는데, 그 중 유기 재료를 이용하는 분야와 무기재료를 이용하는 분야로 나눌 수 있다. Recently, various researches have been conducted on the problems of overcoming the low mobility of amorphous silicon and channel materials for realizing low temperature process. Among them, the organic materials and inorganic materials are used. Can be.
유기재료를 이용하는 분야의 대표는 채널 물질로 펜타센(Pentacene)을 이용하는 경우인데, 이는 저온 공정에는 적합하지만 유기물의 안정성 및 게이트 절연체(Gate insulator) 적용문제 등 여러 가지 문제로 실제 상용화되지 못하고 있다.The representative of the field using organic materials is pentacene (Pentacene) as a channel material, which is suitable for low temperature process, but has not been commercialized due to various problems such as the stability of organic matter and the application of gate insulator.
무기 재료를 이용하는 대표적인 분야는 ZnO와 IGZO(Indium Gallium Zinc Oxide)를 이용하는 박막 트랜지스터이다.A typical field using inorganic materials is thin film transistors using ZnO and Indium Gallium Zinc Oxide (IGZO).
재료의 특성상 ZnO와 IGZO는 반도체의 n타입 특성을 보이면서, 박막 트랜지 스터의 n채널 물질로 사용되어 NMOS(n-type metal oxide semiconductor)로 사용될 수 있다. ZnO and IGZO can be used as n-type metal oxide semiconductors (NMOS) as the n-channel material of the thin film transistor while showing the n-type characteristics of the semiconductor.
도 1은 일반적인 탑 게이트(Top gate) 능동 구동형 소자의 개략적인 구조를 도시한 단면도로서, 기판(10) 상부에 버퍼층(11)과 활성층(12)이 순차적으로 형성되어 있고, 상기 활성층(12) 상부에 게이트 절연막(15)과 게이트 전극(16)이 순차적으로 형성되어 있고, 상기 게이트 절연막(15) 양측의 활성층(12)에 소스 및 드레인 전극(13,14)이 형성되어 있다.1 is a cross-sectional view illustrating a schematic structure of a general top gate active driving device, in which a
이러한, 탑 게이트 능동 구동형 소자는 상기 게이트 전극(16)에 전압을 인가하면, 상기 활성층(12)에서 채널이 형성되어 상기 소스 및 드레인 전극(13,14) 사이에 전류가 흐르게 된다.In the top gate active driving device, when a voltage is applied to the
그러므로, 트랜지스터의 기능을 수행하게 된다.Therefore, the transistor functions.
이때, 게이트 절연막으로는 SiNx를 사용하는데, PE-CVD를 이용하여 저온 증착한다. At this time, SiNx is used as the gate insulating film, which is deposited at low temperature using PE-CVD.
하지만 PE-CVD의 단점은 저온 공정을 이용하는 문제로 게이트 절연막이 형성 된 후, 게이트 절연막 내에는 많은 결함(Defect)이 형성되어 있다. 특히 Si과 결합하고 있지 않은 N과 H가 대표적인 예다. However, the disadvantage of PE-CVD is a problem of using a low temperature process, and after the gate insulating film is formed, many defects are formed in the gate insulating film. In particular, N and H which are not bonded with Si are typical examples.
이러한, 결함들은 고온으로 올려주면 결함이 사라지게 되는데, 활성층으로 ZnO와 IGZO를 사용하게 되면, 저온에서 공정한 물질들은 열효과를 주게 되어 게이트 절연막의 특성이 변하게 되는 단점이 있다. The defects disappear when raised to a high temperature. When ZnO and IGZO are used as the active layer, the materials processed at a low temperature have a heat effect, and thus the characteristics of the gate insulating layer are changed.
그리고, 안정되지 않은 게이트 절연막은 외부의 수분이나 가스에 의하여 반 응하게 되어 특성 또한 공정 중에 변하게 되는 문제점이 있었다. In addition, the gate insulating film that is not stable reacts with external moisture or gas, and the characteristics thereof change during the process.
본 발명은 상기한 바와 같은 문제점을 해결하기 위하여, 게이트 절연막 상부에 캡핑층(Capping layer)을 형성하여, 외부로부터 게이트 절연막으로 침투되는 가스 및 수분을 차단시킬 수 있어, 게이트 절연막 특성의 저하를 방지할 수 있는 박막 트랜지스터 및 그의 제조 방법을 제공하는 데 목적이 있다.In order to solve the problems described above, the present invention can form a capping layer on the gate insulating film to block the gas and moisture penetrating into the gate insulating film from the outside, thereby preventing the deterioration of the gate insulating film properties An object of the present invention is to provide a thin film transistor and a method of manufacturing the same.
본 발명의 다른 목적은 O2 플라즈마를 이용하여 게이트 절연막을 표면처리하여, 게이트 절연막 상부에 캡핑층을 형성함으로써, 게이트 전극의 증착을 원활하게 할 수 있는 박막 트랜지스터 및 그의 제조 방법을 제공하는데 있다.Another object of the present invention is to provide a thin film transistor capable of smoothly depositing a gate electrode by forming a capping layer on the gate insulating film by surface treating the gate insulating film using an O 2 plasma, and a method of manufacturing the same.
상기한 본 발명의 목적들을 달성하기 위한 바람직한 양태(樣態)는, A preferred aspect for achieving the above objects of the present invention,
상부에 버퍼층이 형성되어 있는 기판과; A substrate having a buffer layer formed thereon;
상기 버퍼층 상부에 형성된 소스 및 드레인 전극과; Source and drain electrodes formed on the buffer layer;
상기 소스 및 드레인 전극 각각의 일부를 감싸며, 상기 버퍼층 상부에 형성된 활성층(Active layer)과; An active layer surrounding a portion of each of the source and drain electrodes and formed on the buffer layer;
상기 활성층 상부에 형성된 게이트 절연막과; 상기 게이트 절연막 상부에 형성된 캡핑층(Capping layer)과; A gate insulating film formed over the active layer; A capping layer formed on the gate insulating layer;
상기 캡핑층 상부에 형성된 게이트 전극으로 구성된 박막 트랜지스터가 제공된다.A thin film transistor including a gate electrode formed on the capping layer is provided.
상기한 본 발명의 목적들을 달성하기 위한 바람직한 다른 양태(樣態)는, Another preferred aspect for achieving the above object of the present invention,
기판 상부에 버퍼층을 형성하는 단계와;Forming a buffer layer over the substrate;
상기 버퍼층 상부에 소스 및 드레인 전극을 형성하는 단계와;Forming a source and a drain electrode on the buffer layer;
상기 소스 및 드레인 전극 각각의 일부를 감싸며, 상기 버퍼층 상부에 활성층(Active layer)을 형성하는 단계와;Enclosing a portion of each of the source and drain electrodes and forming an active layer on the buffer layer;
상기 활성층 상부에 게이트 절연막을 형성하는 단계와;Forming a gate insulating film on the active layer;
상기 게이트 절연막 상부에 캡핑층(Capping layer)을 형성하는 단계와;Forming a capping layer on the gate insulating layer;
상기 캡핑층 상부에 게이트 전극을 형성하는 단계로 구성된 박막 트랜지스터의 제조 방법이 제공된다.Provided is a method of manufacturing a thin film transistor, the method comprising forming a gate electrode on the capping layer.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.
도 2는 본 발명에 따른 박막 트랜지스터의 단면도로서, 상부에 버퍼층(110)이 형성되어 있는 기판(100)과; 상기 버퍼층(110) 상부에 형성된 소스 및 드레인 전극(121,122)과; 상기 소스 및 드레인 전극(121,122) 각각의 일부를 감싸며, 상기 버퍼층 상부에 형성된 활성층(Active layer)(130)과; 상기 활성층(130) 상부에 형 성된 게이트 절연막(140)과; 상기 게이트 절연막(140) 상부에 형성된 캡핑층(Capping layer)(150)과; 상기 캡핑층(150) 상부에 형성된 게이트 전극(160)으로 구성된다.2 is a cross-sectional view of a thin film transistor according to the present invention, the
여기서, 상기 캡핑층(150)은 상기 게이트 절연막(140) 상부를 O2 플라즈마 처리하여 형성된 층인 것이 바람직하다.The
이때, 상기 게이트 절연막(140)이 실리콘 계열의 화합물인 경우, 상기 캡핑층은 상기 실리콘과 결합된 SiNx막, SiO막과 SiON막 중 하나로 형성된다.In this case, when the
그리고, 상기 활성층(130)은 상기 게이트 전극(160)에 인가된 전압에 의해, 소스 및 드레인 전극 사이에 전류가 흐를 수 있는 채널이 형성되는 층이다.The
또한, 상기 캡핑층(150)의 두께는 1㎚ ~ 10㎚ 인 것이 바람직하다.In addition, the thickness of the
이렇게 캡핑층(150)이 게이트 절연막(140) 상부에 형성되어 있으면, 캡핑층(150)이 외부로부터 게이트 절연막(140)으로 침투되는 가스 및 수분을 차단시킬 수 있어, 게이트 절연막(140) 특성의 저하를 방지할 수 있는 것이다.When the
따라서, 본 발명은 게이트 절연막에 캡핑층을 형성하여, 게이트 절연막을 외부의 영향을 줄일 수 있는 것이다.Accordingly, the present invention is to form a capping layer on the gate insulating film, it is possible to reduce the external influence of the gate insulating film.
도 3a 내지 3f는 본 발명에 따른 박막 트랜지스터의 제조 공정을 도시한 단면도로서, 먼저, 기판(100) 상부에 버퍼층(110)을 형성한다.(도 3a)3A to 3F are cross-sectional views illustrating a process of manufacturing a thin film transistor according to the present invention. First, a
그 후, 상기 버퍼층(110) 상부에 소스 및 드레인 전극(121,122)을 형성한다.(도 3b)Thereafter, source and drain
이어서, 상기 소스 및 드레인 전극(121,122) 각각의 일부를 감싸며, 상기 버퍼층(110) 상부에 활성층(Active layer)(130)을 형성한다.(도 3c)Subsequently, a portion of each of the source and drain
계속하여, 상기 활성층(130) 상부에 게이트 절연막(140)을 형성한다.(도 3d)Subsequently, a
그 다음, 상기 게이트 절연막(140) 상부에 캡핑층(Capping layer)(150)을 형성한다.(도 3e)Next, a
여기서, 상기 캡핑층(150)은 상기 게이트 절연막 상부를 O2 플라즈마 처리하여 상기 캡핑층을 형성하는 것이 바람직하다.In this case, the
마지막으로, 상기 캡핑층(150) 상부에 게이트 전극(160)을 형성한다.(도 3f)Finally, the
도 4는 본 발명에 따라 게이트 절연막을 O2 플라즈마 처리하여 캡핑층을 형성하는 것을 설명하기 위한 도면으로서, 전술된 도 3d의 공정에서, 활성층 상부에 게이트 절연막을 형성한 후, 챔버(200)에서 O2 플라즈마 처리하면, 게이트 절연막 (140)상부에는 캡핑층(150)이 형성된다.4 is a view for explaining the formation of a capping layer by O 2 plasma treatment of the gate insulating film according to the present invention, in the above-described process of Figure 3d, after forming the gate insulating film on the active layer, in the
즉, 게이트 절연막이 실리콘 계열의 화합물인 경우, 상기 캡핑층은 상기 실리콘과 결합된 SiNx막, SiO막과 SiON막으로 형성된다.That is, when the gate insulating film is a silicon-based compound, the capping layer is formed of a SiN x film, an SiO film, and a SiON film bonded to the silicon.
그러므로, 본 발명은 탑 게이트(Top gate)형 저온 박막 트랜지스터에서 게이 트 절연막의 캡핑(Capping)을 표면 처리 방법인 O2 플라즈마를 이용하여 실라카와 유사한 물질이 형성되어 외부의 영향을 줄일 수 있는 것이다.Therefore, in the present invention, a silica-like material is formed by using O 2 plasma, which is a surface treatment method, for capping the gate insulating film in a top gate type low temperature thin film transistor, thereby reducing external influences. .
또한, O2 플라즈마를 이용하여 표면처리되어 형성된 캡핑층은 젖음(Wetting)성이 향상되기 때문에, 게이트 전극을 형성하기 위한 금속이 캡핑층 상부에 잘 증착되는 장점도 있다.In addition, since the capping layer formed by surface treatment using O 2 plasma has improved wettability, metal for forming the gate electrode is well deposited on the capping layer.
도 5는 본 발명에 따라 게이트 절연막과 캡핑층의 결합 에너지(Binding energy)를 측정한 그래프로서, 게이트 절연막이 실리콘 계열의 화합물인 경우, 본 발명에 따라 게이트 절연막을 O2 플라즈마 처리하면 캡핑층이 형성된다.5 is a graph measuring binding energy between the gate insulating film and the capping layer according to the present invention. When the gate insulating film is a silicon-based compound, the capping layer is formed by O 2 plasma treatment of the gate insulating film according to the present invention. Is formed.
도 5의 측정 그래프를 살펴보면, 캡핑층(B)의 결합 에너지는 O2 플라즈마 처리 전(前)인 게이트 절연막(A)의 결합 에너지보다 높은 것을 알 수 있다.Referring to the measurement graph of FIG. 5, it can be seen that the binding energy of the capping layer B is higher than the binding energy of the gate insulating layer A before the O 2 plasma treatment.
그리고, 결합 에너지로 보아, 실리콘 계열의 화합물 상태에서 실리콘 산화막 상태로 변한 것을 알 수 있다.From the binding energy, it can be seen that the silicon-based compound state is changed from the silicon-based compound state.
따라서, 게이트 절연막보다 캡핑층의 결합 에너지가 높으므로, 게이트 절연막보다 캡핑층에서 게이트 전극을 형성하기 위한 금속을 더 잘 증착시킬 수 있는 것이다.Therefore, since the binding energy of the capping layer is higher than that of the gate insulating film, the metal for forming the gate electrode can be better deposited on the capping layer than the gate insulating film.
이상 상술한 바와 같이, 본 발명은 본 발명은 게이트 절연막 상부에 캡핑층 을 형성하여, 외부로부터 게이트 절연막으로 침투되는 가스 및 수분을 차단시킬 수 있어, 게이트 절연막 특성의 저하를 방지할 수 있는 효과가 있다.As described above, the present invention has the effect of forming a capping layer on the gate insulating film to block the gas and moisture penetrating into the gate insulating film from the outside, thereby preventing the deterioration of the gate insulating film properties have.
또한, 본 발명은 O2 플라즈마를 이용하여 게이트 절연막을 표면처리하여, 게이트 절연막 상부에 캡핑층을 형성함으로써, 게이트 전극의 증착을 원활하게 할 수 있는 효과가 있다.In addition, the present invention has an effect that the deposition of the gate electrode can be facilitated by forming a capping layer on the gate insulating film by surface-treating the gate insulating film using O 2 plasma.
본 발명은 구체적인 예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.Although the invention has been described in detail only with respect to specific examples, it will be apparent to those skilled in the art that various modifications and variations are possible within the spirit of the invention, and such modifications and variations belong to the appended claims.
Claims (6)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070005405A KR20080067910A (en) | 2007-01-17 | 2007-01-17 | Thin film transistor and manufacutring method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070005405A KR20080067910A (en) | 2007-01-17 | 2007-01-17 | Thin film transistor and manufacutring method thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20080067910A true KR20080067910A (en) | 2008-07-22 |
Family
ID=39821981
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070005405A KR20080067910A (en) | 2007-01-17 | 2007-01-17 | Thin film transistor and manufacutring method thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20080067910A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20130073712A (en) * | 2011-12-23 | 2013-07-03 | 삼성전자주식회사 | Graphene device and method of manufacturing the same |
-
2007
- 2007-01-17 KR KR1020070005405A patent/KR20080067910A/en not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20130073712A (en) * | 2011-12-23 | 2013-07-03 | 삼성전자주식회사 | Graphene device and method of manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7175411B2 (en) | semiconductor equipment | |
JP7214026B2 (en) | Display device | |
JP6806812B2 (en) | Semiconductor device | |
US11296121B2 (en) | Semiconductor device and method for manufacturing the same | |
US8187919B2 (en) | Oxide thin film transistor and method of fabricating the same | |
WO2018227750A1 (en) | Method for fabricating flexible tft substrate | |
US8558225B2 (en) | Oxide thin film transistor having source and drain electrodes being formed between a primary and a secondary active layers | |
US10249652B2 (en) | Manufacturing method of flexible TFT substrate | |
CN102629585B (en) | Display device, thin film transistor, array substrate and manufacturing method thereof | |
US20150091009A1 (en) | Semiconductor device and manufacturing method thereof | |
US9337346B2 (en) | Array substrate and method of fabricating the same | |
JP2017130667A (en) | Transistor | |
US8735883B2 (en) | Oxide thin film transistor and method of fabricating the same | |
KR20110068181A (en) | Thin film transistor, method of manufacturing the thin film transistor and organic electroluminiscent device having the thin film transistor | |
JP2011141525A (en) | Liquid crystal display device, method for driving liquid crystal display device, and electronic equipment including the liquid crystal display device | |
EP3096358B1 (en) | Thin film transistor substrate having high reliability metal oxide semiconductor material | |
WO2014034617A1 (en) | Circuit board and display device | |
US11092864B2 (en) | Display panel and display device | |
KR101298611B1 (en) | Oxide thin film transistor and method of fabricating the same | |
KR20080067910A (en) | Thin film transistor and manufacutring method thereof | |
CN111785734A (en) | Back plate system | |
KR100539583B1 (en) | Method for crystallizing Silicon and method for manufacturing Thin Film Transistor (TFT) using the same | |
KR100494705B1 (en) | A method for manufacturing of tft lcd | |
KR100816563B1 (en) | A method for manufacturing thin film transistor | |
JP2024075611A (en) | Display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |