KR20080066563A - Solid-state imaging device, electronic module and electronic apparatus - Google Patents

Solid-state imaging device, electronic module and electronic apparatus Download PDF

Info

Publication number
KR20080066563A
KR20080066563A KR1020080000911A KR20080000911A KR20080066563A KR 20080066563 A KR20080066563 A KR 20080066563A KR 1020080000911 A KR1020080000911 A KR 1020080000911A KR 20080000911 A KR20080000911 A KR 20080000911A KR 20080066563 A KR20080066563 A KR 20080066563A
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
photoelectric conversion
solid
state imaging
imaging device
Prior art date
Application number
KR1020080000911A
Other languages
Korean (ko)
Inventor
야스시 마루야마
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20080066563A publication Critical patent/KR20080066563A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers

Abstract

A solid-state imaging device, an electronic module, and an electronic apparatus are provided to reduce generation of white spots by forming a photoelectric conversion unit at a surface of a semiconductor substrate and forming a gettering site at a backside of the semiconductor substrate. A solid-state imaging device includes an imaging region. A plurality of pixels are arranged in a two-dimensional matrix on the imaging region. A photoelectric conversion unit(3) includes an electric charge accumulation region installed on a semiconductor substrate(21). A reading transistor reads electric charges from the photoelectric conversion unit. A gettering site(8a) separates metal impurities of the semiconductor substrate from the photoelectric conversion unit. The photoelectric conversion unit is installed on a surface of the semiconductor substrate. The gettering site is installed at a backside of the semiconductor substrate.

Description

고체 촬상장치, 전자모듈 및 전자기기{Solid-state imaging device, electronic module and electronic apparatus}Solid-state imaging device, electronic module and electronic apparatus

본 발명은 2007년 1월 11일자로 일본 특허청에 제출된 일본 특허출원 JP 2007-003552에 관련된 주제를 포함하며, 전체 내용은 참조로서 포함되어 있다.The present invention includes the subject matter related to Japanese Patent Application JP 2007-003552, filed with the Japan Patent Office on January 11, 2007, the entire contents of which are incorporated by reference.

본 발명은, 고체 촬상장치와 고체 촬상장치를 포함하는 전자모듈 및 전자기기에 관한 것이다.The present invention relates to an electronic module and an electronic apparatus including a solid-state imaging device and a solid-state imaging device.

2차원 매트릭스로 배열된 다수의 화소를 포함하는 고체 촬상장치가 널리 알려져 있다. 각 화소는 포토다이오드를 포함하는 광전 변환소자(photo-electric conversion element)를 갖는다.BACKGROUND OF THE INVENTION Solid-state imaging devices including a plurality of pixels arranged in a two-dimensional matrix are widely known. Each pixel has a photo-electric conversion element including a photodiode.

CMOS(Complementary Metal-Oxide-Semiconductor) 고체 촬상장치 및 CCD(Charge-Coupled Device) 고체 촬상장치는 각각의 판독 및 전송 방식을 가지는 고체 촬상장치이다.Complementary Metal-Oxide-Semiconductor (CMOS) solid-state imaging devices and Charge-Coupled Device (CCD) solid-state imaging devices are solid-state imaging devices having respective reading and transmission methods.

특히, 특성이 뛰어난 CMOS 고체 촬상장치가 최근의 반도체 제조 프로세스의 진보에 의해 개발되어 주목받고 있다.In particular, CMOS solid-state imaging devices having excellent characteristics have been developed and attracted attention due to recent advances in semiconductor manufacturing processes.

도 1은 종래의 CMOS 고체 촬상장치의 구성을 나타내는 개략도이다. 도 1 에 나타낸 바와 같이, CMOS 고체 촬상장치(101)는 제 1도전형, 예를 들면, 제 2도전형, 즉, P-형의 반도체 웰 영역(well region)(103)이 형성된 N-형의 실리콘 반도체 기판(102)을 포함한다. P-형 반도체 웰 영역(103)은 화소 분리 영역(110)으로 구분된 단위 화소 영역에 광전 변환 소자가 되는 포토 다이오드(105) 및 복수의 MOS 트랜지스터로 형성된 MOS 트랜지스터 그룹(106)을 포함한다.1 is a schematic view showing the structure of a conventional CMOS solid-state imaging device. As shown in Fig. 1, the CMOS solid-state imaging device 101 has an N-type in which a semiconductor well region 103 of a first conductivity type, for example, a second conductivity type, that is, a P-type is formed. A silicon semiconductor substrate 102. The P-type semiconductor well region 103 includes a photodiode 105 serving as a photoelectric conversion element and a MOS transistor group 106 formed of a plurality of MOS transistors in a unit pixel region divided by the pixel isolation region 110.

포토 다이오드(105)는 화소 분리 영역(110) 및 P-형 반도체 웰 영역(103)으로 둘러싸인 N-형 반도체 영역으로 형성된다. 특히, 포토 다이오드(105)는 표면으로부터 깊이 위치된 저불순물 농도의 N-형 반도체 영역(N－ 반도체 영역)(111)과 표면측에 위치된 고불순물 농도의 N-형 반도체 영역(N＋ 반도체 영역)(112)으로 형성된다. 또한, 고불순물 농도의 P-형 반도체 영역으로 형성된 P＋ 축적층(accumulation layer)(113)은 암전류 발생을 억제하기 위해 N＋ 반도체 영역(112)의 표면측에 인터페이스로 형성된다. 포토 다이오드(105)는 HAD(Hole Accumulation Diode) 센서로서 구성된다.The photodiode 105 is formed of an N-type semiconductor region surrounded by the pixel isolation region 110 and the P-type semiconductor well region 103. In particular, the photodiode 105 includes an N-type semiconductor region (N - semiconductor region) 111 having a low impurity concentration located deeply from the surface and an N-type semiconductor region (N + semiconductor having a high impurity concentration located at the surface side. Region 112). Further, a P + accumulation layer 113 formed of a P-type semiconductor region having a high impurity concentration is formed as an interface on the surface side of the N + semiconductor region 112 in order to suppress dark current generation. The photodiode 105 is configured as a Hole Accumulation Diode (HAD) sensor.

MOS 트랜지스터 그룹(106)은 포토 다이오드에 접속된 판독 트랜지스터(107)와 그 외의 MOS 트랜지스터(108)를 포함한다.The MOS transistor group 106 includes a read transistor 107 and other MOS transistors 108 connected to a photodiode.

판독 트랜지스터(107)는 P-형 반도체 웰 영역(103)에 형성된 N＋ 소스/드레인 영역(114)과 포토 다이오드(105)의 N＋ 반도체 영역(112)과 N＋ 소스/드레인 영 역(114)과 포토 다이오드(105) 사이의 기판 표면에 게이트 절연막을 통해 형성된 게이트 전극(118)으로 형성된다.The read transistor 107 is formed on the P- type semiconductor well region (103), N + source / drain region 114 and photodiode 105 of the N + semiconductor region 112 and the N + source / drain region (114 And a gate electrode 118 formed on the surface of the substrate between the photodiode 105 and the photodiode 105 through a gate insulating film.

다른 MOS 트랜지스터(108)는 P-형 반도체 웰 영역(103)에 형성된 N＋ 소스/드레인 영역(115 및 116)과 N＋ 소스/드레인 영역(115 및 116) 사이의 기판 표면에 게이트 절연막을 통해 형성된 게이트 전극(119)으로 형성된다. 예를 들면, 4개의 MOS 트랜지스터로 구성되는 경우, 판독 트랜지스터, 리셋 트랜지스터, 증폭 트랜지스터 및 수직 선택 트랜지스터가 배열된다. 또한, 다층의 배선층(125)이 층간 절연막(123)을 통해 기판 표면상에 형성된다. 또, 컬러 필터 및 온-칩(on-chip) 렌즈(도시하지 않음) 등도 형성된다.The other MOS transistor 108 is connected to the substrate surface between the N + source / drain regions 115 and 116 and the N + source / drain regions 115 and 116 formed in the P-type semiconductor well region 103 through a gate insulating film. The gate electrode 119 is formed. For example, when composed of four MOS transistors, a read transistor, a reset transistor, an amplifying transistor and a vertical select transistor are arranged. In addition, a multilayer wiring layer 125 is formed on the substrate surface through the interlayer insulating film 123. In addition, a color filter and an on-chip lens (not shown) are also formed.

포토 다이오드(105)에 입사하는 빛은 신호 전하를 축적하고 판독하는 MOS 트랜지스터가 형성된 기판 표면측으로부터 조사된다. 이러한 표면-조사형 CMOS 고체 촬상장치(101)는 기판 표면측 포토 다이오드(105)로의 집광효율을 올리기 위해서 반사 방지막을 포함한다. 표면-조사형 CMOS 고체 촬상장치(101)는 특히, 포토 다이오드(105) 상에 포토 다이오드, MOS 트랜지스터 그룹 및 배선층에 시간 경과 열화를 방지하기 위한 보호막과 보호막 아래의 층간 절연막을 형성하는 4 이상의 산화 실리콘(SiO)막과 질화 실리콘(SiN)막을 포함한다.Light incident on the photodiode 105 is irradiated from the substrate surface side where the MOS transistors that accumulate and read out the signal charges are formed. This surface-irradiation CMOS solid-state imaging device 101 includes an antireflection film in order to raise the light condensing efficiency to the photodiode 105 on the substrate surface side. Surface-irradiation CMOS solid-state imaging device 101 is particularly characterized in that at least four oxides are formed on the photodiode 105 to form a protective film and an interlayer insulating film under the protective film for preventing time-lapse deterioration in the photodiode, the MOS transistor group and the wiring layer. Silicon (SiO) film and silicon nitride (SiN) film.

이러한 고체 촬상장치의 제조에 있어서, 금속과 같은 불순물, 특히 중금이 반도체 기판에 혼합되면, 제조된 반도체 디바이스의 품질 및 특성이 현저하게 저하될 수 있다.In the manufacture of such a solid-state imaging device, if impurities such as metals, especially heavy metals, are mixed with the semiconductor substrate, the quality and characteristics of the manufactured semiconductor device may be significantly degraded.

반도체 기판을 제조하는 과정에서 사용된 물이나 각종 가스가 불순물을 포함하거나, 혹은 과정에서 사용된 장치의 구성 부재로부터 발생된 경우, 불순물이 반도체 기판에 혼합될 수 있다. 이러한 불순물을 완전하게 제거하는 것은 곤란하므로 불순물 없는 반도체 기판을 제조하는 것은 곤란하다.When water or various gases used in the process of manufacturing the semiconductor substrate contain impurities or are generated from the constituent members of the apparatus used in the process, the impurities may be mixed in the semiconductor substrate. Since it is difficult to remove such impurities completely, it is difficult to manufacture a semiconductor substrate without impurities.

따라서, 표면의 근방에서 반도체 기판으로부터의 불순물을 제거하기 위해 "게터링(gettering)"이 수행된다. 특히, 반도체 기판의 내부에 혼합된 불순물을 포획하고 고정하는 기능을 가지는 게터링 사이트(gettering site)가 반도체 기판의 내부에 형성되고, 게터링 사이트는 반도체 기판의 표면 근방의 불순물을 포획하고 고정한다(예를 들면, 일본 미심사 특허 출원서 제2006-93175호).Thus, "gettering" is performed to remove impurities from the semiconductor substrate in the vicinity of the surface. In particular, a gettering site having a function of capturing and fixing impurities mixed inside the semiconductor substrate is formed inside the semiconductor substrate, and the gettering site traps and fixes impurities near the surface of the semiconductor substrate. (For example, Japanese Unexamined Patent Application No. 2006-93175).

반도체 기판의 내부의 층으로서 게터링 사이트를 형성하는 내부 게터링(IG)과 반도체 기판의 이면에 게터링 사이트를 형성하는 외부 게터링(EG)이 이러한 게터링의 예로서 주어진다.Examples of such getterings are given as internal getterings IG, which form gettering sites as layers inside the semiconductor substrate, and external getterings, EG, which form gettering sites on the back surface of the semiconductor substrate.

그러나, 이러한 게터링 사이트만을 가지는 종래 기술의 구성은, 불순물을 포획하고 고정하기 위한 게터링 능력이 충분하지는 않는다. 또, 일단 게터링 사이트에 의해 포획된 불순물이 나중에 게터링 사이트로부터 포토 다이오드에 유출되어 버릴 위험이 있어서 화이트 스폿(white spot)의 발생 확률도 증가된다.However, prior art configurations having only these gettering sites do not have sufficient gettering capability to trap and fix impurities. In addition, there is a risk that impurities once trapped by the gettering site will later leak into the photodiode from the gettering site, thereby increasing the probability of occurrence of white spots.

바람직한 것은 불순물에 대한 높은 게터링 능력을 가지는 게터링 사이트를 포함하는 고체 촬상장치와 고체 촬상장치를 포함하는 전자모듈 및 전자기기를 제공하는 것에 있다.It is desirable to provide a solid-state imaging device including a gettering site having a high gettering capability for impurities and an electronic module and electronic device including the solid-state imaging device.

본 발명의 실시예에 따르면, 고체 촬상장치가 제공된다. 고체 촬상장치는 2차원 매트릭스로 배열된 복수의 화소로 형성된 촬상 영역을 포함한다. 고체 촬상장치는 반도체 기판상에 제공된 전하 축적 영역을 포함한 광전 전환부와; 광전 전환부로부터 전하를 판독하는 판독 트랜지스터와; 적어도 광전 전환부로부터 반도체 기판 내에 금속 불순물을 분리하는 게터링 사이트를 포함한다. 광전 전환부는 반도체 기판의 표면 측에 제공되고, 게터링 사이트는 반도체 기판으로부터 떨어져 배면 측에 제공된다.According to an embodiment of the present invention, a solid-state imaging device is provided. The solid-state imaging device includes an imaging area formed of a plurality of pixels arranged in a two-dimensional matrix. The solid-state imaging device includes a photoelectric conversion section including a charge accumulation region provided on a semiconductor substrate; A read transistor for reading charges from the photoelectric conversion section; And a gettering site for separating metal impurities in at least the semiconductor substrate from the photoelectric conversion portion. The photoelectric conversion portion is provided on the surface side of the semiconductor substrate, and the gettering site is provided on the back side away from the semiconductor substrate.

본 발명의 다른 실시예에 따르면, 전자 모듈이 제공된다. 전자 모듈은 2차원 매트릭스로 배열된 복수의 화소로 형성된 촬상 영역을 포함하는 고체 촬상장치를 포함한다. 고체 촬상장치는 반도체 기판상에 제공된 전하 축적 영역을 포함한 광전 전환부와; 광전 전환부로부터 전하를 판독하는 판독 트랜지스터와; 적어도 광전 전환부로부터 반도체 기판 내에 금속 불순물을 분리하는 게터링 사이트를 포함한다. 광전 전환부는 반도체 기판의 표면 측에 제공되고, 게터링 사이트는 반도체 기판으로부터 떨어져 배면 측에 제공된다.According to another embodiment of the present invention, an electronic module is provided. The electronic module includes a solid-state imaging device including an imaging area formed of a plurality of pixels arranged in a two-dimensional matrix. The solid-state imaging device includes a photoelectric conversion section including a charge accumulation region provided on a semiconductor substrate; A read transistor for reading charges from the photoelectric conversion section; And a gettering site for separating metal impurities in at least the semiconductor substrate from the photoelectric conversion portion. The photoelectric conversion portion is provided on the surface side of the semiconductor substrate, and the gettering site is provided on the back side away from the semiconductor substrate.

또한 본 발명의 실시예에 따르면, 전자기기가 제공된다. 기기는 2차원 매트릭스로 배열된 복수의 화소로 형성된 촬상 영역을 포함하는 고체 촬상장치를 포함한다. 고체 촬상장치는 반도체 기판상에 제공된 전하 축적 영역을 포함한 광전 전환부와; 광전 전환부로부터 전하를 판독하는 판독 트랜지스터와; 적어도 광전 전환부로부터 반도체 기판 내에 금속 불순물을 분리하는 게터링 사이트를 포함한다. 광전 전환부는 반도체 기판의 표면 측에 제공되고, 게터링 사이트는 반도체 기판으로부터 떨어져 배면 측에 제공된다.In addition, according to an embodiment of the present invention, an electronic device is provided. The apparatus includes a solid-state imaging device including an imaging area formed of a plurality of pixels arranged in a two-dimensional matrix. The solid-state imaging device includes a photoelectric conversion section including a charge accumulation region provided on a semiconductor substrate; A read transistor for reading charges from the photoelectric conversion section; And a gettering site for separating metal impurities in at least the semiconductor substrate from the photoelectric conversion portion. The photoelectric conversion portion is provided on the surface side of the semiconductor substrate, and the gettering site is provided on the back side away from the semiconductor substrate.

고체 촬상장치의 실시예에 따르면, 광전 전환부는 반도체 기판의 표면 측에 제공되고 광전 전환부로부터 반도체 기판 내에 금속 불순물을 분리하는 게터링 사이트는 반도체 기판으로부터 떨어져 배면 측에 제공된다. 따라서, 광전 전환부에 입사하는 빛이 게터링 사이트에 영향을 받는 것이 방지될 수 있고 화이트 스폿을 발생하는 확률이 감소될 수 있다.According to the embodiment of the solid-state imaging device, the photoelectric conversion portion is provided on the surface side of the semiconductor substrate and a gettering site for separating metal impurities in the semiconductor substrate from the photoelectric conversion portion is provided on the back side away from the semiconductor substrate. Therefore, the light incident on the photoelectric conversion portion can be prevented from being affected by the gettering site and the probability of generating a white spot can be reduced.

전자모듈의 실시예에 따르면, 전자모듈을 구성하는 고체 촬상장치는 반도체 기판의 표면 측에 제공된 광전 전환부와, 반도체 기판으로부터 떨어져 배면 측에 제공되고, 광전 전환부로부터 반도체 기판 내에 금속 불순물을 분리하는 게터링 사이트를 포함한다. 따라서, 뛰어난 특성을 가지는 전자모듈을 얻을 수 있다.According to an embodiment of the electronic module, the solid-state imaging device constituting the electronic module includes a photoelectric conversion portion provided on the surface side of the semiconductor substrate, a rear side away from the semiconductor substrate, and separating metal impurities in the semiconductor substrate from the photoelectric conversion portion. Includes gettering sites. Therefore, an electronic module having excellent characteristics can be obtained.

전자기기의 실시예에 따르면, 전자기기를 구성하는 고체 촬상장치는 반도체 기판의 표면 측에 제공된 광전 전환부와, 반도체 기판으로부터 떨어져 배면 측에 제공되고, 광전 전환부로부터 반도체 기판 내에 금속 불순물을 분리하는 게터링 사 이트를 포함한다. 따라서, 뛰어난 특성을 가지는 전자기기를 얻을 수 있다.According to an embodiment of the electronic device, the solid-state imaging device constituting the electronic device is provided on the back side away from the semiconductor substrate and the photoelectric conversion portion provided on the surface side of the semiconductor substrate, and the metal impurities are separated from the photoelectric conversion portion in the semiconductor substrate. It includes gettering sites. Therefore, an electronic device having excellent characteristics can be obtained.

이하, 도면을 참조하여 본 발명의 실시예를 설명한다.Hereinafter, embodiments of the present invention will be described with reference to the drawings.

본 발명의 실시예는, 예를 들면, 광전 전환부가 배면 측(배선부와는 반대측)으로부터 광 조사되는 후면 조사형(back-illuminated)의 CMOS 고체 촬상장치에 적용된다.The embodiment of the present invention is applied to, for example, a back-illuminated CMOS solid-state imaging device in which the photoelectric conversion portion is irradiated with light from the back side (opposite side to the wiring portion).

도 2a는 촬상 영역을 구성하기 위한 2차원 매트릭스로 배열된 화소(2)들 중 하나를 나타낸 평면도이다. 도 2a는 설명의 편의를 위해서 반도체 기판(21)을 노출시키고 배면 측으로부터 고체 촬상장치(1)를 나타낸다.2A is a plan view showing one of the pixels 2 arranged in a two-dimensional matrix for constituting an imaging area. 2A shows the solid-state imaging device 1 from the back side with the semiconductor substrate 21 exposed for convenience of explanation.

도 2a에 나타낸 바와 같이, 고체 촬상장치(1)에서 화소(2)는 전하 축적 영역을 가지는 광전 전환부(3)와 광전 전환부(3)로부터 전하를 판독하기 위한 판독 트랜지스터를 포함하는 배선부(4)를 포함한다. 이 실시예에서, 배선부(4)는 도 2a에 게이트 전극으로서 개략적으로 나타낸 바와 같이, 판독 트랜지스터(5)와 리셋 트랜지스터(6)와 증폭 트랜지스터(7)를 포함한다.As shown in FIG. 2A, in the solid-state imaging device 1, the pixel 2 includes a photoelectric conversion section 3 having a charge accumulation region and a wiring section including a read transistor for reading charges from the photoelectric conversion section 3. It includes (4). In this embodiment, the wiring portion 4 includes a read transistor 5, a reset transistor 6 and an amplifying transistor 7, as schematically shown as a gate electrode in FIG. 2A.

도 2b는 도 2a에 있어서의 a－a′면에서의 단면도를 나타낸다.FIG. 2B is a sectional view taken along the line a-a 'in FIG. 2A.

이 실시예의 고체 촬상장치(1)에 따르면, 광전 전환부(3)의 주요부를 구성하는 포토 다이오드는 반도체 기판(실리콘층)(21)의 표면측(도 2a에서 파선으로 나타낸 바와 같이)에 설치된다. 배선부(4)를 구성하는 판독 트랜지스터의 게이트 전극(5), 리셋 트랜지스터의 게이트 전극(6) 및 증폭 트랜지스터의 게이트 전극(7)은 반도체 기판(21)의 배면 측(도 2a에서 실선으로 나타낸 바와 같이)에 설치된다. 특히, 본 발명의 실시예에 따른 고체 촬상장치(1)는 후면 조사형의 고체 촬상장치이다.According to the solid-state imaging device 1 of this embodiment, the photodiode constituting the main portion of the photoelectric conversion section 3 is provided on the surface side (as indicated by broken lines in FIG. 2A) of the semiconductor substrate (silicon layer) 21. do. The gate electrode 5 of the read transistor, the gate electrode 6 of the reset transistor, and the gate electrode 7 of the amplifying transistor constituting the wiring portion 4 are shown on the back side of the semiconductor substrate 21 (indicated by solid lines in FIG. 2A). As shown). In particular, the solid-state imaging device 1 according to the embodiment of the present invention is a back-illumination solid-state imaging device.

게다가, 본 발명의 실시예에 따르면, 고체 촬상장치(1)는, 각 트랜지스터의 게이트 전극(5 내지 7)에 동일하게 이면 측에, 예를 들면 후술하는 바와 같이 에피택셜 성장과 이온 주입에 의해서 형성된 게터링 적층부(8)를 더 포함한다.In addition, according to the embodiment of the present invention, the solid-state imaging device 1 is located on the back side in the same manner as the gate electrodes 5 to 7 of each transistor, for example, by epitaxial growth and ion implantation, as described later. It further comprises a gettering laminate 8 formed.

실시예에 따른 게터링 적층부(8)는 후술하는 바와 같이, 반도체 기판(실리콘층)(21)의 내부에 탄소 또는 탄소와 인을 함유하는 게터링 사이트(8a)를 포함한다.The gettering stack 8 according to the embodiment includes a gettering site 8a containing carbon or carbon and phosphorus in the semiconductor substrate (silicon layer) 21, as will be described later.

게터링 사이트(8a)의 위치는 광전 전환부(3)로부터의 깊이(수직거리)와 이동량(수평거리)의 합으로서 0.2㎛ 이상, 가능하면 0.3㎛ 이상의 거리를 가지도록 선택되는 것이 바람직하다. 게터링 사이트(8a)가 상술한 바와 같은 광전 전환부(3)로부터 떨어져 위치된다면, 제거된 불순물이 광전 전환부(3)에 유입하는 것이 확실히 방지될 수 있고 화이트 스폿의 확률이 감소될 수 있다. 여기서, 후술하는 제조 과정에 있어서의 배선층 등을 용이하게 형성하기 위해서 게터링 적층부(8)는 반도체 기판(실리콘층)(21)에서 1㎛ 이하의 높이를 가지는 것이 바람직하다. 따라서, 높이를 고려하여 게터링 사이트(8a)의 위치가 선택되는 것이 특히 바람직하다.The position of the gettering site 8a is preferably selected to have a distance of 0.2 m or more and possibly 0.3 m or more as the sum of the depth (vertical distance) and the movement amount (horizontal distance) from the photoelectric conversion section 3. If the gettering site 8a is located away from the photoelectric conversion section 3 as described above, the removal of the removed impurities into the photoelectric conversion section 3 can be reliably prevented and the probability of the white spot can be reduced. . Here, in order to easily form the wiring layer in the manufacturing process mentioned later, it is preferable that the gettering laminated part 8 has a height of 1 micrometer or less in the semiconductor substrate (silicon layer) 21. Therefore, it is particularly preferable that the position of the gettering site 8a is selected in consideration of the height.

게다가, 암전류의 발생이 억제되는 결과로, 바이어스 전압이 게터링 적층부(8)에 인가되는 것이 바람직하다.In addition, it is preferable that a bias voltage is applied to the gettering stack 8 as a result of suppression of the dark current.

도 2c는 도 2a에 있어서의 b－b′면에서의 단면도를 나타낸다.FIG. 2C is a sectional view taken along the line b-b 'in FIG. 2A.

본 발명의 실시예에 따른 고체 촬상장치(1)는, 게터링 적층부(8)를 포함하지 않는 b－b′단면에 있어서, 표면 측으로부터(도 2c에서 아래쪽으로부터) 순서로, 층간 절연막(11)에 설치된 복수의 배선층(12)과, P-형이나 N-형의 불순물 영역을 포함하는 반도체 기판(실리콘층)(21)과, 반사 방지막(28)과, 컬러 필터(9)와 온-칩(on-chip) 렌즈(10)를 포함한다.In the solid-state imaging device 1 according to the embodiment of the present invention, the interlayer insulating film 1 is arranged in order from the surface side (from the bottom in FIG. 2C) in the b-b 'cross section which does not include the gettering stack 8. 11, a plurality of wiring layers 12 provided in the semiconductor substrate, a semiconductor substrate (silicon layer) 21 including a P-type or N-type impurity region, an antireflection film 28, and a color filter 9 An on-chip lens 10.

층간 절연막(11)과 반도체 기판(21)과의 사이에는, 게이트 절연막으로서 제공하는 얇은 절연막(도시하지 않음)이 형성되고, 절연막의 표면 측에 전하를 판독하기 위한 게이트 전극(5)이 형성된다.Between the interlayer insulating film 11 and the semiconductor substrate 21, a thin insulating film (not shown) serving as a gate insulating film is formed, and a gate electrode 5 for reading charge is formed on the surface side of the insulating film. .

반도체 기판(실리콘층)(21) 내에 광전 전환부(3)의 포토 다이오드를 구성하는 두꺼운 N-형 영역(17)이 두께 방향으로 형성되고 N-형 영역(17)의 표면 측에 정전하 축적 영역(P＋ 영역)(16)이 형성된다. 또한, 게이트 전극(5) 아래의 판독 영역을 통해서 N-형 플로팅 디퓨전(FD)(15)이 형성된다.In the semiconductor substrate (silicon layer) 21, a thick N-type region 17 constituting the photodiode of the photoelectric conversion section 3 is formed in the thickness direction and accumulates static charge on the surface side of the N-type region 17. A region (P + region) 16 is formed. In addition, an N-type floating diffusion (FD) 15 is formed through the read region below the gate electrode 5.

게이트 전극(5), N-형 영역(17)의 단부와 플로팅 디퓨전(15)은 판독 트랜지스터를 구성된다. 동작시에는, 게이트 전극(5)이 전하(e－)를 판독하기 위하여 플로팅 디퓨전(15)에 턴 온된다.The gate electrode 5, the end of the N-type region 17 and the floating diffusion 15 constitute a read transistor. In operation, the gate electrode 5 is turned on to the floating diffusion 15 to read the charge e − .

실시예에 따르면, 고체 촬상장치(1)가 후면 조사형의 고체 촬상장치이기 때문에, 배선층(12)이 온-칩 렌즈(10)와 반도체 기판(실리콘층)(21)과의 사이에 위치되지 않고, 게터링 적층부(8)도 배선층(12)으로서 같은 측에 설치된다.According to the embodiment, since the solid-state imaging device 1 is a back-illumination solid-state imaging device, the wiring layer 12 is not located between the on-chip lens 10 and the semiconductor substrate (silicon layer) 21. The gettering laminated part 8 is also provided on the same side as the wiring layer 12.

따라서, 실시예에 따른 고체 촬상장치(1)가 게터링 사이트(8a)를 포함하여도, 입사 광이 쉐이드(shade)되는 것을 방지할 수 있고, 그러므로, 입사 광량을 늘 릴 수 있다. 게다가, 광전 전환부(3)의 면적이 증가될 수 있고, 광이 고체 촬상장치(1)에 쉽게 입사하도록 N-형 영역(17)의 패턴 형상이 설정될 수 있고, 고체 촬상장치(1)의 감도가 향상될 수 있다. 또한, 주변 화소에서 쉐이딩이 억제될 수 있다.Therefore, even when the solid-state imaging device 1 according to the embodiment includes the gettering site 8a, incident light can be prevented from being shaded, and therefore the amount of incident light can be increased. In addition, the area of the photoelectric conversion section 3 can be increased, the pattern shape of the N-type region 17 can be set so that light is easily incident on the solid-state imaging device 1, and the solid-state imaging device 1 The sensitivity of can be improved. In addition, shading may be suppressed in the surrounding pixels.

또한, 실시예에 따른 고체 촬상장치(1)는 인접하는 화소의 N-형 영역(17)의 사이에 깊이 방향의 전체에 화소 분리 영역으로서 형성된 P＋ 영역(고농도의 P-형 영역)(18)을 포함한다. 그러므로, 각 화소의 N-형 영역(17)은 서로 전기적으로 분리될 수 있고, 인접하는 화소간에 있어서의 전기적 혼합색이 방지될 수 있다.In addition, the solid-state imaging device 1 according to the embodiment includes a P + region (high concentration P-type region) 18 formed as a pixel separation region in the entire depth direction between the N-type regions 17 of adjacent pixels. ). Therefore, the N-type regions 17 of each pixel can be electrically separated from each other, and electrical mixing colors between adjacent pixels can be prevented.

또한, 실시예에 따른 고체 촬상장치(1)는 N-형 영역(17)의 배면 측, 즉 컬러 필터(9) 측에 형성된 P＋ 영역(19)도 포함한다. 그러므로, 계면 준위(interface state density)에 의해 야기된 암전류도 저감될 수 있다.Further, the solid-state imaging device 1 according to the embodiment also includes a P + region 19 formed on the back side of the N-type region 17, that is, on the color filter 9 side. Therefore, the dark current caused by the interface state density can also be reduced.

다음에, 본 발명의 실시예에 따른 고체 촬상장치의, 제조방법의 예에 대해 설명한다.Next, an example of a manufacturing method of the solid-state imaging device according to the embodiment of the present invention will be described.

먼저, 도 3a에 나타낸 바와 같이, SiO2 중간층(22)을 통해 실리콘 기판(23)의 표면 측에 형성된 소정의 두께를 가지는 실리콘층(21)을 포함하는 SOI 기판(24)이 준비된다.First, as shown in FIG. 3A, an SOI substrate 24 including a silicon layer 21 having a predetermined thickness formed on the surface side of the silicon substrate 23 through the SiO 2 intermediate layer 22 is prepared.

포토 다이오드를 구성하는 N-형 영역(17), 배면 측의 P＋ 영역(19), 표면 측의 P＋ 영역(16)과 플로팅 디퓨전(15)이 되는 N-형 영역이 각각 이온 주입에 의해 SOI 기판(24)의 실리콘층(21) 내에 각각 형성된다. 게다가, 컬러 필터와 온-칩 렌즈를 정렬하기 위한 정렬 마크(alignment mark)(26)가 형성된다. 즉, N-형 영역(17)은 상부와 하부의 패턴이 다르므로, 이온 주입은 하부와 상부를 분리하여 형성하기 위해 2회 수행된다.N- type region constituting the photodiode 17, the side of the rear P + region 19, the N- type region which is a P + region 16 and the floating diffusion (15) of the front by respective ion implantation It is formed in the silicon layer 21 of the SOI substrate 24, respectively. In addition, an alignment mark 26 is formed for aligning the color filter with the on-chip lens. That is, since the N-type region 17 has a different pattern of top and bottom, ion implantation is performed twice to form the bottom and top separately.

그러므로, 실리콘층(21)의 두께가 5㎛이하인 경우에는, 마스크로서 포토레지스트(photoresist)(도시하지 않음)를 이용하여 이온 주입이 수행될 수 있다. 실리콘층(21)의 두께가 5㎛를 넘으면, 산화막과 같은 하드 마스크를 이용하여 비교적 높은 에너지로 이온 주입이 수행될 필요가 있다.Therefore, when the thickness of the silicon layer 21 is 5 μm or less, ion implantation can be performed using a photoresist (not shown) as a mask. When the thickness of the silicon layer 21 exceeds 5 mu m, ion implantation needs to be performed at a relatively high energy using a hard mask such as an oxide film.

도 4a에 나타낸 바와 같이, 캡 막(cap film)(31)이 형성된다. 그리고, 최종적으로 게터링 적층부(8)가 형성되는 부분에(도 2b 참조) 개구가 형성되고, 그 후 게터링 적층부(8)가 에피택셜 성장에 의해 형성된다.As shown in Fig. 4A, a cap film 31 is formed. Then, an opening is formed in the portion where the gettering laminated portion 8 is finally formed (see FIG. 2B), and then the gettering laminated portion 8 is formed by epitaxial growth.

그 후, 게터링 사이트(8a)가, 이온 주입에 의해, 게터링 적층부(8) 및 캡 막(31)의 소정의 깊이에 탄소 또는 탄소 및 인을 주입시킴으로써, 도 4b에 나타낸 바와 같이 게터링 적층부(8) 내에 형성된다.Thereafter, the gettering site 8a injects carbon, carbon, and phosphorus into a predetermined depth of the gettering stack 8 and the cap film 31 by ion implantation, thereby as shown in FIG. 4B. It is formed in the turing laminated part 8.

다음에, 캡 막(31)이 도 4c에 나타낸 바와 같이 제거된다.Next, the cap film 31 is removed as shown in Fig. 4C.

상술한 바와 같이 게터링 적층부(8)가 형성된 후, 도 3b에 나타낸 바와 같이 다층의 배선층(12)이 층간 절연막(11)을 통해 형성된 배선부(4)는 실리콘층(21)의 전체 면에 형성된다. 또한, 도시하지는 않았지만, 보호막이 배선부(4)의 표면에 형성된다. 배선층(12)이 악영향으로부터 보호되도록 보호막은 습기를 흡착하는 것으로부터 배선부(4)를 보호하기 위해 사용된다. 실리콘 질화막(silicon nitride film)은, 예를 들면, 플라즈마 CVD에 의해 보호막으로서 형성된다.After the gettering stacking portion 8 is formed as described above, as shown in FIG. 3B, the wiring portion 4 in which the multilayer wiring layer 12 is formed through the interlayer insulating film 11 is the entire surface of the silicon layer 21. Is formed. Although not shown, a protective film is formed on the surface of the wiring portion 4. A protective film is used to protect the wiring portion 4 from absorbing moisture so that the wiring layer 12 is protected from adverse influences. A silicon nitride film is formed as a protective film by, for example, plasma CVD.

다음에, 도 3c에 나타낸 바와 같이, 지지 기판(32)이 준비되고, 접착층(33)이 지지 기판(32)의 한 면에 형성된다. 지지 기판(32)은 400℃ 이하의 온도로 열처리함으로써 접착층(33)을 통해 배선부(12)를 포함하는 절연막(11)에 접착된다. 배선층(12)이 이미 형성되어 있기 때문에, 배선층(12)에 영향을 주지 않도록 열처리는 400℃ 이하의 저온으로 수행된다. 이 경우의 접착층(33)으로서, SOG(spin on glass)나 금속 접합이 가능한 금속층이 이용될 수 있다.Next, as shown in FIG. 3C, a supporting substrate 32 is prepared, and an adhesive layer 33 is formed on one surface of the supporting substrate 32. The support substrate 32 is bonded to the insulating film 11 including the wiring portion 12 through the adhesive layer 33 by heat treatment at a temperature of 400 ° C. or lower. Since the wiring layer 12 is already formed, the heat treatment is performed at a low temperature of 400 ° C or lower so as not to affect the wiring layer 12. As the adhesive layer 33 in this case, a metal layer capable of spin on glass (SOG) or metal bonding can be used.

그 후, 도 5a에 나타낸 바와 같이, 웨이퍼는 반전되고, SOI 기판(24)의 실리콘 기판(23)과 중간층(SiO2막)(22)을 제거하기 위해 배면 측은 리어 그라인드(rear grind), CMP(chemical mechanical polish), 습식 에칭(wet etching) 등에 의해 에칭되고, 그것에 의해, 도 5b에 나타낸 바와 같이, 실리콘층(21)이 노출된다.Thereafter, as shown in FIG. 5A, the wafer is inverted, and the rear side is rear grind, CMP to remove the silicon substrate 23 and the intermediate layer (SiO 2 film) 22 of the SOI substrate 24. (chemical mechanical polish), wet etching, or the like, whereby the silicon layer 21 is exposed as shown in Fig. 5B.

다음에, 실리콘층(21)의 표면이 산화막을 형성하기 산화된다.Next, the surface of the silicon layer 21 is oxidized to form an oxide film.

그 후, 도 5c에 나타낸 바와 같이, 반사 방지막(28)이 실리콘 층(21)에 형성되고, 컬러 필터(9) 및 온-칩 렌즈(10)가 반사 방지막(28)에 차례차례 형성된다. 게다가, 도시하지는 않았지만, 외부 단자 접속용의 패드 전극이 형성된다.Thereafter, as shown in FIG. 5C, an antireflection film 28 is formed on the silicon layer 21, and the color filter 9 and the on-chip lens 10 are sequentially formed on the antireflection film 28. As shown in FIG. In addition, although not shown, a pad electrode for external terminal connection is formed.

상술한 바와 같이, 본 발명의 실시예에 따른 후면 조사형의 고체 촬상장치(1)가 제조된다.As described above, the backside-illumination solid-state imaging device 1 according to the embodiment of the present invention is manufactured.

다음에, 본 발명의 실시예에 따른 전자모듈 및 전자기기를 설명한다.Next, an electronic module and an electronic device according to an embodiment of the present invention will be described.

도 6은 본 발명의 실시예에 따른 전자모듈 및 전자기기의 구성을 나타내는 개략도이다.6 is a schematic view showing the configuration of an electronic module and an electronic device according to an embodiment of the present invention.

도 6에 나타낸 바와 같이, 본 발명의 실시예에 따른 전자기기(예를 들면, 카메라)(40)는 고체 촬상장치(1), 광학 렌즈 시스템(41), I/O(입력-출력)부(42), 신호 처리장치(Digital Signal Processors)(43), 광학 렌즈 시스템(41)을 제어하기 위한 중앙 연산 장치(CPU)(44)를 포함한다. 전자 모듈(예를 들면, 카메라 모듈)(45)이 고체 촬상장치(1), 광학 렌즈 시스템(41) 및 I/O부(42)만을 포함하여 구성될 수 있는 것에 주목한다. 대신에, 전자모듈(예를 들면, 카메라 모듈)(46)이 고체 촬상장치(1), 광학 렌즈 시스템(41), I/O부(42) 및 신호 처리 장치(Digital Signal Processors)(43)만을 포함하여 구성될 수 있는 것에 주목한다.As shown in FIG. 6, an electronic device (eg, a camera) 40 according to an embodiment of the present invention includes a solid-state imaging device 1, an optical lens system 41, and an I / O (input-output) unit. 42, digital signal processors 43, and a central computing unit (CPU) 44 for controlling the optical lens system 41. Note that the electronic module (e.g., camera module) 45 may comprise only the solid-state imaging device 1, the optical lens system 41, and the I / O section 42. As shown in FIG. Instead, an electronic module (e.g., a camera module) 46 is used for the solid-state imaging device 1, the optical lens system 41, the I / O section 42, and the digital signal processors 43. Note that it can be configured to include only.

본 발명의 상기 실시예로 설명한 바와 같이, 실시예에 따른 고체 촬상장치에 의하면, 광전 전환부는 반도체 기판의 표면 측에 설치되고 반도체 기판 내에 금속 불순물을 광전 전환부로부터 분리시키기 위한 게터링 사이트가 반도체 기판으로부터 떨어져 이면 측에 설치된다. 따라서, 광전 전환부에 입사하는 광이 게터링 사이트에 의해 영향을 받는 것이 방지될 수 있고 화이트 스폿의 확률이 감소될 수 있다.As described in the above embodiment of the present invention, according to the solid-state imaging device according to the embodiment, the photoelectric conversion portion is provided on the surface side of the semiconductor substrate and the gettering site for separating metal impurities from the photoelectric conversion portion in the semiconductor substrate is semiconductor. It is provided in the back side away from a board | substrate. Therefore, the light incident on the photoelectric conversion portion can be prevented from being affected by the gettering site and the probability of the white spot can be reduced.

또한, 실시예의 전자모듈에 의하면, 전자모듈을 구성하는 고체 촬상장치는 반도체 기판의 표면 측에 설치된 광전 전환부와 반도체 기판으로부터 떨어져 이면 측에 설치된 반도체 기판 내에 금속 불순물을 광전 전환부로부터 분리시키기 위한 게터링 사이트를 포함한다. 따라서, 뛰어난 특성을 가지는 전자모듈을 얻을 수 있다.In addition, according to the electronic module of the embodiment, the solid-state imaging device constituting the electronic module is used for separating metal impurities from the photoelectric conversion part in the photoelectric conversion part provided on the surface side of the semiconductor substrate and the semiconductor substrate provided on the back side away from the semiconductor substrate. Include gettering sites. Therefore, an electronic module having excellent characteristics can be obtained.

또한, 실시예의 전자기기에 의하면, 전자기기를 구성하는 고체 촬상장치는 반도체 기판의 표면 측에 설치된 광전 전환부와 반도체 기판으로부터 떨어져 이면 측에 설치된 반도체 기판 내에 금속 불순물을 광전 전환부로부터 분리시키기 위한 게터링 사이트를 포함한다. 따라서, 뛰어난 특성을 가지는 전자기기를 얻을 수 있다.Further, according to the electronic device of the embodiment, the solid-state imaging device constituting the electronic device is adapted to separate metal impurities from the photoelectric conversion part in the photoelectric conversion part provided on the front side of the semiconductor substrate and the semiconductor substrate provided on the back side away from the semiconductor substrate. Include gettering sites. Therefore, an electronic device having excellent characteristics can be obtained.

또한, 종래의 후면 조사형의 CMOS 고체 촬상장치에 있어서, 광이 입사하는 측에 게터링 사이트가 설치되면, 입사광은 쉐이드(shade) 될 것이고 특성을 저하시킬 위험이 있다. 그러나, 본 발명의 실시예에 따른 고체 촬상장치는 게터링 사이트에 의해 입사광의 쉐이딩을 억제할 수 있다. 따라서, 본 발명의 실시예에 따르면, 특히 뛰어난 후면 조사형의 고체 촬상장치를 얻을 수 있다.In addition, in the conventional back-illumination type CMOS solid-state imaging device, if a gettering site is provided on the side where light enters, incident light will shade and there is a risk of deteriorating characteristics. However, the solid-state imaging device according to the embodiment of the present invention can suppress the shading of incident light by the gettering site. Therefore, according to the embodiment of the present invention, a particularly excellent backside irradiation solid-state imaging device can be obtained.

게다가, 후면 조사형의 CMOS 고체 촬상장치에 의하면, 표면 조사형의 장치에서와 같이, 배선층과 같은 장애물에 의해 입사광이 쉐이드되는 것을 방지할 수 있다. 따라서, 본 발명의 실시예의 고체 촬상장치에서, 게터링 사이트에 의해 입사광이 쉐이드되는 것을 방지하는 것 뿐만아니라 감도의 향상 및 쉐이딩이 억제될 수 있다.In addition, according to the backside-illumination type CMOS solid-state imaging device, as in the surface-illumination type device, it is possible to prevent the incident light from being shaded by an obstacle such as a wiring layer. Therefore, in the solid-state imaging device of the embodiment of the present invention, not only the incident light is shaded by the gettering site, but also the improvement of the sensitivity and the shading can be suppressed.

특히, 상기 후면 조사형의 CMOS 고체 촬상장치에 의하면, 광이 배선층과 같은 장애물의 영향을 받지 않기 때문에, 유효 개구수(effective numerical aperture)를 증가함으로써 감도의 향상을 도모할 수 있다.In particular, according to the backside-illumination type CMOS solid-state imaging device, since light is not affected by an obstacle such as a wiring layer, the sensitivity can be improved by increasing the effective numerical aperture.

또한, 배선층이 광전 전환부에 형성되어도, 입사광이 쉐이드되는 것이 방지되므로 배선층의 설계의 자유도가 증가될 수 있다. 따라서, 배선층이 화소의 면 적을 축소하기 위해 다층으로 형성되므로 소자의 집적 정도는 증가될 수 있다.In addition, even when the wiring layer is formed in the photoelectric conversion portion, since incident light is prevented from being shaded, the degree of freedom in designing the wiring layer can be increased. Therefore, since the wiring layer is formed in multiple layers to reduce the area of the pixel, the degree of integration of the device can be increased.

또한, 도시하지는 않았지만, 본 발명의 실시예에 따른 고체 촬상장치에서, 게터링 적층부(8)는, 복수의 화소가 2 차원 매트릭스로 배열된 촬상 영역의 내부가 아니고 외주부에 설치되는 것이 바람직하다.In addition, although not shown, in the solid-state imaging device according to the embodiment of the present invention, the gettering stacking section 8 is preferably provided at the outer circumferential portion instead of the inside of the imaging region in which a plurality of pixels are arranged in a two-dimensional matrix. .

따라서, 촬상 영역의 내부(예를 들면, 각 화소의 분리 영역)에 게터링 적층부가 설치되는 경우와 비교하여, 각 화소에 있어서 게터링 적층부(8)에 의해 영유된 면적의 부분이 감소되므로 화소는 소형화 될 수 있다.Therefore, compared with the case where the gettering stacking section is provided inside the imaging area (for example, the separation area of each pixel), the portion of the area occupied by the gettering stacking section 8 in each pixel is reduced. The pixel can be miniaturized.

상기 실시예에서 설명된 사용 재료 및 그 양, 처리 시간 및 치수 등의 수치적 조건은 적합한 예인 것에 주목하고, 설명에 이용된 각각의 도면에 있어서 치수, 형상 및 레이아웃 관계도 개략적인 것에 주목한다. 즉, 본 발명은 이들 실시예에 한정되지 않는다. 예를 들면, P-형 반도체는 N-형 반도체로 대체될 수 있고 N-형 반도체는 P-형 반도체로 대체될 수 있다.Note that the numerical materials such as the used material and the amount thereof, the processing time and the dimensions described in the above embodiments are suitable examples, and the dimensions, shapes, and layout relationships in the respective drawings used in the description are also outlined. That is, the present invention is not limited to these examples. For example, the P-type semiconductor may be replaced with an N-type semiconductor and the N-type semiconductor may be replaced with a P-type semiconductor.

예를 들면, 게터링 적층부(8)의 형성 후에 배선층(12)의 형성된 예를 기술하였다. 그러나, 미리 배선층(12) 및 층간 절연막(11)이 형성되어도 좋고, 층간 절연막(11)의 소정 부분에 개구를 형성한 후 게터링 적층부(8)가 형성되어도 좋다.For example, the formation example of the wiring layer 12 after formation of the gettering laminated part 8 was described. However, the wiring layer 12 and the interlayer insulating film 11 may be formed in advance, or the gettering laminated part 8 may be formed after forming an opening in a predetermined portion of the interlayer insulating film 11.

또한, 본 발명의 상술한 실시예에 따른 제조방법의 예에서 설명 및 도시를 생략했지만, 본 발명은 다양하게 변경 및 수정될 수 있다. 예를 들면, 광전 전환부를 구성하는 반도체 영역이 형성될 때에, 주변 회로부의 반도체 영역(예를 들면, 트랜지스터를 구성하는 반도체 영역 등), 배선 등이 동시에 형성되어도 좋다.In addition, although description and illustration are omitted in the example of the manufacturing method according to the above-described embodiment of the present invention, the present invention may be variously changed and modified. For example, when the semiconductor region constituting the photoelectric conversion portion is formed, the semiconductor region (for example, the semiconductor region constituting the transistor, etc.), wiring, etc. of the peripheral circuit portion may be formed at the same time.

다양한 수정, 결합, 부분 결합 및 교체가 그것들이 첨부된 청구항 또는 그와 동등한 실질적인 범위 내에 있는 한, 당업자에 의해 설계 요구 사항 및 기타 요소들에 따라 발생될 수 있음은 물론이다.It is to be understood that various modifications, combinations, partial combinations, and replacements may occur to those skilled in the art according to design requirements and other elements, as long as they are within the scope of the appended claims or their equivalents.

도 1은 종래의 고체 촬상장치의 구성을 나타내는 개략 단면도이다.1 is a schematic cross-sectional view showing the structure of a conventional solid-state imaging device.

도 2a는 본 발명의 실시예에 따른 고체 촬상의 화소의 개략적인 구성을 나타내는 평면도이고, 도 2b는 도 2a에 있어서 a－a′면에서의 단면도이고, 도 2c는 도 2a에 있어서 b－b′면에서의 단면도이다.FIG. 2A is a plan view showing a schematic configuration of a pixel of solid-state imaging according to an embodiment of the present invention, FIG. 2B is a cross-sectional view at plane a-a 'in FIG. 2A, and FIG. 2C is b-B in FIG. 2A. It is sectional drawing in the plane.

도 3a 내지 3c는 본 발명의 실시예에 따른 고체 촬상장치의 제조 방법의 예를 설명하기 위해 제공된 공정도이다.3A to 3C are process drawings provided to explain an example of a manufacturing method of the solid-state imaging device according to the embodiment of the present invention.

도 4a 내지 4c는 본 발명의 실시예에 따른 고체 촬상장치의 제조 방법의 예를 설명하기 위해 제공된 공정도이다.4A to 4C are process charts provided to explain an example of a manufacturing method of the solid-state imaging device according to the embodiment of the present invention.

도 5a 내지 5c는 본 발명의 실시예에 따른 고체 촬상장치의 제조 방법의 예를 설명하기 위해 제공된 공정도이다.5A to 5C are process drawings provided to explain an example of a manufacturing method of the solid-state imaging device according to the embodiment of the present invention.

도 6은 본 발명의 실시예에 따른 전자모듈 및 전자기기의 구성을 나타내는 개략 단면도이다.6 is a schematic cross-sectional view showing the configuration of an electronic module and an electronic device according to an embodiment of the present invention.

Claims (7)

2차원 매트릭스로 배열된 복수의 화소로 형성된 촬상 영역을 포함하는 고체 촬상장치에 있어서,A solid-state imaging device comprising an imaging area formed of a plurality of pixels arranged in a two-dimensional matrix, 반도체 기판에 설치된 전하 축적영역을 포함하는 광전 전환부와,A photoelectric conversion unit including a charge accumulation region provided in the semiconductor substrate; 상기 광전 전환부로부터 전하를 판독하기 위한 판독 트랜지스터와,A read transistor for reading charge from the photoelectric conversion section; 적어도 상기 광전 전환부로부터 상기 반도체 기판 내에 금속 불순물을 분리하기 위한 게터링 사이트(gettering site)를 포함하고,A gettering site for separating metal impurities in at least the semiconductor substrate from the photoelectric conversion section; 상기 광전 전환부는 상기 반도체 기판의 표면 측에 설치되고, 상기 게터링 사이트는 상기 반도체 기판으로부터 떨어져 이면 측에 설치되는 것을 특징으로 하는 고체 촬상장치.And the photoelectric conversion portion is provided on the surface side of the semiconductor substrate, and the gettering site is provided on the back surface side away from the semiconductor substrate. 제 1항에 있어서,The method of claim 1, 상기 광전 전환부는 상기 반도체 기판의 표면 측에 설치되고, 상기 판독 트랜지스터는 상기 반도체 기판으로부터 떨어져 이면 측에 설치되는 것을 특징으로 하는 고체 촬상장치.And the photoelectric conversion portion is provided on the front side of the semiconductor substrate, and the read transistor is provided on the back side away from the semiconductor substrate. 제 1항에 있어서,The method of claim 1, 상기 게터링 사이트는 에피택셜 성장(epitaxial growth)에 의해서 퇴적되는 것을 특징으로 하는 고체 촬상장치.And the gettering site is deposited by epitaxial growth. 제 1항에 있어서,The method of claim 1, 바이어스 전압이 상기 게터링 사이트에 인가되는 것을 특징으로 하는 고체 촬상장치.And a bias voltage is applied to said gettering site. 제 1항에 있어서,The method of claim 1, 상기 게터링 사이트는 상기 촬상 영역의 외주부에 설치되는 것을 특징으로 하는 고체 촬상장치.And the gettering site is provided at an outer periphery of the imaging area. 2차원 매트릭스로 배열된 복수의 화소로 형성된 촬상 영역을 가지는 고체 촬상장치를 포함하는 전자모듈에 있어서,An electronic module comprising a solid-state imaging device having an imaging area formed of a plurality of pixels arranged in a two-dimensional matrix, 반도체 기판에 설치된 전하 축적영역을 포함하는 광전 전환부와,A photoelectric conversion unit including a charge accumulation region provided in the semiconductor substrate; 상기 광전 전환부로부터 전하를 판독하기 위한 판독 트랜지스터와,A read transistor for reading charge from the photoelectric conversion section; 적어도 상기 광전 전환부로부터 상기 반도체 기판 내에 금속 불순물을 분리하기 위한 게터링 사이트(gettering site)를 포함하고,A gettering site for separating metal impurities in at least the semiconductor substrate from the photoelectric conversion section; 상기 광전 전환부는 상기 반도체 기판의 표면 측에 설치되고, 상기 게터링 사이트는 상기 반도체 기판으로부터 떨어져 이면 측에 설치되는 것을 특징으로 하는 전자모듈.And the photoelectric conversion portion is provided on a surface side of the semiconductor substrate, and the gettering site is provided on a back surface side away from the semiconductor substrate. 2차원 매트릭스로 배열된 복수의 화소로 형성된 촬상 영역을 가지는 고체 촬 상장치를 포함하는 전자기기에 있어서,An electronic apparatus comprising a solid-state imaging device having an imaging area formed of a plurality of pixels arranged in a two-dimensional matrix, 반도체 기판에 설치된 전하 축적영역을 포함하는 광전 전환부와,A photoelectric conversion unit including a charge accumulation region provided in the semiconductor substrate; 상기 광전 전환부로부터 전하를 판독하기 위한 판독 트랜지스터와,A read transistor for reading charge from the photoelectric conversion section; 적어도 상기 광전 전환부로부터 상기 반도체 기판 내에 금속 불순물을 분리하기 위한 게터링 사이트를 포함하고,A gettering site for separating metal impurities in at least the semiconductor substrate from the photoelectric conversion section; 상기 광전 전환부는 상기 반도체 기판의 표면 측에 설치되고, 상기 게터링 사이트는 상기 반도체 기판으로부터 떨어져 이면 측에 설치되는 것을 특징으로 하는 전자기기.And the photoelectric conversion portion is provided on the surface side of the semiconductor substrate, and the gettering site is provided on the back surface side away from the semiconductor substrate.
KR1020080000911A 2007-01-11 2008-01-03 Solid-state imaging device, electronic module and electronic apparatus KR20080066563A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007003552A JP4479729B2 (en) 2007-01-11 2007-01-11 Solid-state imaging device, electronic module, and electronic device
JPJP-P-2007-00003552 2007-01-11

Publications (1)

Publication Number Publication Date
KR20080066563A true KR20080066563A (en) 2008-07-16

Family

ID=39617087

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080000911A KR20080066563A (en) 2007-01-11 2008-01-03 Solid-state imaging device, electronic module and electronic apparatus

Country Status (5)

Country Link
US (2) US7902578B2 (en)
JP (1) JP4479729B2 (en)
KR (1) KR20080066563A (en)
CN (2) CN101221968B (en)
TW (1) TWI364838B (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150143200A (en) 2014-06-13 2015-12-23 조명기 Measurement apparatus and measurement method of phase angle for electrical conductivity meter of metals

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8017427B2 (en) * 2008-12-31 2011-09-13 Omnivision Technologies, Inc. Backside-illuminated (BSI) image sensor with backside diffusion doping
JP5537172B2 (en) * 2010-01-28 2014-07-02 ソニー株式会社 Solid-state imaging device and electronic apparatus
JP5716347B2 (en) 2010-10-21 2015-05-13 ソニー株式会社 Solid-state imaging device and electronic device
JP2014112580A (en) * 2012-12-05 2014-06-19 Sony Corp Solid-state image sensor and driving method
JP2014060199A (en) 2012-09-14 2014-04-03 Toshiba Corp Method of manufacturing solid-state imaging device and solid-state imaging device
CN111785748A (en) * 2020-08-10 2020-10-16 联合微电子中心有限责任公司 Method and structure for reducing dark current of back-illuminated image sensor

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08321509A (en) 1995-05-24 1996-12-03 Sony Corp Semiconductor device, and manufacture of said semiconductor device and semiconductor substrate
JP4437570B2 (en) 1999-07-12 2010-03-24 株式会社ルネサステクノロジ Semiconductor device and manufacturing method of semiconductor device
US6670258B2 (en) * 2000-04-20 2003-12-30 Digirad Corporation Fabrication of low leakage-current backside illuminated photodiodes
JP3702854B2 (en) * 2002-03-06 2005-10-05 ソニー株式会社 Solid-state image sensor
US7470944B2 (en) * 2002-06-26 2008-12-30 Nikon Corporation Solid-state image sensor
JP2004140267A (en) * 2002-10-18 2004-05-13 Semiconductor Energy Lab Co Ltd Semiconductor device and fabrication method thereof
US7364932B2 (en) * 2002-12-27 2008-04-29 Matsushita Electric Industrial Co., Ltd. Electronic device and method of manufacturing the same
JP4046067B2 (en) * 2003-11-04 2008-02-13 ソニー株式会社 Manufacturing method of solid-state imaging device
JP4525144B2 (en) 2004-04-02 2010-08-18 ソニー株式会社 Solid-state imaging device and manufacturing method thereof
JP4211696B2 (en) * 2004-06-30 2009-01-21 ソニー株式会社 Method for manufacturing solid-state imaging device
US8049293B2 (en) * 2005-03-07 2011-11-01 Sony Corporation Solid-state image pickup device, electronic apparatus using such solid-state image pickup device and method of manufacturing solid-state image pickup device
JP4726553B2 (en) 2005-06-21 2011-07-20 株式会社リコー Electrochromic display element
KR100788347B1 (en) * 2005-12-28 2008-01-02 동부일렉트로닉스 주식회사 Vertical-type CMOS Image Sensor, Method of Manafucturing the Same and Method of Gettering the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150143200A (en) 2014-06-13 2015-12-23 조명기 Measurement apparatus and measurement method of phase angle for electrical conductivity meter of metals

Also Published As

Publication number Publication date
CN101221968B (en) 2010-09-08
TW200832693A (en) 2008-08-01
US7902578B2 (en) 2011-03-08
JP2008172005A (en) 2008-07-24
US8421178B2 (en) 2013-04-16
US20110147876A1 (en) 2011-06-23
TWI364838B (en) 2012-05-21
JP4479729B2 (en) 2010-06-09
CN101221968A (en) 2008-07-16
US20080169491A1 (en) 2008-07-17
CN101908552A (en) 2010-12-08

Similar Documents

Publication Publication Date Title
US8835981B2 (en) Solid-state image sensor
KR101422995B1 (en) Solid-state imaging device and camera
KR101067619B1 (en) Solid state imaging device and method of manufacturing the same
KR101036290B1 (en) Sold state imaging device and production method therefor
JP5537523B2 (en) Solid-state imaging device
TWI497702B (en) Solid state camera device
US9236410B2 (en) Solid-state image pickup device, image pickup system using solid-state image pickup device, and method of manufacturing solid-state image pickup device
JP4751865B2 (en) Back-illuminated solid-state imaging device and manufacturing method thereof
TW201535695A (en) Solid-state imaging device
JP2003338615A (en) Solid-state image pickup device
US7256469B2 (en) Solid-state image pickup device
KR20180016699A (en) Image sensor
JP2012169530A (en) Solid state image sensor, manufacturing method therefor, and electronic apparatus
JP2010258157A (en) Solid-state imaging device and method of manufacturing the same
JP2011082253A (en) Solid-state imaging device and method of manufacturing the same, and electronic equipment
US8421178B2 (en) Solid-state imaging device, electronic module and electronic apparatus
KR20100100624A (en) Solid-state image pickup element, a method of manufacturing the same, and electronic apparatus using the same
TWI483391B (en) Solid state camera device
KR20200030851A (en) Backside illuminated image sensor and method of manufacturing the same
JP2013016702A (en) Solid-state imaging device and camera module
JP4815769B2 (en) Solid-state imaging device and manufacturing method thereof
JP2005347709A (en) Solid-state imaging device
JP2010056245A (en) Semiconductor image pickup element, manufacturing method thereof and electronic apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application