KR20080062475A - 액정표시장치 및 그의 구동방법 - Google Patents
액정표시장치 및 그의 구동방법 Download PDFInfo
- Publication number
- KR20080062475A KR20080062475A KR1020060138349A KR20060138349A KR20080062475A KR 20080062475 A KR20080062475 A KR 20080062475A KR 1020060138349 A KR1020060138349 A KR 1020060138349A KR 20060138349 A KR20060138349 A KR 20060138349A KR 20080062475 A KR20080062475 A KR 20080062475A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- signal
- supplied
- low
- output
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 63
- 238000000034 method Methods 0.000 title claims abstract description 20
- 230000015654 memory Effects 0.000 claims description 34
- 239000010409 thin film Substances 0.000 description 7
- 101000885321 Homo sapiens Serine/threonine-protein kinase DCLK1 Proteins 0.000 description 5
- 102100039758 Serine/threonine-protein kinase DCLK1 Human genes 0.000 description 5
- 210000002858 crystal cell Anatomy 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 206010047571 Visual impairment Diseases 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 210000004027 cell Anatomy 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/08—Duration or width modulation ; Duty cycle modulation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
- G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/12—Frame memory handling
Abstract
동영상 화질을 개선할 수 있는 액정표시장치가 개시된다.
본 발명에 따른 액정표시장치는 액정패널의 화소에 입력될 데이터를 공급하는 입력부와, 상기 액정패널을 구동하기 위한 구동부와, 상기 입력부로부터의 데이터를 로우 및 하이 감마 보상 데이터로 변환하여 상기 변환된 로우 및 하이 감마 보상 데이터를 상기 구동부로 교번적으로 공급하는 데이터 보상부 및 상기 데이터 보상부가 상기 로우 및 하이 감마 보상 데이터를 교번적으로 출력하도록 상기 데이터 보상부를 제어하는 데이터 주기 제어부를 포함하는 것을 특징으로 한다.
감마보상, 플리커, 색분리(CBU)
Description
도 1은 본 발명에 따른 액정표시장치를 나타낸 도면.
도 2는 도 1의 프레임 주파수 변환부를 상세히 나타낸 도면.
도 3은 도 1의 데이터 주기 제어부를 상세히 나타낸 도면.
도 4는 도 1의 데이터 주기 제어부의 다른 실시예를 나타낸 도면.
<도면의 주요부분에 대한 간단한 설명>
102:액정패널 104:게이트 드라이버
106:데이터 드라이버 108:타이밍 컨트롤러
110:데이터 변조부 112:로우 감마 보상부
114:하이 감마 보상부 116, 246:제 1 선택부
118:프레임 주파수 변환부 120:데이터 주기 제어부
124:제 1 프레임 메모리 126:제 2 프레임 메모리
128:2 분주기 130, 138:인버터
132, 244:제 1 분주기 134, 247:제 2 분주기
136:듀티비 조정부 140, 249:제 2 선택부
142, 250:제 3 분주기
본 발명은 액정표시장치에 관한 것으로, 특히 동영상 화질을 개선할 수 있는 액정표시장치 및 그의 구동방법에 관한 것이다.
액정표시장치는(Liquid crystal display device)는 경량, 박형, 저소비 전력구동 등의 특징으로 인해 그 응용범위가 점차 넓어지고 있는 추세에 있다. 이러한 추세에 따라, 상기 액정표시장치는 사무자동화 기기, 오디오/비디오 기기등에 이용되고 있다. 한편, 상기 액정표시장치는 매트릭스 형태로 배열되어진 복수의 제어용 스위치들에 인가되는 영상신호에 따라 광빔의 투과량이 조절되어 화면에 원하는 화상을 표시하게 된다.
이러한 구성을 갖는 액정표시장치는 박형, 저소비 전력이라는 특징에 의해, 음극선관(CRT) 디스플레이로부터 교체가 진행되고 있다. 이러한 교체가 더욱 진행되고 있는 배경에는 상기 액정표시장치의 화질 향상의 기술 혁신을 들 수 있다. 특히, 최근 텔레비전 영상으로 대표되는 동화상 표시에의 요구가 강하고, 액정 재료나 구동방법에 의한 개선이 이루어지고 있다. 상기 액정표시장치는 특정한 정지 화상을 장시간 구동시킨 후 다른 화상을 나타내고자 할때, 이전의 화상 패턴이 남아 있는 잔상이 발생하게 된다.
상기 잔상은 액정표시장치의 화소전극과 공통전극 사이의 액정층에 DC 전압이 인가될 경우 발생한다. 상기 액정표시장치의 액정은 기본적으로 굴절률 이방성 을 가지며, 상기 DC 전압에 의하여 쉽게 열화되기 때문에 이러한 잔상이 발생하기 쉽고 이를 방지하기 위해서 보통 교류 구동을 한다.
그러나, 음극선관(CRT)이 전자총의 주사에 의한 임펄스형 발광인데 대하여, 상기 액정표시장치는 선형램프(형광등)를 조명광원으로 한 백라이트 시스템을 이용한 홀드형 발광이기 때문에 완전한 동화상 표시가 곤란했다. 즉, 액정표시장치로 동화상 표시를 행한 경우, 그 홀드 특성 때문에 소위 모션 블러링(동화상 윤곽 열화)가 발생하고, 화상 품질이 저하된다.
이러한 모션 블러링(동화상 윤곽 열화)을 방지하기 위한 하나의 방법으로 120Hz 구동을 하면서 1 프레임을 제 1 및 제 2 서브 프레임으로 나누고 상기 제 1 서브 프레임에 로우 레벨의 감마전압을 적용하고, 제 2 서브 프레임에 하이 레벨의 감마전압을 적용함으로써, 임펄시브 구동의 효과를 나타내는 그레이 필드 삽입(Gray Field Insertion:이하 'GFI' 이라 함) 방식이 제안되었다.
상기 GFI 방식은 제 1 프레임을 2개의 서브 프레임으로 구분하고, 상기 2개의 서브 프레임 중 제 1 서브 프레임에 로우 레벨의 감마전압을 적용(어두운 계조)하고, 제 2 서브 프레임에 하이 레벨의 감마전압을 적용(밝은 계조)하여 상기 제 1 및 제 2 서브 프레임으로 원하는 영상을 구성하는 방식이다. 즉, 상기 GFI 방식은 제 1 서브 프레임에서 어두운 계조로 표시된 영상과 제 2 서브 프레임에서 밝은 계조로 표시된 영상을 합쳐서 1 프레임 동안 원하는 영상을 표시하는 방식이다.
이때, 상기 제 1 서브 프레임에 로우 레벨의 감마전압을 적용(어두운 계조)함에 따라 프레임 중간에 블랙 데이터를 삽입하는 블랙 데이터 삽입(Black Data Insertion:BDI)과 같은 임펄시브 구동을 함으로써 동영상 화질을 개선할 수 있다.
한편, 상기 GFI 방식은 반복해서 제 1 서브 프레임에서 로우 레벨의 감마전압을 적용하고, 제 2 서브 프레임에서는 하이 레벨의 감마전압을 적용함으로써, 서브 프레임별로 휘도차가 발생하게 된다. 즉, 프레임 별로 로우 및 하이 레벨의 감마전압을 교번적으로 적용함에 따라 프레임별로 휘도차가 발생하게 된다. 이로인해, 화상이 번쩍번쩍 하게 보이는 플리커 현상이 발생된다.
본 발명은 플리커를 방지할 수 있는 액정표시장치 및 그의 구동방법을 제공함에 그 목적이 있다.
또한, 본 발명은 동영상 화질을 개선할 수 있는 액정표시장치 및 그의 구동방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명에 따른 액정표시장치는 액정패널의 화소에 입력될 데이터를 공급하는 입력부와, 상기 액정패널을 구동하기 위한 구동부와, 상기 입력부로부터의 데이터를 로우 및 하이 감마 보상 데이터로 변환하여 상기 변환된 로우 및 하이 감마 보상 데이터를 상기 구동부로 교번적으로 공급하는 데이터 보상부 및 상기 데이터 보상부가 상기 로우 및 하이 감마 보상 데이터를 교번적으로 출력하도록 상기 데이터 보상부를 제어하는 데이터 주기 제어부를 포함하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명에 따른 액정표시장치의 구동방법은 액정 패널에 데이터를 입력하는 입력부와, 상기 액정패널을 구동하기 위한 구동부를 포함하는 액정표시장치의 구동방법에 있어서, 상기 입력부로부터 입력된 데이터를 로우 및 하이 감마 보상 데이터로 변환하는 단계와, 상기 로우 및 하이 감마 보상 데이터를 교번적으로 출력하도록 제어하는 제어신호를 생성하는 단계와, 상기 제어신호에 의해 상기 변환된 로우 및 하이 감마 보상 데이터가 상기 구동부로 교번적으로 공급되는 단계 및 상기 로우 및 하이 감마 보상 데이터가 교번적으로 상기 액정패널 상에 표시되는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예를 설명한다.
도 1은 본 발명에 따른 액정표시장치를 나타낸 도면이다.
도 1에 도시된 바와 같이, 본 발명에 따른 액정표시장치는 영상을 표시하는 액정패널(102)과, 상기 액정패널(102) 상의 복수의 데이터라인(DL1 ~ DLm)을 구동하기 위한 데이터 드라이버(106)와, 상기 액정패널(102) 상의 복수의 게이트라인(GL1 ~ GLn)을 구동하기 위한 게이트 드라이버(104)와, 상기 데이터 및 게이트 드라이버(106, 104)의 구동 타이밍을 제어하는 타이밍 컨트롤러(108)를 포함한다.
상기 액정패널(102)은 복수의 게이트라인(GL1 ~ GLn)과 복수의 데이터라인(DL1 ~ DLm)에 의하여 구분된 영역들에 각각 형성된 화소들을 구비한다. 이들 화소들 각각은, 대응하는 게이트라인(GL)과 대응하는 데이터라인(DL) 간의 교차부에 형성된 박막트랜지스터(TFT) 및 상기 박막트랜지스터(TFT)와 공통전극(Vcom) 전극 사이에 접속된 액정 셀(Clc)을 구비한다. 상기 박막트랜지스터(TFT)는 대응하는 게이트라인(GL) 상의 게이트 스캔신호에 응답하여 대응하는 데이터라인(DL)으로부터 대응하는 액정 셀(Clc)에 공급될 화소 데이터 전압을 절환한다. 상기 액정 셀(Clc)은 액정층을 사이에 두고 대면하는 공통전극과 박막트랜지스터(TFT)에 접속된 화소 전극으로 구성된다.
이러한 액정 셀(Clc)은 대응하는 박막트랜지스터(TFT)를 경유하여 공급되는 화소 데이터 전압을 충전한다. 또한, 상기 액정 셀(Clc)에 충전된 전압은 대응하는 박막트랜지스터(TFT)가 턴-온(turn-on) 될때 마다 갱신되게 된다. 이에 더하여, 상기 액정패널(102) 상의 화소들 각각은 상기 박막트랜지스터(TFT)와 이전 게이트라인 사이에 접속된 스토리지 캐패시터(Cst)를 구비한다. 상기 스토리지 캐패시터(Cst)는 상기 액정 셀(Clc)에 충전된 전압의 자연적인 감소를 최소화 한다.
상기 게이트 드라이버(104)는 상기 타이밍 컨트롤러(108)로부터의 게이트 제어신호들에 응답하여, 복수의 게이트라인(GL1 ~ GLn)에 복수의 게이트 스캔신호들을 대응하게 공급한다. 이들 복수의 게이트 스캔신호들은 복수의 게이트라인(GL1 ~ GLn)이 순차적으로 1 수평동기신호의 기간씩 인에이블(Enable) 되게 한다.
상기 데이터 드라이버(106)는 상기 타이밍 컨트롤러(108)로부터의 데이터 제어신호들에 응답하여, 복수의 게이트라인(DL1 ~ DLm) 중 어느 하나가 인에이블 될 때마다 복수의 화소 데이터 전압들을 발생하여 상기 액정패널(102) 상의 복수의 데이터라인(DL1 ~ DLm)에 각각 공급한다. 이를 위하여, 상기 데이터 드라이버(106)는 상기 타이밍 컨트롤러(108)로부터 화소 데이터를 1 라인분 씩 입력하고, 감마전압 세트를 이용하여 입력된 1 라인분의 화소 데이터를 아날로그 형태의 화소 데이터 전압들로 변환한다. 상기 데이터 드라이버(106)에서 출력된 화소 데이터 전압들은 부극성 및 정극성을 프레임 주기마다 번갈아 가지게 된다. 다른 형태로, 화소 데이터 전압들은 부극성 및 정극성을 라인 주기(즉, 수평동기신호의 주기) 마다 번갈아 가질 수도 있다. 이들 부극성 및 정극성의 화소 데이터 전압의 발생은 극성 반전 신호(POL)의 논리 값에 의해 결정된다.
상기 타이밍 컨트롤러(108)는 도시하지 않은 외부의 입력부(예를 들면, 컴퓨터 시스템의 그래픽 모듈 또는 텔레비전 수신 시스템의 영상 복조 모듈)로부터의 데이터 클럭(DCLK), 수평동기신호(Hsync), 수직동기신호(Vsync) 및 데이터 인에이블(DE)신호를 이용하여 상기 게이트 제어신호들(GCS), 데이터 제어신호들(DCS) 및 극성 반전 신호(POL)를 생성한다. 상기 게이트 제어신호들(GCS)은 상기 게이트 드라이버(104)에 공급되고, 상기 데이터 제어신호들(DCS) 및 극성 반전 신호(POL)는 상기 데이터 드라이버(106)에 공급된다. 또한, 상기 타이밍 컨트롤러(108)에 의하여 재정렬된 프레임 분의 화소 데이터는 1 라인 분씩 순차적으로 상기 데이터 드라이버(106)에 공급된다.
또한, 본 발명에 따른 액정표시장치는 상기 외부의 입력부로부터의 데이터를 이용하여 상기 데이터 드라이버(106)로 공급될 데이터의 주기를 제어하는 데이터 주기 제어부(120) 및 상기 외부의 입력부로부터 공급된 동기신호를 이용하여 상기 외부의 입력부로부터 공급된 데이터의 주파수를 변환하여 상기 주파수 변환된 데이터를 출력하는 프레임 주파수 변환부(118)를 포함한다. 이에 대한 상세한 설명은 각각 도 2 및 도 3을 통해 후술하기로 한다.
도 1에 도시된 액정표시장치는 상기 프레임 주파수 변환부(118)로부터 출력 된 데이터를 로우 감마 보상한 변조 데이터로 출력하는 로우 감마 보상부(112)와, 상기 프레임 주파수 변환부(118)로부터 출력된 데이터를 하이 감마 보상한 변조 데이터로 출력하는 하이 감마 보상부(114) 및 상기 로우 및 하이 감마 보상부(112, 114)에서 출력된 변조 데이터를 상기 데이터 주기 제어부(120)로부터의 제어신호에 따라 선택하여 상기 데이터 드라이버(106)로 출력하는 제 1 선택부(116)로 이루어진 데이터 변조부(110)를 포함한다.
상기 데이터 변조부(110)는 앞서 서술한 바와 같이, 상기 로우 및 하이 감마 보상부(112, 114)를 구비하여 상기 프레임 주파수 변환부(118)로부터 공급된 데이터를 로우 감마 및 하이 감마 보상하여 상기 데이터 주기 제어부(120)로부터 생성된 제어신호에 따라 상기 로우 감마 보상한 데이터와 하이 감마 보상한 데이터를 교번적으로 상기 데이터 드라이버(106)로 출력한다.
상기 로우 감마 보상부(112)는 상기 프레임 주파수 변환부(118)로부터 공급된 데이터를 로우 감마 보상하여 상기 제 1 선택부(116)로 출력한다. 상기 로우 감마 보상을 한다는 것은 상기 프레임 주파수 변환부(118)로부터 공급된 데이터를 어두운 계조로 낮추는 것을 의미한다. 상기 하이 감마 보상부(114)는 상기 프레임 주파수 변환부(118)로부터 공급된 데이터를 하이 감마 보상하여 상기 제 1 선택부(116)로 출력한다. 상기 하이 감마 보상을 한다는 것은 상기 프레임 주파수 변환부(118)로부터 공급된 데이터를 밝은 계조로 높이는 것을 의미한다.
도 2는 도 1의 프레임 주파수 변환부를 상세히 나타낸 도면이다.
도 1 및 도 2에 도시된 바와 같이, 프레임 주파수 변환부(118)는 외부의 입 력부로부터 공급된 60Hz의 프레임 주파수의 데이터를 120Hz의 서브 프레임 주파수의 데이터로 변환한다. 이를 위하여, 상기 프레임 주파수 변환부(118)는 제 1 및 제 2 제어용 스위치(SW1, SW2)와, 상기 제 1 및 제 2 제어용 스위치(SW1, SW2)의 온/오프 여부에 따라 리드/라이트(R/W) 동작을 수행하는 제 1 및 제 2 프레임 메모리(124, 126)를 포함한다. 또한, 상기 프레임 주파수 변환부(118)는 상기 제 1 및 제 2 프레임 메모리(124, 126)의 리드/라이트(R/W) 동작을 결정하는 신호를 생성하는 2 분주기(128)를 추가로 더 포함한다.
상기 제 1 및 제 2 프레임 메모리(124, 126)에는 외부의 입력부로부터 60Hz의 프레임 주파수의 데이터가 공급되고, 상기 제 1 및 제 2 프레임 메모리(124, 126)의 리드/라이트(R/W) 동작에 따라 상기 제 1 및 제 2 프레임 메모리로부터 120Hz의 데이터가 출력되게 된다.
이때, 상기 제 1 프레임 메모리(124)가 리드(R) 동작을 수행하는 경우 상기 제 2 프레임 메모리(126)는 라이트(W) 동작을 수행하고, 상기 제 1 프레임 메모리(124)가 라이트(W) 동작을 수행하는 경우 상기 제 2 프레임 메모리(126)는 리드(R) 동작을 수행한다. 이를 위하여 상기 제 1 및 제 2 제어용 스위치(SW1, SW2)에 의해 상기 제 1 및 제 2 프레임 메모리(124, 126)가 제어된다.
상기 분주기(128)는 60Hz의 수직동기신호(Vsync)를 2 분주시켜 상기 2 분주된 신호를 상기 제 1 제어용 스위치(SW1) 및 상기 제 1 프레임 메모리(124)로 공급한다. 이때, 상기 분주기(128)의 출력단에는 인버터(130)가 구비되어 있어 상기 분주기(128)로부터 출력된 2 분주된 신호는 상기 인버터(130)를 거쳐 반전되고 상기 반전된 2 분주 신호는 상기 제 2 프레임 메모리(126) 및 제 2 제어용 스위치(SW2)로 공급된다. 상기 제 1 및 제 2 제어용 스위치(SW1, SW2)는 상기 타이밍 컨트롤러(도 1의 108)로부터 공급된 라이트 클럭신호(WCLK)와 리드 클럭신호(RCLK)에 인가되는 연결라인 사이에 위치하며, 상기 제 1 제어용 스위치(SW1)는 상기 제 2 분주기(128)로부터 출력된 2 분주 신호에 의해 온/오프 되고, 상기 제 2 제어용 스위치(SW2)는 상기 2 분주 신호가 상기 인터버(130)를 통해 반전된 신호에 의해 온/오프 된다.
상기 제 2 분주기(128)로부터 출력된 신호가 제 1 논리(예를 들어, 하이)의 신호인 경우, 상기 제 1 제어용 스위치(SW1)는 상기 라이트 클럭신호(WCLK)가 인가되는 연결라인에 접속된다. 또한, 상기 제 2 분주기(128)로부터 출력된 제 1 논리의 신호는 상기 제 1 프레임 메모리(124)로 공급된다. 상기 제 2 분주기(128)로부터 출력된 제 1 논리신호는 상기 인버터(130)를 통해 제 2 논리(예를 들어, 로우) 신호로 반전된다. 상기 제 2 논리의 신호는 상기 제 2 프레임 메모리(126) 및 상기 제 2 제어용 스위치(SW2)로 공급된다. 상기 제 2 제어용 스위치(SW2)로 제 2 논리의 신호가 공급되면, 상기 제 2 제어용 스위치(SW2)는 리드 클럭신호(RCLK)가 인가되는 연결라인과 접속된다.
이로인해, 상기 리드 클럭신호(RCLK)는 상기 제 1 프레임 메모리(124)로 공급되고, 상기 라이트 클럭신호(WCLK)는 상기 제 2 프레임 메모리(126)로 공급된다. 이때, 상기 라이트 클럭신호(WCLK)는 60Hz의 주파수를 갖고, 상기 리드 클럭신호(RCLK)는 120Hz의 주파수를 갖는다. 따라서, 상기 제 1 프레임 메모리(124)는 상 기 외부의 입력부로부터 공급된 데이터를 120Hz로 변환하여 도 1에 도시된 데이터 변조부(110)로 출력한다.
상기 제 1 프레임 메모리(124)에서 120Hz 주파수로 변환된 데이터는 상기 데이터 변조부(도 1의 110)의 로우 감마 보상부(112)로 공급된다. 상기 로우 감마 보상부(112)는 상기 제 1 프레임 메모리(124)로부터 공급된 120Hz의 데이터를 로우 감마 보상하여 상기 제 1 선택부(도 1의 116)로 출력한다.
이와 반대로, 상기 제 2 분주기(128)로부터 출력된 신호가 제 2 논리(예를 들어, 로우)의 신호인 경우, 상기 제 1 제어용 스위치(SW1)는 상기 리드 클럭신호(RCLK)가 인가되는 연결라인에 접속된다. 또한, 상기 제 2 분주기(128)로부터 출력된 제 2 논리의 신호는 상기 제 1 프레임 메모리(124)로 공급된다. 상기 제 2 분주기(128)로부터 출력된 제 2 논리신호는 상기 인버터(130)를 통해 제 1 논리(예를 들어, 하이) 신호로 반전된다. 상기 제 1 논리의 신호는 상기 제 2 프레임 메모리(126) 및 상기 제 2 제어용 스위치(SW2)로 공급된다. 상기 제 2 제어용 스위치(SW2)로 제 1 논리의 신호가 공급되면, 상기 제 2 제어용 스위치(SW2)는 라이트 클럭신호(WCLK)가 인가되는 연결라인과 접속된다.
따라서, 상기 리드 클럭신호(RCLK)는 상기 제 2 프레임 메모리(126)로 공급되고, 상기 라이트 클럭신호(WCLK)는 상기 제 1 프레임 메모리(124)로 공급된다. 이로인해, 상기 제 1 프레임 메모리(124)는 상기 라이트 클럭신호(WCLK)에 인에이블 되어 라이트(W) 동작을 수행하고 상기 제 2 프레임 메모리(126)는 상기 리드 클럭신호(RCLK)에 인에이블 되어 리드(R) 동작을 수행한다. 상기 제 2 프레임 메모 리(126)는 상기 외부의 입력부로부터 공급된 데이터를 120Hz로 변환하여 도 1에 도시된 데이터 변조부(110)로 출력한다.
구체적으로, 상기 제 2 프레임 메모리(126)에서 120Hz 주파수로 변환된 데이터는 상기 데이터 변조부(110)의 하이 감마 보상부(114)로 공급된다. 상기 하이 감마 보상부(114)는 상기 제 2 프레임 메모리(126)로부터 공급된 120Hz의 데이터를 하이 감마 보상하여 상기 제 1 선택부(도 1의 116)로 출력한다.
이와 같이, 상기 제 1 선택부(116)에는 상기 로우 감마 보상부(112)로부터의 로우 감마 보상 데이터 및 하이 감마 보상부(114)로부터의 하이 감마 보상 데이터가 공급된다. 상기 제 1 선택부(116)는 앞서 서술한 바와 같이, 상기 로우 및 하이 감마 보상부(112, 114)로부터 공급된 로우 및 하이 감마 보상 데이터를 상기 데이터 주기 제어부(도 1의 120)로부터 공급된 제어신호에 따라 교번적으로 상기 데이터 드라이버(도 1의 106)로 공급한다.
이때, 상기 제 1 및 제 2 프레임 메모리(124, 126)에서 출력된 120Hz의 데이터는 서로 동일할 수 밖에 없다. 상기 제 1 및 제 2 프레임 메모리(124, 126)에서 출력된 120Hz의 데이터는 한 프레임의 비디오 데이터에 대응된다.
도 3은 도 1의 데이터 주기 제어부를 상세히 나타낸 도면이다.
도 1 및 도 3에 도시된 바와 같이, 상기 데이터 주기 제어부(120)는 외부의 입력부로부터 공급된 데이터 클럭신호(DCLK)를 2 분주시키는 제 1 분주기(132)와, 상기 데이터 클럭신호(DCLK)를 6 분주시키는 제 2 분주기(134)와 상기 제 1 및 제 2 분주기(132, 134)에서 각각 2 분주 및 6 분주된 신호를 연산하여 하이(High) 및 로우(Low) 구간의 비율이 1:2 가 되는 6 분주 신호를 생성하는 듀티비 조정부(136) 및 상기 듀티비 조정부(136)에서 생성된 6 분주 신호를 반전하는 인버터(138)와 상기 듀티비 조정부(136)로부터 공급된 6 분주 신호 및 상기 인버터(138)로부터 공급된 반전 6 분주 신호를 선택하는 제 2 선택부(140) 및 상기 외부의 입력부로부터 공급된 수직동기신호(Vsync)를 2 분주하여 상기 제 2 선택부(140)를 제어하는 2 분주 신호를 생성하는 제 3 분주기(142)를 포함한다. 상기 인버터(138)는 상기 듀티비 조정부(136)에서 생성된 하이(High) 및 로우(Low) 구간의 비율이 1:2가 되는 6 분주 신호를 로우(Low) 및 하이(High) 구간의 비율이 1:2가 되도록 반전한다.
이때, 상기 제 3 분주기(142)에서 생성된 2 분주 신호는 한 프레임동안 하이(High) 또는 로우(Low) 구간을 갖는 신호를 의미한다.
상기 제 2 선택부(140)는 상기 제 3 분주기(142)로부터 생성된 2 분주 신호에 의해 상기 듀티비 조정부(136)에서 생성된 하이(High) 및 로우(Low) 구간의 비율이 1:2인 6 분주 신호와 상기 인버터(138)를 통해 반전 6 분주 신호를 교번적으로 출력한다. 상기 제 2 선택부(140)에서 출력된 6 분주 신호 및 반전 6 분주 신호는 도 1에 도시된 데이터 변조부(도 1의 110)의 제 1 선택부(116)로 공급된다.
상기 제 2 선택부(140)로 상기 제 3 분주기(142)로부터 제 1 논리의 신호가 공급되면, 상기 제 2 선택부(140)는 상기 듀티비 조정부(136)로부터 공급된 6 분주 신호를 선택하여 상기 제 1 선택부(116)로 출력하게 된다. 결국, 상기 제 2 선택부(140)는 한 프레임동안 상기 듀티비 조정부(136)로부터 공급된 6 분주 신호를 상기 제 1 선택부(116)로 출력하게 된다.
상기 제 1 선택부(116)는 한 프레임동안 상기 6 분주 신호의 하이(High) 구간에 상기 로우 감마 보상부(112)로부터 공급된 로우 감마 보상 데이터를 상기 데이터 드라이버(106)로 출력한다. 또한, 상기 제 1 선택부(116)는 상기 6 분주 신호의 로우(Low) 구간에 상기 하이 감마 보상부(114)로부터 공급된 하이 감마 보상 데이터를 상기 데이터 드라이버(106)로 출력한다.
이로인해, 상기 액정패널(도 1의 102)에 구비된 3개의 서브 픽셀 중 1개의 서브 픽셀에는 로우 감마 보상 데이터가 공급되고, 나머지 2개의 서브 픽셀에는 하이 감마 보상 데이터가 공급된다.
이어, 상기 제 2 선택부(140)로 상기 제 3 분주기(142)로부터 제 2 논리의 신호가 공급되면, 상기 제 2 선택부(140)는 상기 인버터(138)로부터 공급된 반전 6 분주 신호를 선택하여 상기 제 1 선택부(116)로 출력하게 된다. 결국, 다음 프레임동안 상기 제 2 선택부(140)는 상기 인버터(138)로부터 공급된 반전 6 분주 신호를 상기 제 1 선택부(116)로 출력하게 된다.
상기 제 1 선택부(116)는 다음 프레임동안 상기 반전 6 분주 신호의 로우(Low) 구간에 상기 하이 감마 보상부(112)로부터 공급된 하이 감마 보상 데이터를 상기 데이터 드라이버(106)로 출력한다. 또한, 상기 제 1 선택부(116)는 상기 반전 6 분주 신호의 하이(High) 구간에 상기 로우 감마 보상부(112)로부터 공급된 로우 감마 보상 데이터를 상기 데이터 드라이버(106)로 출력한다.
이로인해, 이전 프레임에서 로우 감마 보상 데이터가 공급된 1개의 서브 픽셀에는 하이 감마 보상 데이터가 공급되고, 하이 감마 보상 데이터 공급된 2개의 서브 픽셀에는 로우 감마 보상 데이터가 공급된다.
결국, 각 프레임동안 액정패널에 구비된 3개의 서브 픽셀에 로우 및 하이 감마 보상 데이터를 공급하고 프레임 별로 상기 3개의서브 픽셀에 공급된 로우 및 하이 감마 보상 데이터를 반전시켜 공급함으로써, 프레임별로 밝기차가 발생되지 않기 때문에 종래의 액정표시장치에서 발생한 플리커를 방지할 수 있다.
1 프레임동안 상기 3개의 서브 픽셀 중 하나의 서브 픽셀에는 로우 감마 보상 데이터가 공급되고, 나머지 2개의 서브 픽셀에는 하이 감마 보상 데이터가 공급된다. 연속하는 다음 프레임에서는 상기 로우 감마 보상 데이터가 공급된 서브 픽셀에는 하이 감마 보상 데이터가 공급되고, 하이 감마 보상 데이터가 공급된 서브 픽셀에는 로우 감마 보상 데이터가 공급된다.
이때, 상기 이전 프레임에 로우 감마 보상 데이터가 공급되고, 현재 프레임에서 하이 감마 보상 데이터가 공급된 하나의 서브 픽셀이 G 서브픽셀이고, 상기 이전 프레임에서 하이 감마 보상 데이터가 공급되고 현재 프레임에서 로우 감마 보상 데이터가 공급된 2개의 서브픽셀이 R, B 서브픽셀 일 수 있다. 상기 G 서브픽셀에는 하이 감마 보상 데이터가 공급되면, 상기 R, B 서브 픽셀에는 로우 감마 보상 데이터가 공급되고, 상기 G 서브픽셀에 로우 감마 보상 데이터가 공급되면, 상기 R, B 서브 픽셀에는 하이 감마 보상 데이터가 공급된다.
결국, 상기 G 서브 픽셀과 상기 R, B 서브 픽셀에는 각각 서로 상이한 감마 보상된 데이터가 공급된다. 이로인해, 앞서 서술한 바와 같이, 플리커 현상을 방지할 수 있지만, 액정패널 상에 녹색, 적색 및 청색으로 색이 분리되는 컬러 브레이 크 업(Color Break-Up:이하 'CBU'라 함) 현상이 발생하게 된다.
도 4는 도 1의 데이터 주기 제어부의 다른 실시예를 나타낸 도면이다.
도 1 및 도 4에 도시된 바와 같이, 데이터 주기 제어부(120)는 데이터 클럭신호(DCLK)를 2 분주 하여 상기 2 분주 신호를 출력하는 제 1 분주기(244)와, 수평동기신호(Hsync)를 2 분주 하여 상기 2 분주 신호를 출력하는 제 2 분주기(247)와 수직동기신호(Vsync)를 2 분주 하여 상기 2 분주 신호를 출력하는 제 3 분주기(250)와 상기 제 3 분주기(250)로부터 출력된 2 분주 신호에 의해 제어되는 제 2 선택부(249) 및 상기 제 2 선택부(249)로부터 출력된 신호에 의해 제어되는 제 1 선택부(246)를 포함한다.
또한, 상기 데이터 주기 제어부(120)는 상기 제 1 분주기(244)의 출력단에 구비되어 상기 제 1 분주기(244)로부터 출력된 2 분주 신호를 반전시켜 상기 제 1 선택부(246)로 공급하는 제 1 인버터(245) 및 상기 제 2 분주기(247)의 출력단에 구비되어 상기 제 2 분주기(247)로부터 출력된 2 분주 신호를 반전시켜 상기 제 2 선택부(249)로 공급하는 제 2 인버터(248)를 더 포함한다.
상기 제 1 분주기(244)는 외부의 입력부로부터의 데이터 클럭신호(DCLK)를 2 분주 시켜 상기 2 분주 신호를 상기 제 1 선택부(246)로 출력한다. 이때, 상기 제 1 분주기(244)에 의해 출력된 2 분주 신호를 제 1 출력신호라 정의한다. 상기 제 2 분주기(247)는 외부의 입력부로부터의 수평동기신호(Hsync)를 2 분주 시켜 상기 2 분주 신호를 상기 제 2 선택부(249)로 출력한다. 이때, 상기 제 2 분주기(247)에 의해 출력된 2 분주 신호를 제 2 출력신호라 정의한다. 상기 제 3 분주기(250)는 외부의 입력부로부터의 수직동기신호(Vsync)를 2 분주 시켜 상기 2 분주 신호를 상기 제 2 선택부(249)로 출력하여 상기 제 2 선택부(249)를 제어하는 제어신호로써 사용된다. 이때, 상기 제 3 분주기(250)에 의해 출력된 2 분주 신호를 제 3 출력신호라 정의한다.
상기 제 1 인버터(245)는 상기 제 1 출력신호를 반전시키고, 상기 제 1 반전 출력신호를 상기 제 1 선택부(246)로 공급한다. 상기 제 2 인버터(248)는 상기 제 2 출력신호를 반전시키고, 상기 제 2 반전 출력신호를 상기 제 2 선택부(249)로 공급한다.
상기 제 1 선택부(246)는 상기 제 1 분주기(244)로부터 공급된 제 1 출력신호와 상기 제 1 인버터(245)로부터 공급된 제 1 반전 출력신호를 상기 제 2 선택부(249)로부터 출력된 신호에 따라 교번적으로 출력한다. 상기 제 1 선택부(246)에서 출력된 신호는 도 1에 도시된 데이터 변조부(도 1의 110)의 제 1 선택부(116)로 공급된다.
상기 제 2 선택부(249)는 상기 제 2 분주기(247)로부터 공급된 제 2 출력신호와 상기 제 2 인버터(248)로부터 공급된 제 2 반전 출력신호를 상기 제 3 분주기(250)로부터 공급된 제 3 출력신호에 따라 교번적으로 출력한다. 정확히, 상기 제 2 선택부(249)에서 출력된 신호는 상기 제 1 선택부(246)를 제어하여 상기 제 1 선택부(246)가 최종적으로 상기 제 1 분주기(244)로부터 공급된 제 1 출력신호 및 상기 제 1 인버터(245)로부터 공급된 제 1 반전 출력신호를 교번적으로 출력하게 한다.
이로인해, 상기 제 1 선택부(246)는 상기 제 1 분주기(244)로부터 공급된 제 1 출력신호와 상기 제 1 인버터(245)로부터 공급된 제 1 반전 출력신호를 한 서브 픽셀 단위로 교번적으로 출력한다. 상기 제 1 선택부(246)에서 출력된 제 1 출력신호 및 제 1 반전 출력신호는 상기 데이터 변조부(도 1의 110)의 제 1 선택부(116)로 공급되어 상기 제 1 선택부(116)를 제어하는 역할을 한다.
이때, 상기 데이터 변조부(110)는 앞서 서술한 바와 같이, 상기 로우 및 하이 감마 보상부(112, 114)를 구비하여 상기 로우 및 하이 감마 보상부(112, 114)로부터 공급된 로우 감마 보상 데이터 및 하이 감마 보상 데이터를 상기 제 1 선택부(116)로 공급한다.
상기 제 1 선택부(116)는 상기 로우 감마 보상 데이터 및 하이 감마 보상 데이터를 상기 제 1 선택부(116)로 공급된 제 1 출력신호 및 제 1 반전 출력신호에 의해 교번적으로 상기 데이터 드라이버(106)로 출력한다. 이로인해, 상기 데이터 드라이버(106)는 도 1에 도시된 액정패널(도 1의 102)의 서브픽셀로 상기 제 1 선택부(116)에서 출력되는 순서대로 상기 로우 감마 보상 데이터 및 하이 감마 보상 데이터를 공급한다.
따라서, 한 프레임 동안 상기 액정패널(102) 상에 인접하는 서브 픽셀에 로우 감마 보상 데이터와 하이 감마 보상 데이터가 번갈아 가며 공급된다. 또한, 다음 프레임에서 상기 로우 감마 보상 데이터가 공급된 서브 픽셀에는 하이 감마 보상 데이터가 공급되고, 상기 하이 감마 보상 데이터가 공급된 서브 픽셀에는 로우 감마 보상 데이터가 공급된다.
이와 같이, 한 프레임 내에서 인접하는 서브 픽셀에 로우 및 하이 감마 보상 데이터를 번갈아 가며 공급함으로써 프레임 및 서브 픽셀 간에 휘도 차이가 나지 않아서 플리커를 방지할 수 있다. 또한, 인접하는 서브 픽셀에 로우 및 하이 감마 보상 데이터를 번갈아 가며 공급함으로써, 특정 서브 픽셀에 로우 및 하이 감마 보상 데이터가 공급되어 발생한 색분리 현상(CBU)을 방지할 수 있게 된다.
이상에서 살펴본 바와 같이, 본 발명에 따른 액정표시장치는 인접하는 서브 픽셀에 로우 및 하이 감마 보상 데이터를 서브 픽셀 단위마다 번갈아 가며 공급하고 또한 프레임 마다 인접하는 서브 픽셀에 로우 및 하이 감마 보상 데이터를 번갈아 가며 공급함으로써 플리커를 방지할 수 있다.
본 발명에 따른 액정표시장치는 인접하는 서브 픽셀에 로우 및 하이 감마 보상 데이터가 번갈아 가며 공급됨에 따라 특정 서브 픽셀에 로우 및 하이 감마 보상 데이터를 지속적으로 공급하여 발생한 색분리 현상(CBU)을 방지할 수 있다.
본 발명에 따른 액정표시장치는 플리커가 방지됨에 따라 화질을 향상시킬 수 있다.
본 발명은 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
Claims (8)
- 액정패널의 화소에 입력될 데이터를 공급하는 입력부;상기 액정패널을 구동하기 위한 구동부;상기 입력부로부터의 데이터를 로우 및 하이 감마 보상 데이터로 변환하여 상기 변환된 로우 및 하이 감마 보상 데이터를 상기 구동부로 교번적으로 공급하는 데이터 보상부; 및상기 데이터 보상부가 상기 로우 및 하이 감마 보상 데이터를 교번적으로 출력하도록 상기 데이터 보상부를 제어하는 데이터 주기 제어부;를 포함하는 것을 특징으로 하는 액정표시장치.
- 제 1항에 있어서,상기 데이터 보상부는,상기 입력부로부터 공급된 데이터의 계조를 높게 하는 하이 감마 보상부;상기 입력부로부터 공급된 데이터의 계조를 낮게 하는 로우 감마 보상부; 및상기 하이 감마 보상부 및 로우 감마 보상부로부터 출력된 각각의 보상 데이터를 상기 데이터 주기 제어부로부터 공급된 제어신호에 의해 교번적으로 출력하여 상기 구동부로 출력하는 선택부;를 포함하는 것을 특징으로 하는 액정표시장치.
- 제 1항에 있어서,상기 입력부와 상기 데이터 보상부 사이에 위치하며, 상기 구동부로 공급될 제 1 주파수의 데이터를 상기 제 1 주파수 보다 높은 제 2 주파수의 데이터로 변환하는 프레임 주파수 변환부를 더 포함하는 것을 특징으로 하는 액정표시장치.
- 제 3항에 있어서,상기 프레임 주파수 변환부는,상기 제 1 주파수의 데이터를 제 2 주파수로 변경하는 제 1 및 제 2 프레임 메모리;상기 제 1 및 제 2 프레임 메모리를 리드/라이트 상태로 교번적으로 동작되도록 하게 하는 제 1 및 제 2 제어용 스위치; 및상기 제 1 및 제 2 제어용 스위치를 온/오프 하는 제어신호를 생성하는 분주기를 포함하는 것을 특징으로 하는 액정표시장치.
- 제 1항에 있어서,상기 데이터 주기 제어부는,외부로부터 공급된 데이터 클럭신호를 2 분주하는 제 1 분주기;상기 데이터 클럭신호를 6 분주 하는 제 2 분주기;상기 제 1 및 제 2 분주기에서 각각 분주된 신호를 연산하여 제 1 및 제 2 논리 구간의 비율이 1:2 인 6 분주 신호를 생성하는 듀티비 조정부;상기 듀티비 조정부에서 생성된 6 분주 신호를 반전시켜 상기 반전 6 분주 신호를 출력하는 인버터; 및상기 듀티비 조정부로부터 생성된 6 분주 신호와 상기 인버터에서 생성된 반전 6 분주 신호를 교번적으로 상기 데이터 변조부로 출력하는 선택부;를 포함하는 것을 특징으로 하는 액정표시장치.
- 제 5항에 있어서,외부로부터 공급된 수직동기신호를 2 분주 하여 상기 선택부가 상기 듀티비 조정부로부터 생성된 6 분주 신호와 상기 인버터에서 생성된 반전 6 분주 신호를 교번적으로 출력하도록 제어하는 제 3 분주기를 더 포함하는 것을 특징으로 하는 액정표시장치.
- 제 1항에 있어서,상기 데이터 주기 제어부는,외부로부터 공급된 데이터 클럭신호를 2 분주한 제 1 출력신호를 출력하는 제 1 분주기;외부로부터 공급된 수평동기신호를 2 분주한 제 2 출력신호를 출력하는 제 2 분주기;외부로부터 공급된 수직동기신호를 2 분주한 제 3 출력신호를 출력하는 제 3 분주기;상기 제 1 분주기의 출력단에 위치하며, 상기 제 1 분주기에서 출력된 제 1 출력신호를 반전시킨 제 1 반전 출력신호를 생성하는 제 1 인버터;상기 제 2 분주기의 출력단에 위치하며, 상기 제 2 분주기에서 출력된 제 2 출력신호를 반전시킨 제 2 반전 출력신호를 생성하는 제 2 인버터;상기 제 3 출력신호에 의해 제어되며, 상기 제 2 출력신호 및 제 2 반전 출력신호를 교번적으로 출력하는 제 1 선택부; 및상기 제 1 선택부에서 출력된 신호에 의해 제어되며, 상기 제 1 출력신호 및 제 1 반전 출력신호를 교번적으로 출력하여 상기 데이터 변조부로 공급하는 제 2 선택부;를 포함하는 것을 특징으로 하는 액정표시장치.
- 액정패널에 데이터를 입력하는 입력부와, 상기 액정패널을 구동하기 위한 구동부를 포함하는 액정표시장치의 구동방법에 있어서,상기 입력부로부터 입력된 데이터를 로우 및 하이 감마 보상 데이터로 변환하는 단계;상기 로우 및 하이 감마 보상 데이터를 교번적으로 출력하도록 제어하는 제어신호를 생성하는 단계;상기 제어신호에 의해 상기 변환된 로우 및 하이 감마 보상 데이터가 상기 구동부로 교번적으로 공급되는 단계;상기 로우 및 하이 감마 보상 데이터가 교번적으로 상기 액정패널 상에 표시되는 단계;를 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060138349A KR101365896B1 (ko) | 2006-12-29 | 2006-12-29 | 액정표시장치 및 그의 구동방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060138349A KR101365896B1 (ko) | 2006-12-29 | 2006-12-29 | 액정표시장치 및 그의 구동방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080062475A true KR20080062475A (ko) | 2008-07-03 |
| KR101365896B1 KR101365896B1 (ko) | 2014-02-24 |
Family
ID=39814603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060138349A KR101365896B1 (ko) | 2006-12-29 | 2006-12-29 | 액정표시장치 및 그의 구동방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101365896B1 (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130071227A (ko) * | 2011-12-20 | 2013-06-28 | 엘지디스플레이 주식회사 | 액정표시장치와 그 구동 방법 |
| KR101528922B1 (ko) * | 2008-05-14 | 2015-06-16 | 엘지디스플레이 주식회사 | 액정표시장치와 그 구동방법 |
| US9466261B2 (en) | 2012-05-31 | 2016-10-11 | Samsung Display Co., Ltd. | Display device and driving method thereof |
| KR20190071486A (ko) * | 2017-12-14 | 2019-06-24 | 엘지디스플레이 주식회사 | 두루마리형 연성표시장치 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100389023B1 (ko) * | 2001-05-30 | 2003-06-25 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 감마전압 보정 방법 및 장치 |
| KR100949499B1 (ko) * | 2003-02-14 | 2010-03-24 | 엘지디스플레이 주식회사 | 액정표시장치의 구동방법 및 그의 구동회로 |
| KR20050055159A (ko) * | 2003-12-05 | 2005-06-13 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 구동방법 |
| KR20050095443A (ko) * | 2004-03-26 | 2005-09-29 | 엘지.필립스 엘시디 주식회사 | 온도보상회로를 구비한 필드 시퀀셜 컬러 액정표시장치와그 구동방법 |
-
2006
- 2006-12-29 KR KR1020060138349A patent/KR101365896B1/ko active IP Right Grant
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101528922B1 (ko) * | 2008-05-14 | 2015-06-16 | 엘지디스플레이 주식회사 | 액정표시장치와 그 구동방법 |
| KR20130071227A (ko) * | 2011-12-20 | 2013-06-28 | 엘지디스플레이 주식회사 | 액정표시장치와 그 구동 방법 |
| US9466261B2 (en) | 2012-05-31 | 2016-10-11 | Samsung Display Co., Ltd. | Display device and driving method thereof |
| KR20190071486A (ko) * | 2017-12-14 | 2019-06-24 | 엘지디스플레이 주식회사 | 두루마리형 연성표시장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101365896B1 (ko) | 2014-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4768344B2 (ja) | 表示装置 | |
| JP5220268B2 (ja) | 表示装置 | |
| KR101329438B1 (ko) | 액정표시장치 | |
| JP5110788B2 (ja) | 表示装置 | |
| US20070070019A1 (en) | Method and apparatus for driving liquid crystal display | |
| US8253678B2 (en) | Drive unit and display device for setting a subframe period | |
| KR101308207B1 (ko) | 액정표시장치 및 그의 구동방법 | |
| KR20140108957A (ko) | 액정 표시 장치 및 영상 신호 처리 방법 | |
| JP2011007889A (ja) | 液晶表示装置 | |
| JP2008256954A (ja) | 表示装置 | |
| US8259050B2 (en) | Liquid crystal display device and video processing method thereof | |
| JP5111097B2 (ja) | 液晶表示装置 | |
| KR20060047359A (ko) | 액정 표시 장치 및 그 구동 방법 | |
| JP2008256841A (ja) | 表示装置 | |
| KR101354272B1 (ko) | 액정표시장치 및 그 구동 방법 | |
| JP2009058784A (ja) | 表示装置 | |
| KR101365896B1 (ko) | 액정표시장치 및 그의 구동방법 | |
| JP2011141557A (ja) | 表示装置 | |
| KR20070078551A (ko) | 액정 표시 장치 및 그 구동 방법 | |
| KR101340663B1 (ko) | 인버전 방식의 액정 표시 장치 및 그 구동 방법 | |
| KR20110062766A (ko) | 영상 표시 장치의 프레임 레이트 컨트롤 디더링 회로 및 방법 | |
| JP4908985B2 (ja) | 表示装置 | |
| JP2008309839A (ja) | 表示装置 | |
| KR20100005978A (ko) | 액정 표시장치의 구동장치와 그 구동방법 | |
| KR20030020690A (ko) | 액정표시장치의 구동방법 및 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20170116 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20190114 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20200116 Year of fee payment: 7 |