KR20080060261A

KR20080060261A - 자기 터널 접합 전류 센서들

Info

Publication number: KR20080060261A
Application number: KR1020087010161A
Authority: KR
Inventors: 영서 정; 로버트 더블유. 배어드; 마크 에이. 두람; 조지 더블유. 그린케위치; 에릭 제이. 샐터; 지앙-카이 주오
Original assignee: 프리스케일 세미컨덕터, 인크.
Priority date: 2005-10-28
Filing date: 2006-10-20
Publication date: 2008-07-01
Also published as: WO2007053340A3; JP2009514229A; TW200737186A; TWI435324B; WO2007053340A2; US7239543B2; US20070097732A1

Abstract

액티브 회로 컴포넌트(604, 804) 및 전류 센서(602, 802)를 포함하는 집적 회로 장치(600)가 제공된다. 액티브 회로 컴포넌트(604, 804)는 제 1 도전층(206) 및 제 2 도전층(210) 사이에 결합될 수 있고 제 1 전류를 형성하도록 구성된다. 전류 센서(602, 802)는 액티브 회로 컴포넌트 상에 배치된다. 전류 센서(602, 802)는 제 1 도전층(206) 및 제 2 도전층(210) 사이에 배치된 자기 터널 접합("MTJ") 코어(Magnetic Tunnel Junction core)를 포함할 수 있다. MTJ 코어는 제 1 전류를 감지하도록 구성되고 MTJ 코어에서 감지된 제 1 전류에 기초하여 제 2 전류를 생성한다.

자기 터널 접합 전류 센서, 액티브 회로 컴포넌트, 자기 터널 접합 코어, MRAM 셀 어레이, 더미 MRAM 셀

Description

자기 터널 접합 전류 센서들{MAGNETIC TUNNEL JUNCTION CURRENT SENSORS}

본 발명은 일반적으로 전자 장치들에 관한 것이다. 특히, 본 발명은 감지 능력(sensing capability)을 포함하는 집적 회로 장치, 및 특히 자기 터널 접합들(magnetic tunnel junctions; MTJ)을 실행하는 전류 센서들(current sensors)에 관한 것이다.

MRAM은 데이터를 저장하기 위하여 전자 전하들(electronic charges)을 사용하는 다른 RAM 기술들과 대조하여, 데이터를 저장하기 위하여 자기 극성(magnetic polarization)을 사용하는 비휘발성 메모리 기술(nonvolatile memory technology)이다. MRAM의 하나의 주요 장점은 인가된 시스템 전력의 부재시 저장된 데이터를 유지하는 것이고, 따라서 비휘발성 메모리이다. 일반적으로, MRAM은 반도체 기판상에 형성된 다수의 자기 셀들(magnetic cells)을 포함하고, 여기서 각각의 셀은 하나의 데이터 비트를 나타낸다. 정보는 셀 내의 자기가 없는 층의 자화 방향(magnetization direction)을 변경함으로써 셀에 기입되고, 일 비트는 셀의 저항(낮은 저항은 통상적으로 "0" 비트를 나타내고 높은 저항은 통상적으로 "1" 비트를 나타냄)의 저항을 측정함으로써 판독된다.

MRAM 장치는 일반적으로 도전성 비트 라인들(conductive bit lines), 도전성 디지트 라인들(conductive digit lines), 및/또는 로컬 상호접속부들 등을 사용하여 상호접속된 셀들의 어레이를 포함한다. 실제 MRAM 장치들은 공지된 반도체 프로세스 기술들을 사용하여 제조된다. 예를 들면, 비트 및 디지트 라인들은 하나 이상의 절연(insulating) 및/또는 부가적인 금속 층들에 의해 분리되는 다른 금속 층들로 형성된다. 종래의 제조 프로세스들은 별개의 MRAM 장치들이 전용 기판상에 쉽게 제조되게 한다.

스마트 전력 집적 회로들(smart power integrated circuits)은 제어되고 지능형 방식으로 동작 전력을 생성 및 제공할 수 있는 단일 칩 장치들이다. 스마트 전력 집적 회로들은 통상적으로 전력 회로 컴포넌트, 아날로그 제어 컴포넌트, 및 디지털 논리 컴포넌트를 포함한다. 스마트 전력 집적 회로들은 위치, 움직임, 힘, 가속, 온도, 압력 등과 같은 물리적 파라미터들을 측정 또는 검출하기 위하여 사용될 수 있는 하나 이상의 센서들을 또한 포함할 수 있다. 이러한 센서들은 예를 들면 동작 조건들을 변경하는 것에 응답하여 출력 전력을 제어하기 위하여 사용될 수 있다. 예를 들면, 셀 전화들에서, 스마트 전력 제품들은 전력 소비를 조절하고, 오디오 신호들을 증폭하고, 전력을 컬러 스크린들에 공급하도록 설계될 수 있다. 잉크젯 프린터들에서, 스마트 전력 제품들은 모터들을 구동하고 잉크 전달을 위한 노즐들을 가열할 수 있다. 자동차들에서, 스마트 전력 제품들은 엔진 및 브레이킹 시스템들, 에어백 전개들, 및 좌석 배치를 제어한다.

스마트 전력 및 자기 랜덤 액세스 메모리(magnetic random access memory; MRAM) 설계들을 구현하는 집적 회로들(IC)에서, 전류 감지(current sensing)는 회 로, 장치 또는 시스템을 보호하기 위하여 전력 IC 설계의 중요한 엘리먼트이다.

상기된 바와 같은 파라미터들을 측정하기 위한 기존 센서들은 당업자에게 잘 공지된 다양한 제한들로 인해 고통받는다. 상기 제한들의 예들은 과도한 크기 및 무게, 부적당한 감도 및/또는 동적 범위, 비용, 신뢰성 및 다른 요인들을 포함한다. 따라서, 개선된 센서들, 특히 반도체 장치들 및 집적 회로들이 쉽게 집적될 수 있는 센서들 및 이 센서들의 제조 방법들이 계속하여 요구된다.

많은 현대 애플리케이션들의 소형화는 전자 장치들의 물리적 크기를 감소, 다중 컴포넌트들 또는 장치들을 단일 칩에 집적화, 및/또는 회로 레이아웃 효율성 개선을 위하여 바람직하다. 이상적으로, 이러한 센서들은 센서들이 소비하는 부가적인 레이아웃 영역 또는 공간을 감소시키는 비용 효율적 방식으로 제조되어야 한다. 단일 기판상에 센서 컴포넌트들을 포함하는 스마트 전력 아키텍처(smart power architecture)로 집적된 MRAM 아키텍처를 포함하는 반도체 기반 장치 및 제조 방법들을 제공하는 것은 바람직하고, 특히 여기서 MRAM 아키텍처 및 스마트 전력 아키텍처는 동일한 처리 기술을 사용하여 제조되어 센서가 반도체 장치 및 집적 회로 구조들과 호환 가능하다.

따라서, 다양한 물리적 파라미터들을 측정하기 위하여 적용할 수 있는 개선된 센서 및 방법을 제공하는 것은 바람직하다. 또한 개선된 센서 및 방법이 측정된 물리적 파라미터를 전기 신호를 전환하는 것은 바람직하다. 개선된 측정 성능을 나타내고 3차원 아키텍처로 집적될 수 있는 센서들을 제공하는 것은 바람직하다. 본 발명의 다른 바람직한 특징들 및 특성들은 첨부 도면들 및 상기 기술 분야 및 배경 기술을 참조하여 추후 상세한 설명 및 첨부된 청구항들로부터 명백하게 될 것이다.

본 발명의 보다 완전한 이해는 다음 도면들과 관련하여 고려될 때, 상세한 설명 및 청구항들을 참조하여 유도될 수 있고, 유사한 참조 번호들은 도면들을 통하여 유사한 엘리먼트들을 나타낸다.

도 1은 예시적인 실시예에 따라 구성된 MRAM 셀의 개략적인 투시도.

도 2는 간략화된 스마트 전력 집적 회로 아키텍처(smart power integrated circuit architecture)의 개략적인 단면도.

도 3은 예시적인 실시예에 따라 구성된 집적 회로 장치의 개략도.

도 4는 도 3에 도시된 집적 회로 장치의 개략적인 단면도.

도 5는 예시적인 실시예에 따라 구성된 집적 회로 장치의 개략적인 단면도.

도 6은 예시적인 실시예에 따라 구성된 집적 회로 장치의 컴포넌트들 및 엘리먼트들의 간략화된 도면.

도 7은 예시적인 실시예에 따라 구성된 집적 회로 장치의 컴포넌트들 및 엘리먼트들의 간략화된 도면.

도 8은 예시적인 실시예에 따른 연관된 액티브 회로(또는 "스마트 전력") 컴포넌트의 전류 변화들을 감지하기 위한 MTJ 코어 전류 센서(MTJ core current sensor)의 구현을 도시하는 회로도.

도 9는 적어도 하나의 전극들이 사각형인 본 발명의 실시예에 따른 MTJ 전극들의 분해 평면도.

도 10은 전극들 중 어느 하나 또는 모두가 다양한 예시적인 비사각형 모양들인 경우 본 발명의 실시예들에 따른 MTJ 전극들의 분해 평면도.

도 11은 전극들 중 적어도 하나가 다른 전극에 관련하여 다양한 각도 배열들을 가지는 경우 MTJ 전극들의 평면도.

도 12는 예시적인 실시예에 따른 MTJ 코어 전류 센서를 제조하는 방법을 도시하는 흐름도.

다음 상세한 설명은 단순히 사실적인 도시이고 본 발명 또는 애플리케이션 및 본 발명의 이용들을 제한하고자 하지 않는다. 게다가, 상기 기술 분야, 배경, 요약서 또는 다음 상세한 설명에 제공된 임의의 표현되거나 함축된 이론에 의해 한정되지 않는다.

요약을 위하여, MRAM 설계, MRAM 동작, 반도체 장치 제조, 및 집적 회로 장치들의 다른 양태들과 관련된 종래 기술들 및 특징들은 여기에 상세히 기술되지 않을 수 있다. 게다가, 여기에 포함된 다양한 도면들에 도시된 회로/컴포넌트 레이아웃들 및 구성들은 본 발명의 예시적인 실시예들을 나타내기 위한 것이다. 많은 대안 또는 부가적인 회로/컴포넌트 레이아웃들이 실제 실시예에서 제공될 수 있다는 것이 주의되어야 한다.

다음 상세한 설명은 엘리먼트들 또는 피처들(features)이 서로 "접속" 또는 "결합"되는 것을 나타낼 수 있다. 여기에 사용된 바와 같이, 표현적으로 반대로 언급되지 않으면, "접속"은 하나의 엘리먼트/피쳐가 직접 다른 엘리먼트/피쳐에 직접적으로(또는 간접적으로) 접합되는 것을 의미하고, 필수적으로 기계적인 접합을 의미하지 않는다. 이와 같이, 만약 표현적으로 다르게 언급되지 않으면, "결합"은 하나의 엘리먼트/피쳐들이 다른 엘리먼트/피쳐에 직접적으로 또는 간접적으로(또는 상기 다른 엘리먼트/피쳐를 통하여 직접적으로 또는 간접적으로) 접합되는 것을 의미하고, 필수적으로 기계적 접합을 의미하지 않는다.

도시의 간략화 및 명확화를 위하여, 도면은 구성의 일반적인 방식을 도시하고, 잘 공지된 피쳐들 및 기술들의 상세한 설명들 및 세목들은 본 발명을 불필요하게 불명확하게 하지 않도록 생략될 수 있다. 부가적으로, 도면들의 엘리먼트들은 필수적으로 비례적으로 도시되지 않는다. 예를 들면, 도면들의 엘리먼트들 또는 영역들의 일부의 크기들은 본 발명의 실시예들의 이해를 돕기 위하여 다른 엘리먼트들 또는 영역들에 비해 과장될 수 있다.

상세한 설명 및 청구항들에서 용어들 "제 1", "제 2", "제 3", "제 4" 등은 필수적으로 특정 순서 또는 연대순을 기술하기 위한 것이 아니고 유사한 엘리먼트들 사이를 구별하기 위하여 사용된다. 여기에 기술된 본 발명의 실시예들이 예를 들어 도시되거나 그렇지 않으면 여기에 기술된 순서와 다른 시퀀스로 동작할 수 있도록 사용된 용어들이 적당한 환경들 하에서 상호교환할 수 있다는 것이 이해된다. 게다가, 용어들, "포함하다", "내포하다", "갖다" 및 이들의 변형들은, 엘리먼트들의 리스트를 포함하는 프로세스, 방법, 물품, 또는 장치가 이들 엘리먼트들로 필수 적으로 제한되지 않고, 상기 프로세스, 방법, 물품, 또는 장치에 표현적으로 리스트되거나 고유하지 않은 다른 엘리먼트들을 포함할 수 있도록 비배타적 포함들을 커버하기 위한 것이다.

상세한 설명 및 청구항들에서 용어들 "좌측", "우측", "안쪽", "바깥쪽", "정면", "후면", "상부", "하부", "최상부", "바닥부", "위", "아래", "상", "하" 등은 필수적으로 영구적인 상대적 위치들을 기술하기 위한 것이 아니고 설명 목적을 위하여 사용된다. 여기에 기술된 실시예들이 예를 들어 여기에 도시되거나 그렇지 않으면 기술된 것과 다른 방향으로 동작할 수 있도록 사용된 용어들이 적당한 환경들 하에서 상호교환할 수 있다는 것이 이해된다. 여기에 사용된 용어 "결합(coupled)"은 전기 또는 비전기 방식으로 직접적으로 또는 간접적으로 접속된 것으로 정의된다.

실제 MRAM 아키텍처는 적합한 반도체 제조 처리를 사용하여 기판상에 형성될 수 있다. 실제로, 여기에 기술된 MRAM 구조들은 통상적인 MRAM 제조 처리를 사용하여 형성될 수 있다. 실제 MRAM 장치는 통상적으로 수백만의 셀들을 포함할 것이다. 일반적으로, MRAM 아키텍처는 하나의 금속 층으로 형성된 적어도 하나의 디지트 라인(digit line), 다른 금속 층으로 형성된 적어도 하나의 비트 라인(bit line), 및 두 개의 금속 층들 사이에 형성된 자기 터널 접합("MTJ") 코어를 포함한다. MTJ 코어는 MRAM 아키텍처를 위한 메모리 위치들의 어레이를 형성하는 셀들을 포함한다.

도 1은 예시적인 실시예에 따라 구성된 MRAM 셀(200)의 개략적인 투시도이 다. MRAM 아키텍처의 각각의 셀은 도 1에 도시된 바와 같이 구성될 수 있다. MRAM 셀(200)은 상부 강자기(upper ferromagnetic) 또는 합성 반강자기(synthetic antiferromagnetic)("SAF") 층(202), 또는 하부 강자기(lower ferromagnetic)는 SAF 층(204), 및 두 개의 강자기 층들 사이의 터널 배리어 층(206) 중 어느 하나를 포함한다. 이러한 실시예에서, 상부 강자기 또는 SAF 층(202)은 자화 방향이 셀(200)의 비트 상태를 변경하기 위하여 스위칭될 수 있기 때문에, 자유 자기 층을 구성한다. 그러나, 하부 강자기 또는 SAF 층(204)은 자화 방향이 하나의 방향으로 고정되고 정상 동작 조건들 동안 극성 방향을 변경하지 않기 때문에 고정된 자기 층이다. 상부 강자기 또는 SAF 층(202)의 자화가 하부 강자기 층(204)의 자화 방향에 평행할 때, 셀(200) 양단 저항은 낮은 저항 상태에 있다. 상부 강자기 층(202)의 자화 방향이 하부 강자기 층(204)의 자화 방향과 역평행(anti-parallel)일 때, 셀(200) 양단 저항은 높은 저항 상태에 있다. 주어진 셀(200)에서 데이터("0" 또는 "1")는 셀(200)의 저항을 측정함으로써 판독된다. MRAM 셀(200)에 대한 데이터를 판독 및 기입하기 위하여 사용된 기술들은 당업자에게 공지되었고 그러므로 여기에 상세히 기술되지 않을 것이다.

도 1은 또한 셀(200)에 대응하는 비트 라인(208) 및 디지트 라인(210)(개별적으로 집합적으로 여기서 "프로그램 라인들(program lines)"이라 함)을 도시한다. 자유 자기 층(202)의 자화 방향은 토글(toggle) 애플리케이션을 위하여 디지트 및 비트 라인들로부터 인가된 펄스들에 응답하여 회전하고 양쪽 디지트 및 비트 펄스들이 단일 자기 자유 층(또는 종래의) 애플리케이션에 동시에 인가될 때 완전히 180도 역전된다. 통상적인 넌-토글(non-toggle) MRAM에서, 비트의 방향은 디지트 라인(210) 전류의 일정한 극성을 유지하면서 비트 라인(208)의 전류의 극성을 반대로 함으로써 스위칭된다. 실제적인 전개에서, 비트 라인(208)은 각각의 접속된 셀들에 공통 기입 전류(common write current)를 제공하기 위하여 임의의 수의 유사한 MRAM 셀들(예를 들면, 셀들의 컬럼)에 접속될 수 있다.

도 1에 도시된 바람직한 실시예에서, 자기 클래딩(magnetic cladding) 또는 차폐 층들(shielding layers)(214, 218)은 효율성, 안정성을 개선하고 MRAM 셀에 인접한 전류 라우팅들(current routings)로 인한 신호 노이즈/간섭을 감소시키기 위하여 제공될 수 있다. 이러한 실시예에서, 디지트 라인(210)은 도전성 디지트 엘리먼트(212) 및 소프트 자기 재료(soft magnetic material)로 형성된 투과성 클래딩 재료(permeable cladding material; 214)를 포함한다. 이러한 실시예에서, 클래딩(214)은 부분적으로 도전성 엘리먼트(212)를 둘러싼다. 특히, 클래딩(214)은 도전성 엘리먼트(212)의 상부쪽에 면한 표면이 클래딩되지 않고 유지되도록 도전성 엘리먼트(212)의 3 측면들 둘레에 형성된다. 도 1에 도시된 바람직한 실시예에서, 라인(208)은 도전성 비트 엘리먼트(216) 및 투과성 자기 재료로 형성된 크래딩(218)을 포함한다. 이러한 실시예에서, 클래딩(218)은 도전성 엘리먼트(216)를 부분적으로 둘러싼다. 특히, 클래딩(218)은 도전성 엘리먼트(216)의 하부쪽에 면하는 표면이 클래딩되지 않고 유지되도록 도전성 엘리먼트(216)의 3측면들 둘레에 형성된다. 클래딩(214/218)은 프로그래밍의 효율성을 개선하기 위하여 MTJ 쪽으로 자기 플럭스(magnetic flux)를 포커싱하기 위하여 사용될 수 있다. 클래딩은 이웃 비트들에 대한 기입 혼란(write disturbance)을 감소시키는 부가적인 장점을 가진다. 실제 실시예에서, 자기 클래딩은 MRAM 처리에 사용된 구리 프로그램 라인들의 제조시 사용되는 배리어 층들의 일체부이다.

실제 실시예들에서, 도전성 엘리먼트(212) 및 도전성 엘리먼트(216)는 구리 같은 전기 도전성 재료로 형성되고, 클래딩(214/218)은 NiFe, 니켈-철-코발트 합금, 코발트-철 합금, 또는 등등 같은 소프트, 투과성 자기 재료로 형성된다. 일 실시예에서, 클래딩(214/218)은 대략 200 옴스트롱 두께이다(클래딩(214/218)의 측벽들은 약간 얇다). 비록 도전성 엘리먼트들 및 클래딩이 다른 재료들로 구현되지만, 도전성 엘리먼트(212) 및 클래딩(214)은 하나의 공통 금속층(예를 들면, 금속의 4개 층)으로 제조되고, 도전성 엘리먼트(216) 및 클래딩(218)은 다른 공통 금속층(예를 들면, 금속의 5개 층)에서 제조되는 것으로 고려된다.

용어들 "제 1 금속 층" 및 "제 2 금속 층"은 임의의 두 개의 별개의 금속 층들 사이를 구별하기 위하여 여기에서 사용되고, "제 1 금속 층" 및 "제 2 금속 층"은 각각 하나의 금속층 및 두 개의 금속 층들을 가리키지 않는다. 다시 말해서, "제 1 금속 층"은 임의의 층 수 계획에 무관하게 기술된 집적 회로 장치내 임의의 금속 층을 의미하고, "제 2 금속 층"은 임의의 층 수 계획에 무관하게 기술된 집적 회로 장치내 임의의 다른 금속 층을 의미한다.

스마트 전력 집적 회로들은 정밀한 아날로그, 전력 장치들, 및 논리 또는 블록들의 서브세트를 집적하는 결합 CMOS 처리를 사용하여 제조될 수 있다. 스마트 전력 집적 회로들은 다양한 컴포넌트들을 감소시키고 전압 조절, 전력 MOSFET들, 입력 신호 조절, 일시적 보호, 시스템 진단, 및 제어의 기능들을 포함하는 단일 경제적 IC에 이들 기능 모두를 결합한다. 스마트 전력 집적 회로들을 사용하는 IC들은 전력 IC들, 통신, 전력 관리, 보호 및 센서들, 및 많은 다른 특정 기능들과 같은 다양한 기능들을 포함한다. 스마트 전력 집적 회로들은 A/D 및 D/A 컨버터들, 레일 투 레일(rail-to-rail) op 앰프들, 비교기들, 충전 펌프들 및 게이트 드라이브들, 전압 조절기들, 정밀한 기준들, 디지털 논리, 및 비휘발성 메모리를 포함하는 혼합된 신호 형성 블록들의 풍부한 세트를 특징으로 한다. 드라이빙 로드들에 대해, 열적 관리, 단락 회로 보호, 및 진단 로드 감지와 독립적인 유도성 에너지 클램프들(inductive energy clamps)을 가진 전력 MOSFET 장치들이 있다.

도 2는 예로서 적합한 반도체 제조 프로세스를 이용하여 n 에피텍셜 층(254)을 가진 기판(252) 상에 형성된 간략화된 스마트 전력 집적 회로 아키텍처(250)의 개략도이다. 스마트 전력 집적 회로들은 n 타입 또는 p 타입을 채용하여 에피텍셜 층들을 가지고 및/또는 가지지 않고 다양한 타입의 기판들 상에 형성될 수 있다. 실제로, 스마트 전력 집적 회로 아키텍처(250) 및 여기에 기술된 다른 구조들은 임의의 적합한 집적 회로 제조 프로세스를 이용하여 형성될 수 있다. 비록 스마트 전력 집적 회로 아키텍처(250)가 전력 MOSFET(256), CMOS(n-MOSFET(258), p-MOSFET(260)), 및 바이폴라 장치들(262)로 도시되었지만, 실제 스마트 전력 집적 회로는 다이오드들, 레지스터들, 캐패시터들, 인덕터들, 퓨즈들, 안티 퓨즈들, 및 메모리 장치들과 같은 다양한 액티브 및 패시브 컴포넌트들을 통상적으로 포함할 것이다. 일반적으로, 스마트 전력 집적 회로 아키텍처(250)는 적어도 하나의 금속 층을 포함하고, 부가적인 금속 층들은 회로 밀도를 증가시키고 회로 성능을 개선하기 위하여 부가된다. 다양한 n 타입 및 p 타입 웰들은 주입 및 확산과 같은 잘 공지된 반도체 프로세싱을 이용하여 형성된다. 절연 컴포넌트들(264)은 적합한 산화 및/또는 트렌치 프로세스(trench process)를 이용하여 구현될 수 있다.

본 발명의 실시예는 공통 기판상에 형성되고 스마트 전력 아카텍쳐와 결합된 MRAM 아키텍처를 가진 집적 회로 장치에 관한 것이고, MRAM 아키텍처의 적어도 일부 및 스마트 전력 아키텍처의 적어도 일부는 동일한 제조 프로세스에 의해 동시에 형성된다. 여기에 사용된 바와 같이, 스마트 전력 아키텍처는 전기 전력을 관리하도록 구성된 전력 회로 컴포넌트, 및 전력 회로의 동작을 제어, 조절, 모니터링, 수행, 또는 반응하도록 구성된 적어도 하나의 부가적인 컴포넌트를 포함한다. 실제로, 전력 회로 컴포넌트는 전력 트랜지스터들을 포함하고, 적어도 하나의 부가적인 컴포넌트는 제한 없이 센서(예를 들면, 환경 조건 센서, 전자기 센서, 전자기계적 센서, 전기 속성 센서, 변환기(transducer) 등); 전력 제어 컴포넌트; 아날로그 컴포넌트; 디지털 논리 컴포넌트; 또는 임의의 이들의 결합을 포함할 수 있다. 스마트 전력 집적 회로들을 사용하여, 설계자들은 집적된 회로를 달성하기 위하여 실제 애플리케이션들에서 아날로그 부분 및 디지털 부분의 크기를 감소시킬 수 있다. 이것은 설계자들이 경제적으로 보다 많은 피쳐들 및 능력을 칩에 패키징하게 하여, 다이 영역(die area) 감소, 비용 감소, 및 성능을 개선한다. 이런 집적화는 자동 시스템들, 산업 제어들, 및 소비자 전자제품들의 설계자들이 시스템 설계 간략화, 시스템 비용 감소 및 신뢰성을 개선하게 돕는다.

도 3은 예시적인 실시예에 따라 구성된 집적 회로 장치(300)의 개략도이다. 집적 회로 장치(300)는 일반적으로 기판(302)을 포함하고, 상기 기판상에 다수의 기능적인 컴포넌트들이 형성된다. 기판(302)은 실리콘 기반 재료와 같은 임의의 적합한 반도체 재료일 수 있다. 기능적인 컴포넌트들은 도시를 용이하게 하기 위하여 도 3의 블록들에 개략적으로 도시된다. 이 실시예에서, 이들 기능적인 컴포넌트들은 전력 회로 컴포넌트(304), 디지털 논리 컴포넌트(306), 센서 아키텍처(308), MRAM 아키텍처(310), 및 아날로그 전력 제어 컴포넌트(312)를 포함한다. 비록 도 3에 도시되지 않았지만, 집적 회로 장치(300)는 특정 애플리케이션의 요구들을 만족시키는데 필요한 부가적인 컴포넌트들을 포함할 수 있다. 실제로, 이들 기능 컴포넌트들의 몇몇은 협력적인 동작을 수행할 수 있게 함께 결합될 수 있다. 예를 들면, 전력 회로 컴포넌트(304), 디지털 논리 컴포넌트(306), 센서 아키텍처(308), 및 아날로그 전력 제어 컴포넌트(312)는 집적 회로 장치(300)에 대한 스마트 전력 아키텍처를 형성하도록 협력할 수 있다. 이것을 고려하여, 이들 컴포넌트들(개별적으로 또는 임의의 조합으로)은 "스마트 전력 컴포넌트들"로서 여기에서 불린다. 그러나, MRAM 아키텍처(310)는 다른 컴포넌트들에 결합될 필요가 없고 MRAM 아키텍처(310)는 집적 회로 장치(300)의 독립적인 서브시스템으로서 기능하도록 구성될 수 있다. 이런 방식으로 MRAM 아키텍처(310)를 스마트 전력 집적 회로에 임베딩하는 것은 MRAM의 MTJ 코어와 관련해서만 통상적으로 사용되는 층들로부터 센서들을 제조를 가능하게 하면서, 물리적 공간을 효율적으로 사용하게 한다.

본 발명의 일 실제 실시예에서, 전력 회로 컴포넌트(304)는 고전압들 및 고 전류들에서 동작하도록 구성된 하나 이상의 전력 MOSFET 장치들을 포함한다. 대안적인 실시예들은 다른 전력 장치들 및 전력 회로 컴포넌트(304)에 대한 기술들을 사용할 수 있다. 디지털 논리 컴포넌트(306)는 CMOS 트랜지스터들 또는 임의의 적합한 디지털 논리 배열로 구현될 수 있다. 디지털 논리 컴포넌트(306)는 집적 회로 장치(300)의 스마트 전력 아키텍처를 지원하는 디지털 동작들을 수행하도록 구성된다. 아날로그 전력 제어 컴포넌트(312)는 집적 회로 장치(300)의 스마트 전력 아키텍처를 지원하도록 구성된 아날로그 회로 컴포넌트들을 포함한다. 아날로그 전력 제어 컴포넌트(312)는 예를 들면 레지스터들, 캐패시터들, 인덕터들, MOSFET들, 바이폴라 장치들, 및/또는 다른 아날로그 회로 엘리먼트들을 포함할 수 있다.

센서 아키텍처(308)는 하나 이상의 물리적, 전기적, 자기적, 환경적, 또는 집적 회로 장치(300)에 대한 다른 조건들을 감지하도록 구성된다. 이 실시예에서, 집적 회로 장치(300)는 전력 회로 컴포넌트(304)에 의해 생성된 출력 전력을 조절, 제어, 관리 또는 모니터링하기 위하여 센서 아키텍처(308)에 의해 검출된 양, 특성, 파라미터, 또는 현상을 이용한다. 이것을 고려하여, 센서 아키텍처(308)는 제한없이 온도 센서, 습도 센서, 조명 센서, 방사선 센서 등과 같은 환경 조건 센서; 전자기 센서; 변환기와 같은 전기기계적 센서; 진동 센서, 가속도, 스트레스/스트레인 센서(stress/strain sensor) 등과 같은 기계적 센서; 자기장 센서; 또는 전압 센서, 전류 센서, 임피던스 또는 저항 센서, 온도 센서, 캐패시턴스 센서, 인덕턴스 센서 등과 같은 전기 속성 센서를 포함하는 하나 이상의 센서들 또는 센서 컴포넌트들을 채용할 수 있다.

MRAM 아키텍처(310)는 도 1 및 2에 관련하여 상기된 바와 같이 일반적으로 구성될 수 있다. 정말로, 집적 회로 장치(300)는 종래 MRAM 설계들 및 MRAM 아키텍처(310)를 위한 기술들을 채용할 수 있고, 상기 종래 피쳐들은 여기에 상세히 기술되지 않을 것이다. 일반적으로, MRAM 아키텍처(310)는 MRAM 회로 컴포넌트들(314) 및 MRAM 회로 컴포넌트(314)에 결합된 MRAM 셀 어레이(316)를 포함한다(도 4 참조, 집적 회로 장치(300)의 개략적인 단면도). MRAM 회로 컴포넌트(314)는 제한 없이 스위칭 트랜지스터들; 입력/출력 회로; 디코더; 비교기들; 감지 증폭기들 등을 포함하는 MRAM 아키텍처(310)의 동작을 지원하는 임의의 수의 엘리먼트들 또는 피쳐들을 포함할 수 있다.

도 4는 집적 회로 장치(300)의 기능적인 컴포넌트들의 지리적 배치를 일반적으로 도시하는 간략화된 도면이다. 이것과 관련하여, 도 4는 MRAM 아키텍처(310)가 기판(302) 상에 형성되고, (이 실시예에서 전력 회로 컴포넌트(304), 디지털 논리 컴포넌트(316), 센서 아키텍처(308), 및 아날로그 전력 제어 컴포넌트(312)를 포함하는) 스마트 전력 아키텍처가 기판(302) 상에 형성되는 것을 도시한다. 도 4는 MRAM 셀 어레이(316)가 MRAM 회로 컴포넌트(314) 상에 형성되는 것을 도시한다.

본 발명의 일 예시적인 실시예에서, 집적 회로 장치(300)는 프론트 엔드 제조 프로세스(front end fabrication process) 및 백 엔드 제조 프로세스(back end fabrication process)를 가지는 모듈식 프로세스 기술(modular process technology)을 사용하여 제조된다. 이와 관련하여, 프론트 엔드 제조 프로세스는 우선 적시에 수행되고 백 엔드 프로세스가 시작되기 전에 완료된다. 여기에 사용 된 바와 같이, 프론트 엔드 제조 프로세스는 반도체 기판(302), 유전체 층들, 또는 다른 층들 내의 N 및/또는 P 도핑 영역들일 수 있는 "프론트 엔드 층들"을 이용하여 엘리먼트들 또는 피쳐들을 형성하는 것과 관련되고, 백 엔드 제조 프로세스는 금속 또는 도전성 층들, 유전체 층들, MTJ 코어 층들, 또는 다른 층들일 수 있는 "백 엔드 층들"을 사용하여 엘리먼트들 또는 피쳐들을 형성하는 것과 연관된다. 따라서, 프론트 엔드 층들은 기판(302)내 또는 그 위에 배치되고, 백 엔드 층들은 프론트 엔드 층들 위에 배치된다. 실제로, 프론트 엔드 및 백 엔드 제조 프로세스들은 잘 공지된 마스킹(masking), 반응 이온 에칭(reactive ion etching), 물리적 스퍼터링(physical sputtering), 다마신 패터닝(damascene patterning), 물리적 기상 증착, 전기 도금(electroplating), 화학 기상, 및/또는 플라즈마 강화 화학 기상 증착 기술들(plasma enhanced chemical vapor deposition techniques)을 사용할 수 있다. 예를 들면, 여기에 기술된 바와 같은 집적 회로는 CMOS, 바이폴라, 또는 다른 적합한 제조 프로세스들을 레버리지(leverage)할 수 있는 프로세스 기술을 사용하여 제조될 수 있다.

도 4는 예시적인 실시예에 따라 구성된 집적 회로 장치(300)의 컴포넌트들 및 엘리먼트들의 간략화된 도면이다. 집적 회로 장치(300)의 실제 실시예는 도 4에 도시된 부가적인 층들(예를 들면, 금속층들, 유전층들, 및/또는 접지 평면)을 포함할 수 있다. 이 실시예에서, 전력 회로 컴포넌트(304), 아날로그 전력 제어 컴포넌트(312), 디지털 논리 컴포넌트(306), 및 MRAM 회로 컴포넌트(314)는 프론트 엔드 제조 프로세스에 의해 프론트 엔드 층들로 적합하게 형성된다. 이들 프론트 엔드 컴포넌트들 몇몇 또는 모두는 프론트 엔드 제조 프로세스에 의해 동시에 형성될 수 있다. 대조하여, (하나 이상의 센서들을 포함할 수 있는) 센서 아키텍처(308) 및 MRAM 셀 어레이(316)는 백 엔드 제조 프로세스에 의해 백 엔드 층들로 적합하게 형성된다. 이들 백 엔드 컴포넌트들 몇몇 또는 모두는 백 엔드 제조 프로세스에 의해 동시에 형성될 수 있다. 실제로, 프론트 엔드 및 백 엔드 제조 프로세스들은 MRAM 아키텍처(310)를 생성하기 위하여 채용되는 MRAM 제조 프로세스의 모듈들이다. 따라서, 집적 회로 장치(300)의 제조는 스마트 전력 아키텍처를 위한 현존하는 MRAM 제조 프로세스를 레버리지한다. 이런 방식으로, 스마트 전력 아키텍처의 적어도 일부 및 MRAM 아키텍처(310)의 적어도 일부는 선택된 MRAM 제조 프로세스에 의해 동시에 형성될 수 있다.

도 5는 예시적인 실시예에 따라 구성된 집적 회로 장치(500)의 개략적인 단면도이다. 집적 회로 장치(300)는 도 5에 도시된 일반적인 구조를 채용할 수 있다. 집적 회로 장치(500)는 여기에 기술된 방식으로 제조된 MRAM 내장 스마트 전력 집적 회로의 예를 나타낸다. 집적 회로 장치(500)는 일반적으로 기판(502), 기판(502)내 또는 그 위에 형성된 프론트 엔드 층들(503), 및 프론트 엔드 층들(503) 상에 형성된 제 1 백 엔드 층들(504) 및 제 2 백 엔드 층들(506)을 포함한다. 도 5의 점선(508)은 제 1 백 엔드 제조 프로세스 및 제 2 백 엔드 제조 프로세스 사이의 가상 분할 라인을 나타낸다.

본 발명의 일 실제 실시예에서, 집적 회로 장치(500)의 제 1 백 엔드 층들(503)은 금속 일 층(510), 금속 이 층(512), 금속 삼 층(514), 개재하는 유전체 층들(도 5에 분리되어 도시되지 않음), 층들 사이에 라우팅된 도전성 비아들(conductive vias; 516) 등을 포함할 수 있고, 집적 회로 장치(500)의 제 2 백 엔드 층들(506)은 금속 사 층(518), 금속 오 층(520), MTJ 코어 "층"(522), 개재하는 유전체 층들(도 5에 분리되어 도시되지 않음), 층들 사이에 라우팅된 도전성 ㅂ비아들(524) 등을 포함할 수 있다. 상기 기술된 바와 같이, MTJ 코어는 하나 이상의 재료 층에 의해 구현될 수 있다. 그러나, 간략화를 위하여, 도 5는 단일 "층"(522)로서 MTJ 코어를 도시한다. 본 발명의 다른 실시예들에서, 집적 회로 장치(500)는 다소간의 프론트 엔드 층들 및/또는 다소간의 백 엔드 층들을 포함할 수 있다.

예시적인 실시예에서, 전력 회로 컴포넌트(304), 아날로그 전력 제어 컴포넌트(312), 디지털 논리 컴포넌트(306), 및 MRAM 회로 컴포넌트(314)는 금속 일 층(510), 금속 이 층(512), 및/또는 금속 삼 층(514)으로부터 형성된 엘리먼트들을 이용하여 형성되고, 센서 아키텍처(308) 및 MRAM 셀 어레이(316)는 금속 사 층(518), 금속 오 층(520), 및/또는 MTJ 층(522)으로부터 형성된 엘리먼트들을 이용하여 형성된다. MRAM 셀 어레이(316)는 금속 오 층(520) 상에 형성된 다수의 비트 라인들, 금속 사 층(518) 상에 형성된 다수의 디지트 라인들, 및 금속 사 층(518) 및 금속 오 층(520) 사이에 형성된 MTJ 셀들(MTJ 코어 층(522)은 MTJ 셀들을 형성한다)의 어레이를 포함한다. 이러한 실시예에서, 센서 아키텍처(308)는 또한 MTJ 코어 층(522)으로부터 형성된 센서 컴포넌트를 포함한다. 실제로, 이 센서 컴포넌트는 MRAM 셀 어레이(316)의 생성을 위하여 이용된 동일한 백 엔드 제조 프 로세스로 생성된다. 센서 아키텍처(308)는 금속 사 층(518) 및/또는 금속 오 층(520)으로 형성된 부가적인 센서 컴포넌트(도시되지 않음)를 또한 포함할 수 있다. 상기 부가적인 센서 컴포넌트들은 도전성 트레이스들(conductive traces), 제어 회로, 바이어싱 회로 등을 나타낼 수 있다.

센서 아키텍처(308)의 센서는 특정 애플리케이션의 요구들에 적합하도록 적g합하게 구성된다(만약 필요하면 협력하는 회로 또는 피쳐들과 함께). MTJ 코어 층(522)으로부터 제조된 센서는 특정 동작 조건들의 변화가 센서의 전기, 자기, 전자기, 전기화학, 및/또는 다른 특성들의 관련 변화를 유발하도록 설계된다. 도 6 내지 도 11을 참조하여 하기에 기술된 예에서, MTJ 기반 장치는 전류 흐름에 의해 생성된 자기장에 대한 반응에 의해 이웃 도전체를 통하여 흐르는 전류를 감지하도록 구성될 수 있다.

MTJ 전류 센서 구현

전류를 감지하기 위한 종래 실행들과 대조하여, 전류 센서로서 자기 터널 접합(MTJ)의 이용을 위한 기술들은 여기에 기술될 것이다.

MTJ는 자유 자기 층(free magnetic layer) 및 고정 자기 층(pinned magnetic layer)을 포함한다. 고정 자기 층에서, 자화 또는 "자화 벡터(magnitization vector)"의 방향은 통상적으로 일정하거나 일 방향으로 고정되는 반면, 자유 자기 층의 자화 방향은 크기 및 방향, 예를 들면 0°내지 180°까지 변화할 수 있다. 자유 자기 층 및 고정 자기 층 사이의 상호 각도는 고정 자기 층에 관련하여 자유 자기 층 내의 자화 방향에 따른다. 자유 자기 층 및 고정 자기 층 사이의 상호 각 도가 회전할 때, 회전은 MTJ의 터널 자기 저항(tunnel magnetic resistance; TMR)의 변화를 감지하기 위하여 이용될 수 있다.

일 실시예에서, MTJ는 자유 층 및 고정 층의 자화 또는 자기 벡터들이 동일한 방향으로 지향되고 자유 층 및 고정 층 사이의 상호 각도가 0°일 때 평행 상태에서 동작하거나, 자유 층 및 고정 층의 자화 또는 자기 벡터들이 반대 방향으로 지향되고 자유 층 및 고정 층 사이의 상호 각도가 180°일 때 발생하는 역평행 상태에서 동작할 수 있다. 평행 상태에서, MTJ 코어의 TMR은 비교적 낮은 저항을 나타낸다. 역평행 상태에서, MTJ 코어의 TMR은 비교적 높은 저항을 나타낸다.

비트 라인 및 디지트 라인 모두는 전류를 도통시킬 수 있다. 비트 라인 및/또는 디지털 라인 내에서 흐르는 전류들은 대응하는 자기장들을 유발하거나 생성한다. 비트 라인 및/또는 디지트 라인에 의해 생성된 자기장들은 자기장이 변화할 때 자유층의 자기화 벡터가 회전되도록 함으로써 자유 자기 층 및 고정 자기 층 사이의 상호 각도를 변경 또는 변화시킬 수 있어서, 고정 층에 관련하여 자유 층의 상호 각도를 변화시킨다. 상호 각도의 변화들은 MTJ의 출력 TMR의 변화들을 감지하기 위하여 이용될 수 있다.

이와 같이, 비트 라인 및/또는 디지털 라인 내로 흐르는 전류 중 어느 하나의 변화는 MTJ의 출력 TMR을 변화시키는 MTJ의 상호 각도에 영향을 미칠 것이다. 따라서, 자기 터널 접합 코어는 비트 라인 및/또는 디지털 라인에 의해 발생된 자기장을 감지하고 MTJ의 출력 터널 자기 저항(TMR)으로 변환시킨다. MTJ 코어의 출력 TMR을 모니터링함으로써, 전류의 변동들은 또한 모니터링될 수 있다.

자기 터널 접합 장치들은 피드백 제어, 과전류 보호, 및 회로 동작 중단과 같은 다양한 회로 모니터링을 위하여 회로 전류를 감지하기 위하여 사용될 수 있다. MTJ의 성질로 인해, MTJ 전류 센서는 고정밀도 전류 모니터링 능력을 나타낼 수 있다. MTJ 전류 센서는 MRAM 셀들의 컴포넌트들이 비휘발성 메모리(NVM)뿐만 아니라 전류 센서로서 사용되게 하도록 MRAM과 동일한 컴포넌트들을 공유한다. 게다가, 여기에 기술된 MTJ 전류 센서들은 MTJ 전류 센서들이 3차원으로 집적될 수 있기 때문에 우수한 설계 융통성을 제공하고, 여기서 상기 센서들은 집적 회로의 기판내에 통상적으로 제조되는 액티브 회로 또는 "스마트 전력" 컴포넌트들에 수직으로 또는 측면으로 배치될 수 있다. 예를 들면, MTJ 전류 센서는 액티브 회로 또는 "스마트 전력" 컴포넌트들 근처에서 기판상 절연 층(들) 내 어느 곳에나 배치될 수 있다. 이것은 레이아웃 영역을 절약할 수 있게 한다. 이들 특성들은 경제적인 방식으로 처리되고 전류 센서의 전체 성능을 개선할 수 있다.

도 6은 예시적인 실시예에 따라 구성된 집적 회로 장치(600)의 컴포넌트들 및 엘리먼트들의 간략화된 도면이다. 집적 회로 장치(600)의 실제 실시예는 도 6에 도시된 것과 다른 부가적인 층들(예를 들면, 금속 층들, 유전체 층들, 및/또는 접지 평면)을 포함할 수 있다.

도 6에 도시된 바와 같이, 집적 회로 장치(600)는 더미 MRAM 셀(602) 및 액티브 회로 컴포넌트(604)를 포함한다. 액티브 회로 컴포넌트(604)는 기판 층(601)에 형성되거나 제조될 수 있고, 더미 MRAM 셀(602)은 기판 층(601) 위에 배치되고 액티브 회로 컴포넌트(604)로부터 더미 MRAM 셀(602)을 분리하는 절연층 또는 층 (들)(608)에 형성될 수 있다. 중요하게, 이런 구현에서, 더미 MRAM 셀(602)은 중요한 레이아웃 영역이 절약될 수 있게 하는 액티브 회로 컴포넌트(604) 상에 배치된다. 용어 "더미"는 여기에서 감지 애플리케이션들에 이용된 MRAM 셀들을 가리키고 정보 저장 애플리케이션들에 이용된 종래 MRAM 셀들로부터 동일한 것을 구별하기 위하여 이용된다.

이 실시예에서, 액티브 회로 컴포넌트(604)는 예를 들면 전력 회로 컴포넌트, 아날로그 전력 제어 컴포넌트, 또는 프론트 엔드 제조 프로세스에 의해 프론트 엔드 층들로부터 형성된 디지털 논리 컴포넌트를 포함할 수 있다. 액티브 회로 컴포넌트(604)는 제한되지 않지만 "스마트 전력" 컴포넌트들을 포함하는 입력/출력 전류의 모니터링에 바람직한 임의의 집적 장치일 수 있다.

대조하여, 더미 MRAM 셀(602)은 백 엔드 제조 프로세스에 의해 백 엔드 층들로부터 형성된다. 실제로, 프론트 엔드 및 백 엔드 제조 프로세스들은 MRAM 아키텍처(도시되지 않음)를 생성하기 위하여 사용된 MRAM 제조 프로세스의 서브 프로세스들이다. 따라서, 집적 회로 장치(600)의 제조는 스마트 전력 아키텍처를 위해 종래 MRAM 제조 프로세스를 레버리지한다.

이 실시예에서, 더미 MRAM 셀(602)은 액티브 회로 컴포넌트(604)로부터의 전류를 감지하기 위하여 이용될 수 있기 때문에 3차원 집적 "전류 센서(CS)"로서 작동할 수 있다. 비록 도시의 간략화를 위하여 도 6에 도시되지 않았지만, 더미 MRAM 셀(602)은 일반적으로 도 1에 도시된 바와 같이 디지트 라인, 비트 라인, 및 상기 디지트 라인 및 상기 비트 라인 사이에 배치된 자기 터널 접합("MTJ") 코어를 포함한다. 액티브 회로 컴포넌트(604)는 회로 전류(Ickt)를 생성하고, 디지트 라인 및 비트 라인 사이에 전기적으로 결합된다. 더미 MRAM 셀(602), 특히 상기 셀의 자기 터널 접합 코어는 상기 액티브 회로 컴포넌트(604)에 전자기적으로 결합된다. 이것은 자기 터널 접합 코어가 회로 전류(Ickt)를 감지할 수 있게 하여, 회로 전류(Ickt)에 기초하여 감지된 전류(Isense)를 생성하거나 형성하게 한다.

도 7은 본 발명의 예시적인 실시예에 따라 구성된 집적 회로 장치(700)의 컴포넌트들 및 엘리먼트들의 간략화된 도면이다. 이 실시예에서, 다수의 자기 터널 접합(MTJ) 전류 센서들(708)은 "스마트 전력" IC들(704, 706, 712) 및 MRAM 회로(714, 716)와 협력하여 실행될 수 있다. 집적 회로 장치(700)의 실제 실시예는 도 7에 도시된 것과 다른 부가적인 층들(예를 들면, 금속 층들, 유전 층들, 및/또는 접지 평면)을 포함할 수 있다.

집적 회로 장치(700)는 기판(702), 상기 기판(702) 상에 형성된 자기 랜덤 액세스 메모리("MRAM") 아키텍처(710), 상기 기판(702) 상에 형성된 전류 센서들(CS)로서 사용될 수 있는 더미 MRAM 셀들(708)을 포함하는 센서 아키텍처, 및 기판 내에 형성된 액티브 회로 컴포넌트들(704, 706, 712)을 포함한다. MRAM 아키텍처(710)는 MRAM 논리 회로(714) 및 MRAM 셀 어레이(716)를 포함할 수 있다.

상기 주의된 바와 같이, MRAM 셀 어레이(716)는 다수의 MRAM 셀들을 포함한다. 다수의 MRAM 셀들의 각각은 도시의 간략화를 위하여 도 7에 도시되지 않은 다수의 컴포넌트들을 포함할 수 있다. 예를 들면, 도 1에 관련하여 기술된 바와 같이, 각각의 MRAM 셀은 상기 제 1 금속 층으로 형성된 디지트 라인; 상기 제 2 금속 층으로 형성된 비트 라인; 및 상기 제 1 금속 층 및 제 2 금속 층 사이에 형성된 자기 터널 접합("MTJ") 코어를 포함할 수 있다.

이 설명에서, 용어 "특히"는 더미 MRAM 셀들의 컴포넌트들 및 정규 MRAM 셀들의 대응하는 컴포넌트들 사이를 구별하기 위하여 사용된다. 더미 MRAM 셀들(708) 또는 전류 센서들(CS)의 각각은 MRAM 셀들과 동일한 컴포넌트들을 포함하고 MRAM 셀들과 동시에 제조된다. 다시, 더미 MRAM 셀들의 이들 컴포넌트들은 도시의 간략화를 위하여 도 7에 도시되지 않지만, 각각의 특정 더미 MRAM 셀은 제 1 금속 층으로 형성된 특정 디지트 라인, 제 2 금속 층으로 형성된 특정 비트 라인, 및 상기 제 1 금속 층 및 제 2 금속 층 사이에 배치된 특정 자기 터널 접합("MTJ") 코어를 포함할 수 있다.

액티브 회로 컴포넌트들은 "스마트 전력" 컴포넌트라 때때로 불리고, 예를 들면 전력 회로 컴포넌트(704), 아날로그 전력 제어 컴포넌트(712), 디지털 논리 컴포넌트(706)를 포함할 수 있다. 액티브 회로 컴포넌트들의 각각은 기판(702) 내에 형성되고, 각각의 특정 자기 터널 접합 코어 또는 전류 센서(CS)(708)는 예를 들면 레이아웃 영역을 보존하기 위하여 대응하는 액티브 회로 컴포넌트(704, 706, 712)상 또는 그 위에 형성될 수 있다. 선택적으로, 각각의 특정 자기 터널 접합 코어 또는 전류 센서(CS)(708)는 예를 들면 대응 액티브 회로 컴포넌트(704, 706, 712)에 인접하여 형성될 수 있다.

도 7에 도시된 예시적인 실시예에서, 전력 회로 컴포넌트(704), 아날로그 전력 제어 컴포넌트(712), 디지털 논리 컴포넌트(706), 및 MRAM 회로 컴포넌트(714) 는 프론트 엔드 제조 프로세스에 의해 프론트 엔드 층들로부터 적합하게 형성된다. 이들 프론트 엔드 컴포넌트들 몇몇 또는 모두는 프론트 엔드 제조 프로세스에 의해 동시에 형성될 수 있다.

대조하여, 센서 아키텍처(708)(하나 이상의 센서들을 포함할 수 있음) 및 MRAM 셀 어레이(716)는 백 엔드 제조 프로세스에 의해 백 엔드 층들로부터 형성된다. 상기된 바와 같이, "백 엔드" 층들은 "프론트 엔드" 층들 이후 형성된 층들이다. 이들 백 엔드 컴포넌트들 몇몇 또는 모두는 백 엔드 제조 프로세스에 의해 동시에 형성될 수 있다. 실제로, 프론트 엔드 및 백 엔드 제조 프로세스들은 MRAM 아키텍처를 생성하기 위하여 사용되는 MRAM 제조 프로세스내 서브 프로세스들이다. 따라서, 집적 회로 장치(700)의 제조는 스마트 전력 아키텍처를 위하여 종래 MRAM 제조 프로세스를 레버리지한다. 이런 방식으로, 스마트 전력 아키텍처의 적어도 일부 및 MRAM 아키텍처의 적어도 일부는 선택된 MRAM 제조 프로세스에 의해 동시에 형성될 수 있다.

도 8은 연관된 액티브 회로(또는 "스마트 전력") 컴포넌트(804)에서 전류 변화들을 감지하기 위한 MTJ 코어 전류 센서(802)의 실행을 도시하는 블록 회로도이다.

도 8에 도시된 바와 같이, 액티브 회로 컴포넌트(804)는 특정 디지트 라인들(210) 중 하나 및 특정 비트 라인들(208) 중 하나 사이에 전기적으로 결합될 수 있다. 액티브 회로 컴포넌트(804), 특정 비트 라인(208) 및 특정 디지트 라인(210)은 액티브 회로 컴포넌트(804)에 의해 생성된 회로 전류(Ickt)를 운반하는 회로를 형성한다. 액티브 회로 컴포넌트(804)와 연관된 자기 터널 접합 코어 전류 센서(802)는 액티브 컴포넌트에 전자기적으로 결합된다. 자기 터널 접합 코어 전류 센서(802)는 회로 전류(Ickt)의 변화들에 응답한다. 특히, 자기 터널 접합 코어(802)의 TMR은 액티브 회로 컴포넌트(804)에 의해 생성된 회로 전류(Ickt)의 함수로서 변화한다. 이와 같이, 자기 터널 접합 코어 전류 센서(802)는 회로 전류(Ickt)를 감지할 수 있고 회로 전류(Ickt)에 응답하여 감지된 전류(Isense)를 생성한다.

도 1과 관련하여 상기된 바와 같이, MRAM 셀의 MTJ 코어는 통상적으로 상부 강자기 또는 합성 반강자기("SAF") 층(202) 중 어느 하나로 형성될 수 있는 제 1 전극, 하부 강자기 또는 SAF 층(204) 중 어느 하나로 형성될 수 있는 제 2 전극, 및 두 개의 강자기 층들 사이의 터널 배리어 층(206)을 포함한다. 자유 자기층(202) 및 고정 자기층(204)은 NiFe와 같은 자기 재료들로 만들어진다. 자화는 자기장의 존재에서 특정 재료들을 조합함으로써 프로세싱 동안 발생한다. 고정 자기층(204)에서, 자화 방향은 통상적으로 일정하고 일방향으로 고정된다. 예를 들어, 도 8에서, 고정 자기층(204)의 자화 방향은 우측을 가르키는 것으로 도시된다. 대조하여, 자유 자기층(202)에서 자화 방향은 크기 및 방향, 예를 들면 0°내지 180°까지 변화시킬 수 있다.

자유 자기층(202) 및 고정 자기층(204) 사이의 상호 각도는 고정층(204)에 관련하여 자유층(202)의 자화 방향, 또는 그 반대로서 정의될 수 있다. 자유 자기층(202) 및 고정 자기층(204) 사이의 상호 각도는 고정 자기층(204)에 관련하여 자 유 자기층(202) 내 자화 방향에 따른다. 이런 상호 각도에 기초하여, MTJ 코어(802)는 적어도 두 개의 다른 상태들로 동작할 수 있다.

때때로 평행 상태로 불리는 하나의 상태는 자유층(202) 및 고정층(204)의 자화가 동일한 방향으로 지향되고 자유층(202) 및 고정층(204) 사이의 상호 각도가 0°일 때 발생한다. 평행 상태에서, MTJ 코어(802)의 TMR은 비교적 낮은 저항을 나타낸다. 대조하여, 때때로 역평행 상태라 불리는 다른 상태는, 자유층(202) 및 고정층(204)의 자화가 반대 방향으로 지향되고 자유층(202) 및 고정층(204) 사이의 상호 각도가 180°일 때 발생한다. 이것은 예를 들면 자유층(202)의 자화가 좌측이고 고정층(204)의 자화가 우측일 때 발생한다. 역평행 상태에서, MTJ 코어(802)의 TMR은 비교적 높은 저항을 나타낸다.

비트 라인(206) 및 디지트 라인(210) 모두는 전류를 도통시킬 수 있다. 도 8에 도시된 비제한적인 예에서, 비트 라인(206)은 우측에서 좌측으로(또는 그 반대로) 전류를 운반하고, 디지트 라인(210)은 페이지의 안팎으로 전류를 운반한다. 비트 라인(206) 및/또는 디지털 라인(210) 내에서 흐르는 전류들은 대응하는 자기장들을 유발하거나 생성한다.

비트 라인(206) 및/또는 디지트 라인(210)에 의해 생성된 자기장들은 자기층(202) 및 회전 자기 층(204) 사이의 상호 각도를 변경 또는 변화시킬 수 있다. 이와 같이, 비트 라인(206) 및/또는 디지털 라인(210) 내에서 흐르는 전류 중 어느 하나의 변화는 MTJ 코어(802)의 상호 각도에 영향을 미칠 것이다. 상기된 바와 같이, MTJ 코어(802)의 상호 각도를 변경하는 것은 MTJ 코어(802)의 출력 TMR을 변경 또는 변화시킨다. 다르게 언급된 바와 같이, MTJ 코어(802)에 의해 감지된 자기장은 MTJ 코어(802)의 출력 터널 자기 저항(TMR)에 영향을 미칠 수 있다. 그러므로, 자기 터널 접합 코어(802)는 비트 라인(206) 및/또는 디지털 라인(210)에 의해 발생된 자기장을 출력 터널 자기 저항(TMR)으로 변환하기 위하여 이용될 수 있다. 반대로, MTJ 코어(802)의 출력(TMR)을 모니터링함으로써, 전류의 변동들이 또한 모니터링될 수 있다.

MTJ 코어(802)에 의해 경험된 자기장의 세기는 MTJ 코어(802) 및 비트 라인(206) 및/또는 디지트 라인(210) 사이의 거리뿐만 아니라 비트 라인(206) 및/또는 디지트 라인(210)을 통하여 흐르는 전류에 따른다. MTJ 코어(802) 및 비트 라인(206) 및/또는 디지트 라인(210) 사이의 거리는 제조 프로세스 동안 제어될 수 있다. MTJ 코어(802) 및 비트 라인(206) 및/또는 디지트 라인(210) 사이의 거리를 변형함으로써, 전류 센서의 감도는 설계 요구들에 적합하도록 조절될 수 있다.

게다가, 부가적인 두꺼운 자기 차폐 층 또는 층들(820)은 클래딩(218) 상에 제공될 수 있다. 두꺼운 자기 차폐 층은 외부 노이즈로부터 MTJ 센서를 보호하기 위하여 MTJ 전류 센서 상에 배치되어, MTJ 전류 센서는 감지될 회로 또는 장치와 연관된 특정 전류들만을 감지한다. 부가적인 두꺼운 자기 차폐 층(820)은 외부 소스들에 의해 유발된 외부 노이즈로부터 감지될 전류 신호를 보호할 수 있다. 이것은 보다 정확한 측정을 허용한다.

도 9 내지 도 11과 관련되고 도 1을 참조하여 기술될 바와 같이, MTJ 코어 전류 센서(202, 204, 206)를 실행할 때, 전류 센서 안정성은 MTJ 코어 전류 센 서(202, 204, 206)의 전극들(202, 204)의 기하구조를 변형 또는 변경함으로써 더 개선될 수 있다. 예를 들어, MTJ 코어 전류 센서(202, 204, 206)의 종횡비, 상대적 방향, 크기 및 크기 및 모양들 같은 변수들은 도 9 내지 도 11에서 하기된 바와 같이 가변될 수 있다.

도 9는 전극들 중 적어도 하나가 사각형인 본 발명의 실시예에 따른 MTJ 코어 전류 센서(202, 204, 206)의 전극들(202, 204)의 분해 평면도(900)를 도시한다. 전극들(202, 204)은 상대적 모양 및 크기가 보다 쉽게 나타날 수 있도록 도 9에 측면으로 배치된다. 그러나, MTJ 코어 전류 센서(202, 204, 206)를 형성하기 위하여 어셈블리될 때, 상기 전극들은 적층되어 놓이고, 즉 전극(204)은 전극(202) 위에 놓인다. 전극들(202-1,204-1)은 X 및 Y 크기들(Y₂₀₂ _-1 = X₂₀₂ _-1 = Y₂₀₄ _-1 = X₂₀₄ _-1)인 실질적으로 사각형인 것으로 도시된다. 설명의 용이성을 위하여, 이것은 대부분 지금까지 사용되었지만 필수적인 것이 아닌 표현이다. 전극들(202-2,204-2)은 Y_202-2>X_202-2 및 Y₂₀₄ _-2 = X₂₀₄ _-2)를 가진 직사각형인 전극(202-2)과 다르다. 다시, 이것은 전극들의 다양한 가능한 모양들을 나타내지만 배타적이거나 제한적이지 않은 것을 의도한다.

도 10은 전극들(202, 204) 중 어느 하나 또는 모두가 다양한 예시적인 비사각 모양들을 가지는 본 발명의 실시예에 따른 MTJ의 전극들(202, 204)의 평면도(1000)를 도시한다. 예를 들면, 310-1에서, 전극들(202, 204) 중 어느 하나 또는 모두는 직사각형이고 310-2에서 Y보다 상당히 큰 크기(X)로 확대되고, 전극 들(202, 204) 중 어느 하나 또는 모두는 310-3에서 X>>Y이고 삼각형 단부들을 가지고 확대되고, 전극들(202, 204) 중 어느 하나 또는 모두는 둥근 단부들을 가지며 X>>Y로 확대된다. 전극들이 MTJ 코어 전류 센서(202, 204, 206)를 형성하기 위하여 적층되게 배치될 때, 보다 긴 치수들은 도 11에 개략적으로 도시된 바와 같이, 서로에 관련하여 다양한 각도들을 형성할 수 있다. 얇은 전극들의 평면도 비대칭이 쉽거나 어려움에 영향을 미치고 이로 인해 전자 스핀 축들이 회전될 수 있기 때문에 상당히 비대칭인 전극 모양들을 특정 환경하에서 사용하는 것은 유용하다. 예를 들면, 자기장의 존재에서 열 처리에 의해 제 1 전극의 전자 스핀 축들을 고정하는 것은 종래에 공지되었지만, 다른 방법은 평면도에서 상당히 비대칭인 전극 모양, 예를 들어 길고 좁은 모양을 형성하는 것인데, 그 이유는 상기 비대칭 모양의 긴 방향으로부터 멀리 전자 스핀 축들을 회전시키는 것은 매우 어렵기 때문이다. 그러나, 스핀 축들을 고정하기 위한 어느 하나의 배열은 사용될 수 있다.

게다가, MTJ 코어 전류 센서(202, 204, 206)의 성능은 도 11에서 하기에 기술된 바와 같이 감지될 전류 라인들에 관련하여 MTJ 코어 전류 센서(202, 204, 206)의 전극들(202, 204)의 근접도, 감지될 전류 라인들에 관련하여 MTJ 코어 전류 센서(202, 204, 206)의 전극들의 각도/방향, 및 감지될 전류 라인들에 관련하여 MTJ 코어 전류 센서(202, 204, 206)의 전극들의 커버리지와 같은 변수들을 최적화 또는 가변함으로써 또한 더욱 개선될 수 있다.

도 11은 전극들(202, 204) 중 적어도 하나가 다른 전극에 관련하여 다양한 각도 배열들을 가지는 본 발명에 따른 MTJ의 전극들(202, 204)의 평면도(1100)를 도시한다. 도시의 편리성을 위하여, 제 1 전극(202-4)은 단일 연속적인 전극으로서 도시되고, 다양한 세그먼트화된 제 2 전극들(204-1-1....204-4-4)은 다른 각도로 교차한다. 그러나 이것은 제한되지 않고 전극(202-4)은 독립된 세그먼트들로 구성될 수 있고, 각각은 제 2 전극들(204-4-1...204-4-4) 중 하나의 전극 아래에 놓인다. 제 2 전극(204-4-1)은 제 1 전극(202-4)의 긴 치수에 대해 직교하는(β3) 긴 치수를 가지고 지향된다. 제 2 전극(204-4-2)은 제 1 전극(202-4)의 긴 치수에 실질적으로 평행한(또는 역평행) 긴 치수를 가지고 지향된다. 제 2 전극(204-4-3)은 각도(β1)에서 긴 치수를 가지고 지향되고 제 2 전극(204-4-4)은 제 1 전극(202-4)의 긴 치수에 관련하여 각도(β2)로 긴 치수를 가지고 지향된다. 따라서, 다양한 다른 상대적 각도 방향들은 제 1 및 제 2 전극들(202, 204)에 대해 사용될 수 있다.

도 12는 예시적인 실시예에 따라 MTJ 코어 전류 센서를 제조하는 방법을 도시하는 흐름도이다. 단계(1202)에서, 기판(702)은 여기에 임베딩된 스마트 전력 또는 아날로그 집적 회로들과 같은 액티브 회로 컴포넌트들 또는 장치들(704, 706, 712)을 가지도록 제공된다. 단계(1206)에서, 자기 클래딩(214)을 가진 디지트 라인(DL)(210)은 공지된 반도체 프로세싱 기술들을 사용하여 배치된다. 이것은 예를 들어 물리적 증착을 사용하고 구리 재료들을 증착하기 위하여 전기 도금에 의해 발생할 수 있다. 단계(1208)에서, 도전성 MTJ 전극 층(201) 또는 바닥 MTJ 전극(201)은 공지된 반도체 프로세싱 기술들을 사용하여 배치될 수 있다. 바닥 MTJ 전극(201)은 예를 들면 Ta 금속을 포함할 수 있다. 단계(1210)에서, MTJ 장치의 다중 층들은 공지된 반도체 프로세싱 기술들을 사용하여 제거되고, 자유 층(202), 터널 배리어(206) 및 고정층(204)을 포함하는 코어 MTJ 구조를 남긴다. 단계(1212)에서, MTJ 전류 센서들(802)은 종래 리소그래피 기술들을 사용하여 패턴화된다. 단계(1214)에서, 상부 MTJ 전극은 공지된 반도체 프로세싱 기술들을 사용하여 증착된다. 단계(1216)에서, 중간 레벨 유전체 층은 상부 MTJ 전극 위에 배치된다. 단계(1218)에서, 도전성 비트 라인(BL)(208)은 자기 클래딩 층들 또는 자기 차폐 또는 모두를 가지는 공지된 반도체 프로세싱 기술들을 사용하여 증착된다. 단계(1220)에서, DL(210) 및/또는 BL(208)은 전류가 감지될 필요가 있는 액티브 회로 컴포넌트 또는 장치(804)에 접속될 수 있다.

적어도 하나의 예시적인 실시예가 다음 상기 상세한 설명에 제공되었지만, 다수의 변형들이 존재하는 것이 인식되어야 한다. 여기에 기술된 예시적인 실시예 또는 실시예들이 임의의 방식으로 본 발명의 범위, 응용 가능성 또는 구성을 제한하기 위하여 의도되지 않는 것이 또한 인식되어야 한다. 오히려, 상기 상세한 설명은 기술된 실시예를 실행하기 위한 편리한 로드 맵을 당업자에게 제공한다. 다양한 변화들이 첨부된 청구항들 및 법적 등가물들에 나타난 바와 같이 본 발명의 범위에서 벗어나지 않고 엘리먼트의 기능 및 배열들에서 나타날 수 있다는 것이 이해되어야 한다.

Claims

집적 회로 장치에 있어서:

기판;

MRAM 셀 어레이;

제 1 도전층, 제 2 도전층, 및 상기 제 1 도전층 및 상기 제 2 도전층 사이에 배치된 특정 자기 터널 접합("MTJ") 코어(magnetic tunnel junction core)를 포함하는 더미 MRAM 셀; 및

상기 기판 내에 형성된 스마트 전력 컴포넌트(smart power component)로서, 상기 스마트 전력 컴포넌트는 상기 제 1 도전층 및 상기 제 2 도전층 사이에 전기적으로 결합되고, 상기 스마트 전력 컴포넌트는 제 1 전류를 형성하도록 구성되는, 상기 스마트 전력 컴포넌트를 포함하고;

상기 특정 자기 터널 접합 코어는 상기 제 1 전류를 감지하고 상기 제 1 전류에 기초하여 제 2 전류를 형성하도록 구성된, 집적 회로 장치.
제 1 항에 있어서,

상기 MRAM 셀 어레이는 다수의 MRAM 셀들을 포함하고,

상기 다수의 MRAM 셀들의 각각은, 제 1 도전층, 제 2 도전층, 및 상기 제 1 도전층 및 상기 제 2 도전층 사이에 형성된 자기 터널 접합("MTJ") 코어를 포함하는, 집적 회로 장치.
제 2 항에 있어서,

상기 MRAM 셀 어레이는 백 엔드 제조 프로세스(back end fabrication process)에 의해 백 엔드 층들(back end layers)로부터 형성되고,

상기 스마트 전력 컴포넌트는 프론트 엔드 제조 프로세스(front end fabrication process)에 의해 프론트 엔드 층들(front end layers)로부터 형성되고, 상기 특정 자기 터널 접합 코어는 상기 백 엔드 제조 프로세스에 의해 상기 백 엔드 층들로부터 형성되고, 상기 특정 자기 터널 접합 코어는 상기 스마트 전력 컴포넌트 상에 형성되고 상기 스마트 전력 컴포넌트에 전자기적으로 결합되는, 집적 회로 장치.
제 3 항에 있어서,

상기 특정 자기 터널 접합 코어는 상기 스마트 전력 컴포넌트에 의해 생성된 상기 제 1 전류의 변화들에 응답하는, 집적 회로 장치.
제 3 항에 있어서,

상기 스마트 전력 컴포넌트, 상기 제 2 도전성 층 및 상기 제 1 도전성 층을 포함하는 회로가 상기 제 1 전류를 생성하고,

상기 특정 자기 터널 접합 코어는 상기 제 1 전류를 감지하고 상기 제 1 전류에 응답하여 상기 제 2 전류를 생성하도록 구성되는, 집적 회로 장치.
제 1 항에 있어서,

상기 스마트 전력 컴포넌트는, 상기 제 1 전류를 형성하도록 구성된 액티브 회로 컴포넌트를 포함하고,

상기 액티브 회로 컴포넌트는 하나 이상의 전력 회로 컴포넌트, 전력 제어 컴포넌트, 및 논리 컴포넌트(logic component)를 포함하는, 집적 회로 장치.
제 3 항에 있어서,

상기 특정 자기 터널 접합 코어의 저항은 상기 스마트 전력 컴포넌트에 의해 생성된 상기 제 1 전류의 함수로서 가변하는, 집적 회로 장치.
제 3 항에 있어서,

상기 특정 자기 터널 접합 코어는:

제 1 전극; 및

제 2 전극을 포함하고,

상기 특정 자기 터널 접합 코어의 저항은:

(ⅰ) 상기 제 1 도전층 또는 상기 제 2 도전층에 관련하는 상기 제 1 전극 또는 상기 제 2 전극의 위치;

(ⅱ) 상기 제 1 도전층 또는 상기 제 2 도전층에 관련하는 상기 제 1 전극 또는 제 2 전극의 근접도;

(ⅲ) 상기 제 1 도전층 또는 상기 제 2 도전층에 관련하는 상기 제 1 전극 또는 상기 제 2 전극의 종횡비(aspect ratio);

(ⅳ) 상기 제 1 도전층 또는 상기 제 2 도전층에 관련하는 상기 제 1 전극 또는 상기 제 2 전극의 크기; 및

(ⅴ) 상기 제 1 도전층 또는 상기 제 2 도전층에 관련하는 상기 제 1 전극 또는 상기 제 2 전극의 방향(orientation)으로 구성되는 그룹으로부터 선택된 적어도 하나의 변수의 함수로서 가변하는, 집적 회로 장치.
제 1 항에 있어서,

상기 제 1 도전층은, 상기 특정 자기 터널 접합 코어 아래에 배치된 제 1 자기 차폐층(magnetic shielding layer)을 더 포함하고,

상기 제 2 도전층은, 상기 특정 자기 터널 접합 코어 위에 배치된 제 2 자기 차폐층을 더 포함하는, 집적 회로 장치.
집적 회로 장치에 있어서:

기판;

상기 기판상에 형성된 자기 랜덤 액세스 메모리("MRAM") 아키텍처(magnetic random access memory architecture)로서, 상기 MRAM 아키텍처는 MRAM 셀 어레이 및 더미 MRAM 셀을 포함하고, 상기 더미 MRAM 셀이,

제 1 금속층으로 형성된 특정 디지트 라인(particular digit line),

제 2 금속층으로 형성된 특정 비트 라인(particular bit line), 및

상기 제 1 금속층 및 상기 제 2 금속층 사이에 배치된 특정 자기 터널 접합("MTJ") 코어를 포함하는, 상기 자기 랜덤 액세스 메모리 아키텍처; 및

상기 기판내에 형성된 액티브 회로 컴포넌트를 포함하고,

상기 액티브 회로 컴포넌트는 상기 특정 디지트 라인 및 상기 특정 비트 라인 사이에 전기적으로 결합되고, 상기 액티브 회로 컴포넌트는 제 1 전류를 형성하도록 구성되고,

상기 특정 자기 터널 접합 코어는 상기 액티브 회로 컴포넌트에 전자기적으로 결합되고 상기 제 1 전류를 감지하고 상기 제 1 전류에 기초하여 제 2 전류를 형성하도록 구성되는, 집적 회로 장치.
제 10 항에 있어서,

상기 MRAM 셀 어레이는 다수의 MRAM 셀들을 포함하고,

상기 다수의 MRAM 셀들의 각각은:

상기 제 1 금속층으로 형성된 디지트 라인;

상기 제 2 금속층으로 형성된 비트 라인; 및

상기 제 1 금속층 및 상기 제 2 금속층 사이에 형성된 자기 터널 접합("MTJ") 코어를 포함하는, 집적 회로 장치.
제 11 항에 있어서,

상기 특정 자기 터널 접합 코어는 상기 액티브 회로 컴포넌트 상에 형성되는, 집적 회로 장치.
제 12 항에 있어서,

상기 특정 자기 터널 접합 코어는 상기 액티브 회로 컴포넌트에 의해 형성된 상기 제 1 전류의 변화들에 응답하는, 집적 회로 장치.
제 12 항에 있어서,

상기 액티브 회로 컴포넌트, 상기 특정 비트 라인 및 상기 특정 디지트 라인을 포함하는 회로가 제 1 전류를 형성하도록 구성되는, 집적 회로 장치.
집적 회로 장치에 있어서:

디지트 라인, 비트 라인, 및 상기 디지트 라인 및 상기 비트 라인 사이에 배치된 특정 자기 터널 접합("MTJ") 코어를 포함하는 더미 MRAM 셀; 및

상기 디지트 라인 및 비트 라인 사이에 전기적으로 결합된 액티브 회로 컴포넌트로서, 제 1 전류를 생성하도록 구성되는, 상기 액티브 회로 컴포넌트를 포함하고,

상기 특정 자기 터널 접합 코어는 상기 액티브 회로 컴포넌트에 전자기적으로 결합되고, 상기 제 1 전류를 감지하도록 구성되고, 상기 제 1 전류에 기초하여 제 2 전류를 형성하도록 구성된, 집적 회로 장치.
제 15 항에 있어서,

상기 액티브 회로 컴포넌트는 전력 회로 컴포넌트, 전력 제어 컴포넌트, 및 논리 컴포넌트로 구성된 그룹으로부터 선택되는, 집적 회로 장치.
제 15 항에 있어서,

상기 더미 MRAM 셀은, 상기 액티브 회로 컴포넌트 및 상기 디지트 라인 상에 배치된 자기 터널 접합("MTJ") 전류 센서를 포함하고,

상기 MTJ 전류 센서는 상기 제 1 전류를 감지하고 상기 MTJ 코어에 의해 감지된 상기 제 1 전류에 기초하여 제 2 전류를 생성하도록 구성되는 상기 특정 MTJ 코어를 포함하는, 집적 회로 장치.
제 17 항에 있어서,

상기 MTJ 전류 센서는 제 1 도전성 MTJ 전극 층 및 제 2 도전성 MTJ 전극 층을 더 포함하고,

상기 MTJ 코어는 상기 제 1 도전성 MTJ 전극 층상에 배치되고, 상기 MTJ 코어는 자유층, 터널 배리어 층 및 고정 층을 더 포함하고, 상기 제 2 도전성 MTJ 전극 층은 상기 MTJ 코어 상에 배치되는, 집적 회로 장치.
제 18 항에 있어서,

상기 비트 라인은 상기 MTJ 전류 센서 상에 배치되고, 상기 MTJ 전류 센서는 상기 디지트 라인 및 상기 비트 라인 사이에 배치되는, 집적 회로 장치.
제 15 항에 있어서,

상기 액티브 회로 컴포넌트는 기판 내에 임베딩되고, 상기 디지트 라인 및 상기 비트 라인은 상기 액티브 회로 컴포넌트에 결합되고, 상기 더미 MRAM 셀은 자기 터널 접합("MTJ") 전류 센서를 포함하는, 집적 회로 장치.