KR20080053567A - Flash memory device and method for sensing channel boosting level - Google Patents
Flash memory device and method for sensing channel boosting level Download PDFInfo
- Publication number
- KR20080053567A KR20080053567A KR1020060125276A KR20060125276A KR20080053567A KR 20080053567 A KR20080053567 A KR 20080053567A KR 1020060125276 A KR1020060125276 A KR 1020060125276A KR 20060125276 A KR20060125276 A KR 20060125276A KR 20080053567 A KR20080053567 A KR 20080053567A
- Authority
- KR
- South Korea
- Prior art keywords
- channel
- sensing
- voltage
- current
- drain
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Read Only Memory (AREA)
Abstract
Description
도 1은 본 발명의 일 실시예에 따른 채널 부스팅 전압을 측정하기 위한 플래쉬 메모리 장치의 구성을 나타내는 블록도이다.1 is a block diagram illustrating a configuration of a flash memory device for measuring a channel boosting voltage according to an embodiment of the present invention.
도 2는 본 발명의 도 1의 플래쉬 메모리 장치에서 채널 부스팅 전압을 측정하기 위한 기준 전압/전류 및 센싱 전압/전류의 관계를 나타내는 그래프이다.FIG. 2 is a graph illustrating a relationship between a reference voltage / current and a sensing voltage / current for measuring a channel boosting voltage in the flash memory device of FIG. 1 of the present invention.
도 3은 본 발명의 일 실시예에 따른 채널 부스팅 전압을 측정하기 위한 낸드형 플래쉬 메모리 장치의 개략도이다.3 is a schematic diagram of a NAND flash memory device for measuring a channel boosting voltage according to an embodiment of the present invention.
도 4는 본 발명의 다른 실시예에 따른 채널 부스팅 전압을 측정하기 위한 낸드형 플래쉬 메모리 장치의 개략도이다.4 is a schematic diagram of a NAND flash memory device for measuring a channel boosting voltage according to another embodiment of the present invention.
본 발명은 플래시 메모리 장치의 채널 부스팅 전압 측정에 관한 것으로, 더욱 상세하게는 글로벌(Global) 셀프 부스팅 뿐만 아니라 로컬(Local) 부스팅에 대해서도 채널 부스팅 전압을 정확하게 측정할 수 있는 플래시 메모리 장치 및 방법에 관한 것이다. The present invention relates to a channel boosting voltage measurement of a flash memory device, and more particularly, to a flash memory device and a method capable of accurately measuring the channel boosting voltage not only for global self boosting but also for local boosting. will be.
최근, 전기적으로 프로그램과 소거가 가능하며 전원이 공급되지 않는 상태에서도 데이터가 소거되지 않고 저장 가능한 불휘발성 반도체 메모리 소자의 수요가 증가하고 있다. 그리고, 많은 수의 데이터를 저장할 수 있는 대용량 메모리 소자의 개발을 위해서 메모리 셀(Cell)의 고집적화 기술이 개발되고 있다. 이를 위해, 복수 개의 메모리 셀들이 직렬로 연결되어 한 개의 스트링(String)으로 구성되고, 복수 개의 스트링들이 하나의 메모리 셀 어레이(Array)를 이루는 낸드(NAND) 타입의 플래시 메모리 장치가 제안되었다.Recently, there is an increasing demand for a nonvolatile semiconductor memory device that can be electrically programmed and erased and that data can be stored without being erased even when power is not supplied. In order to develop a large-capacity memory device capable of storing a large number of data, a high integration technology of memory cells has been developed. To this end, a NAND type flash memory device in which a plurality of memory cells are connected in series and configured as one string, and the plurality of strings form one memory cell array has been proposed.
낸드형 플래쉬 메모리 소자는 FN(Fowler-Nordheim Tunneling) 터널링을 이용하여 셀의 플로팅 게이트에 전자를 주입하거나 방출시킴으로써 프로그램 또는 소거를 실시하는데, 소거는 블럭 단위로 실시하고, 프로그램은 선택된 셀에 대해 실시하게 된다. 낸드형 플래쉬 메모리 소자의 프로그램을 위해서는 선택된 셀의 워드라인에 18V 정도의 고전압과 선택되지 않은 워드라인들에 프로그램 전압보다 낮은 패스 전압(Vpass)을 인가하고, 프로그램되는 셀과 연결된 비트 라인에 0V를 인가한다. 그리고, 프로그램이 금지되는 셀과 연결된 비트 라인에 0V보다 높은 전압, 예를 들어 전원 전압(Vcc)을 인가하여 커플링비에 의한 전압비로 채널이 부스팅 됨으로써 선택되지 않은 셀들의 FN 터널링을 방지하여 이들이 프로그램 되는 것을 방지한다. NAND flash memory devices perform program or erase by injecting or releasing electrons into a floating gate of a cell by using a Fowler-Nordheim Tunneling (FN) tunneling. Done. In order to program the NAND flash memory device, a high voltage of about 18V is applied to the word line of the selected cell and a pass voltage (Vpass) lower than the program voltage is applied to the unselected word lines, and 0V is applied to the bit line connected to the programmed cell. Is authorized. In addition, by applying a voltage higher than 0V, for example, a power supply voltage Vcc to a bit line connected to a cell where the program is prohibited, the channel is boosted at a voltage ratio due to the coupling ratio, thereby preventing FN tunneling of unselected cells. Prevent it.
그러나, 채널 부스팅 전압이 누설 전류 등에 의해 감소되어 채널 부스팅이 되지 않은 셀이 존재하게 되면 소거 상태를 유지해야 할 셀들이 프로그램 되는 현상을 유발하게 되고, 이러한 셀들이 페일(Fail) 비트로 표현되어 낸드형 플래쉬 메 모리 소자의 수율을 저하시키는 가장 결정적인 요소로 작용하고 있다.However, if the channel boosting voltage is reduced due to leakage current or the like, and there is a cell that is not channel boosted, the cells to be erased may be programmed, and these cells are represented as fail bits and are NAND type. It is the most decisive factor in reducing the yield of flash memory devices.
이러한 부스팅 전압 레벨에 따라 프로그램 교란(Disturbance)이 발생하므로 플로팅(Floating)된 채널의 부스팅 전압을 측정하여 정확한 셀 설계에 반영해야 하지만 부스팅 전압을 정확하게 측정하는 것은 곤란하다. 왜냐하면 채널이 플로팅된 상태에서 측정을 하기 위하여 프루빙(Proving)을 할 경우 채널이 플로팅 상태에서 그라운드 상태로 변하게 되고, 이에 따라 부스팅 전압이 변하기 때문이다. 즉, 채널 부스팅 전압을 측정하기 위해 프루브 팁을 연결하면 부스팅 전압이 프루브를 통하여 방전되므로 그 전압을 측정할 수 없고, 프로덕트(Product)에서 페일 비트가 발견되면 그때서야 임의의 누설 전류에 의하여 부스팅 전압이 감소한 셀이 존재함을 확인할 수 있어 적시에 정확하게 공정 최적화를 시행할 수 없었다. Since the program disturb occurs due to the boosting voltage level, the boosting voltage of the floating channel must be measured and reflected in the accurate cell design, but it is difficult to accurately measure the boosting voltage. This is because when the probe is performed to measure the floating state of the channel, the channel changes from the floating state to the ground state, and thus the boosting voltage changes. In other words, if the probe tip is connected to measure the channel boosting voltage, the boosting voltage is discharged through the probe, so that voltage cannot be measured, and if a fail bit is found in the product, the boosting voltage is caused by any leakage current. It was confirmed that this reduced cell existed, and timely and accurate process optimization could not be performed.
따라서, 현재의 방법은 부스팅 전압을 시뮬레이션에 의존하고 있는데, 채널의 누설 전류에 의해 변화되는 부스팅 전압을 예측하기란 쉽지 않다.Thus, current methods rely on simulating the boosting voltage, and it is not easy to predict the boosting voltage that is changed by the leakage current of the channel.
또한, 채널 부스팅 전압을 플로팅 노드 상태에서 측정할 수 있는 기술이 제안되기도 했지만 이 역시 개략적인 글로벌 셀프 부스팅 전압만 측정 가능한 구조로서, 셀 특성에 중요한 영향을 미치는 핫 캐리어(Hot Carrier) 또는 GIDL(Gate Induced Drain Leakage) 현상까지 고려하여 로컬 부스팅 차원에서 특정 워드라인에 의한 보다 정확한 부스팅 전압을 측정할 수 없는 문제점이 있다.In addition, although a technique for measuring channel boosting voltage in a floating node state has been proposed, it is also a structure capable of measuring only a rough global self-boosting voltage, and has a hot carrier or a GIDL (Gate) which has an important effect on cell characteristics. In consideration of the induced drain leakage phenomenon, there is a problem in that it is impossible to measure a more accurate boosting voltage caused by a specific word line in the local boosting dimension.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 셀 스트링의 모든 셀과 연결된 센싱 트랜지스터들을 흐르는 전류를 기준 트랜지스터를 통해 흐르는 전 류와 비교하도록 함으로써, 채널 부스팅 전압을 플로팅 노드 상태에서 측정할 수 있고 글로벌 셀프 부스팅 뿐만 아니라 로컬 부스팅에 대해서도 정확하게 측정할 수 있는 플래시 메모리 장치 및 방법을 제공하는 것이다. An object of the present invention to solve the above problems is to compare the current flowing through the sensing transistors connected to all the cells of the cell string with the current flowing through the reference transistor, it is possible to measure the channel boosting voltage in the floating node state The present invention provides a flash memory device and method capable of accurately measuring not only global self boosting but also local boosting.
또한, 본 발명의 다른 목적은 선택되지 않은 셀 스트링을 선택된 비트 라인의 양쪽에 배치하도록 함으로써, 콘택(Contact)이 정의될 때 발생할 수 있는 라인 간의 공간을 확보하여 메모리 사이즈 축소 및 공정 마진을 개선할 수 있는 플래시 메모리 장치 및 방법을 제공하는 것이다.In addition, another object of the present invention is to place an unselected cell string on both sides of a selected bit line, thereby freeing space between lines that may occur when a contact is defined, thereby reducing memory size and improving process margins. To provide a flash memory device and method that can be.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 의하면, 복수의 셀들을 포함하는 셀 스트링; 상기 셀 스트링의 채널들 중 적어도 하나의 채널을 선택하는 기능을 수행하는 채널 선택부; 상기 셀 스트링의 채널들 중, 상기 채널 선택부에 의해 선택된 채널의 프로그램 동작 조건에서의 전류를 측정하는 기능을 수행하는 센싱 전류 측정부; 및 상기 셀 스트링의 채널들 중, 상기 채널 선택부에 의해 선택된 채널의 기준 조건에서의 전압 또는 전류를 측정하는 기능을 수행하는 기준 전압/전류 측정부를 포함하는 것을 특징으로 하는 채널 부스팅 전압 측정을 위한 플래쉬 메모리 장치가 제공된다.According to an embodiment of the present invention for achieving the above object, a cell string including a plurality of cells; A channel selector configured to select at least one channel among channels of the cell string; A sensing current measuring unit configured to measure a current in a program operating condition of a channel selected by the channel selecting unit among the channels of the cell string; And a reference voltage / current measuring unit configured to measure a voltage or current at a reference condition of the channel selected by the channel selector among the channels of the cell string. A flash memory device is provided.
상기 목적을 달성하기 위한 본 발명의 다른 실시예에 의하면, 복수의 셀들을 포함하는 셀 스트링의 채널들 중 적어도 하나의 채널을 선택하는 단계; 상기 셀 스트링의 채널들 중 선택된 채널의 기준 조건에서의 전압 또는 전류를 측정하는 단계; 상기 셀 스트링의 채널들 중 선택된 채널의 프로그램 동작 조건에서의 전류를 측정하는 단계; 및 상기 측정된 프로그램 동작 조건에서의 전류를 상기 측정된 기준 조건에서의 전압 또는 전류와 비교하여 채널 부스팅 전압을 측정하는 단계를 포함하는 것을 특징으로 하는 플래쉬 메모리 장치의 채널 부스팅 전압 측정 방법이 제공된다.According to another embodiment of the present invention for achieving the above object, selecting at least one channel of the channel of the cell string including a plurality of cells; Measuring a voltage or current at a reference condition of a selected channel among the channels of the cell string; Measuring a current at a program operating condition of a selected channel among the channels of the cell string; And measuring a channel boosting voltage by comparing the current in the measured program operating condition with a voltage or current in the measured reference condition. .
상기 목적을 달성하기 위한 본 발명의 또 다른 실시예에 의하면, 선택 셀 스트링의 양쪽에 배치된 제 1 및 제 2 비선택 셀 스트링; 상기 제 1 및 제 2 비선택 셀 스트링의 채널들 중 적어도 하나의 채널을 선택하는 기능을 수행하는 채널 선택부; 상기 제 1 및 제 2 비선택 셀 스트링의 채널들 중, 상기 채널 선택부에 의해 선택된 채널의 프로그램 동작 조건에서의 전류를 측정하는 기능을 수행하는 센싱 전류 측정부; 및 상기 제 1 및 제 2 비선택 셀 스트링의 채널들 중, 상기 채널 선택부에 의해 선택된 채널의 기준 조건에서의 전압 또는 전류를 측정하는 기능을 수행하는 기준 전압/전류 측정부를 포함하는 것을 특징으로 하는 채널 부스팅 전압 측정을 위한 플래쉬 메모리 장치가 제공된다.According to another embodiment of the present invention for achieving the above object, the first and second unselected cell string disposed on both sides of the selected cell string; A channel selector configured to select at least one channel among channels of the first and second unselected cell strings; A sensing current measuring unit configured to measure a current in a program operating condition of a channel selected by the channel selecting unit among the channels of the first and second unselected cell strings; And a reference voltage / current measuring unit which performs a function of measuring a voltage or a current under reference conditions of a channel selected by the channel selecting unit among the channels of the first and second non-selected cell strings. A flash memory device for measuring channel boosting voltage is provided.
이하, 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다. 우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. First of all, in adding reference numerals to the components of each drawing, it should be noted that the same reference numerals are used as much as possible even if displayed on different drawings. In addition, in describing the present invention, when it is determined that the detailed description of the related well-known configuration or function may obscure the gist of the present invention, the detailed description thereof will be omitted.
도 1은 본 발명의 일 실시예에 따른 채널 부스팅 전압을 측정하기 위한 플래 쉬 메모리 장치의 구성을 나타내는 블록도이다.1 is a block diagram illustrating a configuration of a flash memory device for measuring a channel boosting voltage according to an embodiment of the present invention.
도 1을 참조하면, 본 발명의 실시예에 따른 채널 부스팅 전압을 측정하기 위한 플래쉬 메모리 장치(100)는 메모리 셀 어레이(102), 기준 전압/전류 측정부(104), 채널 선택부(106) 및 센싱 전류 측정부(108)를 포함한다.Referring to FIG. 1, a
일반적인 낸드형 플래쉬 메모리 장치의 셀 어레이는 다수의 셀이 직렬 접속된 다수의, 예를 들어 3 내지 64개의 셀 스트링, 셀 스트링 내의 셀을 선택하기 위한 다수의 워드라인(WL) 및 비트라인(BL), 셀 스트링의 드레인 단자와 비트라인(BL) 사이에 접속된 드레인 선택 트랜지스터, 셀 스트링의 소스 단자와 공통 소스 라인(CSL) 사이에 접속된 소스 선택 트랜지스터를 포함하여 구성된다. 이러한 셀 블럭의 선택된 셀을 프로그램하기 위해서는 선택된 셀의 워드라인에 약 18V의 프로그램 전압과 선택되지 않은 셀의 워드라인에 약 10V의 패스 전압을 인가하고, 프로그램되는 셀과 연결된 비트 라인에 0V의 전압을 인가한다. 그리고, 프로그램이 금지되는 셀과 연결된 비트 라인에 0V 보다 높은 전압, 예를 들어 전원 전압(Vcc)을 인가한다.A cell array of a typical NAND flash memory device includes a plurality of cell strings in which a plurality of cells are connected in series, for example, 3 to 64 cell strings, a plurality of word lines WL and bit lines BL for selecting cells in the cell string. ), A drain select transistor connected between the drain terminal of the cell string and the bit line BL, and a source select transistor connected between the source terminal of the cell string and the common source line CSL. In order to program the selected cell of the cell block, a program voltage of about 18V is applied to the word line of the selected cell and a pass voltage of about 10V is applied to the word line of the unselected cell, and a voltage of 0V is applied to the bit line connected to the programmed cell. Is applied. Then, a voltage higher than 0V, for example, a power supply voltage Vcc is applied to the bit line connected to the cell where the program is prohibited.
채널 선택부(106)는 메모리 셀 어레이(102)의 채널들 중 특정 채널을 선택하는 기능을 수행한다. 즉, 글로벌 셀프 부스팅이 아닌 개별적인 로컬 부스팅 전압을 측정하기 위해 특정 워드라인에 의한 채널 부스팅 전압을 측정할 수 있도록, 선택되지 않은 셀 스트링의 셀들 중 측정하고자 하는 셀(선택된 셀과 워드라인을 공유하는 선택되지 않은 셀) 채널을 선택할 수 있도록 한다. The
기준 전압/전류 측정부(104)는 채널 선택부(106)에 의해 선택된 채널에 대해 서 인가된 기준 전압에 따른 기준 전류를 검출하는 기능을 수행한다. 또한, 인가된 기준 전류에 따른 기준 전압을 검출할 수도 있다.The reference voltage /
센싱 전류 측정부(108)는 메모리 셀 어레이(102)에 프로그램 동작 조건의 바이어스를 인가하면서 그에 따른 채널 선택부(106)에 의해 선택된 채널의 센싱 전류를 검출하는 기능을 수행한다. The sensing
검출된 기준 전압/전류 및 센싱 전류를 통해 특정 채널의 채널 부스팅 전압을 측정하는 방법에 대해서는 도 2를 통해 설명하도록 한다.A method of measuring a channel boosting voltage of a specific channel by using the detected reference voltage / current and sensing current will be described with reference to FIG. 2.
도 2는 본 발명의 도 1의 플래쉬 메모리 장치에서 채널 부스팅 전압을 측정하기 위한 기준 전압/전류 및 센싱 전압/전류의 관계를 나타내는 그래프이다.FIG. 2 is a graph illustrating a relationship between a reference voltage / current and a sensing voltage / current for measuring a channel boosting voltage in the flash memory device of FIG. 1 of the present invention.
도 2를 참조하면, 우선 기준 전압/전류 측정부(104)를 통해 측정된 기준 전압에 따른 기준 전류와의 관계를 나타내는 기준 전압/전류그래프가 작성될 수 있다. 센싱 전류 측정부(108)를 통해 센싱 전류가 측정되면, 작성된 기준 전압/전류그래프에 측정된 센싱 전류를 대응시킴으로써 채널 부스팅 전압을 구할 수가 있다. 즉, 기준 전압/전류그래프에서 센싱 전류값에 해당하는 전압값이 구하고자 하는 채널의 채널 부스팅 전압이 되는 것이다. Referring to FIG. 2, first, a reference voltage / current graph indicating a relationship with a reference current according to a reference voltage measured by the reference voltage /
이와 같이 채널 선택부(106)를 통해 특정 채널을 선택하고 센싱 전류 측정부(108)에 의해 검출된 센싱 전류를 기준 전압/전류 측정부(104)에 의해 검출된 기준 전류와 비교함으로써, 플래쉬 메모리 셀의 프로그램 시 채널 부스팅 전압을 로컬 부스팅 차원에서 정확히 측정할 수가 있다.In this way, by selecting a specific channel through the
도 3은 본 발명의 일 실시예에 따른 채널 부스팅 전압을 측정하기 위한 낸드 형 플래쉬 메모리 장치의 개략도이다.3 is a schematic diagram of a NAND flash memory device for measuring a channel boosting voltage according to an embodiment of the present invention.
도 3을 참조하면, 본 발명의 실시예에 따른 채널 부스팅 전압을 측정하기 위한 낸드형 플래쉬 메모리 장치(300)는 센싱 트랜지스터(304), 센싱 패스 트랜지스터(306), 기준 패스 트랜지스터(308) 및 기준 트랜지스터(310)를 포함한다.Referring to FIG. 3, a NAND
여기서, 센싱 트랜지스터(304)는 도 1에서의 센싱 전류 측정부(108)에 해당되고, 기준 트랜지스터(310)는 도 1에서의 기준 전압/전류 측정부(104)에 해당되며, 복수의 센싱 패스 트랜지스터(306) 및 기준 패스 트랜지스터(308)는 도 1에서의 채널 선택부(106)에 해당된다.Here, the
채널 부스팅 전압 측정의 대상이 되는 선택되지 않은 셀 스트링(302)의 모든 소스-드레인 간의 노드들(N0 내지 N32)에 일대일 대응이 되도록, 센싱 트랜지스터들(Sen_0 내지 Sen_32)이 연결된다. 즉, 센싱 트랜지스터들(Sen_0 내지 Sen_32)의 게이트들 각각은 셀 스트링(302)의 모든 소스-드레인 간의 노드들(N0 내지 N32)과 연결된다. 여기서, 센싱 트랜지스터의 게이트와 노드는 폴리 플러그(Poly Plug)와 같은 공정으로 연결할 수 있다.The sensing transistors Sen_0 to Sen_32 are connected to have a one-to-one correspondence with all the source-drain nodes N0 to N32 of the
또한, 센싱 트랜지스터들(Sen_0 내지 Sen_32)은 각각의 소스 단자가 기준 트랜지스터(310)의 소스 단자와 공유되도록 연결된다. In addition, the sensing transistors Sen_0 to Sen_32 are connected such that each source terminal is shared with the source terminal of the
센싱 패스 트랜지스터(306) 및 기준 패스 트랜지스터(308)는 선택되지 않은 셀 스트링(302)의 특정 채널, 즉, 노드들(N0 내지 N32) 및 각 노드에 대응되는 센싱 트랜지스터들(Sen_0 내지 Sen_32)을 선택하는 기능을 수행한다.The
즉, 센싱 트랜지스터들(Sen_0 내지 Sen_32) 각각의 드레인에 일대일로 대응 되도록 센싱 패스 트랜지스터(306)들이 연결되고, 기준 트랜지스터(310)의 드레인에 기준 패스 트랜지스터(308)가 연결되어, 센싱 패스 트랜지스터(306)들을 하나씩 턴 온 또는 오프 시킴으로써 특정 노드 및 센싱 트랜지스터를 선택할 수 있는 것이다. That is, the
예를 들어, 첫 번째 노드(N0) 및 센싱 트랜지스터(Sen_0)를 선택하기 위해서는 첫 번째 센싱 패스 트랜지스터만 턴 온 시키고 나머지 센싱 패스 트랜지스터들은 턴 오프 시키면 된다.For example, to select the first node N0 and the sensing transistor Sen_0, only the first sensing pass transistor is turned on and the other sensing pass transistors are turned off.
여기서, 기준 패스 트랜지스터(308)는 센싱 패스 트랜지스터(306)들의 턴 오프와 관계없이 턴 온되어 센싱 패스 트랜지스터(306)들과 대칭(Symmetrical)되도록 하여 센싱 트랜지스터(304)를 통해 흐르는 전류가 센싱 전류(Id_sen)로서 정확히 반영되도록 조정하기 위한 것이다.Here, the
센싱 트랜지스터(304)는 드레인 단자에 드레인 센싱 전압(Vd_sen)이 인가되고, 소스 단자에 소스 전압(Vss)이 인가된다. 또한, 기준 트랜지스터(310)는 게이트 단자에 게이트 기준 전압(Vg_ref)이 인가되고, 드레인 단자에 드레인 기준 전압(Vd_ref)가 인가되며, 소스 단자는 센싱 트랜지스터(304)의 소스 단자와 공유되어 소스 전압(Vss)이 인가된다. In the
여기서, 센싱 트랜지스터(304)와 기준 트랜지스터(310)는 서로 동일한 소자 특성을 가질 수 있다. 예를 들어, 동일한 사이즈, 즉, 폭(Width) 및 길이(Length)가 동일하거나 동일한 디바이스 컨디션(도핑, Tox, Xj 등)을 가질 수 있다. 또한, 센싱 패스 트랜지스터들(306) 및 기준 패스 트랜지스터(308) 역시 서로 동일한 소 자 특성을 가질 수 있다. 한편, 센싱 트랜지스터(304)와 기준 트랜지스터(310)는 고전압 트랜지스터로 구성될 수 있다.Here, the
이와 같이 회로를 설계한 후 기준 트랜지스터(310)의 기준 게이트 전압(Vg_ref)에 따른 드레인 전류(Id_ref)를 추출하고, 낸드형 플래쉬 메모리 셀 어레이에 프로그램 동작 조건의 바이어스를 인가하면서 센싱 트랜지스터(304)를 모니터링하여 센싱 전류(Id_sen)와 기준 전류(Id_ref)를 비교한다. 이렇게 하여 NAND형 플래쉬 메모리 셀의 프로그램 시 채널 부스팅 전압을 기준 트랜지스터(310)의 기준 전류 및 센싱 트랜지스터(304)의 센싱 전류와 비교하여 로컬 부스팅 차원에서 보다 정확히 측정할 수 있다. After designing the circuit as described above, the
도 4는 본 발명의 다른 실시예에 따른 채널 부스팅 전압을 측정하기 위한 낸드형 플래쉬 메모리 장치의 개략도이다.4 is a schematic diagram of a NAND flash memory device for measuring a channel boosting voltage according to another embodiment of the present invention.
도 4를 참조하면, 본 발명의 실시예에 따른 채널 부스팅 전압을 측정하기 위한 낸드형 플래쉬 메모리 장치(400)는 센싱 트랜지스터(404 및 414), 센싱 패스 트랜지스터(406 및 416), 기준 패스 트랜지스터(408 및 418) 및 기준 트랜지스터(410 및 420)를 포함한다.Referring to FIG. 4, a NAND
기본적으로 각 구성 요소들의 기능 및 구성은 도 3에서의 낸드형 플래쉬 메모리 장치(300)와 유사하다. 다만, 도 3에서의 선택되지 않은 셀 스트링(302)이 선택된 셀 스트링의 양쪽에 배치되는 차이점이 있다. Basically, the function and configuration of each component is similar to that of the NAND
즉, 도 4에 나타난 바와 같이, 선택되지 않은 제 1 및 제 2 셀 스트링(402 및 412)이 선택된 셀 스트링의 양쪽에 배치되어, 선택되지 않은 제 1 셀 스트 링(402)에 대해서는 소스-드레인 간의 노드들(N0, N2 ... N32)에 센싱 트랜지스터들(Sen_0, Sen_2 ... Sen_32)이 연결되고, 선택되지 않은 제 2 셀 스트링(412)에 대해서는 소스-드레인 간의 노드들(N1, N3 ... N31)에 센싱 트랜지스터들(Sen_1, Sen_3 ... Sen_31)이 연결됨으로써, 결국 도 3에서처럼 선택되지 않은 셀 스트링의 모든 소스-드레인 간의 노드들(N0 내지 N32)에 일대일 대응이 되도록 센싱 트랜지스터들(Sen_0 내지 Sen_32)이 연결되게 된다.That is, as shown in FIG. 4, unselected first and second cell strings 402 and 412 are disposed on both sides of the selected cell string, so that source-drain is not available for the unselected
나머지 센싱 트랜지스터(404 및 414), 센싱 패스 트랜지스터(406 및 416), 기준 패스 트랜지스터(408 및 418) 및 기준 트랜지스터(410 및 420)의 상호 연결 관계 및 기능에 대한 설명은 도 3에서의 설명과 중복되므로 생략하도록 한다.A description of the interconnections and functions of the remaining
도 4에서와 같이 선택되지 않은 셀 스트링을 선택된 셀 스트링의 양쪽에 배치함으로써, 도 3에서처럼 한 쪽 측면에만 센싱 트랜지스터 및 기준 트랜지스터 등을 배치하는 경우보다 콘택(Contact)이 정의될 때 발생할 수 있는 공간(Line-to-Line Spacing)을 확보하여 사이즈 축소 및 공정 마진을 개선할 수 있는 이점이 있다.By placing the unselected cell strings on both sides of the selected cell strings as shown in FIG. 4, a space that may occur when a contact is defined, rather than a sensing transistor, a reference transistor, etc., disposed only on one side as shown in FIG. 3. Line-to-Line Spacing can be secured to reduce size and improve process margins.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석 되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.The above description is merely illustrative of the technical idea of the present invention, and those skilled in the art to which the present invention pertains may make various modifications and changes without departing from the essential characteristics of the present invention. Therefore, the embodiments disclosed in the present invention are not intended to limit the technical idea of the present invention but to describe the present invention, and the scope of the technical idea of the present invention is not limited by these embodiments. The protection scope of the present invention should be interpreted by the following claims, and all technical ideas within the equivalent scope should be interpreted as being included in the scope of the present invention.
상기와 같은 플래시 메모리 장치의 채널 부스팅 전압 측정 구조 및 방법에 따르면, 셀 스트링의 셀들과 각각 연결된 센싱 트랜지스터들을 흐르는 전류를 기준 트랜지스터를 통해 흐르는 전류와 비교하도록 함으로써, 채널 부스팅 전압을 플로팅 노드 상태에서 측정할 수 있고 글로벌 셀프 부스팅 뿐만 아니라 로컬 부스팅에 대해서도 정확하게 측정할 수 있어 셀 특성을 정확하게 파악하여 수율 분석 및 불량 분석을 용이하게 할 수 있는 효과가 있다 According to the structure and method of measuring the channel boosting voltage of the flash memory device, the channel boosting voltage is measured in the floating node state by comparing the current flowing through the sensing transistors connected to the cells of the cell string with the current flowing through the reference transistor. And accurate measurement of local self-boosting as well as global self-boosting, which has the effect of accurately understanding cell characteristics and facilitating yield analysis and defect analysis.
또한, 선택되지 않은 셀 스트링을 선택된 비트 라인의 양쪽에 배치하도록 함으로써, 콘택이 정의될 때 발생할 수 있는 라인 간의 공간을 확보하여 메모리 사이즈 축소 및 공정 마진을 개선할 수 있는 효과가 있다 In addition, by placing the unselected cell strings on both sides of the selected bit line, the space between the lines that can occur when a contact is defined can be secured to reduce memory size and improve process margins.
Claims (12)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060125276A KR20080053567A (en) | 2006-12-11 | 2006-12-11 | Flash memory device and method for sensing channel boosting level |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060125276A KR20080053567A (en) | 2006-12-11 | 2006-12-11 | Flash memory device and method for sensing channel boosting level |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20080053567A true KR20080053567A (en) | 2008-06-16 |
Family
ID=39800781
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060125276A KR20080053567A (en) | 2006-12-11 | 2006-12-11 | Flash memory device and method for sensing channel boosting level |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20080053567A (en) |
-
2006
- 2006-12-11 KR KR1020060125276A patent/KR20080053567A/en not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101471135B (en) | Flash memory device and operating method thereof | |
KR101958508B1 (en) | Defective word line detection | |
US8542537B2 (en) | Method and apparatus for temperature compensation for programming and erase distributions in a flash memory | |
KR101012982B1 (en) | Operation method of non-volatile memory device | |
US8976598B2 (en) | Semiconductor memory device and method of operating the same | |
KR20050109835A (en) | Program method of non-volatile memory device | |
US7948797B2 (en) | Nonvolatile semiconductor memory device and method for operating the same | |
JP2014170598A (en) | Semiconductor memory device | |
KR20150050019A (en) | Nonvolatile memory device and defected wordline detection method thereof | |
US5371706A (en) | Circuit and method for sensing depletion of memory cells | |
KR102659570B1 (en) | Nonvolatile memory device, memory system including nonvolatile memory device, and method of controlling nonvolatile memory device | |
KR20090026502A (en) | Operating method of flash memory device | |
US20050213363A1 (en) | Non-volatile memory device and inspection method for non-volatile memory device | |
US7567459B2 (en) | Method of measuring a channel boosting voltage in a NAND flash memory device | |
KR20100013954A (en) | Method of testing a semiconductor memory device | |
KR100861647B1 (en) | Method of measuring a channel boosting voltage in a NAND flash memory device | |
KR20090075535A (en) | Program verify method of flash memory device to obtain wide pass voltage window | |
KR101080394B1 (en) | Resistance sensing and compensation for non-volatile storage | |
KR20070099988A (en) | Flash memory device for meauring a channel boosting voltage | |
KR20080053567A (en) | Flash memory device and method for sensing channel boosting level | |
KR20130044698A (en) | Semiconductor memory device and method of operating the same | |
US8536908B2 (en) | Apparatus and method for smart VCC trip point design for testability | |
KR101075502B1 (en) | Flash memory device for measuring a channel boosting voltage and Method of measuring a channel boosting voltage | |
KR20090002477A (en) | Method for testing flash memory device | |
KR20120069111A (en) | Method of testing a semiconductor memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |