KR20080052101A - 전계발광표시장치 및 그 구동방법 - Google Patents

전계발광표시장치 및 그 구동방법 Download PDF

Info

Publication number
KR20080052101A
KR20080052101A KR1020060124159A KR20060124159A KR20080052101A KR 20080052101 A KR20080052101 A KR 20080052101A KR 1020060124159 A KR1020060124159 A KR 1020060124159A KR 20060124159 A KR20060124159 A KR 20060124159A KR 20080052101 A KR20080052101 A KR 20080052101A
Authority
KR
South Korea
Prior art keywords
scan
signal
data
data signal
subfield
Prior art date
Application number
KR1020060124159A
Other languages
English (en)
Inventor
현창호
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060124159A priority Critical patent/KR20080052101A/ko
Publication of KR20080052101A publication Critical patent/KR20080052101A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은, 데이터 배선, 제1스캔 배선 및 제2스캔 배선에 전기적으로 연결된 서브 픽셀을 포함하는 표시부; 제1스캔 배선에 연결되어 표시부에 제1스캔 신호을 공급하는 제1스캔 구동부; 제2스캔 배선에 연결되어 표시부에 제2스캔 신호을 공급하는 제2스캔 구동부; 및 데이터 배선에 연결되어 표시부에 데이터 신호를 공급하는 데이터 구동부를 포함하며, 데이터 구동부는 제1스캔 신호가 공급되면 표시부에 n번째 서브필드의 데이터 신호를 공급하고, 제1스캔 신호가 공급되는 구간 내에 표시부에 n+1번째 서브필드의 데이터 신호를 공급하는 전계발광표시장치를 제공한다.
전계발광표시장치, 서브필드, 구동방법

Description

전계발광표시장치 및 그 구동방법{Light Emitting Display and Method for Driving thereof}
도 1은 종래 전계발광표시장치의 서브 픽셀 구조도.
도 2는 도 1의 전계발광표시장치를 디지털 구동하기 위한 타이밍도.
도 3은 본 발명의 일 실시예에 따른 전계발광표시장치를 도시한 평면도.
도 4는 도 3의 표시부에 포함된 서브 픽셀 회로의 구성 일례.
도 5a 및 도 5b는 도 4의 서브 픽셀구조의 동작 설명을 위한 회로 구성도.
도 6은 데이터 구동부의 일부를 나타낸 블록도.
도 7은 본 발명의 일 실시예에 따른 전계발광표시장치의 구동 타이밍도.
도 8은 본 발명의 구동방법에 따른 데이터 신호의 서브필드 예시도.
<도면의 주요 부분에 관한 부호의 설명>
Tr1: 제1트랜지스터 Tr2: 제2트랜지스터
Tr3: 제3트랜지스터 C: 커패시터
D: 유기 발광다이오드 Data: 데이터 배선
Write Scan: 제1스캔 배선 Erase Scan: 제2스캔 배선
VDD: 제1전원 배선 VSS: 제2전원 배선
본 발명은 전계발광표시장치 및 그 구동방법에 관한 것이다.
전계발광표시장치는 두 개의 전극 사이에 발광층이 형성된 전계발광소자를 이용한 표시장치이다. 전계발광소자는 자발광소자로서, 행렬 형태로 배열된 N×M개의 발광다이오드들을 전압 구동(Voltage Programming), 전류 구동(Current Programming) 또는 디지털 구동(Digital Programming)하여 영상을 표현할 수 있다.
전계발광표시장치는 수동 매트릭스(Passive Matrix) 방식과 박막 트랜지스터(Thin Film Transistor)를 이용한 능동 매트릭스(Active Matrix) 방식이 있다. 수동 매트릭스 방식은 양극과 음극을 직교하도록 형성하고 라인을 선택하여 구동하는데 비해, 능동 매트릭스 방식은 박막 트랜지스터를 각 화소 전극(Indium Tin Oxide; ITO)에 연결하고 박막 트랜지스터의 게이트 전극에 연결된 커패시터에 유지된 전압에 따라 구동한다.
도 1은 종래 전계발광표시장치의 서브 픽셀 구조도 이다.
도 1을 참조하면, 종래 디지털 구동방식은 데이터를 쓰기(Writing)위한 제1스위칭 트랜지스터(Tr1), 데이터를 지우기(Erasing)위한 제2스위칭 트랜지스터(Tr2), 발광다이오드(D)를 구동(Driving)하기 위한 구동 트랜지스터(Tr3) 및 커패시터(C)가 하나의 서브 픽셀(Sub-Pixel)에 구비되어 있었다.
도 2는 도 1의 전계발광표시장치를 디지털 구동하기 위한 타이밍도 이다.
도 2를 참조하면, 종래 디지털 구동방식은 일반적으로 6개의 서브 필드를 사용하고 있다. 이 구동방식은 시프트 신호(Shift Clock)에 스타트 신호(Start Signal)를 동기하여 데이터 신호를 기입하는 쓰기 과정(Selective Write)과 기입된 데이터 신호를 지우는 지우기 과정(Selective Erase)을 각각의 서브 필드(subfield)마다 반복하였다.
이와 같은 방식은 하나의 스캔이 시작된 이후 하나의 서브 필드가 끝날 때까지 데이터신호의 재입력이 불가능하였다. 즉, 지우기 과정 이후 버려지는 비발광시간에 의해 실질적으로 디스플레이를 할 수 있는 시간적 제약이 있었다.
상술한 문제점을 해결하기 위한 본 발명의 목적은, 디지털 구동방식을 사용하는 전계발광표시장치의 디스플레이 시간을 효율적으로 사용할 수 있도록 한다.
상술한 과제를 해결하기 위한 본 발명은, 데이터 배선, 제1스캔 배선 및 제2스캔 배선에 전기적으로 연결된 서브 픽셀을 포함하는 표시부; 제1스캔 배선에 연결되어 표시부에 제1스캔 신호을 공급하는 제1스캔 구동부; 제2스캔 배선에 연결되어 표시부에 제2스캔 신호을 공급하는 제2스캔 구동부; 및 데이터 배선에 연결되어 표시부에 데이터 신호를 공급하는 데이터 구동부를 포함하며, 데이터 구동부는 제1스캔 신호가 공급되면 표시부에 n번째 서브필드의 데이터 신호를 공급하고, 제1스캔 신호가 공급되는 구간 내에 표시부에 n+1번째 서브필드의 데이터 신호를 공급하는 전계발광표시장치를 제공한다.
데이터 구동부는, n번째 서브필드의 데이터 신호를 저장하고 있는 제1저장부와, n+번째 서브필드의 데이터 신호를 저장하고 있는 제2저장부와, 제1저장부와 제2저장부에 저장된 데이터 신호를 선택적으로 출력하는 선택부를 포함할 수 있다.
제1스캔 구동부, 제2스캔 구동부 및 데이터 구동부에 시프트 클록 신호와, 스타트 신호를 포함하는 제어신호를 공급하는 제어부를 더 포함하며, 제어부는, 스타트 신호를 시프트 클록 신호에 동기하여 제1스캔 구동부, 제2스캔 구동부 및 데이터 구동부에 공급하고, 제1스캔 구동부는 스타트 신호에 따라 표시부에 데이터 신호를 쓰기 위한 제1스캔 신호를 공급하며, 제2스캔 구동부는 제1스캔 신호가 공급된 후 서브 픽셀에 기입된 데이터 신호를 지우기 위한 제2스캔 신호를 공급하며, 데이터 구동부는 제1스캔 신호가 공급되면, 제1저장부에 저장된 n번째 서브필드의 데이터 신호를 표시부에 공급하고, 제1스캔 신호 구간 내에 제2저장부에 저장된 n+1번째 서브필드의 데이터 신호를 표시부에 공급할 수 있다.
선택부는, 제1스캔 신호가 공급되는 임의의 구간 내에 제1저장부에 저장된 n번째 서브필드의 데이터 신호와 제2저장부에 저장된 n+1번째 서브필드의 데이터 신호가 상호 중첩되지 않도록 데이터 신호의 출력을 선택할 수 있다.
제어부는, 제1스캔 신호 구간을 제1영역과 제2영역으로 분할하여 제1저장부와 제2저장부로부터 출력되는 데이터 신호가 상호 중첩되지 않도록 선택적으로 블로킹할 수 있는 선택신호를 선택부에 공급할 수 있다.
데이터 구동부는, 서브필드 단위로 데이터 신호를 저장하는 메모리부와, 메로리부에 저장된 데이터 신호를 감마 처리하는 감마부와, 감마 처리된 데이터 신호 를 하프토닝 하는 하프토닝부와, 하프토닝된 데이터 신호를 아날로그로 변환하는 변환부와, 아날로그로 변환된 데이터 신호를 n번째와 n+1번째 서브필드 단위로 저장하는 제1 및 제2저장부를 포함할 수 있다.
서브 픽셀은, 제1 및 제2전원 배선을 더 포함하며, 제1스캔 배선에 게이트가 연결되며, 제2전극이 데이터 배선에 연결된 제1트랜지스터와, 제2스캔 배선에 게이트가 연결되고 제1트랜지스터의 제1전극에 제2전극이 연결되며 제1전원 배선에 제1전극이 연결된 제2트랜지스터와, 제2트랜지스터의 제2전극에 게이트가 연결되며 제1전원 배선에 제1전극이 연결된 제3트랜지스터와, 제3트랜지스터의 게이트와 제1전원 배선 사이에 연결된 커패시터와, 제3트랜지스터의 제2전극과 제2전원 배선 사이에 연결된 유기 다이오드를 포함할 수 있다.
한편, 또 다른 측면에서 본 발명은, 데이터 배선, 제1스캔 배선 및 제2스캔 배선에 전기적으로 연결된 서브 픽셀을 포함하는 표시부의 제1스캔 배선에 제1스캔 신호을 공급하는 단계; 제2스캔 배선에 제2스캔 신호을 공급하는 단계; 및 제1스캔 신호가 공급되면 데이터 배선에 n번째 서브필드의 데이터 신호를 공급하고, 제1스캔 신호가 공급되는 구간 내에 n+1번째 서브필드의 데이터 신호를 공급하는 단계를 포함하는 전계발광표시장치의 구동방법을 제공한다.
데이터 신호 공급단계에서는, 제1스캔 신호가 공급되는 임의의 구간 내에 n번째 서브필드의 데이터 신호와 n+1번째 서브필드의 데이터 신호가 상호 중첩되지 않도록 데이터 신호의 출력을 선택하는 것을 포함할 수 있다.
데이터 신호 공급단계에서는, 표시부에 n번째 서브필드의 데이터 신호가 공 급될 때, n+1번째 서브필드의 데이터 신호가 블로킹 되며, 표시부에 상기 n+1번째 서브필드의 데이터 신호가 공급될 때, n번째 서브필드의 데이터 신호가 블로킹 될 수 있다.
데이터 신호의 블로킹은, 제1스캔 신호가 공급되는 구간을 제1영역과 제2영역으로 분할하여 블로킹 될 수 있다.
서브 픽셀은, 제1 및 제2전원 배선을 더 포함하며, 제1스캔 배선에 게이트가 연결되며, 제2전극이 데이터 배선에 연결된 제1트랜지스터와, 제2스캔 배선에 게이트가 연결되고 제1트랜지스터의 제1전극에 제2전극이 연결되며 제1전원 배선에 제1전극이 연결된 제2트랜지스터와, 제2트랜지스터의 제2전극에 게이트가 연결되며 제1전원 배선에 제1전극이 연결된 제3트랜지스터와, 제3트랜지스터의 게이트와 제1전원 배선 사이에 연결된 커패시터와, 제3트랜지스터의 제2전극과 제2전원 배선 사이에 연결된 유기 다이오드를 포함할 수 있다.
< 일 실시예 >
도 3은 본 발명의 일 실시예에 따른 전계발광표시장치를 도시한 평면도이다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 전계발광표시장치는 제1스캔 구동부(1Scan Driver), 제2스캔 구동부(2Scan Driver), 데이터 구동부(Data Driver) 및 표시부(Display)를 포함한다.
제어부(미도시)는 제1스캔 구동부(1Scan Driver), 제2스캔 구동부(2Scan Driver) 및 데이터 구동부(Data Driver)에 제어 신호를 출력한다. 제1스캔 구동 부(1Scan Driver), 제2스캔 구동부(2Scan Driver)는 제어부(미도시)의 제어신호에 따라 제1스캔 신호와 제2스캔 신호를 표시부(Display)에 공급한다.
데이터 구동부(Data Driver)는 제어부(미도시)의 제어 신호에 따라 데이터 신호를 서브필드 단위로 공급한다. 이때, 데이터 구동부(Data Driver)는 제1스캔 신호가 공급되면 표시부(Display)에 n번째 서브필드의 데이터 신호를 공급하고, 제1스캔 신호가 공급되는 구간 내에 표시부(Display)에 n+1번째 서브필드의 데이터 신호를 공급한다.
한편, 표시부(Display)는 복수개의 서브 픽셀들을 포함하는데, 서브 픽셀들은 데이터 배선(미도시)들과 제1 및 제2스캔 배선(미도시)들의 교차 영역에 위치하며, 서브 픽셀들은 적어도 하나 이상의 트랜지스터와, 커패시터 및 유기 발광다이오드를 포함한다.
이하, 도 4를 참조하여 서브 픽셀들의 회로 구성을 설명한다.
설명에 앞서 서브 픽셀에 포함된 제1,제2 및 제3트랜지스터들(Tr1,Tr2,Tr3)의 구조를 개략적으로 설명하면, 이는 일반적으로 기판 상에, 반도체층, 게이트 절연막인 제1절연막, 게이트 전극, 층간 절연막인 제2절연막, 소오스 전극 및 드레인 전극을 포함한다. 제1,제2 및 제3트랜지스터들(Tr1,Tr2,Tr3)은 저온 폴리 실리콘 또는 아몰포스 실리콘 등으로 형성될 수 있음을 참고한다. 덧붙여, 제1,제2 및 제3트랜지스터들(Tr1,Tr2,Tr3)의 소오스 전극과 드레인 전극 중 어느 하나는 콘택홀을 통하여 화소전극과 전기적으로 연결되어 있고, 화소전극 상에 유기 발광다이오(D) 가 위치함을 참고한다.
이어서, 유기 발광다이오드(D)의 구조를 개략적으로 설명하면, 이는 정공주입층(HIL), 정공수송층(HTL), 전자수송층(ETL) 및 전자주입층(EIL)과 같은 공통막 사이에 유기 발광층(EML)이 개재된 것을 포함한다. 일반적으로, 공통막은 애노드 전극이 되는 구동 트랜지스터(TFT2)의 화소전극과 캐소드 전극 사이에 선택적으로 형성된다.
한편, 하나의 서브 픽셀(Sub-Pixel)은 하나의 유기 발광다이오드(D)를 포함한다. 하나의 서브 픽셀 각각은 적색(R), 녹색(G), 청색(B)을 발광하는데, 이와 같이 적색, 녹색, 청색을 발광하는 서브 픽셀들은 하나의 픽셀로 정의된다.
도 4는 도 3의 표시부에 포함된 서브 픽셀 회로의 구성 일례를 나타낸다.
도 4를 참조하면, 서브 픽셀은 제1 및 제2전원 배선(VDD,VSS), 제1 및 제2스캔 배선들(Write Scan, Erase Scan), 제1,제2 및 제3트랜지스터들(Tr1,Tr2,Tr3), 커패시터(C) 및 유기 발광다이오드(D)를 포함한다.
여기서, 제1트랜지스터(Tr1)는 제1스캔 배선에 게이트가 연결되며 제2전극이 데이터 배선(Data)에 연결된다. 그리고 제2트랜지스터(Tr2)는 제2스캔 배선(Erase Scan)에 게이트가 연결되고 제1트랜지스터(Tr1)의 제1전극에 제2전극이 연결되며 제1전원 배선(VDD)에 제1전극이 연결된다. 그리고 제3트랜지스터(Tr3)는 제2트랜지스터(Tr2)의 제2전극에 게이트가 연결되며 제1전원 배선(VDD)에 제1전극이 연결된다. 그리고 커패시터(C)는 제3트랜지스터(Tr3)의 게이트와 제1전원 배선(VDD) 사이 에 연결된다. 그리고 유기 다이오드(D)는 제3트랜지스터(Tr3)의 제2전극과 제2전원 배선(VSS) 사이에 연결된다. 그러나, 본 발명에 따른 전계발광표시장치의 표시부에 포함된 서브 픽셀은 앞서 설명한 구조에 한정되지 않는다.
이하, 도 5a 및 도 5b를 참조하여 도 4의 서브 픽셀구조의 동작을 설명한다.
도 5a 및 도 5b는 도 4의 서브 픽셀구조의 동작 설명을 위한 회로 구성도이다.
여기서, 도 5a는 서브 픽셀에 데이터 신호를 기입하는 쓰기 과정을 나타낸다. 쓰기 과정은, 제1스캔 배선(Write Scan)을 통해 제1스캔 신호가 공급되면 제1트랜지스터(Tr1)가 턴온 되고, 데이터 배선(Data)을 통해 공급된 데이터 신호는 기입 된다. 이때, 제2트랜지스터(Tr2)는 턴 오프된 상태이고, 제3트랜지스터(Tr3)는 턴 온되어 유기 발광다이오드(D)는 발광할 수 있게 된다.
여기서, 도 5b는 서브 픽셀에 기입된 데이터 신호를 지우는 과정을 나타낸다. 지우기 과정은, 제2스캔 배선(Erase Scan)을 통해 제2스캔 신호가 공급되면 제2트랜지스터(Tr2)가 턴온 되어 기입된 데이터 신호는 지워진다. 이때, 제1트랜지스터(Tr1)는 턴 오프된 상태이고, 제3트랜지스터(Tr3)는 턴 오프되어 유기 발광다이오드(D)는 발광을 멈춘다.
한편, 쓰기 과정에서 데이터 구동부(Data Driver)는 제1스캔 신호가 공급되면 표시부에 n번째 서브필드의 데이터 신호를 공급하고, 제1스캔 신호가 공급되는 구간 내에 n+1번째 서브필드의 데이터 신호를 공급한다.
도 6은 데이터 구동부의 일부를 나타낸 블록도 이다.
도 6에 도시된 바와 같이, 데이터 구동부는 n번째 서브필드의 데이터 신호를 저장하고 있는 제1저장부(Line A)와, n+번째 서브필드의 데이터 신호를 저장하고 있는 제2저장부(Line B)와, 제1저장부(Line A)와 제2저장부(Line B)에 저장된 데이터 신호를 선택적으로 출력하는 선택부(M_1..M_n)를 포함한다.
그리고 도시되어 있진 않지만, 서브필드 단위로 데이터 신호를 저장하는 메모리부와, 메로리부에 저장된 데이터 신호를 감마 처리하는 감마부와, 감마 처리된 데이터 신호를 하프토닝 하는 하프토닝부와, 하프토닝된 데이터 신호를 아날로그로 변환하는 변환부를 더 포함한다.
여기서, 앞서 설명한 제1저장부(Line A)와 제2저장부(Line B)는 아날로그로 변환된 데이터 신호를 n번째와 n+1번째 서브필드 단위로 저장하게 된다.
그리고 선택부(M_1..M_n)는 제1스캔 신호가 공급되는 임의의 구간 내에 제1저장부(Line A)에 저장된 n번째 서브필드의 데이터 신호와 제2저장부(Line B)에 저장된 n+1번째 서브필드의 데이터 신호가 상호 중첩되지 않도록 데이터 신호의 출력을 선택한다.
이를 위해서 제어부(미도시)는 제1스캔 신호 구간을 제1영역과 제2영역으로 분할하여 제1저장부(Line A)와 제2저장부(Line B)로부터 출력되는 데이터 신호가 상호 중첩되지 않도록 선택적으로 블로킹할 수 있는 선택신호(SS)를 선택부(M_1..M_n)에 공급한다.
덧붙여, 제어부는 제1스캔 구동부, 제2스캔 구동부 및 데이터 구동부에 시프트 클록 신호와, 스타트 신호를 포함하는 제어신호를 공급한다.
여기서, 스타트 신호는 시프트 클록 신호에 동기되어 제1스캔 구동부, 제2스캔 구동부 및 데이터 구동부에 공급되고, 제1스캔 구동부는 스타트 신호에 따라 표시부에 데이터 신호를 쓰기 위한 제1스캔 신호를 공급하며, 제2스캔 구동부는 제1스캔 신호가 공급된 후 서브 픽셀에 기입된 데이터 신호를 지우기 위한 제2스캔 신호를 공급하게 된다.
이와 같은 설명에 의하면 본 발명에 따른 전계발광표시장치는 도 7과 같은 구동 타이밍도를 가질 수 있다.
도 7은 본 발명의 일 실시예에 따른 전계발광표시장치의 구동 타이밍도 이다. 도 7에 도시된 바와 같이 제어부로부터 출력된 시프트 클록 신호(Shift Clock)에 스타트 신호(Start Signal)에 동기 된다.
제1스캔 신호(Selective Write #1..#n)는 스타트 신호(Start Signal)에 맞춰 제1스캔 배선을 통해 각 서브 픽셀에 공급된다. 도면에는, 제1스캔 신호(Selective Write #1..#n)가 스타트 신호(Start Signal)의 폴링 다운(falling down) 시점에 동기되어 있으나 이에 한정되진 않는다.
제1스캔 신호(Selective Write #1..#n)가 공급되고 데이터 구동부에서 출력된 데이터 신호가 각 서브 픽셀에 공급되고 나면, 기입된 데이터 신호를 지우기 위해 제2스캔 신호(Selective Erase #1..#n)가 공급된다.
이와 같이 데이터 신호를 쓰기 위한 제1스캔 신호(Selective Write #1..#n)와 제2스캔 신호(Selective Erase #1..#n)는 일정한 주기를 가지고 반복된다.
한편, 도 7의 확대된 도면을 참조하면, 제1스캔 신호(Selective Write)가 공급될 때, 데이터 구동부에 저장된 서브필드 단위 데이터 신호가 제1스캔 신호(Selective Write) 구간 내에 두번 기입됨을 알 수 있다.
설명의 편의를 위해 두번 기입되는 데이터 신호를 데이터 구동부의 제1저장부와 제2저장부에 저장된 n번째 서브필드의 데이터 신호와 n+1번째 서브필드의 데이터 신호라고 가정한다.
여기서, n번째 서브필드의 데이터 신호와 n+1번째 서브필드의 데이터 신호는 앞서 설명하였듯이, 제1스캔 신호가 공급되는 임의의 구간 내에 제1저장부에 저장된 n번째 서브필드의 데이터 신호와 제2저장부에 저장된 n+1번째 서브필드의 데이터 신호가 상호 중첩되지 않도록 데이터 신호를 공급한다.
이때, 제어부는 제1스캔 신호 구간을 제1영역과 제2영역으로 분할하여 제1저장부와 제2저장부로부터 출력되는 데이터 신호가 상호 중첩되지 않도록 선택적으로 블로킹할 수 있는 선택신호를 선택부에 공급하여 제어한다.
도 8은 본 발명의 구동방법에 따른 데이터 신호의 서브필드 예시도 이다.
도 8에 도시된 바와 같이, 본 발명은 쓰기 시간(Write time) 내에 표시 시간(display time)이 있고, 표시 시간(display time) 이후, n번째 서브필드의 데이터 신호와 n+1번째 서브필드의 데이터 신호가 기입 되도록 서브필드를 구성할 수 있게 된다. 설명되지 않은 비표시 시간(non-display time)은 유기 발광다이오드가 발광하지 않는 구간이다.
< 구동 방법 >
본 발명의 일 실시예에 따른 전계발광표시장치의 구동방법은 다음과 같다.
데이터 배선, 제1스캔 배선 및 제2스캔 배선에 전기적으로 연결된 서브 픽셀을 포함하는 표시부의 제1스캔 배선에 제1스캔 신호을 공급한다.
제2스캔 배선에 제2스캔 신호을 공급한다.
제1스캔 신호가 공급되면 데이터 배선에 n번째 서브필드의 데이터 신호를 공급하고, 제1스캔 신호가 공급되는 구간 내에 n+1번째 서브필드의 데이터 신호를 공급한다.
데이터 신호 공급단계에서는, 제1스캔 신호가 공급되는 임의의 구간 내에 n번째 서브필드의 데이터 신호와 n+1번째 서브필드의 데이터 신호가 상호 중첩되지 않도록 데이터 신호의 출력을 선택한다.
표시부에 n번째 서브필드의 데이터 신호가 공급될 때, n+1번째 서브필드의 데이터 신호가 블로킹 되며, 표시부에 상기 n+1번째 서브필드의 데이터 신호가 공급될 때, n번째 서브필드의 데이터 신호는 블로킹 된다.
데이터 신호의 블로킹은 제1스캔 신호가 공급되는 구간을 제1영역과 제2영역으로 분할하여 블로킹한다.
한편, 앞서 설명한 바와 같은 전계발광표시장치의 구동방법은 하기와 같이 쓰기를 목적으로 하는 스캔 배선과 지우기를 목적으로 하는 스캔 배선이 구비되어야 하나, 하기의 서브 픽셀 회로 구성은 일례일 뿐 이에 한정되진 않는다.
도 4를 참조하여 설명하면, 서브 픽셀은 제1 및 제2전원 배선(VDD,VSS), 제1 및 제2스캔 배선들(Write Scan, Erase Scan), 제1,제2 및 제3트랜지스터들(Tr1,Tr2,Tr3), 커패시터(C) 및 유기 발광다이오드(D)를 포함한다.
여기서, 제1트랜지스터(Tr1)는 제1스캔 배선에 게이트가 연결되며 제2전극이 데이터 배선(Data)에 연결된다. 그리고 제2트랜지스터(Tr2)는 제2스캔 배선(Erase Scan)에 게이트가 연결되고 제1트랜지스터(Tr1)의 제1전극에 제2전극이 연결되며 제1전원 배선(VDD)에 제1전극이 연결된다. 그리고 제3트랜지스터(Tr3)는 제2트랜지스터(Tr2)의 제2전극에 게이트가 연결되며 제1전원 배선(VDD)에 제1전극이 연결된다. 그리고 커패시터(C)는 제3트랜지스터(Tr3)의 게이트와 제1전원 배선(VDD) 사이에 연결된다. 그리고 유기 다이오드(D)는 제3트랜지스터(Tr3)의 제2전극과 제2전원 배선(VSS) 사이에 연결된다.
또한, 앞서 설명한 바와 같은 전계발광표시장치의 구동방법은 하기와 같은 데이터 구동부가 구비되어야 하나, 하기의 데이터 구동부의 구성은 일례일 뿐 이에 한정되진 않는다.
도 6을 참조하여 설명하면, 데이터 구동부는 n번째 서브필드의 데이터 신호를 저장하고 있는 제1저장부(Line A)와, n+번째 서브필드의 데이터 신호를 저장하고 있는 제2저장부(Line B)와, 제1저장부(Line A)와 제2저장부(Line B)에 저장된 데이터 신호를 선택하는 선택부(M_1..M_n)를 포함한다.
그리고 도시되어 있진 않지만, 서브필드 단위로 데이터 신호를 저장하는 메모리부와, 메로리부에 저장된 데이터 신호를 감마 처리하는 감마부와, 감마 처리된 데이터 신호를 하프토닝 하는 하프토닝부와, 하프토닝된 데이터 신호를 아날로그로 변환하는 변환부를 더 포함한다.
여기서, 앞서 설명한 제1저장부(Line A)와 제2저장부(Line B)는 아날로그로 변환된 데이터 신호를 n번째와 n+1번째 서브필드 단위로 저장하게 된다.
그리고 선택부(M_1..M_n)는 제1스캔 신호가 공급되는 임의의 구간 내에 제1저장부(Line A)에 저장된 n번째 서브필드의 데이터 신호와 제2저장부(Line B)에 저장된 n+1번째 서브필드의 데이터 신호가 상호 중첩되지 않도록 데이터 신호의 출력을 선택한다.
이를 위해서 제어부(미도시)는 제1스캔 신호 구간을 제1영역과 제2영역으로 분할하여 제1저장부(Line A)와 제2저장부(Line B)로부터 출력되는 데이터 신호가 상호 중첩되지 않도록 선택적으로 블로킹할 수 있는 선택신호(SS)를 선택부(M_1..M_n)에 공급한다.
이상과 같이 본 발명에 따른 전계발광표시장치 및 그 구동방법은, 하나의 스캔 신호가 입력되는 구간 동안 두 개의 데이터 신호를 표시부에 공급할 수 있게 되어 디스플레이 시간에 대한 넓은 마진을 확보할 수 있게 된다. 이렇게 확보된 마진은 서브필드를 더욱 세밀하게 분할하여 데이터 신호를 추가함으로써 화질적인 열화 문제를 해결할 수 있는 부가적인 효과도 있게 된다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
상술한 바와 같이 본 발명은, 디지털 구동방식을 사용하는 전계발광표시장치의 디스플레이 시간을 효율적으로 사용할 수 있는 효과가 있다.

Claims (12)

  1. 데이터 배선, 제1스캔 배선 및 제2스캔 배선에 전기적으로 연결된 서브 픽셀을 포함하는 표시부;
    상기 제1스캔 배선에 연결되어 상기 표시부에 제1스캔 신호을 공급하는 제1스캔 구동부;
    상기 제2스캔 배선에 연결되어 상기 표시부에 제2스캔 신호을 공급하는 제2스캔 구동부; 및
    상기 데이터 배선에 연결되어 상기 표시부에 데이터 신호를 공급하는 데이터 구동부를 포함하며,
    상기 데이터 구동부는 상기 제1스캔 신호가 공급되면 상기 표시부에 n번째 서브필드의 데이터 신호를 공급하고, 상기 제1스캔 신호가 공급되는 구간 내에 상기 표시부에 n+1번째 서브필드의 데이터 신호를 공급하는 전계발광표시장치.
  2. 제1항에 있어서, 상기 데이터 구동부는,
    상기 n번째 서브필드의 데이터 신호를 저장하고 있는 제1저장부와,
    상기 n+번째 서브필드의 데이터 신호를 저장하고 있는 제2저장부와,
    상기 제1저장부와 상기 제2저장부에 저장된 데이터 신호를 선택적으로 출력하는 선택부를 포함하는 전계발광표시장치.
  3. 제2항에 있어서,
    상기 제1스캔 구동부, 제2스캔 구동부 및 데이터 구동부에 시프트 클록 신호와, 스타트 신호를 포함하는 제어신호를 공급하는 제어부를 더 포함하며,
    상기 제어부는, 상기 스타트 신호를 상기 시프트 클록 신호에 동기하여 상기 제1스캔 구동부, 제2스캔 구동부 및 데이터 구동부에 공급하고,
    상기 제1스캔 구동부는 상기 스타트 신호에 따라 상기 표시부에 데이터 신호를 쓰기 위한 제1스캔 신호를 공급하며,
    상기 제2스캔 구동부는 상기 제1스캔 신호가 공급된 후 상기 서브 픽셀에 기입된 상기 데이터 신호를 지우기 위한 제2스캔 신호를 공급하며,
    상기 데이터 구동부는 상기 제1스캔 신호가 공급되면, 상기 제1저장부에 저장된 상기 n번째 서브필드의 데이터 신호를 상기 표시부에 공급하고, 상기 제1스캔 신호 구간 내에 상기 제2저장부에 저장된 n+1번째 서브필드의 데이터 신호를 상기 표시부에 공급하는 것을 포함하는 전계발광표시장치.
  4. 제3항에 있어서, 상기 선택부는,
    상기 제1스캔 신호가 공급되는 임의의 구간 내에 상기 제1저장부에 저장된 상기 n번째 서브필드의 데이터 신호와 상기 제2저장부에 저장된 상기 n+1번째 서브필드의 데이터 신호가 상호 중첩되지 않도록 데이터 신호의 출력을 선택하는 것을 특징으로 하는 전계발광표시장치.
  5. 제4항에 있어서, 상기 제어부는,
    상기 제1스캔 신호 구간을 제1영역과 제2영역으로 분할하여 상기 제1저장부와 상기 제2저장부로부터 출력되는 데이터 신호가 상호 중첩되지 않도록 선택적으로 블로킹할 수 있는 선택신호를 상기 선택부에 공급하는 것을 포함하는 전계발광표시장치.
  6. 제1항에 있어서,
    상기 데이터 구동부는,
    서브필드 단위로 데이터 신호를 저장하는 메모리부와,
    상기 메로리부에 저장된 데이터 신호를 감마 처리하는 감마부와,
    상기 감마 처리된 데이터 신호를 하프토닝 하는 하프토닝부와,
    상기 하프토닝된 데이터 신호를 아날로그로 변환하는 변환부와,
    상기 아날로그로 변환된 데이터 신호를 n번째와 n+1번째 서브필드 단위로 저장하는 제1 및 제2저장부를 포함하는 전계발광표시장치.
  7. 제1항에 있어서,
    상기 서브 픽셀은,
    제1 및 제2전원 배선을 더 포함하며,
    상기 제1스캔 배선에 게이트가 연결되며, 제2전극이 상기 데이터 배선에 연결된 제1트랜지스터와,
    상기 제2스캔 배선에 게이트가 연결되고 상기 제1트랜지스터의 제1전극에 제2전극이 연결되며 상기 제1전원 배선에 제1전극이 연결된 제2트랜지스터와,
    상기 제2트랜지스터의 제2전극에 게이트가 연결되며 상기 제1전원 배선에 제1전극이 연결된 제3트랜지스터와,
    상기 제3트랜지스터의 게이트와 상기 제1전원 배선 사이에 연결된 커패시터와,
    상기 제3트랜지스터의 제2전극과 상기 제2전원 배선 사이에 연결된 유기 다이오드를 포함하는 전계발광표시장치.
  8. 데이터 배선, 제1스캔 배선 및 제2스캔 배선에 전기적으로 연결된 서브 픽셀을 포함하는 표시부의 상기 제1스캔 배선에 제1스캔 신호을 공급하는 단계;
    상기 제2스캔 배선에 제2스캔 신호을 공급하는 단계; 및
    상기 제1스캔 신호가 공급되면 상기 데이터 배선에 n번째 서브필드의 데이터 신호를 공급하고, 상기 제1스캔 신호가 공급되는 구간 내에 n+1번째 서브필드의 데이터 신호를 공급하는 단계를 포함하는 전계발광표시장치의 구동방법.
  9. 제8항에 있어서,
    상기 데이터 신호 공급단계에서는,
    상기 제1스캔 신호가 공급되는 임의의 구간 내에 상기 n번째 서브필드의 데이터 신호와 상기 n+1번째 서브필드의 데이터 신호가 상호 중첩되지 않도록 데이터 신호의 출력을 선택하는 것을 포함하는 전계발광표시장치의 구동방법.
  10. 제9항에 있어서,
    상기 데이터 신호 공급단계에서는,
    상기 표시부에 상기 n번째 서브필드의 데이터 신호가 공급될 때, 상기 n+1번째 서브필드의 데이터 신호가 블로킹 되며,
    상기 표시부에 상기 n+1번째 서브필드의 데이터 신호가 공급될 때, 상기 n번째 서브필드의 데이터 신호가 블로킹 되는 것을 특징으로 하는 전계발광표시장치의 구동방법.
  11. 제10항에 있어서,
    상기 데이터 신호의 블로킹은,
    상기 제1스캔 신호가 공급되는 구간을 제1영역과 제2영역으로 분할하여 블로킹 되는 것을 특징으로 하는 전계발광표시장치의 구동방법.
  12. 제8항에 있어서,
    상기 서브 픽셀은,
    제1 및 제2전원 배선을 더 포함하며,
    상기 제1스캔 배선에 게이트가 연결되며, 제2전극이 상기 데이터 배선에 연결된 제1트랜지스터와,
    상기 제2스캔 배선에 게이트가 연결되고 상기 제1트랜지스터의 제1전극에 제2전극이 연결되며 상기 제1전원 배선에 제1전극이 연결된 제2트랜지스터와,
    상기 제2트랜지스터의 제2전극에 게이트가 연결되며 상기 제1전원 배선에 제1전극이 연결된 제3트랜지스터와,
    상기 제3트랜지스터의 게이트와 상기 제1전원 배선 사이에 연결된 커패시터와,
    상기 제3트랜지스터의 제2전극과 상기 제2전원 배선 사이에 연결된 유기 다이오드를 포함하는 전계발광표시장치의 구동방법.
KR1020060124159A 2006-12-07 2006-12-07 전계발광표시장치 및 그 구동방법 KR20080052101A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060124159A KR20080052101A (ko) 2006-12-07 2006-12-07 전계발광표시장치 및 그 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060124159A KR20080052101A (ko) 2006-12-07 2006-12-07 전계발광표시장치 및 그 구동방법

Publications (1)

Publication Number Publication Date
KR20080052101A true KR20080052101A (ko) 2008-06-11

Family

ID=39806966

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060124159A KR20080052101A (ko) 2006-12-07 2006-12-07 전계발광표시장치 및 그 구동방법

Country Status (1)

Country Link
KR (1) KR20080052101A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10068531B2 (en) 2015-10-02 2018-09-04 Samsung Display Co., Ltd. Pixel circuit and organic light emitting display device including the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10068531B2 (en) 2015-10-02 2018-09-04 Samsung Display Co., Ltd. Pixel circuit and organic light emitting display device including the same

Similar Documents

Publication Publication Date Title
US7804466B2 (en) Display device and driving method thereof
JP4209832B2 (ja) 表示装置のピクセル回路，表示装置，及びその駆動方法
JP4297444B2 (ja) 表示装置，表示パネル，及び表示装置の駆動方法
JP4612611B2 (ja) 有機電界発光表示装置
KR100590068B1 (ko) 발광 표시 장치와, 그 표시 패널 및 화소 회로
JP4742056B2 (ja) 有機電界発光表示装置
JP4209831B2 (ja) 表示装置のピクセル回路，表示装置，及びその駆動方法
US7768482B2 (en) Display device and driving method thereof
JP4177816B2 (ja) 表示装置，表示パネル，及び表示パネルの駆動方法
US9589503B2 (en) Organic light-emitting display apparatus
KR100649253B1 (ko) 발광 표시 장치와, 그 표시 패널 및 구동 방법
TW201621863A (zh) 有機發光顯示器
KR100578841B1 (ko) 발광 표시 장치와, 그 표시 패널 및 구동 방법
JP2009211039A (ja) 有機電界発光表示装置
JP2004286816A (ja) アクティブマトリクス型表示装置及びその駆動方法
JP2017116583A (ja) 表示装置
KR100578846B1 (ko) 발광 표시 장치
JP2017116576A (ja) 表示装置
KR20080052101A (ko) 전계발광표시장치 및 그 구동방법
JP2010276783A (ja) アクティブマトリクス型表示装置
KR100747259B1 (ko) 유기전계발광소자 및 그 표시장치, 그 구동방법
KR102089338B1 (ko) 유기발광 표시장치
JP2005352147A (ja) アクティブマトリクス型発光表示パネル
KR101495358B1 (ko) 유기전계발광표시장치와 이의 구동방법
JP2008180802A (ja) アクティブマトリクス型表示装置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid