KR20080048757A - Resistive random access memory device and method of manufacuring the same - Google Patents
Resistive random access memory device and method of manufacuring the same Download PDFInfo
- Publication number
- KR20080048757A KR20080048757A KR1020060119123A KR20060119123A KR20080048757A KR 20080048757 A KR20080048757 A KR 20080048757A KR 1020060119123 A KR1020060119123 A KR 1020060119123A KR 20060119123 A KR20060119123 A KR 20060119123A KR 20080048757 A KR20080048757 A KR 20080048757A
- Authority
- KR
- South Korea
- Prior art keywords
- resistance change
- change layer
- forming
- electrode
- storage node
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 29
- 230000008859 change Effects 0.000 claims abstract description 103
- 238000003860 storage Methods 0.000 claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 claims abstract description 16
- 230000008569 process Effects 0.000 claims abstract description 10
- 239000002923 metal particle Substances 0.000 claims description 29
- 150000002500 ions Chemical class 0.000 claims description 10
- 239000002904 solvent Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 4
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 230000008016 vaporization Effects 0.000 claims description 2
- 239000007788 liquid Substances 0.000 claims 1
- 239000000203 mixture Substances 0.000 claims 1
- 238000009826 distribution Methods 0.000 abstract description 8
- 239000010410 layer Substances 0.000 description 71
- 239000000758 substrate Substances 0.000 description 9
- 239000000463 material Substances 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 7
- 239000012535 impurity Substances 0.000 description 6
- 239000013256 coordination polymer Substances 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 239000011259 mixed solution Substances 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910000480 nickel oxide Inorganic materials 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000006722 reduction reaction Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 229910000314 transition metal oxide Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- 238000009834 vaporization Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
- H10B63/22—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the metal-insulator-metal type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
Landscapes
- Semiconductor Memories (AREA)
Abstract
Description
도 1a는 종래의 저항성 메모리 소자에 구비되는 스토리지 노드를 보여주는 단면도이다.1A is a cross-sectional view illustrating a storage node provided in a conventional resistive memory device.
도 1b는 도 1a의 스토리지 노드를 구비하는 종래의 저항성 메모리 소자의 전류-전압 특성을 보여주는 그래프이다. FIG. 1B is a graph showing current-voltage characteristics of a conventional resistive memory device having the storage node of FIG. 1A.
도 2는 본 발명의 실시예에 따른 저항성 메모리 소자를 보여주는 단면도이다. 2 is a cross-sectional view illustrating a resistive memory device according to an exemplary embodiment of the present invention.
도 3은 도 2에 도시한 스토리지 노드를 확대하여 보여주는 단면도이다. FIG. 3 is an enlarged cross-sectional view of the storage node illustrated in FIG. 2.
도 4a 내지 도 4c는 본 발명의 제1 실시예에 따른 스토리지 노드의 형성방법을 단계별로 보여주는 단면도이다. 4A through 4C are cross-sectional views illustrating a method of forming a storage node according to a first embodiment of the present invention.
도 5a 및 도 5b는 본 발명의 제2 실시예에 따른 스토리지 노드의 형성방법을 단계별로 보여주는 단면도이다. 5A and 5B are cross-sectional views illustrating a method of forming a storage node according to a second exemplary embodiment of the present invention.
도 6a 및 도 6b는 본 발명의 제3 실시예에 따른 스토리지 노드의 형성방법을 단계별로 보여주는 단면도이다. 6A and 6B are cross-sectional views illustrating a method of forming a storage node according to a third embodiment of the present invention.
*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
P : 돌출부 S : 스토리지 노드P: protrusion S: storage node
40 : 하부전극 50 : 저항 변화층40: lower electrode 50: resistance change layer
60 : 상부전극 100 : 기판60: upper electrode 100: substrate
110 : 게이트 120, 130 : 제1 및 제2 불순물 영역110:
140 : 층간절연막 150 : 콘택홀140: interlayer insulating film 150: contact hole
160 : 도전성 플러그160: conductive plug
본 발명은 반도체 메모리 소자 및 그 제조방법에 관한 것으로서, 보다 자세하게는 저항성 메모리 소자 및 그 제조방법에 관한 것이다. BACKGROUND OF THE
DRAM(Dynamic Random Access Memory)은 집적도가 높고 동작 속도가 빠른 이점이 있는 반면, 전원이 꺼지면 저장된 데이타가 소실되는 단점이 있다. 비휘발성 메모리 소자는 이러한 DRAM의 단점을 해소시킨 것으로서, 최근 다양한 비휘발성 메모리 소자가 소개되고 있다. 그 중에서 RRAM(Resistive random access memory)은 DRAM과 같이 집적도가 높고 동작 속도가 빠른 비휘발성 메모리 소자로서 주목받고 있다. Dynamic Random Access Memory (DRAM) has the advantage of high integration and fast operation speed, while the stored data is lost when the power is turned off. The nonvolatile memory device solves the disadvantages of the DRAM, and various nonvolatile memory devices have recently been introduced. Among them, RRAM (Resistive Random Access Memory) is attracting attention as a non-volatile memory device with high integration and fast operation speed, like DRAM.
RRAM은 저항이 특정 전압에서 크게 달라지는 저항 변화 물질, 예컨대 전이 금속 산화물의 저항 변화 특성을 이용한 것이다. 즉, 저항 변화 물질에 세트 전압(set voltage) 이상의 전압이 인가되면 상기 저항 변화 물질의 저항이 낮아진다. 이때를 온(ON) 상태라 한다. 그리고 저항 변화 물질에 리세트 전압(reset voltage) 이상의 전압이 인가되면 상기 저항 변화 물질의 저항이 높아진다. 이때를 오프(OFF) 상태라 한다. RRAM utilizes the resistive change characteristic of a resistive change material, such as a transition metal oxide, in which the resistance varies greatly at a specific voltage. That is, when a voltage above a set voltage is applied to the resistance change material, the resistance of the resistance change material is lowered. This is called an ON state. When a voltage equal to or greater than a reset voltage is applied to the resistance change material, the resistance of the resistance change material is increased. This is called an OFF state.
RRAM의 스토리지 노드(storage node)는 하부전극, 상기 저항 변화 물질로 형성된 저항 변화층 및 상부전극이 차례로 적층된 구조를 갖는다. The storage node of the RRAM has a structure in which a lower electrode, a resistance change layer formed of the resistance change material, and an upper electrode are sequentially stacked.
도 1a는 종래의 RRAM에 구비되는 스토리지 노드를 보여준다. 1A illustrates a storage node provided in a conventional RRAM.
도 1a를 참조하면, 스토리지 노드(s)는 하부전극(10), 저항 변화층(20) 및 상부전극(30)이 차례로 적층되어 구성된다. 하부전극(10) 및 상부전극(30)은 백금(Pt)으로 형성되고, 저항 변화층(20)은 니켈 산화물(NiOX)층으로 형성된다. 하부전극(10) 및 상부전극(30) 사이에 인가되는 전압에 따라 저항 변화층(20) 내에 전류 경로(current path)(CP1...CP5 또는 CP6)가 형성되거나, 형성된 전류 경로(CP1...CP5 또는 CP6)가 사라진다. 전류 경로(CP1...CP5 또는 CP6)는 입자 경계(grain boundary)를 따라 발생된다. Referring to FIG. 1A, the storage node s is formed by sequentially stacking the
그런데, 도 1a에서 볼 수 있듯이, 종래의 RRAM에서 전류 경로(CP1...CP5 또는 CP6)는 형성된 위치와 크기가 다르다. 전류 경로(CP1...CP5 또는 CP6)는 모두 다른 전압에서 형성된 것이다. 이와 같이, 서로 다른 인가 전압에서 전류 경로가 형성되므로 저항 변화층(20)의 저항 변화를 일으키는 전압의 분포는 도 1b에서 볼 수 있듯이 넓어진다. By the way, as can be seen in Figure 1a, the current path (CP1 ... CP5 or CP6) in the conventional RRAM is different in size and position formed. The current paths CP1 ... CP5 or CP6 are all formed at different voltages. As such, since the current paths are formed at different applied voltages, the distribution of voltages causing the resistance change of the
도 1b를 참조하면, 종래의 RRAM은 명확히 두 개의 서로 다른 저항 상태를 갖지만, 두 저항 상태가 변화하기 시작하는 전압의 범위가 과도하게 넓은 것을 알 수 있다. 이러한 사실은 그래프에서 A 영역의 가로 폭이 넓은 것으로부터 알 수 있다. Referring to FIG. 1B, although the conventional RRAM clearly has two different resistance states, it can be seen that the voltage range at which the two resistance states begin to change is excessively wide. This can be seen from the wide width of the A region in the graph.
이와 같이, 저항 변화를 일으키는 전압의 분포가 넓은 경우, 저항 변화층(20)의 저항 변화를 제한된 전압 범위에서 재현하기 어렵다. 이것은 동일한 인가 전압에서 저항 변화층(20)이 동일한 저항 상태를 갖고 있어야 하는데, 실제는 그렇지 않을 수 있음을 의미한다. 그러므로 종래의 RRAM으로부터 읽은 데이터에 대해서 신뢰성을 갖기 어렵다. As described above, when the voltage distribution causing the resistance change is wide, it is difficult to reproduce the resistance change of the
본 발명이 이루고자 하는 기술적 과제는 상술한 종래 기술의 문제점을 개선하기 위한 것으로서, 저항 변화를 일으키는 전압의 분포를 줄여 신뢰성을 개선한 저항성 메모리 소자를 제공함에 있다. SUMMARY OF THE INVENTION The present invention has been made in an effort to improve the above-described problems of the related art, and to provide a resistive memory device having improved reliability by reducing a voltage distribution causing a change in resistance.
본 발명이 이루고자 하는 다른 기술적 과제는 상기 저항성 메모리 소자의 제조방법을 제공함에 있다. Another object of the present invention is to provide a method of manufacturing the resistive memory device.
상기 기술적 과제를 달성하기 위하여, 본 발명은 스위칭 소자와 이에 연결된 스토리지 노드를 포함하는 저항성 메모리 소자로서, 상기 스토리지 노드는, 순차적으로 적층된 제1 전극, 저항 변화층 및 제2 전극을 포함하고, 상기 제1 및 제2 전극 중 적어도 하나는 상기 저항 변화층으로 돌출된 돌출부를 갖는 것을 특징으로 하는 저항성 메모리 소자를 제공한다. In order to achieve the above technical problem, the present invention provides a resistive memory device including a switching element and a storage node connected thereto, the storage node includes a first electrode, a resistance change layer and a second electrode sequentially stacked, At least one of the first and second electrodes provides a resistive memory device, characterized in that it has a protrusion protruding into the resistance change layer.
상기 다른 기술적 과제를 달성하기 위하여, 본 발명은 스위칭 소자와 이에 연결된 스토리지 노드를 포함하는 저항성 메모리 소자의 제조방법으로서, 상기 스 토리지 노드를 형성하는 단계는, 제1 전극 및 저항 변화층을 차례로 형성하는 단계; 상기 저항 변화층의 상부면에 상기 저항 변화층의 입계(grain boundary)를 따라 형성되는 홈을 형성하는 단계; 및 상기 저항 변화층 상에 상기 홈을 채우는 제2 전극을 형성하는 단계;를 포함하는 것을 특징으로 하는 저항성 메모리 소자의 제조방법을 제공한다. In accordance with another aspect of the present invention, there is provided a method of manufacturing a resistive memory device including a switching device and a storage node connected thereto, wherein the forming of the storage node includes a first electrode and a resistance change layer in order. Forming; Forming a groove formed on a top surface of the resistance change layer along a grain boundary of the resistance change layer; And forming a second electrode filling the groove on the resistance change layer.
상기 다른 기술적 과제를 달성하기 위하여, 본 발명은 스위칭 소자와 이에 연결된 스토리지 노드를 포함하는 저항성 메모리 소자의 제조방법으로서, 상기 스토리지 노드를 형성하는 단계는, 제1 전극을 형성하는 단계; 상기 제1 전극 상에 저항 변화층을 형성하는 단계; 상기 저항 변화층 상에 제2 전극을 형성하는 단계; 및 상기 제1 및 제2 전극 중 어느 하나로부터 상기 저항 변화층으로 돌출된 돌출부가 형성되도록 상기 제1 및 제2 전극에 바이어스 전압을 인가하는 단계;를 포함하는 것을 특징으로 하는 저항성 메모리 소자의 제조방법을 제공한다. In accordance with another aspect of the present invention, there is provided a method of manufacturing a resistive memory device including a switching device and a storage node connected thereto, wherein the forming of the storage node comprises: forming a first electrode; Forming a resistance change layer on the first electrode; Forming a second electrode on the resistance change layer; And applying a bias voltage to the first and second electrodes such that protrusions protruding from the one of the first and second electrodes into the resistance change layer are formed. Provide a method.
여기서, 상기 저항 변화층을 형성하는 단계와 상기 제2 전극을 형성하는 단계 사이에 상기 저항 변화층의 상부면를 식각하여 홈을 형성하는 단계를 더 포함할 수 있다. The method may further include forming a groove by etching the upper surface of the resistance change layer between the forming of the resistance change layer and the forming of the second electrode.
상기 저항 변화층을 형성하는 단계와 상기 제2 전극을 형성하는 단계 사이에 상기 저항 변화층 내에 이온을 도핑하는 단계를 더 포함할 수 있다. The method may further include doping ions in the resistance change layer between the forming of the resistance change layer and the forming of the second electrode.
상기 이온은 상기 저항 변화층의 국부 영역에만 도핑할 수 있다. The ions may be doped only in the local region of the resistance change layer.
상기 다른 기술적 과제를 달성하기 위하여, 본 발명은 스위칭 소자와 이에 연결된 스토리지 노드를 포함하는 저항성 메모리 소자의 제조방법으로서, 상기 스 토리지 노드를 형성하는 단계는, 제1 전극을 형성하는 단계; 상기 제1 전극 상에 금속 입자를 형성하는 단계; 상기 제1 전극 상에 상기 금속 입자를 덮는 저항 변화층을 형성하는 단계; 및 상기 저항 변화층 상에 제2 전극을 형성하는 단계;를 포함하고, 상기 저항 변화층을 형성하는 과정에서 상기 금속 입자는 용융되어 상기 제1 전극 상에 상기 저항 변화층으로 향하는 돌출부가 형성되는 것을 특징으로 하는 저항성 메모리 소자의 제조방법을 제공한다. According to another aspect of the present invention, there is provided a method of manufacturing a resistive memory device including a switching device and a storage node connected thereto, wherein the forming of the storage node comprises: forming a first electrode; Forming metal particles on the first electrode; Forming a resistance change layer covering the metal particles on the first electrode; And forming a second electrode on the resistance change layer, wherein in the process of forming the resistance change layer, the metal particles are melted to form a protrusion toward the resistance change layer on the first electrode. A method of manufacturing a resistive memory device is provided.
여기서, 상기 금속 입자는 서로 다른 크기를 갖는 제1 및 제2 금속 입자를 포함할 수 있다. Here, the metal particles may include first and second metal particles having different sizes.
상기 금속 입자를 형성하는 단계는, 상기 금속 입자와 용매의 혼합액을 상기 제1 전극 상에 도포하는 단계; 및 상기 용매를 기화시키는 단계;를 더 포함할 수 있다. The forming of the metal particles may include applying a mixed solution of the metal particles and a solvent on the first electrode; And evaporating the solvent.
상기 저항 변화층은 스퍼터링 방식으로 형성할 수 있다. The resistance change layer may be formed by a sputtering method.
이러한 본 발명을 이용하면, 저항 변화를 일으키는 전압 분포를 줄일 수 있다. By using this invention, it is possible to reduce the voltage distribution causing the change in resistance.
이하, 본 발명의 실시예에 따른 저항성 메모리 소자 및 그 제조방법을 첨부된 도면들을 참조하여 상세하게 설명한다. 이 과정에서 도면에 도시된 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되게 도시된 것이다. 도면들에서 동일한 도면 부호는 동일한 구성 요소를 나타낸다. Hereinafter, a resistive memory device and a method of manufacturing the same according to an exemplary embodiment of the present invention will be described in detail with reference to the accompanying drawings. In this process, the thicknesses of layers or regions illustrated in the drawings are exaggerated for clarity. Like reference numerals in the drawings denote like elements.
도 2는 본 발명의 실시예에 따른 저항성 메모리 소자(이하, 본 발명의 RRAM)를 보여준다. 2 illustrates a resistive memory device (hereinafter referred to as RRAM) according to an embodiment of the present invention.
도 2를 참조하면, 기판(100) 상에 게이트(110)가 존재하고, 게이트(110) 양측의 기판(100)에 제1 및 제2 불순물 영역(120, 130)이 존재한다. 제1 및 제2 불순물 영역(120, 130) 중 어느 하나는 소오스이고, 나머지는 드레인이다. 게이트(110)와 제1 및 제2 불순물 영역(120, 130)은 트랜지스터를 구성한다. 기판(100) 상에 상기 트랜지스터를 덮는 층간절연층(140)이 형성되어 있다. 층간절연층(140)에 제1 불순물 영역(120)을 노출시키는 콘택홀(150)이 형성되어 있고, 콘택홀(150)은 도전성 플러그(160)로 채워져 있다. 층간절연층(160) 상에 도전성 플러그(160)의 노출된 부분을 덮는 스토리지 노드(S)가 형성되어 있다. 스토리지 노드(S)는 순차적으로 적층된 하부전극(40), 저항 변화층(50) 및 상부전극(60)을 포함한다. 도시하지는 않았지만, 제2 불순물 영역(130)과 전기적으로 콘택되는 비트라인이 형성된다. 게이트(110) 및 상기 비트라인에 인가되는 전압에 따라, 하부전극(40)에 전압이 인가될 수 있고, 하부전극(40) 및 상부전극(60)에 인가되는 전압에 따라, 저항 변화층(50) 내의 전류 경로 형성 여부가 결정된다. Referring to FIG. 2, the
도 3은 본 발명의 RRAM에 구비되는 스토리지 노드(S)를 보여준다. 3 shows a storage node S provided in the RRAM of the present invention.
도 3을 참조하면, 하부전극(40)과 상부전극(50) 중 적어도 하나는 저항 변화층(50)으로 돌출된 돌출부(P)를 갖는다. Referring to FIG. 3, at least one of the
하부전극(40) 및 상부전극(60)은 Pt, Ni, W, Au, Ag, Cu, Ti 및 Zn로 이루어진 군중 어느 하나로 형성할 수 있다. 저항 변화층(50)은 SixOy, NbxOy, TixOy, VxOy, AlxOy 및 NiOx와 같은 2원계 산화물, SrTiOx 및 SrZrOx와 같은 3원계 산화물 또는 Pr1 - XCrXMnO3(PCMO)와 같은 4원계 산화물로 형성할 수 있다. The
본 발명의 RRAM에 구비되는 스토리지 노드(S)에서는 돌출부(P)가 형성된 위치에서 하부전극(40)과 상부전극(60)의 거리가 가장 가깝다. 따라서, 세트(set)/리세트(reset)를 위해 하부전극(40) 및 상부전극(60)에 전압을 인가하면, 도 3에 도시된 바와 같이, 돌출부(P)에 전기장이 집중되어 그 부분에서 전류 경로(CP)가 형성된다. 세트/리세트 동작을 여러 번 반복하더라도 전류 경로(CP)는 같은 위치에서 형성된다. 이에 따라, 저항 변화를 일으키는 전압의 분포가 크게 감소하고, 소자의 신뢰성이 개선된다. In the storage node S provided in the RRAM of the present invention, the distance between the
또한 본 발명의 RRAM에서는 돌출부(P)로 인해 전류 경로의 생성이 용이하기 때문에, 세트/리세트 전압이 낮아진다. In addition, in the RRAM of the present invention, since the protrusion P facilitates generation of the current path, the set / reset voltage is lowered.
이하에서는 상술한 본 발명의 RRAM에 구비된 스토리지 노드(S)의 형성방법을 설명한다. Hereinafter, a method of forming the storage node S included in the above-described RRAM of the present invention will be described.
도 4a 내지 도 4c는 본 발명의 제1 실시예에 따른 스토리지 노드의 형성방법을 단계별로 보여준다. 4A to 4C show step by step a method of forming a storage node according to a first embodiment of the present invention.
도 4a를 참조하면, 기판(미도시) 상에 하부전극(40) 및 저항 변화층(50)을 차례로 형성한다. 저항 변화층(50)은 다수의 입자(grain)를 포함한다. Referring to FIG. 4A, a
도 4b를 참조하면, 저항 변화층(50)의 표면을 화학적으로 식각하여 상기 표면에 홈(C)을 형성한다. 이때, 홈(C)은 상기 입자 경계(grain boundary)(이하, 입계)를 따라 여러 개 형성될 수 있다. 이것은 상기 입계를 통한 식각 용액(또는, 가 스)의 침투가 용이하기 때문이다. 상기 입계들 중에서 가장 취약한 입계 부분에서 식각이 가장 빠르게 진행되기 때문에, 저항 변화층(50) 표면의 특정 부분에서 가장 깊은 홈이 형성될 수 있다. Referring to FIG. 4B, the surface of the
도 4c를 참조하면, 저항 변화층(50) 상에 홈(C)을 매립하도록 상부전극(60)을 형성한다. 이때, 상부전극(60)의 형성방법에 따라 홈(C)에 미충전(unfilled) 공간이 존재할 수도 있다. 그러나 상부전극(60)이 단차 피복성(step coverage)이 우수한 방법으로 형성되면, 도시된 바와 같이 홈(C)은 완전 매립될 수 있다. 이렇게하여 저항 변화층(50)으로 돌출된 돌출부(P)를 갖는 상부전극(60)이 형성된다. Referring to FIG. 4C, the
이 경우, 다수의 홈(C) 중에서 가장 깊은 홈에 가장 큰 돌출부(P)가 만들어지는 바, 하부전극(40)과 상부전극(60) 사이에는 한 개의 전류 경로가 형성된다. 큰 돌출부(P)가 2개 이상 존재할 수 있으나, 그 수는 매우 적기 때문에, 그에 따른 전압 분포는 작다. In this case, the largest protrusion P is formed in the deepest groove among the plurality of grooves C. One current path is formed between the
도 5a 및 도 5b는 본 발명의 제2 실시예에 따른 스토리지 노드의 형성방법을 단계별로 보여준다. 5A and 5B show step by step a method of forming a storage node according to a second embodiment of the present invention.
도 5a를 참조하면, 기판(미도시) 상에 하부전극(40)과 저항 변화층(50)을 차례로 형성한다. 저항 변화층(50)은 표면 거칠기(roughness)로 인해 표면에 깊이가 다른 홈이 존재한다. 저항 변화층(50)은 다수의 입자를 포함하고, 입계 부분에 다수의 잉여 이온을 갖는다. 저항 변화층(50)을 NiOx로 형성하는 경우, 입계 부분에 존재하는 잉여 이온은 Ni2 +이고, 이들은 높은 이동도(mobility)를 갖는다. Referring to FIG. 5A, a
계속해서, 저항 변화층(50) 상에 상부전극(60)을 형성한다. 이때, 저항 변화층(50)의 표면에 존재하는 홈 중에서 깊은 홈에는 상부전극(60)이 채워지지 않은 미충전(unfilled) 공간이 존재할 수 있다. Subsequently, the
상부전극(60)을 형성한 다음, 도 5b에 도시한 바와 같이, 하부전극(40) 및 상부전극(60)에 바이어스 전압을 인가한다. 예컨대, 상부전극(60)에 음의 전압을 인가하고, 하부전극(40)에 양의 전압을 인가한다. 이 경우, 상부전극(60)으로 전자가 공급되고, 상기 공급된 전자는 저항 변화층(50)으로 이동(migration)된다. 상기 전자 이동의 용이성은 상부전극(60)의 재질에 따라 달라질 수 있는데, 상기 전자 이동의 용이성을 위해서는 상부전극(60)은 Ni 또는 Cu로 형성될 수 있다. After the
상기 전자 이동은 주로 상기 미충전 공간을 통해 발생되는데, 이것은 상기 미충전 공간은 일종의 결함(defect)으로서 그를 통한 전자의 이동이 용이하기 때문이다. 저항 변화층(50)으로 이동된 상기 전자는 상기 잉여 이온과 반응을 일으킨다. 예컨대, Ni2 +와 e-가 반응하는 환원반응이 일어나, Ni가 생성된다. 이러한 반응은 상기 미충전 공간에서 일어난다. 환원된 Ni는 상기 미충전 공간의 상부전극(60)에 결합된다. 이러한 과정을 통해서 상기 미충전 공간은 상부전극(60)으로 채워지지게 된다. 이 결과, 저항 변화층(50)으로 돌출된 돌출부(P)를 갖는 상부전극(60)이 형성된다. The electron movement is mainly generated through the uncharged space, because the uncharged space is a kind of defect that facilitates the movement of electrons through it. The electrons moved to the
한편, 저항 변화층(50)을 형성한 후, 상부전극(60)을 형성하기 전, 저항 변화층(50)의 소정 영역에 소정의 이온, 예컨대 Ni 이온을 도핑하여 상기 소정 영역 의 잉여 이온 농도를 높여줄 수 있다. 이에 따라, 저항 변화층(50)의 상기 소정 영역에 보다 큰 돌출부(P)가 형성될 수 있다. 이러한 도핑 공정은 선택적이다. On the other hand, after forming the
또한, 저항 변화층(50)을 형성한 후, 상부전극(60)을 형성하기 전, 저항 변화층(50)의 표면을 식각하여 표면 거칠기 정도를 조절할 수도 있다. 즉, 상기 제1 실시예에서와 유사하게 저항 변화층(50)에 깊은 홈을 형성한 후에 상부전극(60)을 형성할 수도 있다. In addition, after forming the
도 6a 및 도 6b는 본 발명의 제3 실시예에 따른 스토리지 노드의 형성방법을 단계별로 보여준다. 6A and 6B illustrate a method of forming a storage node according to a third embodiment of the present invention step by step.
도 6a를 참조하면, 기판(미도시) 상에 하부전극(40)을 형성하고, 하부전극(40) 상에 다수의 금속 입자(metal particle)(5)와 용매의 혼합액을 도포한 후, 상기 용매를 기화시켜 제거한다. 이때, 상기 혼합액에 함유되는 금속 입자(5)의 양을 조절함으로써, 다수의 금속 입자(5)는 하나의 층을 이루지 못하도록 분리되게 형성되는 것이 바람직하다. 또한 다수의 금속 입자(5)는 명확히 구분되는 적어도 두 가지 크기를 가지는 것이 바람직하다. 즉, 하부전극(40) 상에 큰 금속 입자와 작은 금속 입자가 분리되게 형성된다. 가장 큰 금속 입자가 형성되는 부분에 가장 큰 돌출부가 형성된다. Referring to FIG. 6A, after forming a
도 6b를 참조하면, 금속 입자(5) 및 하부전극(40) 상에 저항 변화층(50)을 형성한다. 저항 변화층(50)을 NiOx로 형성하는 경우, 기판(미도시)을 400∼600℃ 정도로 가열시킨 상태에서 저항 변화층(50)을 증착한다. 이때, 금속 입자(5)가 일부 용융(melting)되어 금속 입자(5)와 하부전극(40) 간의 접착력이 향상되고, 금속 입자의 형태는 뾰족하게 변한다. 저항 변화층(50)을 스퍼터링(sputtering) 방법으로 형성하면, 기판(미도시)의 45°및 135°방향으로 금속 입자(5)의 측면이 일부 식각되므로 돌출부(P1∼P3)의 끝부분은 더욱 첨예해진다. 이렇게 해서, 하부전극(40)에 저항 변화층(50)을 향하는 돌출부(P1∼P3)가 형성된다. Referring to FIG. 6B, a
한편, 저항 변화층(50)을 형성하기 전, 별도의 어닐링(annealing) 공정으로 금속 입자(5)의 일부를 용융시킬 수도 있다. 즉, 금속 입자(5)를 형성하는 단계와 저항 변화층(50)을 형성하는 단계 사이에 금속 입자(5) 및 하부전극(40)을 어닐링하는 단계를 더 수행할 수 있다. On the other hand, before forming the
저항 변화층(50)을 형성한 다음, 저항 변화층(50) 상에 상부전극(60)을 형성한다. 이렇게 해서 저항 변화층(50)으로 돌출된 돌출부(P1∼P3)를 갖는 하부전극(60)을 포함하는 스토리지 노드(S1)가 형성된다. 스토리지 노드(S1)에서 전류 경로는 돌출부(P1∼P3) 중 가장 큰 돌출부(P2)와 상부전극(60) 사이에 형성된다. After the
본 발명의 제1 내지 제3 실시예에 따른 스토리지 노드의 형성방법 중 적어도 두 가지 방법이 결합될 수 있고, 경우에 따라서는 하부전극(40) 및 상부전극(60) 모두에 저항 변화층(50)으로 돌출되는 돌출부가 구비될 수도 있다. At least two methods of forming the storage node according to the first to third embodiments of the present invention may be combined, and in some cases, the
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 예들 들어, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면, 스토리지 노드(S)의 구성 요소가 보다 다양화될 수 있고, 스토리지 노드(S)의 구조가 달라질 수 있음을 알 수 있을 것이다. 하부전극(40)과 저항 변화층(50) 사이 및 상부전극(60)과 저항 변화층(50) 사이에 다른 막들이 개재될 수 있고, 하부전극(40)과 상부전극(60)은 모두 배선 형태로 서로 직교하게 형성될 수 있다. 또한, 상기 스위칭 소자는 트랜지스터가 아닌 다른 스위칭 소자, 예컨대 다이오드일 수도 있다. 때문에 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.While many details are set forth in the foregoing description, they should be construed as illustrative of preferred embodiments, rather than to limit the scope of the invention. For example, those skilled in the art will appreciate that the components of the storage node S may be more diversified and the structure of the storage node S may vary. . Other films may be interposed between the
상술한 바와 같이, 본 발명의 RRAM에서는 하부전극(40) 또는/및 상부전극(60)으로부터 저항 변화층(50)으로 돌출된 돌출부(P)가 형성되어 있다. 그러므로 세트/리세트시 돌출부(P)에 전기장이 집중되어 돌출부(P)와 그 맞은 편의 전극 사이에 전류 경로(CP)가 형성된다. 이렇게 형성된 전류 경로(CP)는 재현성이 우수하므로 저항 변화를 일으키는 전압의 분포는 크게 감소될 수 있다. 그러므로 소자의 신뢰성이 개선된다. As described above, in the RRAM of the present invention, a protrusion P protruding from the
또한, 본 발명의 RRAM에서는 돌출부(P)로 인해 전류 경로(CP)의 생성이 용이하여 낮은 전압에서도 세트/리세트가 가능하기 때문에, 소비 전력을 줄일 수 있다. In addition, in the RRAM of the present invention, the protrusion P makes it easy to generate the current path CP, so that the set / reset can be performed even at a low voltage, thereby reducing power consumption.
Claims (10)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060119123A KR20080048757A (en) | 2006-11-29 | 2006-11-29 | Resistive random access memory device and method of manufacuring the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060119123A KR20080048757A (en) | 2006-11-29 | 2006-11-29 | Resistive random access memory device and method of manufacuring the same |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20080048757A true KR20080048757A (en) | 2008-06-03 |
Family
ID=39804813
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060119123A KR20080048757A (en) | 2006-11-29 | 2006-11-29 | Resistive random access memory device and method of manufacuring the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20080048757A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013028376A2 (en) * | 2011-08-24 | 2013-02-28 | Rambus Inc. | Resistive ram device having improved switching characteristics |
KR101295888B1 (en) * | 2010-05-10 | 2013-08-12 | 한국전자통신연구원 | Resistive memory device and method of fabricating the same |
US9768381B2 (en) | 2014-10-14 | 2017-09-19 | Seoul National University R&Db Foundation | Resistive random access memory device having a nano-scale tip, memory array using the same and fabrication method thereof |
KR20200061758A (en) | 2018-11-26 | 2020-06-03 | 국민대학교산학협력단 | Resistive memory device and manufacturing method thereof |
-
2006
- 2006-11-29 KR KR1020060119123A patent/KR20080048757A/en not_active Application Discontinuation
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101295888B1 (en) * | 2010-05-10 | 2013-08-12 | 한국전자통신연구원 | Resistive memory device and method of fabricating the same |
WO2013028376A2 (en) * | 2011-08-24 | 2013-02-28 | Rambus Inc. | Resistive ram device having improved switching characteristics |
WO2013028376A3 (en) * | 2011-08-24 | 2013-07-11 | Rambus Inc. | Resistive ram device having improved switching characteristics |
US9768381B2 (en) | 2014-10-14 | 2017-09-19 | Seoul National University R&Db Foundation | Resistive random access memory device having a nano-scale tip, memory array using the same and fabrication method thereof |
KR20200061758A (en) | 2018-11-26 | 2020-06-03 | 국민대학교산학협력단 | Resistive memory device and manufacturing method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10777743B2 (en) | Memory cell with independently-sized electrode | |
US7820996B2 (en) | Nonvolatile memory device made of resistance material and method of fabricating the same | |
TWI387103B (en) | Fully self-aligned pore-type memory cell having diode access device | |
US8710484B2 (en) | Method for manufacturing non-volatile memory device, non-volatile memory element, and non-volatile memory device | |
US6858482B2 (en) | Method of manufacture of programmable switching circuits and memory cells employing a glass layer | |
US9508429B2 (en) | Vertical type semiconductor device, fabrication method thereof and operation method thereof | |
TWI427773B (en) | Phase change memory cell having top and bottom sidewall contacts | |
TWI750695B (en) | Split pillar architectures for memory devices | |
TWI748517B (en) | Memory device with a split pillar architecture | |
US9111858B2 (en) | Non-volatile semiconductor memory device and method for manufacturing the same | |
US9704920B2 (en) | Resistive random access memory containing a steering element and a tunneling dielectric element | |
US9006076B2 (en) | Resistive memory device and fabrication method thereof | |
KR20130066288A (en) | Resistive random access memory device and method of manufacturing the same | |
KR20060082868A (en) | Resistive switching semiconductor memory | |
CN112670406A (en) | Semiconductor device and memory cell | |
KR20080057094A (en) | Phase change memory device and methods of manufacturing and operating the same | |
KR20080048757A (en) | Resistive random access memory device and method of manufacuring the same | |
US20100019220A1 (en) | Phase change random access memory device, method of fabricating the same, and method of operating the same | |
CN111584495B (en) | Resistive random access memory and manufacturing method thereof | |
CN110176471A (en) | Crosspoint array device and its manufacturing method | |
US7619915B2 (en) | Resistive random access memory device | |
KR100639999B1 (en) | Phase change memory device having phase change layer spacer, and fabricating method thereof | |
KR100785032B1 (en) | Resistive random access memory device and method of manufacuring the same | |
US20240081158A1 (en) | Rram structure and fabricating method of the same | |
WO2022095007A1 (en) | Memory devices having memory cells with multiple threshold voltages and methods for forming and operating the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |